JP2004207652A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP2004207652A JP2004207652A JP2002377816A JP2002377816A JP2004207652A JP 2004207652 A JP2004207652 A JP 2004207652A JP 2002377816 A JP2002377816 A JP 2002377816A JP 2002377816 A JP2002377816 A JP 2002377816A JP 2004207652 A JP2004207652 A JP 2004207652A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- semiconductor device
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 8
- 239000010453 quartz Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000000227 grinding Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000002923 metal particle Substances 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【解決手段】集積回路フィルムを実装することにより、当該集積回路フィルムを実装した半導体装置の薄型化を可能にする。ここで、集積回路フィルムとは、ガラスや石英などの基板上に形成された半導体膜を用いて作製された集積回路をもとにし作製されたフィルム状の集積回路をいう。本発明においては、転写技術を用いて、集積回路フィルムを作製している。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体実装技術に関し、特に転写技術を用いて作製した集積回路フィルムを実装した半導体装置およびその作製方法に関する。
【0002】
【従来の技術】
半導体チップを実装して形成される半導体装置の小型化、薄型化にとって、半導体チップの薄型化は益々必要とされる技術である。
【0003】
通常、半導体実装技術においては、半導体素子が形成されたシリコンウェーハの裏面(つまり、素子として機能していない半導体層の一部)を研削(バックグラインド)し、数百μmの厚さにまで薄く加工する。
【0004】
しかしながら、シリコンウェーハ上に形成された絶縁膜や配線などの応力からの影響により、薄く加工したシリコンウェーハは反りを生じる等の問題がある。このような、シリコンウェーハの反りはダイシング等を困難にする等の問題を生じるため、半導体チップのさらなる薄型化への障害となっている。
【0005】
このため、シリコンウェーハの裏面研削工程において貼り付ける保護シートの貼り付け方法を工夫し、シリコンウェーハの反りを抑制するなどの対策がなされている(例えば、特許文献1参照)。
【0006】
【特許文献1】
特開2000−61785号公報(第2−4頁、第1図)
【0007】
この他、裏面研削の際、ウェーハの裏面に形成されるキズなども、半導体チップの薄型化への障害となる。
【0008】
従って、上記のような問題を解決するために、シリコンウェーハの裏面加工に頼らずに薄型化が実現できる、新たな半導体実装技術の開発が求められる。
【0009】
【発明が解決しようとする課題】
上記のような問題を鑑み、本発明では、転写技術を用いて作製した集積回路フィルムを実装した半導体装置およびその作製方法について提供することを課題とする。
【0010】
【課題を解決するための手段】
本発明の半導体装置は、転写技術を用いて作製した集積回路フィルムを実装していることを特徴としている。
【0011】
ここで、集積回路フィルムとは、基板上に形成された半導体膜を用いて作製された集積回路を、基板から分離することにより作製したフィルム状の集積回路をいう。前記基板としてはガラス基板や石英基板などを用いることができる。また集積回路を基板から分離する方法は、転写技術や、前記基板のみを選択的にエッチングする技術等を用いることが可能である。
【0012】
なお、本発明の半導体装置に実装された集積回路フィルムは、島状に分離した複数個の素子を有するものであり、各々の素子を構成する半導体層は30nm〜60nmの厚さで形成されている。また、複数の素子で構成された集積回路は、論理回路、メモリ等の機能を有するものである。
【0013】
従来より用いられている半導体チップの厚さは、主に半導体層の厚さに依存して決まる。転写技術を用いることで作製した集積回路フィルムは、膜厚30〜60nmの半導体層を有するフィルムであり、半導体チップと比較して飛躍的に薄い。
【0014】
また、本発明の半導体装置に実装された集積回路フィルムにおいて、各々の素子を構成する半導体層の膜面は複数の面方位を有している。
【0015】
なお、前述のような30〜60nmの半導体層を有する集積回路フィルムの厚さは、主に配線および層間絶縁膜の積層数に依存して決まる。
【0016】
また、本発明の半導体装置は、集積回路フィルムに接する、熱伝導率が10W/m・K以上の膜を有することを特徴としている。
【0017】
上記のような熱伝導性のよい膜を設けることにより、集積回路フィルムにおいて発生する熱が放散されやすくなる。
【0018】
本発明の半導体装置は、集積回路フィルムと配線基板とが突起電極を介して電気的に接続していることを特徴としている。
【0019】
なお、前記配線基板はポリイミド等の絶縁体と、銅等の導電体とを用いて形成される。当該基板は硬質または可撓性を有するもののいずれでもよい。絶縁体としては、ポリイミド、ガラスエポキシ等の樹脂材料以外にアルミナや窒化アルミナ等のセラミック材料を用いることが可能である。また銅以外に、金等の材料を用いることが可能である。突起電極は厚さ10〜30μmの半田またはメッキにより形成された導電体である。
【0020】
なお、前記基板には、複数個の集積回路フィルムが複数個、横並びに積載されていてもよい。また各々の集積回路フィルムは、CPUやメモリなど機能のことなるものでもよい。
【0021】
また本発明において、集積回路フィルムは、多角形で形成されている。これは、本発明の集積回路フィルムが、シリコンウェーハのように劈開面に依存した分断を行う必要がないため可能となる。
【0022】
【発明の実施の形態】
(実施の形態1)
本発明の実施の形態について、図1(A)〜(C)を用いて説明する。本発明では、転写技術を用いて作製した集積回路フィルムを実装した半導体装置について説明する。
【0023】
図1(A)において、集積回路フィルム12と基板13とは突起電極(バンプ)15を介して電気的に接続している。集積回路フィルム12は、ガラス基板上に形成したTFTおよびTFTを駆動するための配線などを含めた層を、転写技術を用いて剥離し剥離し形成されたものである。つまり、シリコンウェーハのように裏面研削工程を用いることなく薄型化された集積回路フィルムである。基板13はポリイミド膜に銅などの導電性材料を配線した多層配線基板である。
【0024】
本実施の形態の半導体装置は、集積回路フィルム12と基板13とが、集積回路フィルムに形成されているスタガ型のTFTの上側が(つまり、半導体層を中心としてゲート電極側が)、基板13と向かい合うように設けられている、フェイスダウン構造である。
【0025】
集積回路フィルム12には、多結晶珪素膜を島状に分離した半導体層からなるTFTが複数個形成されている。
【0026】
図1(B)は、集積回路フィルム12の一部の断面図である。絶縁膜23の上にNチャネル型TFT21とPチャネル型TFT22が形成されている。なおTFT21、22の半導体層は30〜60nmの膜厚である。TFT21,22を覆う絶縁膜31の上には、TFT21、22に電気的信号を伝達するための配線35が形成されている。また、配線35と同じ層に電極33が形成されている。TFT21、22および配線35等を保護するための保護膜34の開口部から電極33が露出している。配線35は1%の珪素を含有するアルミニウム、層間絶縁膜31は酸化珪素等の250℃以上の耐熱性を有する膜から形成されている。なお、集積回路フィルム12はガラス基板上に形成したTFT層を転写技術を用いて剥離したものであり、厚さは約1〜10μmである。なお、TFT層とは、TFTの他、配線や絶縁層等を含むものをいう。
【0027】
集積回路フィルム12のうち、電極33とは反対の絶縁膜23が設けられている側には、熱伝導性の良い材料からできた膜16が形成されている。膜16を設けることにより、集積回路フィルム12内における発熱を放散することができる。膜16としては、約10W/m・K以上の熱伝導性を有するような金属材料(例えば、アルミニウム等)、若しくは、カーボンやアルミニウムを主成分としたセラミック材料(例えば、DLC(Diamond like Carbon)やアルミナ、窒化アルミ等カーボン等)等を用いればよい。
【0028】
図1(C)は、図1(A)に示した集積回路フィルム12と基板13との接続部(点線11で囲まれた部分)における断面図である。電極33の上には導電膜42、43が積層して形成されており、導電膜43の上に突起電極15が形成されている。また、集積回路フィルム12と基板13とは接着剤を用いて貼り合わされている。電極41と突起電極15とは接着剤中の金属粒子を介して電気的に接続している。なお、接着剤以外に導電性ペースト等を用いて電極41と突起電極15とを電気的に接続させてもよい。
【0029】
上記のように、TFTで形成された厚さ数μmの集積回路フィルムを実装することで、飛躍的に薄型化した半導体装置を作製することができる。
【0030】
なお、本実施の形態においては、TFTが形成された集積回路フィルムを用いているが、これ以外にもガラス基板或いは石英上等に形成した結晶質半導体膜を用いてメモリ等を形成したものを集積回路フィルムとした半導体装置を形成してもよい。
【0031】
【実施例】
(実施例1)
本実施例においては、転写技術を用いて作製した集積回路フィルムを実装した半導体装置の作製方法について図2〜5を用いて説明する。
【0032】
本実施例において作製した集積回路フィルムの厚さは数μmであり、従来の半導体チップと比較して飛躍的に薄型化している。従って、当該集積回路フィルムを実装した半導体装置も飛躍的に薄型化する。また、シリコンウェーハで作製した集積回路フィルムとは異なり、劈開面を考慮した切断を行う必要がないため、様々な形状に切り出すことができる。基板の一辺とほぼ同じ寸法で切り出すことも可能である。さらに、シリコンウェーハと異なり、半導体層が各々島状に分離して形成されている。このため、TFTにかかる応力が分散され、曲げなどのストレスに対する強度がシリコンウェーハで作製した集積回路フィルムよりも強く、実装時や実装後の半導体装置においても曲げなどの外的ストレスに強い。また、半導体装置の作製工程においても、裏面研削による薄型化を行う必要がないため、裏面研削工程において発生する不良を回避できる。また、裏面研削工程を要しないため、TFT形成工程と突起電極(バンプ)形成工程とを連続して行うことができる。
【0033】
まず、ガラスからなる第1の基板700上にTFTを形成する。TFT形成は以下のようにして行う。
【0034】
第1の基板700の上に絶縁膜701を形成する。本実施例では、絶縁膜701として酸化窒化珪素膜(SiON)を膜厚100nmで成膜して形成した。成膜はPCVD法を用いて行った。
【0035】
絶縁膜701の上に金属702を形成する。本実施例においては、金属膜702としてタングステン(W)をスパッタ法で膜厚50nmで成膜して形成した。成膜はスパッタ法を用いて行った。
【0036】
さらに金属膜702の上に酸化膜703を形成した。本実施例においては、酸化膜703として、酸化珪素を膜厚200nmで成膜して形成した。成膜はスパッタ法を用いて行った。また、金属膜702と酸化膜703の形成は、大気中にさらすことなく、連続して行った。なお、酸化膜703の膜厚は、上記の値に限らないが、金属膜702の膜厚の2倍以上の膜厚とすることが好ましい。
【0037】
なお、金属膜702と酸化膜703を積層形成することで、金属膜702と酸化膜703との界面に、非晶質の酸化金属膜704aが形成される。なお、本実施例においては、金属膜702としてタングステン、酸化膜703として酸化珪素を用いているため、酸化金属膜704aとして酸化タングステン(WOX)が膜厚4nmで形成される。なお、タングステン(W)以外に、モリブデン(Mo)、タングステンとモリブデンの合金(WXMo1-X)等を用いてもよい。また、金属膜704aに酸素を添加し、後の工程における剥離を促進したり、若しくは窒素を添加し、剥離を抑制したりしてもよい。これらの添加の有無、添加量等は、必要に応じて適宜調整すればよい。
【0038】
次に、基板端面に成膜された金属膜702と酸化膜703をO2アッシングで除去する。
【0039】
次に、酸化膜703の上に下地絶縁膜790を形成する。下地絶縁膜705は酸化窒化珪素膜(SiON)を100nmの膜厚で成膜して形成する。下地絶縁膜705は、後に形成する半導体層中にガラス基板などから不純物が混入するのを阻止するために形成される。
【0040】
次に、結晶質半導体膜705を形成する。結晶質半導体膜705は非晶質珪素膜を膜厚54nmで成膜した後、これを結晶して形成する。なお、非晶質珪素膜の成膜はPCVD法を用いて行った。また、本実施例において、非晶質珪素膜中には水素が含有されている。
【0041】
本実施例において、上記非晶質珪素膜中には21.5%(組成比)の水素が含有されている。これは、赤外線分光法(FT−IR)を用いた定量分析により、上記非晶質珪素膜中のSi−Hが1.06×1022atoms/cm3、Si−H2が8.34×1019atoms/cm3の濃度であるという結果より算出して得られた値である。
【0042】
次に上記非晶質珪素膜の表面に触媒金属元素であるNiを添加した後、500℃、1時間の熱処理を行う。さらに連続して550℃、4時間、ファーネスによる熱処理を行い、第1の多結晶珪素膜を形成する。
【0043】
なお、410℃以上の熱処理を施すことにより、非晶質珪素膜中に含有されている水素は拡散する。また、400℃以上の熱処理を施すことにより、非晶質の酸化金属膜704aは結晶化し、結晶質の酸化金属膜704bとなる。また結晶化により、酸化金属膜704bは2nmの膜厚になる。つまり、本実施例では、上述のように410℃以上の温度条件下での熱処理を施すため、水素拡散と酸化金属膜704aの結晶化が同時に行われている。従って、非晶質の酸化タングステンは結晶質の酸化タングステンとなる。なお、本実施例のような第1の多結晶珪素膜を形成する以外の工程において410℃以上の熱処理を施すことも可能である。
【0044】
次に、第1の多結晶珪素膜にエキシマレーザー光を照射して結晶性を向上させた第2の多結晶珪素膜を形成した。
【0045】
次に、オゾン水を用いて第2の結晶質珪素膜表面に1nmの膜厚の薄い酸化膜を形成し、さらにその上に非晶質珪素膜をスパッタ法により100nmの膜厚で形成した。そして、550℃、4時間のファーネスによる熱処理を行い、結晶質珪素膜中に含有されている触媒金属元素を、非晶質珪素膜中へと移動させた(ゲッタリング処理)。ゲッタリング処理後、不要になった非晶質珪素膜(ゲッタリング後は触媒金属元素の効果により結晶質珪素膜となる場合がある)をTMAH溶液を用いて除去し、さらに薄い酸化膜をフッ酸溶液を用いて除去し、結晶質半導体膜705を形成した。
【0046】
なお、上記の結晶質半導体膜705は膜面は、<111>晶帯面に属する複数の結晶面を有する。
【0047】
なお、実施例のように触媒金属元素としてNiを用いた結晶化以外にも、公知の結晶化方法(固相成長法、レーザー結晶化法等)により結晶質半導体膜705を形成してもよい。
【0048】
レーザー結晶化法で結晶質半導体膜を形成する場合、レーザー媒質としてエキシマ(XeCl)やYAG、YVO4を用いたパルス発振型または連続発振型のレーザーを用いることができる。エキシマレーザーを用いる場合はパルス発振周波数を約300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2とすればよい。また、YAGレーザーを用いる場合は第2高波長を用いてパルス発振周波数を30〜300Hzとし、レーザーエネルギー密度を300〜600mJ/cm2とすればよい。発振したレーザー光を幅100〜1000μmの線状に集光した線状レーザー光を、重ね合わせ率(オーバーラップ率)50〜90%として基板全面に渡って照射する方法を用いてもよい。なお、レーザー結晶化法を用いる場合においても、410℃以上の熱処理を施し、水素拡散および酸化タングステンの結晶化を行うことが好ましい。
【0049】
次に、上記のようにして得られた結晶質半導体膜705をパターニングおよびエッチングにより所望の形状に加工して素子分離した半導体層706a、706bを形成する。
【0050】
なお、半導体膜706を形成する前、もしくは形成した後、TFTの閾値を制御するための不純物添加(チャネルドープ)を行ってもよい。添加する不純物としては、ボロン又は燐などを用いればよい。
【0051】
次に、半導体層706a、706bの上にゲート絶縁膜707を形成する。さらにゲート絶縁膜707の上にゲート電極708を形成する。ゲート絶縁膜707は酸化珪素膜を30nmの膜厚で成膜して形成する。また、ゲート電極は、窒化タンタル(TiN)とタングステン(W)をそれぞれ膜厚30nm、370nmで成膜した後、パターニングおよびエッチングにより加工して形成する。
【0052】
次に、n型不純物である燐を添加し、n型の低濃度不純物領域709を形成する。さらに、p型不純物であるボロンを添加し、p型の低濃度不純物領域710を形成する。
【0053】
次にゲート電極708の側壁にサイドウォール711を形成する。
【0054】
次に、n型不純物である燐を添加し、n型のソース(或いは、ドレイン)712を形成する。さらに、p型不純物であるボロンを添加し、p型のソース(或いは、ドレイン)713を形成する。
【0055】
上記のように、結晶質半導体膜705を用いてnチャネル型TFT714、pチャネル型TFT715をそれぞれ形成する。
【0056】
次に、TFT714、715を覆うように層間絶縁膜716を形成する。層間絶縁膜716は酸化珪素膜を成膜して形成する。さらに、層間絶縁膜716の表面を平坦化する。層間絶縁膜716の形成後、添加した不純物の活性化を行う。
【0057】
次に、層間絶縁膜716を貫通し、ソース(或いは、ドレイン)712,713に至るコンタクトホールを開孔する。
【0058】
次に、TFT714および715に電気的信号を伝達するための配線717および電極718を形成する。配線717および電極718は、層間絶縁膜716の上の同じ層で形成する。なお、本実施例では、チタン(Ti)、1%の珪素を含有するアルミニウム膜(Ai−Si)、チタン(Ti)を積層した後、パターニングおよびエッチングによりこれらを加工して配線717および電極718を形成した。
【0059】
次に、開口部を有する保護膜719を形成する。保護膜719は、層間絶縁膜716の上方に酸化珪素膜を500nmの膜厚で成膜した後、パターニング及びエッチングにより開口部を形成して作製した。なお、保護膜719の開口部において、電極718が露出している。
【0060】
以上のようにして、下地絶縁膜705から保護膜719までが形成されたものをTFT層720とする。
【0061】
次に、電極718の上に導電膜730及び突起電極(バンプ)731を形成する。導電膜730は、クロム(Cr)および銅(Cu)を積層して形成される。また突起電極731は、PbSnや金(Au)を材料として、半田により形成される。なお、突起電極731の厚さは20μmである。なお、導電膜730は突起電極731との密着性のよい材料であれば、上記以外のものでもよい。
【0062】
なお、半田による熱に耐え得るよう、層間絶縁膜716および保護膜719は250℃以上の耐熱性をもつ材料で形成されていることが好ましい。なお、無機材料、有機材料のいずれを用いても構わない。
【0063】
次に、突起電極731が形成されたTFT層720を剥離する工程について説明する。
【0064】
次に、接着剤740を保護膜719の上方に塗布する。なお接着剤は約60μmの膜厚で塗布し、突起電極731を被覆するようにする。接着剤740を塗布後、焼成し、さらに紫外光を照射して効果させる。本実施例では、接着剤740として自己平坦性を有する水溶性樹脂を用いている。なお、接着剤740は、エポキシ系、アクリレート系、シリコーン系等を組成とする。
【0065】
次に、剥離する領域の周縁の一部にダイヤモンドペンで切り込みを入れ、意図的に損傷させる。切り込みを入れた部分は、外圧により金属膜702、酸化金属膜704b、酸化膜703の界面における密着性が低下し、当該部分から剥離が生じやすくなる。なお、ダイヤモンドペンで切り込みを入れる以外に、スクライバー装置を用いて、押し込み量を1mmとし、切り込みを入れてもよい。若しくは、剥離する領域の周縁に沿ってレーザー光を局所的に照射して意図的に損傷を与えることにより、金属膜702、酸化金属膜704b、酸化膜703の界面における密着性を低下させてもよい。
【0066】
次に、両面テープ741を用いて、接着剤740の上に第2の基板742を貼り付ける。ここで、接着剤740が自己平坦性を有するため、接着剤740の表面と第2の基板742の表面がほぼ並行になるように接着できる。さらに、第1の基板700にも両面テープ742を用いて、第3の基板743を貼り付ける。第3の基板743は第1の基板700の破損防止のために貼り付ける。
【0067】
次に、前述の意図的に損傷させ、金属膜702、酸化金属膜704b、酸化膜703の界面において、第1の基板700を物理的手段例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)により引き剥がす。
【0068】
以上のようにして、第1の基板700上に形成したTFT層720を第2の基板742に転写する。
【0069】
なお、転写後、TFT層720の下部には酸化金属膜704bおよび酸化膜703が残る。本実施例では、酸化金属膜704bのみを除去する。
【0070】
次に、酸化膜703の上に熱伝導性の良い膜744を形成する。本実施例では、膜744としてDLC(Diamond like Carbon)を10μmの厚さで成膜し形成した。なお、DLC以外にもAl2O3等をもちいてもよい。
【0071】
次に、膜744の上に保護シート745を貼り付ける。保護シート745は粘着剤層を有するものを用いた。
【0072】
次に両面テープ741から第2の基板742を引き剥がす。さらに両面テープ741を引き剥がした後、純水に浸し接着剤740を除去する。これによりTFT層720は保護シート744に貼り付けられた状態となる。
【0073】
次に、保護シート745に貼り付けられたTFT層720を保護シート745ごと切断して所望の形状にし、複数個の集積回路フィルム750を作製する。
【0074】
なお、第2の基板742はTFT層を切断した後に剥がしても構わない。また、第2の基板742を剥がすときに保護シートが剥がれないように、粘着性について考慮しなければならない。
【0075】
また本実施例においては、金属膜を利用した剥離方法について説明したが、当該方法に限らず、第1の基板を溶解する方法や、第1の基板裏面へのレーザー光照射を利用した方法など、他の方法を用いても構わない。
【0076】
以上のように、転写技術を用いて作製した集積回路フィルム750を実装する方法について、次に説明する。
【0077】
ポリイミド膜に銅などの導電性材料を多層で配線した第4の基板751に接着剤752を塗布する。なお、第4の基板751には電極753が形成されている。また、接着剤752には絶縁膜で覆われた金属粒子が分散されている。
【0078】
次に、第4の基板751の電極753上に集積回路フィルム750の電極718が重なるようにアライメントし、第4の基板751と集積回路フィルム750とを貼り合わせる。この時、電極718上に形成した突起電極731が接着剤752中の金属粒子を介して電極753と電気的に接続する。なお、金属粒子を覆う絶縁膜は、接合する際に突起電極731と電極753の加圧力で破壊されるため導通が得られる。また、突起電極731が形成されていない部分においては、絶縁膜は破壊されないため、絶縁性が保たれる。
【0079】
次に、集積回路フィルム750に紫外線を照射し、保護シート744を剥がす。なお、保護シート744は、集積回路フィルム750と第4の基板751とを貼り合わせる前に剥がしてもよい。
【0080】
以上のようにして、本発明の半導体装置を作製する。
【0081】
(実施例2)
本実施例では、実施例1とは異なる方法で集積回路フィルム750と第4の基板751とを貼り合わせて作製した半導体装置について、図6を用いて説明する。
【0082】
ポリイミド膜に銅などの導電性材料を多層で配線した第5の基板770に樹脂771を塗布する。なお、第4の基板751には電極753が形成されている。
【0083】
また、突起電極731に導電性ペーストを付着させる。
【0084】
次に、第4の基板751の電極753上に集積回路フィルム750の電極718が重なるようにアライメントし、電極753と突起電極731とを貼り合わせる。
【0085】
さらに集積回路フィルム750に超音波振動を加え、樹脂771を集積回路フィルム750と第4の基板751の間隙全体に拡散させる。さらに加熱処理を施し、樹脂771を硬化させる。
【0086】
次に、集積回路フィルム750に紫外線を照射し、保護シート745を剥がす。なお、保護シート744は、集積回路フィルム750と第4の基板751とを貼り合わせる前に剥がしてもよい。
【0087】
以上のようにして、本発明の半導体装置を作製する。本実施例により作製した半導体装置も、実施例1と同様に、集積回路フィルムの厚さが数μmであるため、従来の半導体チップと比較して飛躍的に薄型化している。
【0088】
(実施例3)
本実施例では、転写技術を用いて作製した集積回路フィルムを用いて作製したマルチフィルムモジュールについて、図7を用いて説明する。
【0089】
実施例1に記載の結晶質半導体膜705迄形成する方法を用いて、結晶質半導体膜を形成した後、当該結晶質半導体膜を用いて、CPU、フラッシュメモリ、SRAM、DRAM、Logicをそれぞれ異なる基板上に形成する。
【0090】
次に、実施例1に記載のTFT714、715形成以後の工程と同様の方法を用いて、CPU、フラッシュメモリ、SRAM、DRAM、Logicをそれぞれ搭載した集積回路フィルム7001,7002、7003、7004、7005を形成する。なお、本実施例において、集積回路フィルム7001〜7005には熱伝導性の良い材料からなる膜が形成されている。
【0091】
次に、プリント基板の両面に多層配線層を形成した第5の基板7010に、実施例1に記載の実装方法、若しくは実施例2に記載の実装方法と同様の方法を用いて、各々の集積回路フィルム7001〜7005を貼り付ける。
【0092】
図7(A)における断面図(A−A’)を図7(B)に示す。図7(B)において、第5の基板7010上には、集積回路フィルム7001〜7005が実装されている。
【0093】
実施例1に記載のように、本発明における集積回路フィルムは、シリコンウェーハのように劈開面に制限されることないため、様々な形状に切断できる。従って、第5の基板上での、集積回路フィルム7001〜7005の配置および第5の基板7010における配線の自由度が上がる。
【0094】
以上のようにして、フリップチップ型のマルチフィルムモジュールを作製できる。なお、本発明のマルチフィルムモジュールは転写技術を用いて作製した集積回路フィルムにより形成しているため、飛躍的に薄型化している。
【0095】
(実施例4)
本実施例では、本発明の半導体装置を搭載した電子機器の例について図10を用いて説明する。本発明の半導体装置を搭載することによりより薄型化した電気機器を作製できる。なお本発明の半導体装置は図8、9のように実装され、各電子機器の本体内部に搭載されている。
【0096】
図8において、マザーボード800には、本発明を適用して作製したマルチフィルムモジュール820が実装されている。マルチフィルムモジュール820には複数の集積回路フィルム821〜824が実装されている。各々の集積回路フィルムは、Logic821、Flash Memory822、SRAM823、DRAM824を実装しており、それぞれ異なる基板上で形成された後、転写技術を用いて作製されたものである。また、CPU810、Logic811も、本発明を適用して薄型化したものである。本発明の半導体装置Logic811のようにL字形など様々な形状をとることができる。なお、実施例1〜3には、フェイスダウン型の半導体装置の例を示したが、ワイヤボンディング法により実装しても構わない。この場合においても、様々な形状の集積回路フィルムを実装できる。
【0097】
また図9(A)において、基板903にはドライバー901およびコントローラ902が実装されている。なお、図9(B)は図9(A)の断面図(B−B’)である。基板903にはFPC904が装着されており、FPC904を介して、例えば表示装置などに接続される。ドライバー901およびコントローラ902は本発明の半導体装置である。なお、本実施例において基板903は可撓性を有する基板である。
【0098】
図10(A)は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。
【0099】
図10(B)は、本発明を適用して作製した携帯情報端末(PDA)であり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。
【0100】
図10(C)はビデオカメラであり、本体3031、表示部3032、音声入力3033、操作スイッチ3034、バッテリー3035、受像部3036などによって構成されている。
【0101】
図10(D)は、本発明を適用して作製した携帯電話である。本体3041には表示部3044と、音声出力部3043、操作スイッチ3045、アンテナ3046等が設けられている。
【0102】
図10(E)はデジタルカメラであり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056などによって構成されている。
【0103】
【発明の効果】
本発明の半導体装置に実装している集積回路フィルムの厚さは数μmであり、従来のものと比較して飛躍的に薄型化している。従って、当該集積回路フィルムを実装した本発明の半導体装置も飛躍的に薄型化している。また、集積回路フィルムを様々な形状に切り出すことができるため、例えば一つの多層配線基板に複数個の集積回路フィルムを実装する場合において、レイアウトが多様化し実装密度を上げることができる。本発明の半導体装置に実装された集積回路フィルムは、半導体層が各々島状に分離して形成されている。このため、TFTにかかる応力が分散され、曲げなどのストレスに対する強度がシリコンウェーハで作製した集積回路フィルムよりも強く、実装時や実装後の半導体装置においても曲げなどの外的ストレスに強い。また、半導体装置を作製する工程においても、裏面研削による薄型化を行う必要がないため、裏面研削工程において発生する不良を回避でき、歩留まりの向上につながる。また、裏面研削工程を要しないため、TFT形成工程と突起電極(バンプ)形成工程とを連続して行うことができる。
【0104】
【図面の簡単な説明】
【図1】本発明の半導体装置を説明する図。
【図2】本発明の半導体装置の作製方法を説明する図。
【図3】本発明の半導体装置の作製方法を説明する図。
【図4】本発明の半導体装置の作製方法を説明する図。
【図5】本発明の半導体装置の作製方法を説明する図。
【図6】本発明の半導体装置の作製方法を説明する図。
【図7】本発明の半導体装置の作製方法を説明する図。
【図8】本発明の半導体装置を適用したモジュールの模式図。
【図9】本発明の半導体装置を適用したモジュールの模式図。
【図10】本発明の半導体装置を適用した電子機器。
Claims (13)
- 基板上に形成された半導体膜を用いて作製された集積回路を、前記基板から分離することにより作製したフィルム状の集積回路を実装した半導体装置。
- 請求項1に記載の半導体装置において、前記半導体膜の膜厚は30〜60nmであることを特徴とする半導体装置。
- 請求項1または請求項2に記載の半導体装置において、前記フィルム状の集積回路に接するように10W/m・K以上の熱伝導率を有する膜が設けられていることを特徴とする半導体装置。
- 請求項1乃至請求項3のいずれかひとつに記載の半導体装置において、前記フィルム状の集積回路には、突起電極を介して配線基板と電気的に接続していることを特徴とする半導体装置。
- 請求項4に記載の半導体装置において、前記配線基板は前記フィルム状の集積回路を複数個有することを特徴とする半導体装置。
- 島状に分離した複数の半導体層を有する集積回路フィルムを実装した半導体装置において、前記半導体層の膜厚は30〜60nmであることを特徴とする半導体装置。
- 請求項6に記載の半導体装置おいて、前記集積回路フィルムに接するように10W/m・K以上の熱伝導率を有する膜が設けられていることを特徴とする半導体装置。
- 請求項6または請求項7に記載の半導体装置において、前記集積回路フィルムは、突起電極を介して配線基板と電気的に接続していることを特徴とする半導体装置。
- 請求項8に記載の半導体装置において、前記配線基板は前記集積回路フィルムを複数個有することを特徴とする半導体装置。
- 請求項6乃至請求項9のいずれかひとつに記載の半導体装置において、前記集積回路フィルムは、多角形であることを特徴とする半導体装置。
- 第1の基板に結晶質半導体膜を形成する工程と、
前記結晶質半導体膜を用いた素子と、前記素子に電気的信号を伝達する配線と、絶縁膜とからなる素子層を形成する工程と、
前記素子層を前記第1の基板から前記第2の基板に転写する工程と、
前記素子層をシートに転写する工程と、
前記素子と、前記素子層を分断して集積回路フィルムを作製する工程と
を有することを特徴とする半導体装置の作製方法。 - 請求項11に記載の半導体装置の作製方法において、前記素子層を形成後、第2の基板への転写前に、前記配線に電気的信号を伝達するための突起電極を形成する工程を有することを特徴とする半導体装置の作製方法。
- 請求項12または請求項7に記載の半導体装置の作製方法において、第2の基板に転写後、前記素子層の上に10W/m・K以上の熱伝導率を有する膜を形成する工程を有することを特徴とする半導体装置の作製方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377816A JP4101643B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の作製方法 |
EP03029012A EP1434262A3 (en) | 2002-12-26 | 2003-12-16 | Semiconductor device manufactured by the transfer technique |
US10/735,767 US7303942B2 (en) | 2002-12-26 | 2003-12-16 | Semiconductor device and method for manufacturing the same |
TW092136231A TWI330396B (en) | 2002-12-26 | 2003-12-19 | Semiconductor device and method for manufacturing the same |
KR1020030096060A KR101031983B1 (ko) | 2002-12-26 | 2003-12-24 | 반도체 장치 및 이의 제조 방법 |
CNB2003101235580A CN100505254C (zh) | 2002-12-26 | 2003-12-26 | 半导体器件及其制作方法 |
US11/947,835 US7564139B2 (en) | 2002-12-26 | 2007-11-30 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377816A JP4101643B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004207652A true JP2004207652A (ja) | 2004-07-22 |
JP2004207652A5 JP2004207652A5 (ja) | 2006-02-09 |
JP4101643B2 JP4101643B2 (ja) | 2008-06-18 |
Family
ID=32463593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002377816A Expired - Fee Related JP4101643B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の作製方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7303942B2 (ja) |
EP (1) | EP1434262A3 (ja) |
JP (1) | JP4101643B2 (ja) |
KR (1) | KR101031983B1 (ja) |
CN (1) | CN100505254C (ja) |
TW (1) | TWI330396B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077535A (ja) * | 2004-10-22 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015156492A (ja) * | 2015-03-05 | 2015-08-27 | セイコーエプソン株式会社 | 半導体回路、転写元基板、転写先基板、半導体回路装置、及び電気光学装置 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
US7436050B2 (en) * | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4531341B2 (ja) * | 2003-02-28 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 発光装置および電子機器 |
JP4526771B2 (ja) | 2003-03-14 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2006033451A1 (en) * | 2004-09-24 | 2006-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP4619186B2 (ja) * | 2005-04-19 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
US7456104B2 (en) * | 2005-05-31 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7719103B2 (en) * | 2005-06-30 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
JP4926426B2 (ja) | 2005-08-12 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 電子機器 |
US20080003780A1 (en) * | 2006-06-30 | 2008-01-03 | Haixiao Sun | Detachable stiffener for ultra-thin die |
US8232621B2 (en) * | 2006-07-28 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7714535B2 (en) * | 2006-07-28 | 2010-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
US7648891B2 (en) * | 2006-12-22 | 2010-01-19 | International Business Machines Corporation | Semiconductor chip shape alteration |
US8110906B2 (en) * | 2007-01-23 | 2012-02-07 | Infineon Technologies Ag | Semiconductor device including isolation layer |
US7923823B2 (en) * | 2007-01-23 | 2011-04-12 | Infineon Technologies Ag | Semiconductor device with parylene coating |
FR2943849B1 (fr) * | 2009-03-31 | 2011-08-26 | St Microelectronics Grenoble 2 | Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur |
US8598691B2 (en) * | 2011-09-09 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacturing and packaging thereof |
WO2013048473A1 (en) * | 2011-09-30 | 2013-04-04 | Intel Corporation | Fluxing-encapsulant material for microelectronic packages assembled via thermal compression bonding process |
US20210214215A1 (en) * | 2018-08-29 | 2021-07-15 | Thales Solutions Asia Pte Ltd | Nanostructure transfer method |
Family Cites Families (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US586166A (en) * | 1897-07-13 | Combined automatic fender and brake | ||
JPS60178424A (ja) | 1984-02-24 | 1985-09-12 | Sharp Corp | 液晶表示素子 |
JP2816244B2 (ja) | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
US5206749A (en) | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
US5376561A (en) | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
US7075501B1 (en) | 1990-12-31 | 2006-07-11 | Kopin Corporation | Head mounted display system |
US6143582A (en) | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
US6067082A (en) | 1992-11-09 | 2000-05-23 | Enmei; Toshiharu | Portable communicator |
JP2953899B2 (ja) | 1993-02-17 | 1999-09-27 | 松下電器産業株式会社 | 半導体装置 |
US5643804A (en) | 1993-05-21 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a hybrid integrated circuit component having a laminated body |
JPH09503622A (ja) | 1993-09-30 | 1997-04-08 | コピン・コーポレーシヨン | 転写薄膜回路を使用した3次元プロセッサー |
JP2900229B2 (ja) | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
JP3417110B2 (ja) | 1994-12-30 | 2003-06-16 | カシオ計算機株式会社 | 電子部品の接続方法 |
JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5757456A (en) | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
JP3454965B2 (ja) | 1995-03-22 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
US5861666A (en) | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
US6027958A (en) | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
JP4619461B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法、及びデバイスの製造方法 |
JP3809712B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法 |
EP1758169A3 (en) | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
JP4619462B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
JP3604248B2 (ja) * | 1997-02-25 | 2004-12-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
US6208521B1 (en) | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
JP4042182B2 (ja) | 1997-07-03 | 2008-02-06 | セイコーエプソン株式会社 | Icカードの製造方法及び薄膜集積回路装置の製造方法 |
US6388652B1 (en) | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
CA2218307C (en) | 1997-10-10 | 2006-01-03 | Gennum Corporation | Three dimensional packaging configuration for multi-chip module assembly |
JP4085459B2 (ja) | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
JP3147087B2 (ja) | 1998-06-17 | 2001-03-19 | 日本電気株式会社 | 積層型半導体装置放熱構造 |
US6423614B1 (en) | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
US6153929A (en) | 1998-08-21 | 2000-11-28 | Micron Technology, Inc. | Low profile multi-IC package connector |
JP2000061785A (ja) | 1998-08-24 | 2000-02-29 | Nitto Denko Corp | 保護シート貼付半導体ウエハ及び半導体ウエハの研削方法 |
US6255140B1 (en) * | 1998-10-19 | 2001-07-03 | Industrial Technology Research Institute | Flip chip chip-scale package |
US6312304B1 (en) | 1998-12-15 | 2001-11-06 | E Ink Corporation | Assembly of microencapsulated electronic displays |
JP4075204B2 (ja) | 1999-04-09 | 2008-04-16 | 松下電器産業株式会社 | 積層型半導体装置 |
JP3501977B2 (ja) | 1999-05-31 | 2004-03-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2001102523A (ja) | 1999-09-28 | 2001-04-13 | Sony Corp | 薄膜デバイスおよびその製造方法 |
TW480722B (en) | 1999-10-12 | 2002-03-21 | Semiconductor Energy Lab | Manufacturing method of electro-optical device |
US6287891B1 (en) | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
JP3798220B2 (ja) | 2000-04-07 | 2006-07-19 | シャープ株式会社 | 半導体装置およびそれを用いる液晶モジュール |
JP3631956B2 (ja) * | 2000-05-12 | 2005-03-23 | 富士通株式会社 | 半導体チップの実装方法 |
TW536836B (en) | 2000-05-22 | 2003-06-11 | Semiconductor Energy Lab | Light emitting device and electrical appliance |
TW501282B (en) | 2000-06-07 | 2002-09-01 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
JP3813797B2 (ja) * | 2000-07-07 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2002025326A (ja) | 2000-07-13 | 2002-01-25 | Seiko Epson Corp | 光源装置、照明装置、液晶装置及び電子機器 |
JP2002049359A (ja) | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示素子 |
US6605826B2 (en) | 2000-08-18 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and display device |
SG101479A1 (en) | 2000-09-14 | 2004-01-30 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
US20020098620A1 (en) * | 2001-01-24 | 2002-07-25 | Yi-Chuan Ding | Chip scale package and manufacturing method thereof |
JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
JP2002244576A (ja) | 2001-02-21 | 2002-08-30 | Sony Corp | 表示装置の製造方法、表示装置及び液晶表示装置 |
WO2003003108A1 (fr) | 2001-06-29 | 2003-01-09 | Citizen Watch Co., Ltd. | Ecran lcd et procede de fabrication correspondant |
US8415208B2 (en) | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
JP2003109773A (ja) | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
JP5057619B2 (ja) | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW554398B (en) | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
TW558743B (en) | 2001-08-22 | 2003-10-21 | Semiconductor Energy Lab | Peeling method and method of manufacturing semiconductor device |
JP2002189447A (ja) | 2001-10-01 | 2002-07-05 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
TW594947B (en) | 2001-10-30 | 2004-06-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US6911675B2 (en) | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
EP1363319B1 (en) | 2002-05-17 | 2009-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of transferring an object and method of manufacturing a semiconductor device |
TWI272641B (en) | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
KR101079757B1 (ko) | 2002-10-30 | 2011-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 반도체장치의 제작방법 |
US7087458B2 (en) * | 2002-10-30 | 2006-08-08 | Advanpack Solutions Pte. Ltd. | Method for fabricating a flip chip package with pillar bump and no flow underfill |
US6818850B2 (en) | 2002-11-07 | 2004-11-16 | Bridges Electric, Inc. | Disconnect switch for switching capacitive currents |
US7056810B2 (en) | 2002-12-18 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance |
JP4554152B2 (ja) | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
US7436050B2 (en) | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
JP2004247373A (ja) | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4526771B2 (ja) | 2003-03-14 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2002
- 2002-12-26 JP JP2002377816A patent/JP4101643B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-16 EP EP03029012A patent/EP1434262A3/en not_active Ceased
- 2003-12-16 US US10/735,767 patent/US7303942B2/en not_active Expired - Lifetime
- 2003-12-19 TW TW092136231A patent/TWI330396B/zh not_active IP Right Cessation
- 2003-12-24 KR KR1020030096060A patent/KR101031983B1/ko active IP Right Grant
- 2003-12-26 CN CNB2003101235580A patent/CN100505254C/zh not_active Expired - Fee Related
-
2007
- 2007-11-30 US US11/947,835 patent/US7564139B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077535A (ja) * | 2004-10-22 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015156492A (ja) * | 2015-03-05 | 2015-08-27 | セイコーエプソン株式会社 | 半導体回路、転写元基板、転写先基板、半導体回路装置、及び電気光学装置 |
Also Published As
Publication number | Publication date |
---|---|
US7564139B2 (en) | 2009-07-21 |
KR101031983B1 (ko) | 2011-05-02 |
CN1519933A (zh) | 2004-08-11 |
TW200414401A (en) | 2004-08-01 |
EP1434262A3 (en) | 2006-09-20 |
US7303942B2 (en) | 2007-12-04 |
TWI330396B (en) | 2010-09-11 |
US20040124542A1 (en) | 2004-07-01 |
EP1434262A2 (en) | 2004-06-30 |
US20080088034A1 (en) | 2008-04-17 |
JP4101643B2 (ja) | 2008-06-18 |
KR20040057999A (ko) | 2004-07-02 |
CN100505254C (zh) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4101643B2 (ja) | 半導体装置の作製方法 | |
US9929190B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101013482B1 (ko) | 반도체 장치 및 그의 제작방법 | |
JP5789653B2 (ja) | 半導体装置 | |
JP4027740B2 (ja) | 半導体装置の作製方法 | |
JP4527068B2 (ja) | 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法 | |
JP4567282B2 (ja) | 発光装置の作製方法 | |
JP2004221568A (ja) | 半導体装置及びその作製方法 | |
JP4267394B2 (ja) | 剥離方法、及び半導体装置の作製方法 | |
JP4602035B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |