JP2004207585A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004207585A JP2004207585A JP2002376512A JP2002376512A JP2004207585A JP 2004207585 A JP2004207585 A JP 2004207585A JP 2002376512 A JP2002376512 A JP 2002376512A JP 2002376512 A JP2002376512 A JP 2002376512A JP 2004207585 A JP2004207585 A JP 2004207585A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- ozone
- semiconductor substrate
- oxide film
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板の表面を露出したまま不純物のイオン注入を行ない、オゾン処理を、10℃〜100℃のオゾン濃度10ppm以上のオゾン水に10分以上浸漬したり、シャワーを当てる方法によって、化学的にオゾンキャップ膜を形成すようにしたので、不純物の活性化アニール時に、不純物の外方拡散を防ぐことができる。また、活性化アニールを行なっても、オゾンキャップ膜への不純物の拡散が殆どないため、拡散層の濃度は下がらない。
【選択図】図1
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくはMOS型トランジスタの製造方法に関するものである。
【0002】
【従来の技術】
従来、半導体装置の製造プロセスにおいては、半導体層に不純物を導入する工程が必要である。不純物の導入方法には、ガス状の不純物雰囲気中で炉内熱処理をして、半導体の表面から不純物を拡散させる方法や、不純物イオンを加速して半導体に打ち込むイオン注入法等がある。特に、イオン注入法は、半導体層に導入する不純物イオンの量や、打ち込むイオンの半導体表面からの深さを制御できるため広く用いられている。
【0003】
イオン注入で半導体層に不純物を導入する場合は、イオンの加速エネルギーによって、打ち込む深さを制御する。この時イオンの加速エネルギーが高い程、イオンは半導体表面から深いところに注入される。
【0004】
単結晶シリコンにイオン注入する際には、イオン注入用のマスク、例えばシリコン酸化膜を介してイオン注入しないと、チャネリングと呼ばれる現象によって一部のイオンが加速エネルギーから予期した以上に深く打ち込まれてしまうという問題点があった。また、注入された不純物はアニール(熱処理)を行なって活性化する必要がある。この活性化アニールによって不純物が半導体格子と整合し、同時に半導体層内を拡散して再分布する。この不純物層は拡散層と呼ばれる。不純物は、半導体層内を拡散して、半導体表面に到達すると、表面から脱離してしまう。これは、外方拡散(アウトディフュージョン)と呼ばれる現象である。不純物が外方拡散すると脱離した不純物の量だけ不純物の濃度が減少し、抵抗が上がる等の問題がある。
【0005】
従って、イオン注入用のマスクを介してイオン注入を行ない、そのマスクを残したままで、不純物の活性化アニールを行なうことにより、チャネリング現象も外方拡散現象も防止することができる。
【0006】
しかしながら、近年の半導体装置の微細化に伴い拡散層を浅くしたいという要求が高まりつつある。この要求に伴いイオン注入の加速エネルギーを弱くする傾向がある。従来通りのイオン注入用マスクを用いて加速エネルギーの弱いイオン注入を行なうと、イオン注入用マスクに多くの不純物が注入されてしまうため、実際に半導体層内に導入される不純物量が少なくなるという問題がある。
【0007】
また、不純物の活性化アニール時に、不純物がイオン注入用マスク内に拡散して、半導体層内の不純物量が少なくなるという問題もある。これは、イオン注入用マスクが熱処理で形成された熱酸化膜である場合に特に顕著である。
【0008】
このため、最近ではイオン注入時に半導体層を露出したまま、加速エネルギーの弱いイオン注入が行なわれている。また、不純物の活性化アニールもPMOSトランジスタ領域の半導体層を露出したまま行なっている(例えば、特許文献1参照。)。
【0009】
また、シリコン基板を露出したまま不純物をイオン注入し、その後熱処理する例や、シリコン基板表面に化学的酸化膜を形成した後、その化学的酸化膜を介して不純物をイオン注入し、熱処理する例もある(例えば、特許文献2参照。)。
【0010】
【特許文献1】
特開2001−110913号公報(第2−4頁、第1図)
【0011】
【特許文献2】
特開2000−195814号公報(第2−7頁、第5図)
【0012】
【発明が解決しようとする課題】
上記したように不純物イオンをマスクなしで打ち込み、外方拡散を防止する防止膜(以下、キャップ膜)なしで活性化アニールを行なうと、外方拡散が起こり、拡散層の表面の抵抗が増大するという問題がある。キャップ膜を設けることで外方拡散を防止できるが、通常、キャップ膜は熱酸化による酸化膜や、CVD法(Chemical Vapor Deposition:化学気相成長法)による酸化膜又は窒化膜である。しかしながら、これらの方法によって形成されたキャップ膜を付けても、やはりキャップ膜内部に不純物が拡散して、拡散層の抵抗が増大するという問題がある。更に、活性化アニールで不純物が横方向に拡散し、MOS型トランジスタのチャネルが短くなってしまうという問題もある。
【0013】
また、特開2001−110913号公報においても、NMOS領域のみキャップ膜で覆っているものの、PMOS領域ではエクステンション領域にはキャップ膜がないため、やはり活性化アニールで不純物の外方拡散は防ぐことができない。
【0014】
更に、特開2000−195814号公報においても、シリコン基板を露出させた状態でイオン注入を行ない、洗浄後に熱処理を行なうので、注入した不純物の外方拡散は防ぐことができない。また、イオン注入のマスクに化学的酸化膜を形成し、熱処理した後、化学的酸化膜を介してイオン注入を行ない、活性化アニールすることも開示されているが、工程が増えるなど、満足のいくものではなかった。
【0015】
そこで、本発明の目的は、イオン注入用マスクを用いずに不純物イオンを打ち込み、その後不純物が膜中に拡散しないキャップ膜を形成して、活性化アニール時の外方拡散を抑制し、低抵抗な拡散層を形成できる半導体装置の製造方法を提供することにある。
【0016】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、半導体基板の表面を露出させたままイオン注入を行なう工程と、半導体基板上にオゾン処理によって酸化膜を形成する工程と、熱処理によって、注入されたイオンの活性化を行なう工程とを含むことを特徴とする半導体装置の製造方法にある。ここで、オゾン処理とは、半導体基板を10ppm以上のオゾンを含む10〜100℃のオゾン水に10分以上浸漬するか又は該オゾン水のシャワーに当てることであることである。又は、半導体基板をオゾン雰囲気又はオゾン蒸気に晒すことである。このオゾン処理によって1nm程度のキャップ膜(酸化膜)が化学的に形成される。更に、熱処理は1000℃から1050℃での10秒以下の急速加熱アニールである。
【0017】
この様な構成にしたので、不純物の活性化アニール時に、不純物の外方拡散を防ぐとともに、化学的に形成されたキャップ膜への不純物の拡散が殆どないため、拡散層の濃度が下がることを防止し低抵抗な拡散層を形成できる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【0019】
(第1の実施の形態)
図1は、本発明の実施の形態例を示す概念図である。図1の(1)は、半導体基板1の表面を露出した状態でヒ素(As)やボロン(B)等の不純物をイオン注入した状態を示すものである。この後(2)に示すとおり、不純物の活性化アニールを1050℃で急速加熱アニール(Rapid Thermal Anneal:RTA)を施したときの略図である。図に示すとおり、キャップ膜(外方拡散防止膜)がないため不純物が外方拡散(アウトディフュージョン)してしまう。
【0020】
図1の(3)は、(1)と同じ不純物を同じ条件でイオン注入した後、オゾン処理をして、化学的に酸化膜100を形成した例を示している。この後、図1(2)と同じ条件で1050℃のRTAを行なっても、図1(4)に示すとおり外方拡散は起こらない。
【0021】
このオゾン処理は、例えば10℃〜100℃のオゾン濃度10ppm以上のオゾン水に10分以上浸漬したり、シャワーを当てる方法である。また、半導体基板1を、オゾン雰囲気やオゾン蒸気に晒す方法であってもよい。
【0022】
以上のことから、発明者は、半導体基板表面を露出したまま不純物をイオン注入し、その後オゾン処理で化学的に酸化した厚さ0.8nm程度の外方拡散防止膜(以下、オゾンキャップ膜)を付けてRTAを行なった半導体基板の方が、同じ条件で不純物をイオン注入してオゾンキャップ膜を付けないで同様のRTAを行なった試料よりも、シート抵抗が低くなることを、基礎実験により見いだした。
【0023】
図2は、シート抵抗を測定して比較する基礎実験の結果を示す特性図である。基礎実験では、半導体基板(ウエハ)を8枚準備して、それぞれ2枚ずつ分けて基板表面を露出したまま、P型ライト層相当の不純物ドープ(ボロンLD)、P型ソース・ドレイン層相当の不純物ドープ(ボロンSD)、N型ライト層相当の不純物ドープ(AsLD)、N型ソース・ドレイン層相当の不純物ドープ(P(リン)SD)をイオン注入によって行ない、オゾンキャップ膜の有無によるシート抵抗の値を比較した。例えば、ウエハNO.1,2は、ボロンLD相当のイオン注入を0.3KeV(0.3キロエレクトロンボルト)の加速エネルギーで、8×1014個のイオンを注入したことを示している。また、オゾンキャップ膜は、ウエハNO.1は無し、NO.2は有りである。
【0024】
この様にイオン注入された8枚の半導体基板に、1050℃のRTA処理を施した上で、そのシート抵抗を測定した。その結果をシート抵抗の変化率として、図2に示す。オゾンキャップ膜を付けた方が、付けないものと比較して、ボロンLDで12.7%シート抵抗が減少、またAsLDで4.7%減少、P(リン)SDで6.5%減少している。その減少は、特にボロンLDで顕著である。また、ボロンSDでは、殆ど変化がなかった。
【0025】
以上の基礎実験の結果によれば、オゾンキャップ膜は、外方拡散を防ぐ効果があることがわかる。また、メカニズムは未だ解明されていないものの、オゾンキャップ膜を付けてRTAしても不純物がオゾンキャップ膜に殆ど拡散することなく、抵抗が低いまま保持されるものと推定される。
【0026】
(第2の実施の形態)
図3乃至図21は、第2の実施の形態例を示す工程断面図である。(その1〜その19)以下、順を追って説明する。
【0027】
まず、図3において、半導体基板、例えばシリコン基板1上に、シリコン熱酸化膜2を10nm程度形成した後、CVD法等でシリコン窒化膜3を100〜150nm程度形成する。その上層に、公知のホトリソグラフィ法でレジストパターン4を形成し、幅Sの間隔を持った素子分離領域5aを確定する。
【0028】
次に、図4に示すとおり、公知のエッチング法によって、シリコン窒化膜3をエッチング除去する。この時、シリコン酸化膜2はエッチングストッパとして作用する。パターニングされたシリコン窒化膜5bをマスクに、シリコン酸化膜2とシリコン基板1をエッチングして、トレンチ6を形成する。この時のトレンチの深さは、例えば500nm程度である。
【0029】
次に、図5に示すとおり、レジストパターン4を除去した後、トレンチ6の側壁を熱酸化する。これは、トレンチ6をエッチングした際に、トレンチの側壁にエッチングダメージが生じ、酸化によってダメージを除去するためである。この熱酸化膜7は、例えば10nmの厚さである。
【0030】
次に、図6に示すとおり、例えば高密度プラズマCVD法によって、シリコン酸化膜9を500nm程度形成して、トレンチ6を埋め込む。
【0031】
次に、図7に示すとおり、化学機械研磨法(Chemical Mechanical Polishing:CMP)によって、シリコン酸化膜9の表面を平坦化する。更に、トレンチを埋め込んだシリコン酸化膜9を緻密化するため、熱処理を施す。この時の雰囲気は、例えば窒素雰囲気であり、熱処理温度は、1000℃程度である。
【0032】
次に、図8に示すとおり、素子分離領域を確定したシリコン窒化膜5bを、例えば燐酸ボイルによって、エッチング除去する。
【0033】
次に、図9に示すとおり、シリコン酸化膜2を除去した後、シリコン基板1を犠牲酸化して、犠牲酸化膜(図示せず)を形成する。これは、ダメージや汚染を受けていないクリーンなシリコン表面を露出するために、後に除去することが前提である。そして、Pウェル10及びNウェル10’を形成する。CMOS構造の場合は、NMOSトランジスタ形成領域にはPウェル10を形成し、PMOSトランジスタ形成領域にはNウェル10’を形成する。そして、犠牲酸化膜を除去した後、クリーンなシリコン基板に、ゲート酸化膜11を、例えば2nmの厚さで形成する。ゲート酸化膜11を形成する前には、前処理としてフッ化水素(HF)で処理し、自然酸化膜等を除去する。この時、シリコン基板1は、シリコン酸化膜2によって保護され、CVD法で形成したシリコン酸化膜9は、突出した部分の側壁9’が若干エッチングされる。
【0034】
次に、図10に示すとおり、熱減圧CVD法等により多結晶シリコン膜12を形成する。多結晶シリコン12の形成温度は、例えば600℃程度であり、膜厚は例えば100nmである。多結晶シリコンには不純物がドープされており、低抵抗になっている。不純物のドープの方法は例えばイオン注入である。
【0035】
次に、図11に示すとおり、公知のホトリソグラフィ法によって、ゲート電極領域を確定するための、レジストパターン13を形成する。
【0036】
次に、図12に示すとおり、公知の異方性エッチングにより多結晶シリコン膜12を加工してゲート電極12’を形成する。
【0037】
次に、図13に示すとおり、PMOSトランジスタ形成領域(図中P)を公知のホトリソグラフィ技術によりレジストパターン14で覆った後、NMOSトランジスタのソース・ドレインのN型エクステンション不純物領域15と、P型のポケット領域16を、イオン注入により形成する。N型エクステンション領域15には、ヒ素(As)又は、燐(P)がイオン注入され、P型のポケット領域16には、ボロン(B)又は、フッ化ボロン(BF2)がイオン注入される。P型のポケット領域16は、トランジスタのパンチスルー現象を抑制するために、N型エクステンション領域15を囲むように形成する。
【0038】
次に、図14に示すとおり、レジスト14を除去した後、NMOSトランジスタ形成領域(図中N)を公知のホトリソグラフィ技術によりレジストパターン17で覆った後、PMOSトランジスタのソース・ドレインのP型エクステンション不純物領域15’と、N型のポケット領域16’を、イオン注入により形成する。P型エクステンション領域15’には、B(ボロン)又は、フッ化ボロン(BF2)がイオン注入され、N型のポケット領域16’には、ヒ素(As)又は、燐(P)がイオン注入される。NMOSトランジスタと同様にN型ポケット領域16’は、パンチスルー防止のために、P型エクステンション領域15’を囲むように形成される。
【0039】
次に、図15に示すとおり、レジスト17を除去して、上記工程を経てきたシリコン基板1を、オゾン処理する。オゾン処理は、例えば10℃〜100℃のオゾン濃度10ppm以上のオゾン水に10分以上浸漬したり、シャワーを当てる方法である。また、半導体基板1を、オゾン雰囲気やオゾン蒸気に晒す方法であってもよい。この処理で、化学的にオゾンキャップ膜100を形成する。このオゾンキャップ膜100の膜厚は、例えば1nmである。この時、N型エクステンション領域15とP型エクステンション領域15’の上部のみでなくゲート電極12’もオゾンキャップ膜100で覆われる。このオゾンキャップ膜は薄い方がよく、例えば厚さ0.5〜3.0nmである。
【0040】
ここで、特に図示はしないが、PMOSトランジスタとNMOSトランジスタのエクステンション領域15、15’及びポケット領域16、16’のみ活性化アニールを行なってもよい。後の工程において、ソース・ドレインの活性化アニールを行なうので工程数が増えるが、MOSトランジスタの性能向上のために行なう場合がある。この活性化アニールは、例えばRTAによって1000℃から1050℃で、10秒以下の熱処理を行なうが、熱処理温度や時間は後工程を考慮して適宜設定する。
【0041】
次に、図16に示すとおり、ゲート電極12’の側面にサイドウォールを形成するための、絶縁膜18,19を形成する。この絶縁膜は、例えばシリコン酸化膜18とシリコン窒化膜19の2層からなる。下層のシリコン酸化膜18は、例えば、減圧CVD法等によって、10nm程度形成する。また、上層のシリコン窒化膜19は、同じくCVD法等によって、90nm程度形成する。
【0042】
次に、図17に示すとおり、異方性の反応性イオンエッチング(Reactive IonEtching:RIE)法によって、シリコン窒化膜19とシリコン酸化膜18とをエッチングして、例えば片幅80〜90nmのサイドウォール20を形成する。この時、サイドウォールの下と側壁以外の、オゾンキャップ膜100もエッチング除去される。
【0043】
次に、図18に示すとおり、公知のホトリソグラフィ技術によって、PMOSトランジスタ領域(図中P)をレジスト膜21で覆い、NMOSトランジスタ領域にソース・ドレイン拡散領域22形成のためのイオン注入を行なう。この時の不純物は、例えばヒ素(As)又は、燐(P)である。このイオン注入によって、ソース・ドレイン領域22が形成される。ここで、付加的なイオン注入として、ゲルマニウム(Ge)をイオン注入してもよい。また、イオン注入を斜めに行なってもよい。斜めイオン注入の入射角は、例えば30°である。
【0044】
次に、図19に示すとおり、レジスト21を除去した後、公知のホトリソグラフィ技術によって、NMOSトランジスタ領域(図中N)をレジスト膜23で覆い、PMOSトランジスタ領域にソース・ドレイン拡散領域24形成のためのイオン注入を行なう。この時の不純物は、例えば、ボロン(B)又は、フッ化ボロン(BF2)である。このイオン注入によって、ソース・ドレイン領域24が形成される。付加的なイオン注入としてゲルマニウム(Ge)をイオン注入してもよい。
【0045】
次に、図20に示すとおり、レジスト23を除去した後に、RTAによって、1000℃から1050℃、10秒以下の熱処理を行なう。この熱処理によって、NMOSトランジスタ、PMOSトランジスタ共に、エクステンション領域15,15’とソース・ドレイン領域22,24の不純物が活性化される。特に、エクステンション領域では、オゾンキャップ膜100によって外方拡散が抑えられ、しかも、オゾンキャップ膜100に不純物が拡散しないため、充分な濃度のエクステンション領域が形成される。しかし、上記した製造方法では、ソース・ドレイン領域22,24から、不純物が外方拡散してしまう可能性がある。
【0046】
そこで、図21に示すとおり、図20の構成の半導体基板を熱処理する前に、オゾン処理して、第2のオゾンキャップ膜101を形成する。このオゾン処理は上記したとおりである。この第2のオゾンキャップ膜101の膜厚は、例えば1nmである。その後、RTAによって、1000℃から1050℃で、10秒以下の熱処理を行なう。この熱処理によって、エクステンション領域15,15’とソース・ドレイン領域22,24の双方がオゾンキャップ膜で被覆されているため、双方とも外向拡散や、オゾンキャップ膜への不純物の拡散無しで、良好な拡散領域が形成できる。
【0047】
更に、図18及び図19の説明において、付加的なイオン注入としてゲルマニウム(Ge)の注入を行なってもよいと述べた。ゲルマニウムのイオン注入は、ソース・ドレイン拡散領域形成のためのイオン注入の前後に行なう。このGeのイオン注入を行なうと、不純物の活性化アニールを行なっても、ソース・ドレイン領域22,24がチャネル方向(横方向)へ拡散するのを防ぐ効果が確認されている。トランジスタの微細化に伴い、チャネル長はより短くなりつつある。不純物の活性化アニールで拡散領域がチャネル方向に拡散すると、ショートチャネル現象を引き起こす原因になり、またパンチスルー現象も起きやすくなる。更に最悪の場合は、ソースとドレインとが繋がってしまい、トランジスタとして機能しなくなってしまう。この効果のメカニズムは未だ解明されていないが、より微細化が進んだ場合、Geのイオン注入は極めて有効である。
【0048】
更に、図21において、第2のオゾンキャップ膜101は、ゲート電極12’の上部を覆っているが、この後の熱処理によって、ゲート電極12’からの不純物の外方拡散も防ぐ効果が見いだされている。図22は、ゲート電極からの外方拡散の有無を実験した結果を示す図である。このデータは、NMOSトランジスタのゲート電極の容量を測定したものである。図において、従来は、ゲート電極上に第2のオゾンキャップ膜101が存在しない時のデータで、本発明は、第2のオゾンキャップ膜101がゲート電極上に存在する時のデータである。図の下に、ゲート容量を酸化膜に換算した値を示す。この値が小さい程、ゲート電極の特性は良好である。従来の酸化膜容量換算膜厚(Teff)が、2.0nmであるのに対し、本発明では、1.95nmであり、本発明の方がゲート容量が小さい値となっている。以上のデータから上記したとおり、ゲート電極の多結晶シリコンから不純物が外方拡散するのを防止し、ゲート電極が低抵抗に保たれる。
【0049】
(第3の実施の形態)
図23乃至図28(その1〜その6)は、本発明の第3の実施の形態例を示す工程断面図である。第2の実施の形態例の説明に用いた図3乃至図14は、第3の実施の形態例の図23に至るまでの図面と同じであり、説明も重複するので、ここでは省略し図23から説明をする。また、第2の実施の形態例と同一部分には、同一の符号を用いる。以下、順を追って説明する。
【0050】
図23は、NMOSトランジスタ領域とPMOSトランジスタ領域にゲート電極12’を形成し、エクステンション領域15、15’とポケット領域16、16’とを形成した構造を示している。第2の実施の形態例では、オゾン処理して、オゾンキャップ膜を形成したが、本実施の形態例では形成しないことに特徴がある。
【0051】
次に、図24に示すとおり、ゲート電極12’の側面にサイドウォールを形成するための、絶縁膜18、19を形成する。この絶縁膜は、例えばシリコン酸化膜18とシリコン窒化膜19の2層からなる。下層のシリコン酸化膜18は、例えば、減圧CVD法等によって、10nm程度形成する。また、上層のシリコン窒化膜19は、同じくCVD法等によって、90nm程度形成する。
【0052】
次に、図25に示すとおり、異方性のRIE法によって、シリコン窒化膜19とシリコン酸化膜18とをエッチングして、例えば片幅100nmのサイドウォール20を形成する。
【0053】
次に、図26に示すとおり、公知のホトリソグラフィ技術によって、PMOSトランジスタ領域(図中P)をレジスト膜21で覆い、NMOSトランジスタ領域にソース・ドレイン拡散領域22形成のためのイオン注入を行なう。この時の不純物は、例えばヒ素(As)又は、燐(P)である。このイオン注入によって、ソース・ドレイン領域22が形成される。ここで、付加的なイオン注入として、Ge(ゲルマニウム)をイオン注入してもよい。また、イオン注入を斜めに行なってもよい。斜めイオン注入の入射角は、例えば30°である。
【0054】
次に、図27に示すとおり、レジスト21を除去した後、公知のホトリソグラフィ技術によって、NMOSトランジスタ領域(図中N)をレジスト膜23で覆い、PMOSトランジスタ領域にソース・ドレイン拡散領域24形成のためのイオン注入を行なう。この時の不純物は、例えば、ボロン(B)又は、フッ化ボロン(BF2)である。このイオン注入によって、ソース・ドレイン領域24が形成される。付加的なイオン注入としてゲルマニウム(Ge)をイオン注入してもよい。
【0055】
次に、図28に示すとおり、オゾン処理して、オゾンキャップ膜102を形成する。このオゾン処理は、例えば10℃〜100℃のオゾン濃度10ppm以上のオゾン水に10分以上浸漬したり、シャワーを当てる方法である。また、半導体基板1を、オゾン雰囲気やオゾン蒸気に晒す方法であってもよい。この様に形成されたオゾンキャップ膜の膜厚は、例えば1nmである。その後、RTAによって、1000℃から1050℃で、10秒以下の熱処理を行なう。この熱処理によって、ソース・ドレイン領域22,24がオゾンキャップ膜で被覆されているため、外向拡散や、オゾンキャップ膜への不純物の拡散無しで、良好な拡散層が形成できる。また、エクステンション領域15,15’も同時に活性化される。更に、ゲート電極12の上部も、オゾンキャップ膜102で覆われているため、ゲートポリシリコンからの不純物の外方拡散も抑えられる。また、RTAの工程も1回で済み、工程数が減る。
【0056】
以上、実施の形態例をまとめると以下の付記の通りである。
【0057】
(付記1)一導電型の半導体基板に、第1の拡散層となる、第1の不純物を注入する工程と、
前記第1の拡散層上に、オゾン処理によって第1の酸化膜を形成する工程と、
第1の熱処理によって前記第1の不純物の活性化を行なう工程と
を含むことを特徴とする半導体装置の製造方法。
【0058】
(付記2)前記第1の不純物を注入後、前記第1の酸化膜形成前に、前記半導体基板に第2の拡散層となる、第2の不純物を注入する工程を含むことを特徴とする付記1記載の半導体装置の製造方法。
【0059】
(付記3)前記第1の不純物の活性化を行なった後、前記半導体基板に第3の拡散層となる、第3の不純物を注入する工程と、
前記半導体基板上にオゾン処理により、第2の酸化膜を形成する工程と、
第2の熱処理によって、前記第3の不純物の活性化を行なう工程とを含むことを特徴とする付記1記載の半導体装置の製造方法。
【0060】
(付記4)一導電型の半導体基板上に絶縁膜を介してゲートパターンを形成する工程と、
前記ゲートパターン両側の前記半導体基板に、第1の拡散層となる第1の不純物を注入する工程と、
前記ゲートパターン表面と前記半導体基板上に、オゾン処理によって第1の酸化膜を形成する工程と、
第1の熱処理によって前記第1の不純物を活性化する工程と
を含むことを特徴とする半導体装置の製造方法。
【0061】
(付記5)前記第1の不純物を注入後、前記第1の酸化膜形成前に、
前記ゲートパターンの側面にサイドウォールを形成する工程と、
前記半導体基板に第2の拡散層となる、第2の不純物を注入する工程とを含むことを特徴とする付記4記載の半導体装置の製造方法。
【0062】
(付記6)前記第1の酸化膜形成後、前記第1の熱処理前に、
前記ゲートパターンの側面にサイドウォールを形成する工程と、
第2の熱処理によって前記第1の不純物の活性化を行なう工程と、
前記半導体基板に第3の拡散層となる、第3の不純物を注入する工程と、
前記半導体基板上にオゾン処理によって第2の酸化膜を形成する工程と
を含むことを特徴とする付記4記載の半導体装置の製造方法。
【0063】
(付記7)前記第1の不純物が、前記一導電型とは異なる反対導電型の不純物であることを特徴とする付記1乃至6のいずれかに記載の半導体装置の製造方法。
【0064】
(付記8)前記第1の拡散層が、MOS型トランジスタのエクステンション拡散層であることを特徴とする付記7記載の半導体装置の製造方法。
【0065】
(付記9)前記第2の不純物が、前記一導電型とは異なる反対導電型の不純物であることを特徴とする付記2又は付記5に記載の半導体装置の製造方法。
【0066】
(付記10)前記第2の拡散層が、MOS型トランジスタのソース・ドレイン拡散層であることを特徴とする付記9記載の半導体装置の製造方法。
【0067】
(付記11)前記第3の不純物が、前記一導電型とは異なる反対導電型の不純物であることを特徴とする付記3又は6に記載の半導体装置の製造方法。
【0068】
(付記12)前記第3の拡散層が、MOS型トランジスタのソース・ドレイン拡散層であることを特徴とする付記11記載の半導体装置の製造方法。
【0069】
(付記13)前記第1の不純物を注入する前後で、前記半導体基板にゲルマニウムのイオン注入を行なう工程を含むことを特徴とする付記1又は4に記載の半導体装置の製造方法。
【0070】
(付記14)前記第2の不純物を注入する前後で、前記半導体基板にゲルマニウムのイオン注入を行なう工程を含むことを特徴とする付記2,5,9及び10のいずれかに記載の半導体装置の製造方法。
【0071】
(付記15)前記第3の不純物を注入する前後で、前記半導体基板にゲルマニウムのイオン注入を行なう工程を含むことを特徴とする付記3,6,11及び12のいずれかに記載の半導体装置の製造方法。
【0072】
(付記16)前記オゾン処理が前記半導体基板を10ppm以上のオゾンを含む10〜100℃のオゾン水に10分以上浸漬するか又は該オゾン水のシャワーに当てることであることを特徴とする付記1乃至15のいずれかに記載の半導体装置の製造方法。
【0073】
(付記17)前記オゾン処理が前記半導体基板をオゾン雰囲気又はオゾン蒸気に晒すことであることを特徴とする付記1乃至15のいずれかに記載の半導体装置の製造方法。
【0074】
(付記18)前記第1の熱処理が急速加熱アニールであることを特徴とする付記1乃至17のいずれかに記載の半導体装置の製造方法。
【0075】
(付記19)前記第2の熱処理が急速加熱アニールであることを特徴とする付記3,6,11,12及び15のいずれかに記載の半導体装置の製造方法。
【0076】
【発明の効果】
以上、本発明によれば、半導体基板の表面を露出したまま不純物のイオン注入を行ない、常温でオゾン水に浸漬して、化学的にオゾンキャップ膜を形成すようにしたので、不純物の活性化アニール時に、不純物の外方拡散を防ぐことができる。また、活性化アニールを行なっても、オゾンキャップ膜への不純物の拡散が殆どないため、拡散層の濃度は下がらない。従って、拡散層を低抵抗なまま保つことができるという顕著な効果を奏する。
【0077】
また、ゲート電極の上部をオゾンキャップ膜で覆うことにより、ゲート電極(多結晶シリコン)からの不純物の外方拡散も防止できるため、ゲート電極を低抵抗に保つことができるという効果も奏する。
【0078】
更に、Ge(ゲルマニウム)を付加的にイオン注入することにより、不純物が横方向(チャネル方向)への拡散を抑制する効果も奏する。この効果はPMOSのソース・ドレイン拡散層に用いた場合において、特に顕著である。
【図面の簡単な説明】
【図1】本発明の実施の形態例を示す概念図である。
【図2】シート抵抗を測定する基礎実験の結果を示す特性図である。
【図3】本発明の第2の実施の形態例を示す工程断面図である(その1)。
【図4】本発明の第2の実施の形態例を示す工程断面図である(その2)。
【図5】本発明の第2の実施の形態例を示す工程断面図である(その3)。
【図6】本発明の第2の実施の形態例を示す工程断面図である(その4)。
【図7】本発明の第2の実施の形態例を示す工程断面図である(その5)。
【図8】本発明の第2の実施の形態例を示す工程断面図である(その6)。
【図9】本発明の第2の実施の形態例を示す工程断面図である(その7)。
【図10】本発明の第2の実施の形態例を示す工程断面図である(その8)。
【図11】本発明の第2の実施の形態例を示す工程断面図である(その9)。
【図12】本発明の第2の実施の形態例を示す工程断面図である(その10)。
【図13】本発明の第2の実施の形態例を示す工程断面図である(その11)。
【図14】本発明の第2の実施の形態例を示す工程断面図である(その12)。
【図15】本発明の第2の実施の形態例を示す工程断面図である(その13)。
【図16】本発明の第2の実施の形態例を示す工程断面図である(その14)。
【図17】本発明の第2の実施の形態例を示す工程断面図である(その15)。
【図18】本発明の第2の実施の形態例を示す工程断面図である(その16)。
【図19】本発明の第2の実施の形態例を示す工程断面図である(その17)。
【図20】本発明の第2の実施の形態例を示す工程断面図である(その18)。
【図21】本発明の第2の実施の形態例を示す工程断面図である(その19)。
【図22】ゲート電極からの外方拡散の有無を実験した結果を示す図である。
【図23】本発明の第3の実施の形態例を示す工程断面図である(その1)。
【図24】本発明の第3の実施の形態例を示す工程断面図である(その2)。
【図25】本発明の第3の実施の形態例を示す工程断面図である(その3)。
【図26】本発明の第3の実施の形態例を示す工程断面図である(その4)。
【図27】本発明の第3の実施の形態例を示す工程断面図である(その5)。
【図28】本発明の第3の実施の形態例を示す工程断面図である(その6)。
【符号の説明】
1 シリコン基板
2 シリコン酸化膜
3 シリコン窒化膜
4 レジスト膜
6 トレンチ
7 側壁酸化膜
9 埋め込み酸化膜
10 Pウェル
10’ Nウェル
11 ゲート酸化膜
12 多結晶シリコン膜
12’ ゲート電極
13,14,17 レジストパターン
15,15’ エクステンション領域
16,16’ ポケット領域
100,101,102 オゾンキャップ膜
Claims (10)
- 一導電型の半導体基板に、第1の拡散層となる、第1の不純物を注入する工程と、
前記第1の拡散層上に、オゾン処理によって第1の酸化膜を形成する工程と、
第1の熱処理によって前記第1の不純物の活性化を行なう工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記第1の不純物を注入後、前記第1の酸化膜形成前に、前記半導体基板に第2の拡散層となる、第2の不純物を注入する工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の不純物の活性化を行なった後、前記半導体基板に第3の拡散層となる、第3の不純物を注入する工程と、
前記半導体基板上にオゾン処理により、第2の酸化膜を形成する工程と、
第2の熱処理によって、前記第3の不純物の活性化を行なう工程とを含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 一導電型の半導体基板上に絶縁膜を介してゲートパターンを形成する工程と、
前記ゲートパターン両側の前記半導体基板に、第1の拡散層となる第1の不純物を注入する工程と、
前記ゲートパターン表面と前記半導体基板上に、オゾン処理によって第1の酸化膜を形成する工程と、
第1の熱処理によって前記第1の不純物を活性化する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記第1の不純物を注入後、前記第1の酸化膜形成前に、
前記ゲートパターンの側面にサイドウォールを形成する工程と、
前記半導体基板に第2の拡散層となる、第2の不純物を注入する工程とを含むことを特徴とする請求項4記載の半導体装置の製造方法。 - 前記第1の酸化膜形成後、前記第1の熱処理前に、
前記ゲートパターンの側面にサイドウォールを形成する工程と、
第2の熱処理によって前記第1の不純物の活性化を行なう工程と、
前記半導体基板に第3の拡散層となる、第3の不純物を注入する工程と、
前記半導体基板上にオゾン処理によって第2の酸化膜を形成する工程と
を含むことを特徴とする請求項4記載の半導体装置の製造方法。 - 前記第1の不純物を注入する前後で、前記半導体基板にゲルマニウムのイオン注入を行なう工程を含むことを特徴とする請求項1又は4に記載の半導体装置の製造方法。
- 前記第2の不純物を注入する前後で、前記半導体基板にゲルマニウムのイオン注入を行なう工程を含むことを特徴とする請求項2又は5に記載の半導体装置の製造方法。
- 前記第1の熱処理が急速加熱アニールであることを特徴とする請求項1乃至8のいずれかに記載の半導体装置の製造方法。
- 前記第2の熱処理が急速加熱アニールであることを特徴とする請求項3又は6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376512A JP2004207585A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376512A JP2004207585A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207585A true JP2004207585A (ja) | 2004-07-22 |
Family
ID=32813964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002376512A Pending JP2004207585A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207585A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508970A (ja) * | 2007-12-21 | 2011-03-17 | アプライド マテリアルズ インコーポレイテッド | 基板からの表面ドーパントの除去 |
-
2002
- 2002-12-26 JP JP2002376512A patent/JP2004207585A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508970A (ja) * | 2007-12-21 | 2011-03-17 | アプライド マテリアルズ インコーポレイテッド | 基板からの表面ドーパントの除去 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7718506B2 (en) | Isolation structure for MOS transistor and method for forming the same | |
US5670397A (en) | Dual poly-gate deep submicron CMOS with buried contact technology | |
KR100266525B1 (ko) | 반도체장치의제조방법 | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
JP2008042059A (ja) | 半導体装置及びその製造方法 | |
JP2004282068A (ja) | 半導体装置の形成方法 | |
JP5015533B2 (ja) | 半導体装置の製造方法 | |
KR101054320B1 (ko) | 반도체 장치의 제조 방법 | |
JP4040602B2 (ja) | 半導体装置 | |
US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
JP2005340329A (ja) | 半導体装置およびその製造方法 | |
JP2004165470A (ja) | 半導体装置及びその製造方法 | |
JPH11102961A (ja) | 半導体装置の製造方法 | |
JP2004207585A (ja) | 半導体装置の製造方法 | |
JP2004186359A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH04715A (ja) | 半導体装置の製造方法 | |
JP2001196469A (ja) | 半導体装置の製造方法 | |
KR100376886B1 (ko) | 피모스 트랜지스터의 제조방법 | |
JP2005175143A (ja) | 半導体装置およびその製造方法 | |
JP2004080028A (ja) | Mosトランジスタの製造方法 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
KR100861362B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
KR100570203B1 (ko) | 게이트전극 형성방법 | |
KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
KR20060077491A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |