JP2004206709A - 変調領域において動作するアナログ回路を設計及び使用するためのシステム及び方法 - Google Patents
変調領域において動作するアナログ回路を設計及び使用するためのシステム及び方法 Download PDFInfo
- Publication number
- JP2004206709A JP2004206709A JP2003420552A JP2003420552A JP2004206709A JP 2004206709 A JP2004206709 A JP 2004206709A JP 2003420552 A JP2003420552 A JP 2003420552A JP 2003420552 A JP2003420552 A JP 2003420552A JP 2004206709 A JP2004206709 A JP 2004206709A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- phase
- receiving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
Abstract
【課題】高周波帯域において正確な動作が可能なアナログ計算手段を提供する。
【解決手段】変調領域で動作して、被除数(分子)信号と除数(分母)信号との比に比例した位相変調を有する信号を生成する計算回路(10)を開示する。1実施形態では、位相変調された信号を位相復調器(104)で復調して、ベースバンドの商信号を生成する。除数信号は、搬送波注入レベルを変えることによって変調器の変調利得の反比例制御を維持し、これによって、従来のアナログ計算技法に比べて高い帯域幅及び精度と小さなドリフト及びオフセットを実現する。1実施形態では、回路は、除算機能が非線形機能である場合でも、全ての線形要素を含む。回路及び方法は、入力信号がアナログであるか、または、一方または両方が変調領域にあるときに動作する。
【選択図】図1
【解決手段】変調領域で動作して、被除数(分子)信号と除数(分母)信号との比に比例した位相変調を有する信号を生成する計算回路(10)を開示する。1実施形態では、位相変調された信号を位相復調器(104)で復調して、ベースバンドの商信号を生成する。除数信号は、搬送波注入レベルを変えることによって変調器の変調利得の反比例制御を維持し、これによって、従来のアナログ計算技法に比べて高い帯域幅及び精度と小さなドリフト及びオフセットを実現する。1実施形態では、回路は、除算機能が非線形機能である場合でも、全ての線形要素を含む。回路及び方法は、入力信号がアナログであるか、または、一方または両方が変調領域にあるときに動作する。
【選択図】図1
Description
本発明はアナログ計算回路に係り、より詳しくは変調領域において動作するアナログ回路を設計し、及び使用するための回路及び方法に関する。
計測システムは、時として二つの他の信号の比である時変信号の生成を必要とする。このことは、アナログ除算回路を用いるか、または、二つの入力信号をディジタル化して一般にディジタル信号処理(DSP)として公知の数値計算を用いるかするいずれかの方法により達成することができる。ディジタル技術は、プロセッサに課される大きな計算負荷のために比較的低周波に限定される。アナログ除算は潜在的により大きな帯域を有し得るが、従来技術を用いた実施は困難である。
対数を用いて除算を実行する一般に用いられる回路と方法が、図5に示してある。この回路は、商の対数が被除数と除数の対数の差に等しいという数学的な性質に基づくものである。
図5に示す如く、回路50に対する入力信号n(t)とd(t)は、それぞれを各対数関数ブロック501,502に通過させることにより調整される。入力信号の対数をブロック503により減算し、その結果を逆対数(指数)ブロック504へ送る。非線形回路50の精度は、対数(501,502)関数と逆対数(504)関数がどの程度の精度で実現されるかに依存する。関与する信号が広大なダイナミックレンジを有する場合は、計算ブロック内のトランジスタは広範囲に亙る電流について動作しなければならない。このことが、正確な非線形関数を実現することの困難さを増している。また、電流が小さいときは、帯域を損なう傾向がある。この種の回路のための設計方程式は全て温度に大きく依存しており、ドリフトが問題を生ずる。前述のアナログ回路を用いて低ノイズフロア(noise floor)を得ることもまた、困難である。
別の一般に使用される回路と方法は、図6の回路60に示すサーボループの帰還路中に乗算器602などの乗算器を使用するものである。これは、乗算器を用いて、その乗算器の出力が減算器601に供給されると除算が行われるという効果を有する。この種の回路は、逆乗算アナログ除算器である。乗算器602は、一般にギルバート乗算器(Gilbert multiplier)として構成される。この回路には二つの主要な実用上の課題が存在する。第1には、除算器の精度が乗算器の精度と同じ程度に過ぎない場合があることである。ギルバート乗算器は図5の対数回路を構築するよりも幾分か簡単ではあるが、それは依然として線形性やダイナミックレンジや雑音の課題を抱えるものである。第2に、回路の精度がサーボループにおける誤差によっても影響を受けることである。サーボアンプ603の障害が、図6にεで表わしたループトラッキング誤差を引き起こすことがある。また、ループ利得は除算される信号の特性に従って変化する。このことがループ設計を困難なものとし、ループの動的挙動を予測不能なものにしている。
図7は、両側波帯抑圧搬送波(DSB−SC)(平衡)変調器として用いられる増幅器705(利得は1)を介して正弦搬送波発生器701が乗算器703を駆動するアームストロング位相変調器70を示すものである。DSB−SC信号は、搬送波が抑圧されている点を除き、従来の振幅変調信号と同じである。変調入力ポート710が、乗算器703の他方の入力を駆動する。乗算器703の出力は、DSB−SC信号である。DSB−SC信号は、加算器704の入力の一方を駆動する。加算器への他方の入力は、移相器702により90度移相(位相シフト)された搬送波信号(キャリア信号または搬送信号ともいう)である。加算器704の出力711は、位相変調された信号である。変調指数は、注入された搬送波振幅に対するDSB−SC信号の振幅の比に比例する。変調指数は、ラジアン単位のピーク位相偏差として定義される。
適正に動作させるには、最大変調指数は位相変調が線形プロセスであると考えることのできる「小角度近似」規範内になければならない。このことは、狭帯域位相変調(NBPM)として公知でもある。一般に、位相変調(位相角変調系の1つ)は非線形プロセスである。NBPMに関する変調指数限界は、許容可能な変調誤差の量に応じてほぼ0.5である。例えば、変調指数を0.45に限定した場合には、トーン変調(tone modulation)に関する高調波歪は5%未満となる。
上述のように、従来技術においては、アナログ計算を実施する際に、高周波における実施が困難で、かつ、ドリフトなどにより精度が劣化するなどの問題があった。
本発明は、変調領域においてアナログ除算を実行するシステム及び方法に関する。本発明の1実施形態では、正弦搬送波は入力信号のうちの一方により変調され、余弦搬送波は他方の入力信号により変調される。これらの被変調信号は共に加え合わされて、第1及び第2の入力信号の振幅比に比例する位相変調指数を有する被変調信号が得られる。次に、この信号は位相復調される。得られたベースバンド信号は、上記第2の信号に対する前記第1の信号の比に比例する。
前述の内容は、以下の本発明の詳細な説明がより良く理解されるようにするために、本発明の特徴と技術的利点を概括的に述べたものである。本発明の特許請求の範囲の主題を形成する本発明の追加の特徴ならびに利点については後述する。開示した概念ならびに特定の実施形態を、本発明と同じ目的を実施する他の構成の変更または設計の基礎として容易に用いることが可能なことを当業者は理解されたい。このような等価な構成が特許請求の範囲に記載した本発明の思想ならびに範囲から逸脱しないこともまた、当業者には理解されたい。本発明の構成ならびに動作方法の両方に関して本発明の特徴であると考えられる新規の特徴は、添付図面を考慮した以下の説明からさらなる目的ならびに利点と共により良く理解されよう。しかしながら、各図は例示及び説明のためにのみ設けたものであって、本発明の限界を規定することを意図したものではないことを明確に理解されたい。
本発明のより完全な理解のために、以下の説明では添付図面を参照する。図1の回路10は、(図7に図示し前記した)アームストロング位相変調器70等のアームストロング位相変調器を変更して、90度移相器702と加算器704の間に搬送波注入路を生じるようにした1実施形態を示す。振幅変調器、例えば乗算器101がこの経路に挿入してある。除数信号d(t)は、振幅変調器101の変調ポートを駆動する。振幅変調器101は、加算器704へ注入する搬送波信号の量を制御する。一方、被除数入力信号n(t)はDSB−SC変調器の変調ポート710を駆動する。DSB−SC変調器(前述)から出力されたDSB−SC搬送波信号は、加算器704において回路101からの注入された被振幅変調搬送波信号と結合され、変更されたアームストロング位相変調器の出力端110に位相変調された信号を生ずる。この信号の位相変調指数は、除数信号に対する被除数信号の比に比例する。かくして、除数信号による被除数信号の除算は変調領域内で行なわれる。
変更されたアームストロング位相変調器の出力端における信号は、また、除数信号により振幅変調される。このことは、出力の振幅変調をもたない、通常動作の従来のアームストロング位相変調器とは異なるものである。リミッタ102は、位相変調に影響を及ぼすことなくこの副次的な振幅変調を取り除く。リミッタ102の出力は、ローパスフィルタ105が後段に控える乗算器104からなる位相復調器を駆動する。乗算器104の他方のポートは、搬送波源701から(利得2を有する増幅器103を介して)駆動される。ローパスフィルタ105は、搬送波の第二高調波近傍の擬似信号を排除する。ローパスフィルタ105の出力111は再生された変調から、換言すれば、ベースバンド信号としての所望の商からなる。
この場合の従来のアームストロング変調器における1/2未満の変調指数に対する等価的制約は、商が1/2未満であるということである。所与の入力信号集合から1/2を超える商が得られる場合は、被除数信号を、適切な係数により減衰(または除数を増大)させた後に、処理後に同じ係数で処理して増幅(または減衰)することができることを理解されたい。これらの調整は、回路703(及び/又は回路101)内で行なうこともまたはその外部で行なうこともできる。
乗算器703,101,104は例示のためにのみ図示したものであり、DSB−SC変調器や振幅変調器や位相復調器を、乗算器として以外の多くの方法でそれぞれ実施できることを理解されたい。好適な実施形態では、この機能はスイッチと受動要素を用いて、周波数ミキサにより実施される。さらに、当業者には既知のアームストロング変調器の多くの実施がありえ、それらの変調器が上記の概念に適するものであれば、それらのどれも使用可能であるということを理解されたい。また、振幅変調は、必要に応じて電圧制御減衰又は増幅により達成することができる。位相検出器が本質的に振幅変調に対し反応しないか、復調に関する制限機能を行なうかのいずれかである場合、リミッタ102が必要でない場合があることを理解されたい。例えば、乗算器104が現実に本質的に振幅変調に反応しないのであれば、回路はリミッタ102を必要としないであろう。
回路10では、二つの乗算器(703,101)、加算器704及び90度移相器702の組み合わせが、直交形式の入力を有するベクトル変調器である、一般に「I/Q変調器」と呼ばれるものを構成している。これらの軸は、同相と直角位相を意味する「I」と「Q」と呼ばれる。
図2はI/Q変調器20を示す図1の代替図である。図2では、被除数入力はQ入力21へ送られ、除数入力はI入力22へ送られる。搬送波源(キャリア源)入力は、LO入力23へ行く。この回路は、図1について説明した如く機能する。図示していないが、位相シフトされた信号(移相信号)を外部から印加することもまた可能であることに留意されたい。
図3は一般的なI/Q変調器30を示すものであり、本明細書で説明した概念を、それらがどのように内部的に構成されるかに拘わらず、任意形式の直交ベクトル変調を用いて利用することができる。被除数入力はQ入力であって端子31へ行き、一方また除数入力はI入力であって端子32へ行く。搬送波源入力は、LO端子33へ行く。ここでも、この回路は図1に関して前記した如く機能する。さらに、リミッタ/位相復調器は図示の乗算器構成に限定されず、任意の実施形態を有するようにもできる。例えば、積分器が後段に控える周波数弁別器も機能しよう。また、ベクトル変調器へのI入力とQ入力は交換することができるが、これには、復調器へのLO接続中に90度移相の挿入が必要となる場合がある。
変調領域において処理されるベースバンド入出力信号に焦点を当てて説明したが、位相復調器(例えば図2の乗算器104)をバイパスすることによって位相変調領域において商出力を取り出す図4Aに示すように変調領域ポートへ、任意のまたは全てのポートを切り替えることも可能であることを理解されたい。図4Bでは、除数入力は振幅変調器(例えば図2の乗算器101)をバイパスさせ、除数入力(変調領域内)を移相器(例えば移相器702)へ入力させることによって振幅変調領域から取り込まれる。図4Cでは、乗算器(例えば図2の乗算器703)をバイパスし、加算器(例えば加算器704)への搬送波入力用に被除数信号により位相変調された正弦波を用いることによって、被除数入力が位相変調領域内から取り込まれる。
本発明は、変調領域で動作して、被除数(分子)信号と除数(分母)信号との比に比例した位相変調を有する信号を生成する計算回路(10)に関する。1実施形態では、位相変調された信号を位相復調器(104)で復調して、ベースバンドの商信号を生成する。除数信号は、搬送波注入レベルを変えることによって変調器の変調利得の反比例制御を維持し、これによって、従来のアナログ計算技法に比べて高い帯域幅及び精度と小さなドリフト及びオフセットを実現する。1実施形態では、回路は、除算機能が非線形機能である場合でも、全ての線形要素を含む。回路及び方法は、入力信号がアナログであるか、または、一方または両方が変調領域にあるときに動作する。
本発明ならびにその利点を詳述したが、特許請求の範囲により規定される本発明の思想ならびに範囲から逸脱することなく様々な変形や置換や変更が可能であることを理解されたい。さらに、本出願の範囲を、本明細書中に記載したプロセスや機械や製造や要素の組成や手段や方法やステップの特定の実施形態に限定することは意図していない。当業者には本発明の開示から容易に理解されることであるが、本明細書及び図面に記載した対応する実施形態と実質的に同じ機能を遂行し、または実質的に同じ成果を達成する既存のまたは将来開発されるプロセスや機械や製造や要素の組成や手段や方法やステップを、本発明に従って利用可能である。従って、特許請求の範囲には、そのようなプロセスや機械や製造や要素の組成や手段や方法やステップが含まれることが意図されている。
101 振幅変調器(乗算器)
102 リミッタ
104 乗算器
105 ローパスフィルタ
703 乗算器
704 加算器
102 リミッタ
104 乗算器
105 ローパスフィルタ
703 乗算器
704 加算器
Claims (10)
- 第1のアナログ信号を第2のアナログ信号で除算するための回路において、
前記第1のアナログ信号を受け取り、及び、正弦波搬送信号を受け取るための両側波帯抑圧搬送波変調器(703)と、
前記第2のアナログ信号を受け取り、及び、位相シフトされた搬送信号を受け取るための振幅変調器(101)と、
前記両側波帯抑圧搬送波変調器と前記振幅変調器の出力を結合するための加算器(704)と、
前記搬送信号を受け取り、及び、前記加算器の出力を受け取るための位相復調器(104)であって、前記第1の信号を前記第2の信号で除算した信号を出力として供給する位相復調器
を備える、回路。 - 前記両側波帯抑圧搬送波変調器(703)と前記振幅変調器(101)と前記位相変調器(104)のうちの少なくとも一つが乗算回路である、請求項1に記載の回路。
- 前記出力を前記位相変調器へ供給する前に前記加算器から前記出力を受け取るためのリミッタ(102)をさらに備える、請求項1に記載の回路。
- 入力信号を処理するための回路であって、
前記入力信号のうちの一つを受け取るための1つの入力部と正弦波搬送信号を受け取るための第2の入力部を有する第1の乗算器(703)と、
前記入力信号のうちの第2の信号を受け取るための1つの入力部と前記正弦波搬送信号から位相シフトされた信号を受け取るための第2の入力部を有する第2の乗算器(101)と、
前記乗算器の出力を加算して加算出力信号を供給するための加算器(704)と、
前記加算出力信号を受け取るための1つの入力部と前記正弦波搬送信号を受け取るための第2の入力部を有し、前記第1の信号を前記第2の信号で除算した商である出力信号を供給する第3の乗算器(104)
を備える、回路。 - 前記加算出力信号の振幅変調の少なくとも一部を取り除くためのリミッタ(102)をさらに備える、請求項4に記載の方法。
- 一対の入力信号を処理する方法であって、
前記入力信号のうちの第1の信号により搬送信号を変調するステップと、
変調領域の第2の入力信号を位相シフトさせるステップと、
前記第1の入力被変調信号と前記位相シフトされた第2の入力信号とを加算して、被変調出力信号として商出力信号を提供するステップ
を含む、方法。 - 前記商出力信号を位相復調するステップをさらに含む、請求項5に記載の方法。
- 前記商出力信号から任意の振幅変調を取り除くステップをさらに含む、請求項5に記載の方法。
- 前記商出力信号から所定の周波数をフィルタリングするステップをさらに含む、請求項5に記載の方法。
- 一対の入力信号の処理方法であって、
変調領域の入力信号を加算器に供給するステップと、
位相シフトされた搬送信号を前記入力信号のうちの第2の信号で変調し、該被変調信号を前記加算器に供給して、被変調信号として商出力信号を提供するステップ
を含む、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/328,304 US6765519B2 (en) | 2002-12-23 | 2002-12-23 | System and method for designing and using analog circuits operating in the modulation domain |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004206709A true JP2004206709A (ja) | 2004-07-22 |
JP2004206709A5 JP2004206709A5 (ja) | 2007-02-08 |
Family
ID=32594427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003420552A Pending JP2004206709A (ja) | 2002-12-23 | 2003-12-18 | 変調領域において動作するアナログ回路を設計及び使用するためのシステム及び方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6765519B2 (ja) |
EP (1) | EP1450289A1 (ja) |
JP (1) | JP2004206709A (ja) |
CN (1) | CN1510561A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6460001B1 (en) * | 2000-03-29 | 2002-10-01 | Advantest Corporation | Apparatus for and method of measuring a peak jitter |
US6961431B2 (en) * | 2001-02-28 | 2005-11-01 | Lockheed Martin Corp. | Analog privacy scrambler and scrambling method |
FR2876517B1 (fr) * | 2004-10-08 | 2009-04-10 | Groupe Ecoles Telecomm | Demodulateur et modulateur-demodulateur par conversion directe de frequence |
US7327803B2 (en) | 2004-10-22 | 2008-02-05 | Parkervision, Inc. | Systems and methods for vector power amplification |
US7355470B2 (en) | 2006-04-24 | 2008-04-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning |
US7911272B2 (en) | 2007-06-19 | 2011-03-22 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
US8013675B2 (en) | 2007-06-19 | 2011-09-06 | Parkervision, Inc. | Combiner-less multiple input single output (MISO) amplification with blended control |
US9106316B2 (en) | 2005-10-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification |
US8334722B2 (en) | 2007-06-28 | 2012-12-18 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation and amplification |
US20090075591A1 (en) * | 2006-03-20 | 2009-03-19 | Graham Alexander Munro Murdoch | Communications Technologies |
US7937106B2 (en) | 2006-04-24 | 2011-05-03 | ParkerVision, Inc, | Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same |
US8031804B2 (en) | 2006-04-24 | 2011-10-04 | Parkervision, Inc. | Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion |
WO2008144017A1 (en) | 2007-05-18 | 2008-11-27 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
AT505446B1 (de) * | 2007-06-19 | 2009-08-15 | Siemens Ag Oesterreich | Analog dividierer |
CN101350799B (zh) * | 2007-07-20 | 2011-09-28 | 重庆无线绿洲通信技术有限公司 | 广义非线性信号调制方法及其设备 |
WO2012139126A1 (en) | 2011-04-08 | 2012-10-11 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
JP6174574B2 (ja) | 2011-06-02 | 2017-08-02 | パーカーヴィジョン インコーポレイテッド | アンテナ制御 |
CN104081694B (zh) * | 2012-02-07 | 2016-08-24 | 瑞典爱立信有限公司 | 光子rf发生器 |
CN102914699B (zh) * | 2012-11-02 | 2015-08-12 | 中国电子科技集团公司第四十一研究所 | 调制域测量系统及其方法 |
KR20160058855A (ko) | 2013-09-17 | 2016-05-25 | 파커비전, 인크. | 정보를 포함하는 시간의 함수를 렌더링하기 위한 방법, 장치 및 시스템 |
US9509308B2 (en) | 2014-09-30 | 2016-11-29 | Synaptics Incorporated | Supply-modulation cross domain data interface |
CN105302520B (zh) * | 2015-10-16 | 2018-03-23 | 北京中科汉天下电子技术有限公司 | 一种倒数运算的求解方法及系统 |
CN107014367B (zh) * | 2017-04-10 | 2020-09-01 | 中国船舶重工集团公司第七0七研究所 | 一种优化光纤陀螺动态性能的方法 |
CN112929587A (zh) * | 2021-02-03 | 2021-06-08 | 天津大学 | 应用于cmos-tof图像传感器的模拟除法读出电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1227574A (en) * | 1916-10-06 | 1917-05-29 | Ernest J Bolt | Valve. |
US3321614A (en) * | 1963-06-05 | 1967-05-23 | Honeywell Inc | Analog multiplier employing ratio indicating apparatus |
DE2012781C3 (de) * | 1970-03-18 | 1974-05-09 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Einrichtung zur Erfassung von Bestimmungsgrößen eines ebenen Vektors |
US3872477A (en) * | 1972-07-19 | 1975-03-18 | Esl Inc | Direction finding techniques employing electronic phase modulation |
US4229715A (en) * | 1978-12-15 | 1980-10-21 | Bell Telephone Laboratories, Incorporated | Precision phase modulators utilizing cascaded amplitude modulators |
CA1341378C (en) * | 1984-07-16 | 2002-07-23 | Richard W. Burrier | Apparatus and method for frequency modulation |
US4433312A (en) * | 1981-12-18 | 1984-02-21 | Kahn Leonard R | Method and means for modulating waves |
GB2211968A (en) * | 1987-11-04 | 1989-07-12 | Philips Nv | Divider circuit e.g. for normalising |
US5351249A (en) * | 1991-07-19 | 1994-09-27 | Interdigital Technology Corporation | Trellis coded FM digital communications system and method |
JP3304683B2 (ja) * | 1995-05-02 | 2002-07-22 | 富士通株式会社 | 無線装置 |
-
2002
- 2002-12-23 US US10/328,304 patent/US6765519B2/en not_active Expired - Fee Related
-
2003
- 2003-08-19 EP EP03018878A patent/EP1450289A1/en not_active Withdrawn
- 2003-09-12 CN CNA031567959A patent/CN1510561A/zh active Pending
- 2003-12-10 US US10/732,339 patent/US6781534B2/en not_active Expired - Fee Related
- 2003-12-18 JP JP2003420552A patent/JP2004206709A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6765519B2 (en) | 2004-07-20 |
US20040119624A1 (en) | 2004-06-24 |
US6781534B2 (en) | 2004-08-24 |
US20040119622A1 (en) | 2004-06-24 |
EP1450289A1 (en) | 2004-08-25 |
CN1510561A (zh) | 2004-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004206709A (ja) | 変調領域において動作するアナログ回路を設計及び使用するためのシステム及び方法 | |
EP0877476B1 (en) | Down conversion mixer | |
EP0639306B1 (en) | Method and apparatus for amplifying, modulating and demodulating | |
JP3226577B2 (ja) | ベクトル変調システム、ベクトル変調器 | |
Rosenbaum | Binary PSK error probabilities with multiple cochannel interferences | |
US6522176B1 (en) | Low spurious direct digital synthesizer | |
JP2728114B2 (ja) | Fm変調回路 | |
JP2001045085A (ja) | 直交信号発生回路および直交信号発生方法 | |
JP3834166B2 (ja) | 振幅計算回路 | |
US7433420B1 (en) | Phase rotation estimation | |
JPH10271175A (ja) | 位相変調器 | |
US3746996A (en) | Asynchronous single-sideband demodulation | |
JPH01254040A (ja) | 多相位相変調波用位相誤差検出器 | |
JPH04275746A (ja) | 直交変調器 | |
US7164327B2 (en) | Compensation of the IQ phase asymmetry in quadrature modulation and demodulation methods | |
RU2752228C1 (ru) | Способ и устройство преобразования структуры спектрально-эффективных радиосигналов для усиления в нелинейных усилителях мощности | |
JP3316232B2 (ja) | Msk変調回路 | |
RU2205517C1 (ru) | Демодулятор сигналов с частотной модуляцией | |
JP2609959B2 (ja) | Ssb復調回路 | |
JP2837916B2 (ja) | Afc装置 | |
JP3380618B2 (ja) | ディジタル信号qpsk変調装置 | |
JPH05207080A (ja) | 変調器 | |
JP2001298373A (ja) | 送信信号を発生する送信機および送信信号を発生する方法 | |
JPH02254839A (ja) | ディジタル位相変調器 | |
JPH11505979A (ja) | 変調、復調、および増幅方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |