AT505446B1 - Analog dividierer - Google Patents

Analog dividierer Download PDF

Info

Publication number
AT505446B1
AT505446B1 AT9432007A AT9432007A AT505446B1 AT 505446 B1 AT505446 B1 AT 505446B1 AT 9432007 A AT9432007 A AT 9432007A AT 9432007 A AT9432007 A AT 9432007A AT 505446 B1 AT505446 B1 AT 505446B1
Authority
AT
Austria
Prior art keywords
signal
output
pass filter
triangular
low
Prior art date
Application number
AT9432007A
Other languages
English (en)
Other versions
AT505446A1 (de
Inventor
Jalal Abdulazim Hallak
Original Assignee
Siemens Ag Oesterreich
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag Oesterreich filed Critical Siemens Ag Oesterreich
Priority to AT9432007A priority Critical patent/AT505446B1/de
Priority to EP20080103649 priority patent/EP2012250B1/de
Publication of AT505446A1 publication Critical patent/AT505446A1/de
Application granted granted Critical
Publication of AT505446B1 publication Critical patent/AT505446B1/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/161Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division with pulse modulation, e.g. modulation of amplitude, width, frequency, phase or form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Analogue/Digital Conversion (AREA)
  • Pulse Circuits (AREA)

Claims (13)

  1. tertiöisd'is AT505 446 B1 2009-08-15 einen dritte Regler REG3 umfasst. Die entsprechende Schaltungsanordnung ist in Figur 12 dargestellt. [0097] Der erste Tiefpassfilter TPF1 ist beispielsweise als sogenanntes RC-Glied mit einem ersten Widerstand R1 und einem ersten Kondensator C1 ausgebildet. Auch der zweite Tiefpassfilter TPF2 ist als ein RC-Glied mit einem zweiten Widerstand R2 und einem zweiten Kondensator C2 ausgebildet. [0098] Die Grenzfrequenz fg1 des ersten Tiefpassfilters TPF1 ist dabei kleiner als die Grenzfrequenz fg2 des zweiten Tiefpassfilters TPF2 (fg2 « 5 * fgi bis 10*fgi). Die Auslegung der Grenzfrequenzen fg1, fg 1 hängt dabei von der Frequenz des Dreiecksignals ab und kann in einfacher Weise ermittelt werden. [0099] Zwischen den ersten Tiefpassfilter TPF1 und den zweiten Tiefpassfilter TPF2 ist der dritte Regler REG3 geschaltet, wobei dem dritten Regler auch die Ausgangsspannung UD als Regelgröße zugeführt ist. Der dritte Regler REG3 regelt die Ausgangsspannung UD dem mittels erstem Tiefpassfilter TPF1 geglätteten Signal SIG70ut nach. Dabei werden die ansteigenden und abfallenden Abschnitte des geglätteten Signal SIG70Ut steiler oder flacher, wenn sich das pulsweitenmodulierten Signals am Eingang des ersten Tiefpassfilters TPF1 ändert. Diese Verstärkung der Änderungen am Eingang der Glättungseinheit bewirkt, dass sich auch die Ausgangsspannung Ud schneller ändert. [00100] Die entsprechenden Signalverläufe sind in Figur 13 dargestellt. Das erste Diagramm zeigt wieder den Verlauf des Dreiecksignals, überlagert von den Verläufen der ersten und zweiten Eingangsspannung U1, U2 sowie der beiden Stellsignale SIG40ut, SIG50ut [00101] Im Diagramm darunter ist der Verlauf des ersten Vergleichssignals SIG10ut am Ausgang des ersten Komparators dargestellt. Das dritte Diagramm zeigt das entsprechende Vergleichssignal SIG60ut am Ausgang der Referenzeinheit mit den zwei referenzierten Signalzuständen +UreF-S, O. [00102] Das unterste Diagramm zeigt den Verlauf der Signale am Ausgang des ersten Tiefpassfilters SIG70ut um am Ausgang des zweiten Tiefpassfilters UD. Das geglättete Signal SIG70ut am Ausgang des ersten Tiefpassfilters TPF1 weist ausgeprägte abfallende und ansteigende Abschnitte auf, wohingegen die Ausgangsspannung UD am Ausgang des zweiten Tiefpassfilters TPF2 nahezu vollständig geglättet ist. Patentansprüche 1. Verfahren zum Betreiben eines Analog Dividierers, wobei ein Sägezahn- oder Dreieckssignal gebildet wird, zu dessen Generierung eine erste Eingangsspannung (U1) als Divisor und ein Bezugspotenzial vorgegeben werden, und wobei dieses Sägezahn- oder Dreieckssignal mittels eines ersten Komparators (K01) mit einer zweiten Eingangsspannung (U2) als Dividend in der Weise verglichen wird, dass als ein erstes Vergleichssignal (SIG10ut) ein pulsweitenmoduliertes Signal erzeugt wird, dessen Mittelwert als Quotienten der Division ausgegeben wird, dadurch gekennzeichnet, dass das Sägezahn- oder Dreieckssignal mittels eines ersten und eines zweiten Reglers (REG1, REG2) gebildet wird und dass dem ersten Regler (REG1) die erste Eingangsspannung (U1) oder eine dazu proportionale Spannung und das Sägezahn- oder Dreieckssignal oder ein dazu proportionales Signal in der Weise zugeführt werden, dass der obere Spitzenwert des Sägezahn- oder Dreieckssignals der ersten Eingangsspannung nachgeregelt wird und dass des Weiteren dem zweiten Regler (REG2) das Bezugspotenzial und das Sägezahn- oder Dreieckssignal in der Weise zugeführt werden, dass der untere Spitzenwert des Sägezahn- oder Dreieckssignals dem Wert des Bezugspotenzials nachgeregelt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mittels erstem Regler (REG1) ein Stellsignal (SEG40ut) als oberer Soll-Spitzenwert gebildet wird und dass dieses Stellsignal (SIG40ut) einem zweiten Komparator (K02) zum Vergleich mit dem Sägezahn- oder Dreieckssignal zugeführt wird, dass des Weiteren mittels zweitem Regler 11/25
    AT505 446B1 2009-08-15 (REG2) ein Stellsignal (SIG50ut) als unterer Soll-Spitzenwert gebildet wird und dass dieses Stellsignal (SIG50ut) einem dritten Komparator (K03) zum Vergleich mit dem Sägezahn- oder Dreieckssignal zugeführt wird und dass das zweite Vergleichssignal (SIG20ut) am Ausgang des zweiten Komparators (K02) und das dritte Vergleichssignal (SIG30ut) am Ausgang des dritten Komparators (K03) einer Steuerung zugeführt werden, mittels der das Aufladen und Entladen eines Kondensators zur Bildung des Sägezahn- oder Dreieckssignals gesteuert wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Stellsignal (SIG40ut) des ersten Reglers (REG1) aus der Abweichung des oberen Ist-Spitzewertens des Dreieckssignals von der ersten Eingangsspannung (U1) gebildet wird und dass das Stellsignal (SIG50ut) des zweiten Reglers (REG2) aus der Abweichung des unteren Ist-Spitzewertens des Dreieckssignals vom Bezugspotenzial gebildet wird.
  4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Stellsignal (SIG40ut) des ersten Reglers (REG1) aus der Abweichung des mittels Tiefpassfilter gemittelten Dreieckssignals von der halben ersten Eingangsspannung (U1) gebildet wird und dass das Stellsignal (SIG50ut) des zweiten Reglers (REG2) aus der Abweichung des unteren Ist-Spitzewertens des Dreieckssignals vom Bezugspotenzial gebildet wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das erste Vergleichssignal (SIG1 out) mittels eines ersten und eines zweiten Tiefpassfilters (TPF1, TPF2) geglättet wird und dass eine am Ausgang des zweiten Tiefpassfilters (TPF2) anliegende Ausgangsspannung (UD) mittels eines dritten Reglers (REG3) einem geglätteten Signal (SIG70Ut) am Ausgang des ersten Tiefpassfilters (TPF1) nachgeregelt wird.
  6. 6. Analog Dividierer, welchem eine erste Eingangsspannung (U1) als Divisor und eine zweite Eingangsspannung (U2) als Dividend zugeführt sind und welcher einen Sägezahn- oder Dreiecksgenerator umfasst, dem die erste Eingangsspannung (U1) als oberer Spitzenwert eines generierten Sägezahn- oder Dreiecksignals vorgegeben ist, wobei der Ausgang des Sägezahn- oder Dreiecksgenerators mit einem Eingang eines ersten Komparator (K01) verbunden ist, welchem zudem die zweite Eingangsspannung (U2) zugeführt ist, sodass am Ausgang des ersten Komparators (K01) ein pulsweitenmoduliertes Signal als erstes Vergleichssignal (SIG10ut) des Sägezahn- oder Dreiecksignals und der zweiten Eingangsspannung (U2) anliegt und einer Glättungseinheit zugeführt ist, an dessen Ausgang das gemittelte pulsweitenmodulierte Signal als Quotient der Division anliegt und als Ausgangsspannung (UD) abgreifbar ist, dadurch gekennzeichnet, dass der Sägezahn- oder Dreiecksgenerator einen ersten Regler (REG1) umfasst, dem als Eingangssignale die erste Eingangsspannung (U1) oder eine dazu proportionale Spannung und das Sägezahn- oder Dreieckssignal zugeführt sind und dessen Stellsignal (SIG40ut) einem zweiten Komparator (K02) zugeführt ist, welcher das Sägezahn- oder Dreieckssignal mit dem Stellsignal (SIG4out) des ersten Reglers (REG1) vergleicht und an dessen Ausgang ein zweites Vergleichssignal anliegt (SIG20ut), dass des Weitern der Sägezahn- oder Dreiecksgenerator einen zweiten Regler (REG2) umfasst, an dessen Eingang das Bezugspotenzial anliegt und dem das Sägezahn- oder Dreieckssignal zugeführt ist und dessen Stellsignal (SIG5out) einem dritten Komparator (K03) zugeführt ist, welcher das Sägezahn- oder Dreieckssignal mit dem Stellsignal (SIG5out) des zweiten Reglers (REG2) vergleicht und an dessen Ausgang ein drittes Vergleichssignal anliegt (SIG30ut) und dass das zweite und das dritte Vergleichssignal (SIG2out, SIG3out) einer Steuerung zugeführt sind, welche alternierend eine Ladeschaltung und eine Entladeschaltung an einen Kondensator (C) zur Bildung des Sägezahn- oder Dreiecksignals schaltet.
  7. 7. Analog Dividierer nach Anspruch 6, dadurch gekennzeichnet, dass dem ersten Regler (REG1) die erste Eingangsspannung (U1) und das Sägezahn- oder Dreiecksignal zur Bildung des Stellsignals (SIG40ut) zugeführt sind.
  8. 8. Analog Dividierer nach Anspruch 6, dadurch gekennzeichnet, dass dem ersten Regler (REG1) die halbe erste Eingangsspannung (U1) in der Weise zugeführt ist, dass die erste 12/25 tefeicfehis patamt AT505 446B1 2009-08-15 Eingangsspannung (U1) über einen Spannungsteiler an den ersten Regler (REG1) geschaltet ist und dass des Weiteren dem ersten Regler (REG1) ein mittels Tiefpassfilter gemitteltes Sägezahn- oder Dreiecksignal zugeführt ist.
  9. 9. Analog Dividierer nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Steuerung ein Latch (LA) umfasst, dem das zweite und dritte Vergleichssignal (SIG20ut, SIG30ut) zugeführt sind und mittels dem ein Schaltelement angesteuert ist, welches den Kondensator (C) alternierend an eine positive Stromquelle (+i1) und eine negative Stromquelle (-i2) anschaltet.
  10. 10. Analoger Dividieren nach Anspruch 9, dadurch gekennzeichnet, dass die Stromquelle einen positiven Strom (+M) liefert, der aus der ersten Eingangsspannung (U1) mal einem positiven Koeffizienten gebildet ist und dass die Stromsenke einen negativen Strom (-i2) liefert, der aus der ersten Eingangsspannung (U1) mal einem negativen Koeffizienten gebildet ist.
  11. 11. Analog Dividierer nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Steuerung ein Latch (LA) umfasst, dem das zweite und dritte Vergleichssignal (SIG20ut, SIG30ut) zugeführt sind und mittels dem ein Schaltelement angesteuert ist, welches über einen Widerstand den Kondensator (C) alternierend an eine positive Spannungsquelle und eine negative Spannungsquelle anschaltet und dass der Widerstand und der Kondensator (C) Beschaltungselemente eines als Integrator ausgebildeten Operationsverstärkers sind, an dessen Ausgang das Sägezahn- oder Dreieckssignal anliegt.
  12. 12. Analoger Dividierer nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass das erste Vergleichssignal (SIG1 out) über einen ersten Tiefpassfilter (TPF1) einem dritten Regler (REG3) zugeführt ist, dessen Ausgang mit einem zweiten Tiefpassfilter (TPF2) verbunden ist und dass die am Ausgang des zweiten Tiefpassfilters (TPF2) anliegende Ausgangsspannung (UD) wiederum dem dritten Regler (REG3) als Regelgröße zugeführt ist.
  13. 13. Analoger Dividierer nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, dass dem ersten Komparator (K01) eine umschaltbare Referenzeinheit REF nachgeschaltet ist. Hierzu 12 Blatt Zeichnungen 13/25
AT9432007A 2007-06-19 2007-06-19 Analog dividierer AT505446B1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AT9432007A AT505446B1 (de) 2007-06-19 2007-06-19 Analog dividierer
EP20080103649 EP2012250B1 (de) 2007-06-19 2008-04-22 Analog Dividierer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT9432007A AT505446B1 (de) 2007-06-19 2007-06-19 Analog dividierer

Publications (2)

Publication Number Publication Date
AT505446A1 AT505446A1 (de) 2009-01-15
AT505446B1 true AT505446B1 (de) 2009-08-15

Family

ID=39767140

Family Applications (1)

Application Number Title Priority Date Filing Date
AT9432007A AT505446B1 (de) 2007-06-19 2007-06-19 Analog dividierer

Country Status (2)

Country Link
EP (1) EP2012250B1 (de)
AT (1) AT505446B1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976894A (en) * 1975-02-03 1976-08-24 Raytheon Company Analog divider circuitry
EP0049334A2 (de) * 1980-10-03 1982-04-14 VDO Adolf Schindling AG Elektronischer Dividierer
DE202004019553U1 (de) * 2004-12-18 2005-03-03 Lerner, Zinoviy, Dipl.-Ing. Multiplizierer-Dividierer
JP2005157721A (ja) * 2003-11-26 2005-06-16 Yokogawa Electric Corp アナログ除算器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3024999A (en) * 1959-02-11 1962-03-13 Jr William J Heacock Electronic divider
US3278737A (en) * 1962-08-03 1966-10-11 Gulton Ind Inc Quotient circuit
US6765519B2 (en) * 2002-12-23 2004-07-20 Agilent Technologies, Inc. System and method for designing and using analog circuits operating in the modulation domain
DE102005030599A1 (de) * 2005-06-30 2007-01-11 Siemens Ag Österreich Steuerungsverfahren für zweistufige Konverter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976894A (en) * 1975-02-03 1976-08-24 Raytheon Company Analog divider circuitry
EP0049334A2 (de) * 1980-10-03 1982-04-14 VDO Adolf Schindling AG Elektronischer Dividierer
JP2005157721A (ja) * 2003-11-26 2005-06-16 Yokogawa Electric Corp アナログ除算器
DE202004019553U1 (de) * 2004-12-18 2005-03-03 Lerner, Zinoviy, Dipl.-Ing. Multiplizierer-Dividierer

Also Published As

Publication number Publication date
EP2012250A2 (de) 2009-01-07
AT505446A1 (de) 2009-01-15
EP2012250B1 (de) 2013-11-13
EP2012250A3 (de) 2011-10-12

Similar Documents

Publication Publication Date Title
DE2754846C2 (de) Schaltungsanordnung zur definierten Stromaufteilung zwischen parallel geschalteten Schaltregler-Leistungsstufen in einem Gleichspannungsschaltregler
DE19920306B4 (de) Schaltungsvorrichtung zum Regeln des Stroms durch eine induktive Last
DE102005038875A1 (de) Kapazitätsmessschaltung
DE102020111914B4 (de) Choppersystem und Verfahren
DE1437900A1 (de) Elektrische Wellengeneratoren zur wahlweisen Erzeugung von Rechteck-,Dreieck-,Saegezahn- und aehnlichen Wellen
WO1999067885A1 (de) Einrichtung zur schnellen d/a-wandlung von pwm-signalen
DE2433080A1 (de) Schaltungsanordnung zur umwandlung einer brueckenverstimmung in eine frequenzaenderung
DE2311530A1 (de) Generator zur erzeugung eines signalverlaufs
AT505446B1 (de) Analog dividierer
EP2618174A1 (de) Vorrichtung mit einem spannungsgesteuerten Oszillator und einer Schulungsanodnung zum Ansteuern des Oszillators
DE102016216086A1 (de) Verfahren zum Betrieb zweier Gleichspannungswandler in einem Fahrzeugbordnetz und Spannungswandlerschaltung
DE2249082A1 (de) Dreieckspannungsgenerator
EP1880788B1 (de) Lichtbogenschweißgerät
DE2404255A1 (de) Elektrische regeleinrichtung
DE10217852B4 (de) Verfahren und Vorrichtung zur Ansteuerung eines Oszillators oder einer Phasenverzögerungseinrichtung in einem Phasenregelkreis
DE2839123C2 (de) Spannungs-Frequenz-Wandler
DE10301501B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Pulsweiten-modulierten Signals
DE102004037160B3 (de) Verfahren und Vorrichtung zum Erzeugen eines Ausgangstaktsignals mit einer einstellbaren Phasenlage aus mehreren Eingangstaktsignalen
DE3616709C2 (de)
DE3327427C2 (de) Generator für Rechteckspannungen variabler Phase
DE2354871C3 (de) Schaltung zum Gewinnen einer Stellgleichspannung für die Phasenregelung eines Oszillators
DE2810604C3 (de) Verfahren und Schaltungsanordnung zur Erzeugung zweier Farbträgersignale mit konjugiert-komplexer Phasenlage
DE102005044710B4 (de) Rückkopplungskorrektur für Schaltverstärker sowie eine Verwendung
CH711423B1 (de) Verfahren und Vorrichtung zur Steuerung eines Einphasen-DC/AC-Konverters.
DE4140069C1 (en) Averaging appts. for time-varying signal - delivers previous interval average while forming current interval average and feeds time varying signal to integrator with sample=and=hold and negative feedback of output

Legal Events

Date Code Title Description
EIH Change in the person of patent owner
MM01 Lapse because of not paying annual fees

Effective date: 20160619