JP3834166B2 - 振幅計算回路 - Google Patents
振幅計算回路 Download PDFInfo
- Publication number
- JP3834166B2 JP3834166B2 JP19247399A JP19247399A JP3834166B2 JP 3834166 B2 JP3834166 B2 JP 3834166B2 JP 19247399 A JP19247399 A JP 19247399A JP 19247399 A JP19247399 A JP 19247399A JP 3834166 B2 JP3834166 B2 JP 3834166B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase rotation
- output
- absolute value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3294—Acting on the real and imaginary components of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の属する技術分野】
本発明は振幅計算回路に関し、特に直交位相変調を用いた通信装置のベースバンド(I信号とQ信号)においてその振幅を正確に計算するための振幅計算回路(The Amplitude Calculation Circuit)に関する。
【0002】
【従来の技術】
従来、振幅計算回路においては、直交位相変調を用いた通信装置のベースバンド[I(In−phase)信号とQ(Quadrature−phase)信号]の振幅を正確に計算するものがある。この回路においては、I,Qベースバンド信号から、
で表される振幅を正確に求めている。
【0003】
ここで、A(t) は直交変調波の振幅、tは時間、G(t) は直交変調波、Iはキャリアと同相の位相関係にある成分(すなわち同相成分)の振幅、Qはキャリアと直交する位相関係にある成分(すなわち直交成分)の振幅である。上記の技術は直交位相変調方式の通信システムにおいて今後重要なものになる。
【0004】
例えば、受信したI,Q信号から振幅を求め、これを所定値と比較し、AGC(Automatic Gain Control)を行うことが必要になる。従来は、I,Q信号から振幅を簡単かつ高精度で導き出す方法がなく、現在は、
A’=max(|I|,|Q|)+1/2・min(|I|,|Q|)……(2)
で表される近似値が使われている。これは正しい振幅に比べて大きな誤差がある。
【0005】
また、送信側においてはベースバンド信号から瞬間的な振幅が正確に計算できればその結果を用い、振幅が大きい場合に送信パワーアンプのバイアス電流を増やし、振幅が小さい場合に減らすという制御が可能になる。この制御を行うことによって、平均的な消費電流を保ったまま、振幅がピークの時の歪みを減らすことができる。
【0006】
さらに、現在、送信アンプの効率化を達成するため、リニアライザの一種のプレディストータが有望である。プレディストータでは正確な振幅の計算が不可欠である。この例を図11に示す。
【0007】
図11において、入力信号Srは送信キャリアの同相成分になるベースバンド信号Irと直交成分になる信号Qrとから構成されている。入力信号Srは信号Irを実数部分、信号Qrを虚数部分とする複素数と考えることができる。
【0008】
入力信号Sr、すなわち実数部分である信号Irと虚数部分である信号Qrとは複素乗算器(Complex Multiplier)20で、ROM(リードオンリメモリ)14からの歪み補正データ(実数部分がRe、虚数部分がIm)と複素乗算される。複素乗算器20は乗算器1〜4と加減算器5,6とからなる。
【0009】
複素乗算器20の出力は入力信号Srの振幅と位相とを非線形アンプ(Nonlinear Amplifier)11の特性が線形になるように補正した複素信号Spである。複素乗算の結果、複素信号Spは、
Sp=Sr・a・exp(jθ) ……(3)
と表される。ここで、aは振幅補正値、θは位相補正値である。
【0010】
これによって、補正データは、
Re=a・cos(θ)
Im=a・sin(θ) ……(4)
となる。複素信号Spは入力信号Srの振幅をa倍し、位相をθだけ回転した信号であり、実数部分Reと虚数部分Imとを使って計算することができる。
【0011】
複素信号Spの実数部をIp、虚数部をQpとすると、
Ip=Re・Ir−Im・Qr
Qp=Re・Qr+Im・Ir ……(5)
と表される。これら実数部Ip、虚数部Qpの信号はD/A(ディジタル/アナログ)変換器(DAC)7,8でそれぞれアナログ信号に変換され、直交変調器(Quadrature Modulator)9で高周波信号に変換される。
【0012】
一方、振幅計算回路(Amplitude Calculation)15は入力信号Srの瞬間的な振幅|Sr|を計算し、出力する。振幅|Sr|は、
|Sr|=√[Ir2 +Qr2 ] ……(6)
と表される。この(6)式は(1)式と同じである。
【0013】
一方、非線形アンプ11の出力をカプラ12で分岐し、検波器(Rectifier)19で検波し、ローパスフィルタ(LPF)18で平均送信振幅を求めることができる。この信号をA/D(アナログ/ディジタル)変換器(ADC)17でディジタル信号に変換し、平均送信振幅とする。
【0014】
上記の入力信号Srの瞬間的な振幅|Sr|と平均送信振幅、これら2つの値が乗算器30で乗算される。その結果は、送信パワーの瞬間的な振幅を表すものであり、この値を歪み補償ROM(Look−up Table)14のアドレス入力として使う。
【0015】
【発明が解決しようとする課題】
上述した従来の振幅計算回路では、非常に正確に振幅を計算する必要があり、これを実現するためにI,Q信号の値をアドレスにしてROMテーブルから振幅を読出す方法が用いられている。
【0016】
この方法については、“Quantization Analysis and Design of a Digital Predistortion Linearizerfor RF Power Amplifiers”(Sundstrom,L.;Faulkner,M.;Johansen,M.Vehicular Technology,IEEE Trans.,Vol.45 4,Page 707−719)に開示されている。
【0017】
しかしながら、このような方法では正確な振幅を求めるために極めて大容量のROMが必要になり、これが最大の問題になっている。上記のように、直交位相変調方式の通信装置では送信側、受信側を問わず、I,Qベースバンド信号から正確な振幅を計算することが大きな課題となっている。
【0018】
そこで、本発明の目的は上記の問題点を解消し、きわめて小さな回路規模及び消費電力で正確な振幅の計算を行うことができる振幅計算回路を提供することにある。
【0019】
【課題を解決するための手段】
本発明による振幅計算回路は、一対のベースバンド信号を入力して少なくとも一方の信号の絶対値を計算する絶対値計算回路と、前記絶対値を2次元ベクトルの成分として入力して前記2次元ベクトルに所定の回転角の回転を加えたベクトルの成分を出力する位相回転回路とを備え、
前記絶対値計算回路及び位相回転回路を1組とした回路を縦続接続し、最前段の入力信号にそれぞれベースバンド信号を入力して最終段の位相回転回路の出力を振幅計算結果として出力し、
前記位相回転回路は、入力信号をkビットシフト(kは0からNの整数)することによって1/2 k 倍する2つのシフト回路と、前記入力信号及び前記2つのシフト回路各々の出力信号の加減算を行う2つの加算器とからなり、
X軸成分の入力信号は、前記最前段において前記絶対値計算回路を介して前記位相回転回路に入力されかつ前記最前段の次段以降において前記絶対値計算回路を介せずに直接前記位相回転回路に入力され、
Y軸成分の入力信号は、前記絶対値計算回路を介して前記位相回転回路に入力されるようにしている。
【0020】
すなわち、本発明の振幅計算回路は、I,Qベースバンド信号を直交位相変調して生成した高周波信号を送信する無線送信装置、または受信高周波信号を直交復調してI,Qベースバンド信号を再生する無線受信装置において、I,Qベースバンド信号の値から高周波信号の振幅を演算して計算する回路に関する。
【0021】
本発明の振幅計算回路はディジタル信号処理回路であり、入力信号であるI(同相成分)信号、Q信号(直交成分)信号も、ディジタルベースバンド信号である。これらのディジタルベースバンド信号は無線送信装置においてD/A(ディジタル/アナログ)変換を行う前のディジタル信号であり、無線受信装置において受信したアナログベースバンド信号をA/D(アナログ/ディジタル)変換した後のディジタル信号である。
【0022】
本発明の振幅計算回路において、直交位相変調波のベースバンド信号は、I信号とQ信号との2種類の信号である。直交変調波G(t) はこれらI,Q信号を用いると、
で表される。tは時間でありfcはキャリアの周波数である。
【0023】
キャリアF(t) を、
F(t) =p・cos(2πfc・t) ……(8)
と表すと、Iはキャリアと同相の位相関係にある成分(すなわち同相成分)の振幅であり、Qはキャリアと直交する位相関係にある成分(すなわち直交成分)の振幅である。
【0024】
(6)式より直交変調波の振幅A(t) は上記の(1)式となる。実際は無線回路やA/D、D/A変換器等の利得によって(1)式の値を定数倍したものになるが、ここでは一般性を失うことなく、(1)式で計算されるものと定義することができる。
【0025】
本発明は直交変調波の振幅A(t)に比例した値を、I信号とQ信号とから簡単に求める回路の構成方法を提供するのが目的である。この目的を達成するために、本発明の第1の振幅計算回路はkを0からNの整数とする時、一対のベースバンド信号Xk ,Yk を入力し、各々の絶対値|Xk |,|Yk |を計算する絶対値計算回路をAk と表し、ベースバンド信号の絶対値|Xk |、|Yk |を2次元ベクトルVin,kの成分Xin,k,Yin,kとして入力し、このベクトルVin,kに所定の回転角θk の回転を加えたベクトルVout,k の成分Xout,k ,Yout,k を出力する位相回転回路をRk と表す時、絶対値計算回路Ak と位相回転回路Rk とを1組にした回路を、kが0からNまで縦続に接続し、最前段の入力信号X0 ,Y0 にそれぞれベースバンド信号I,Qを入力し、最終段の位相回転回路RN の出力Xout,N を振幅計算結果として出力している。
【0026】
本発明の第2の振幅計算回路は上記の位相回転回路Rk の入力信号をXin,k,Yin,kとし、出力信号をXout,k ,Yout,k とする時、位相回転回路Rk が、入力信号Xin,kをkビットシフトする第1のシフト回路と、入力信号Yin,kをkビットシフトする第2のシフト回路と、入力信号Xin,kと第2のシフト回路とによるシフト演算結果を加算する加算器と、入力信号Yin,kから第1のシフト回路によるシフト演算結果を減算する第1の減算器とを持ち、出力信号Xout,k が加算器の出力であり、出力信号Yout,k が第1の減算器の出力であるようにしている。
【0027】
本発明の第3の振幅計算回路は、上記の振幅計算回路においてkが1より大きい位相回転回路Rk について、入力信号Xin,kが絶対値回路Ak を介せずに直接信号Xk を入力し、入力信号Yin,kのみ、信号Yk を絶対値回路Ak を介した値|Yk |を入力するようにしている。
【0028】
本発明の第4の振幅計算回路は、上記の振幅計算回路においてkが0からN−1までの位相回転回路Rk が、さらに第1のシフト回路によるシフト演算結果から入力信号Yin,kを減算する第2の減算器を持ち、第2の減算器の出力を信号(−Yout,k )として出力しており、次段の絶対値回路Ak+1 が出力信号Yout,k の値が正の場合に出力信号Yout,k を、負の場合に信号(−Yout,k )を選択して出力することによって絶対値計算を行っている。
【0029】
本発明の第5の振幅計算回路は、上記の振幅計算回路において最後の位相回転回路RN だけが第1減算器及び第2の減算器と第1のシフト回路とを省略し、出力信号Yout,N 及び信号(−Yout,N )を生成せず、出力信号Xout,N のみを出力するようにしている。
【0030】
本発明の第6の振幅計算回路は、上記の振幅計算回路において各絶対値回路と各位相回転回路との間の信号伝達路に、レジスタやラッチ回路等の遅延手段を挿入している。
【0031】
これによって、少ない数の絶対値回路、シフト回路、加算器、減算器の組合せで極めて精度の良い振幅の計算値を得ることが可能となる。この場合、消費電力が大きく、回路規模の大きい乗算器は一切使っていない。よって、従来のプレディストータで使われているROMテーブルによる振幅計算回路に比べて、きわめて小さな回路規模及び消費電力で正確な振幅の計算が可能となる。
【0032】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図1は本発明の一実施例による振幅計算回路の構成を示すブロック図である。図1において、本発明の一実施例による振幅計算回路は位相回転回路(Rk )101〜105と、信号の絶対値を計算する絶対値回路(ABS)111〜116とから構成されている。
【0033】
位相回転回路101〜105において、kは0から4までの整数である。kの値は4までに限定するわけではなく、よりよい精度で振幅を求めたい場合には5以上の値も可能である。
【0034】
図2は図1の各絶対値回路111〜116の構成例を示す図である。図2においては絶対値回路111〜116が、例えば信号が2の補数で表される場合の回路例を示している。
【0035】
入力信号INのサインビットをINN とする時、信号が負すなわちINN が“1”の場合のみ、エクスクルーシブORゲート302〜306で各ビットを反転した値に、加算器301でサインビットを加算する。これによって、出力OUTに絶対値が得られる。
【0036】
一方、信号がゼロまたは正の場合にはサインビットは“0”であるので、エクスクルーシブORゲート302〜306は信号をそのまま伝える。また、加算器301で加算するサインビットは“0”であるため、出力OUTには入力信号がそのまま伝わる。すなわち、入力が負の場合のみ、極性を反転して正の値を出力することによって絶対値が得られる。
【0037】
図3は図1の位相回転回路101〜105の構成を示すブロック図である。図3において、ブロック201,202は信号をkビットシフトすることによって1/2k 倍する回路である。ブロック203は加算器であり、ブロック204が減算器である。
【0038】
図3において、出力信号Xout,k ,Yout,k は入力信号Xin,k,Yin,kから、
Xout,k =Xin,k+2-k・Yin,k
Yout,k =Yin,k−2-k・Xin,k ……(9)
で表されることがわかる。
【0039】
ここで、
2-k=tan(θk )
θk =arctan(2-k) ……(10)
として、(9)式を行列演算に書直すと、
【数1】
となる。入力信号を成分とするベクトルをベクトルVin,kとし、出力信号を成分とするベクトルをベクトルVout,k とする。すなわち、
【数2】
となる。(11)式はベクトルVout,k がベクトルVin,kの振幅を1/cos(θk )倍し、θk だけ負方向(時計回り)に回転したものであることを示している。
【0040】
図4はkの値に対する位相回転回路の回転角と振幅との変化及び位相回転角理想値を示す図である。図4においては各kの値に対するθk と1/cos(θk )とを示す。これによって、θ0 は45度である。その他のθk は45×2-k度に近い値であることが分かる。
【0041】
図5は位相回転角の理想値と実際の回転角との比較を示す図である。図5においてはθk の収束の様子を示している。図5から明らかなように、45×2-k度の理想値にほぼ近く、上側に凸の曲線になっている。kの値が十分大きい場合には45×2-k度に収束する。
【0042】
このようなθk の系列を用いれば、−90度から+90度までの任意の角度をθk の組合せの和または差で近似的に表現できる。したがって、位相回転回路Rk を適切に組合せることによって、−90度から+90度までの任意の角度の近似的回転が得られる。
【0043】
以下、本実施例の動作につき説明する。まず、図1において、入力信号はI(同相成分),Q(直交成分)ベースバンド信号である。これらが絶対値回路111,112によってそれぞれ正の値に変換される。この操作は振幅を変えずに、ベクトル(I,Q)を2次元X−Y平面上の第1象限に移す演算である。この結果は位相回転回路101の入力ベクトルVin,0である。
【0044】
図6は図3に示す各位相回転回路(Rk )101〜105の入力ベクトルと出力ベクトルとの収束状況を示す図である。これら図1と図3と図6とを用いて各位相回転回路(Rk )101〜105の動作について説明する。尚、各位相回転回路(Rk )101〜105の入力信号のベクトルを入力ベクトルVin,kとし、出力信号のベクトルを出力ベクトルVout,k とする。
【0045】
まず、図6に示すように、入力ベクトルVin,0は第1象限に位置する。この入力ベクトルVin,0を位相回転回路R0 にかけると、θ0 =45度時計方向に回転し、振幅は1/cos(θ0 )倍になる。
【0046】
このベクトルは出力ベクトルVout,0 であるが、第1象限からはみ出し、Y成分が負になっている。これを絶対値回路113で絶対値にすると、X軸に対して対称なベクトルVin,1になる。以降、この操作を、位相回転回路(R1 )102,(R2 )103,(R3 )104,(R4 )105及び絶対値回路113〜116で繰り返すと、図6に示すように、
入力ベクトルVin,0→出力ベクトルVout,0 →入力ベクトルVin,1→
出力ベクトルVout,1 →入力ベクトルVin,2→出力ベクトルVout,2 →
入力ベクトルVin,3→出力ベクトルVout,3 →入力ベクトルVin,4→
出力ベクトルVout,4
という具合に、次第にX軸に重なるベクトルに収束していく。kを大きくすれば、限りなくX軸に重ねることができる。
【0047】
但し、この間、ベクトルの大きさは、k=4まで実行した場合、
【数3】
倍になっている。k=4まで実行しただけでも、X軸との角度誤差は±3.6度以内であり、ほとんどX軸と重なっていると言ってよい。したがって、最後の位相回転回路(R4 )105のX出力であるXout,4 がほぼ、元の入力振幅Aの1.64568891倍になっている。
【0048】
すなわち、図1の回路によって、入力ベースバンド信号I,Qの振幅A[(1)式で与えられる]の定数(=1.64568891)倍の値を計算することができる。
【0049】
このように、本発明の一実施例を用いれば入力ベースバンド信号I,Qから、その振幅の定数倍の値を計算することができる。上記の説明のように、k=4までとした場合でも、最終的な角度の誤差は±3.6度以内であり、これから、振幅の計算誤差eは、
e=(1−cos(3.6°))×100%≒0.2%……(14)
となる。すなわち振幅の計算誤差はAの1.64568891倍からわずか0.2%以内の値である。これは、例えば9ビット精度信号の1LSB(LeastSignificant Bit)程度の値であり、非常に正確であるといえる。
【0050】
以上のように、本発明の一実施例によれば、少ない数の絶対値回路111〜116と位相回転回路101〜105(シフト回路及び加減算器からなる)との組合せで極めて精度のよい振幅の計算値を得ることができる。この場合、消費電力が大きく、回路規模の大きい乗算器は一切使用していない。よって、従来のプレディストータで使われているROMテーブルによる振幅計算回路に比べて、きわめて小さな回路規模及び消費電力で、正確な振幅の計算を行うことができる。
【0051】
図7は本発明の他の実施例による振幅計算回路の構成を示すブロック図である。図7において、本発明の他の実施例による振幅計算回路はその基本的構成が上記の本発明の一実施例による振幅計算回路と同様であるが、若干の回路の削減を図っている。
【0052】
すなわち、最後の位相回転回路(RX4 )125の構成だけが本発明の一実施例による振幅計算回路と異なっている。図1に示す本発明の一実施例による振幅計算回路では、最後の位相回転回路(R4 )105の出力Yout,4 は使われることなく、放置されている。
【0053】
したがって、出力Yout,4 を発生する回路は無駄である。そこで、本発明の他の実施例による振幅計算回路では最後の位相回転回路(RX4 )125だけ図3に示す構成をとっていない。
【0054】
図8は図7の位相回転回路(RX4 )125の構成を示すブロック図である。図8において、位相回転回路(RX4 )125は図3に示す構成から、信号をkビットシフトすることによって1/2k 倍する回路201と減算器204とを削除し、信号をkビットシフトすることによって1/2k 倍する回路202及び加算器203のみとしている。これによって、回路規模を若干低減することができる。
【0055】
図9は本発明の別の実施例による振幅計算回路の構成を示すブロック図である。図9において、本発明の別の実施例による振幅計算回路は上記の本発明の一実施例による振幅計算回路で用いられている絶対値回路113〜116を位相回転回路121〜124内に実装するようにしたものである。
【0056】
図10は図9の位相回転回路121〜124の構成を示すブロック図である。図10において、位相回転回路121〜124は図3に示す構成に減算回路205とデータセレクタ206とを追加している。
【0057】
減算回路205の出力は減算器204の出力とは極性が逆である。データセレクタ206は減算回路205の出力のサインビットで駆動されており、必ず正の値のほうを選んで出力するように制御する。これによって、位相回転回路(Rk )のY出力は必ず|Yout,k |となる。したがって、後段の絶対値回路を省略することができる。
【0058】
上記の方法のメリットは動作速度の向上にある。なぜなら、2の補数表示を使う場合、絶対値演算には必ず加算器301が必要である。このため、図1及び図7に示す構成ではY側の加算器及び減算器の段数が多くなり、その分動作速度が限定されてしまう。これに対して、図10に示す構成は絶対値回路の加算器がなくなるので、Y側とX側との加算器及び減算器の段数が等しくなる。これによって、動作速度が向上することとなる。
【0059】
上述した本発明の一実施例、他の実施例、別の実施例のほかに、動作速度の制限を打破する手段として、各絶対値回路、各位相回転回路の信号伝播路に図示せぬレジスタやラッチ回路等の遅延回路を挿入してパイプライン処理を行うことも考えられる。また、絶対値回路の変わりに、常に負の値を出力する回路を使ったり、位相回転回路の位相回転方向を反時計回りにする等、いろいろな変形が考えられるが、これらも本発明の範囲に含まれる。
【0060】
また、本発明の一実施例、他の実施例、別の実施例ではk=4までの場合について述べたが、k>4においても、同様に実現することが可能であり、本発明の範囲に包含される。
【0061】
尚、請求項の記載に関連して本発明はさらに次の態様をとりうる。
【0062】
(1)kを0からN(Nは正の整数)とする時に一対のベースバンド信号Xk ,Yk を入力して各々の絶対値|Xk |,|Yk |を計算する絶対値計算回路をAk と表し、前記絶対値|Xk |,|Yk |を2次元ベクトルVin,kの成分Xin,k,Yin,kとして入力し、このベクトルVin,kに所定の回転角θk の回転を加えたベクトルVout,k の成分Xout,k ,Yout,k を出力する位相回転回路をRk と表す時、前記絶対値計算回路Ak と前記位相回転回路Rk とを1組にした回路をkが0からNまで縦続に接続し、最前段の入力信号X0 ,Y0 にそれぞれベースバンド信号I,Qを入力し、最終段の位相回転回路RN の出力Xout,N を振幅計算結果として出力するようにしたことを特徴とする振幅計算回路。
【0063】
(2)kが1より大きい位相回転回路Rk については、前記信号Xk を前記絶対値回路Ak を介さずに前記入力信号Xin,kとして直接入力し、前記信号Yk が前記絶対値回路Ak を介した絶対値|Yk |を前記入力信号Yin,kとして入力するようにしたことを特徴とする(1)記載の振幅計算回路。
【0064】
(3)前記位相回転回路Rk の入力信号をXin,k,Yin,kとし、出力信号をXout,k ,Yout,k とする時、
前記位相回転回路は、前記入力信号Xin,kをkビットシフトする第1のシフト回路と、前記入力信号Yin,kをkビットシフトする第2のシフト回路と、前記入力信号Xin,kと前記第2のシフト回路のシフト演算結果とを加算する加算器と、前記入力信号Yin,kから前記第1のシフト回路のシフト演算結果を減算する第1の減算器とを含み、前記加算器の出力を前記出力信号Xout,k とし、前記第1の減算器の出力を前記出力信号Yout,k としたことを特徴とする(1)または(2)記載の振幅計算回路。
【0065】
(4)kが0からN−1までの位相回転回路Rk は、前記第1のシフト回路によるシフト演算結果から前記入力信号Yin,kを減算する第2の減算器を含み、前記第2の減算器の出力を−Yout,k として出力し、
次段の絶対値回路Ak+1 は、出力信号Yout,k の値が正の場合にYout,k を、負の場合に前記−Yout,k を選択して出力することで前記絶対値の計算を行うようにしたことを特徴とする(3)振幅計算回路。
【0066】
(5)最後段の位相回転回路RN は、前記第1減算器及び前記第2の減算器と、前記第1のシフト回路とを省略し、前記出力信号Yout,N 及び−Yout,N を生成せず、前記出力信号Xout,N のみを出力するようにしたことを特徴とする(4)記載の振幅計算回路。
【0067】
(6)前記絶対値回路Ak 各々と前記位相回転回路Rk 各々との間の信号伝達路に遅延手段を挿入するようにしたことを特徴とする(1)〜(5)のいずれか記載の振幅計算回路。
【0068】
【発明の効果】
以上説明したように本発明によれば、一対のベースバンド信号を入力して各々の絶対値を計算する絶対値計算回路と、絶対値を2次元ベクトルの成分として入力して2次元ベクトルに所定の回転角の回転を加えたベクトルの成分を出力する位相回転回路とを1組とした回路を縦続接続し、最前段の入力信号にそれぞれベースバンド信号を入力して最終段の位相回転回路の出力を振幅計算結果として出力することによって、きわめて小さな回路規模及び消費電力で正確な振幅の計算を行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例による振幅計算回路の構成を示すブロック図である。
【図2】図1の各絶対値回路の構成例を示す図である。
【図3】図1の位相回転回路の構成を示すブロック図である。
【図4】kの値に対する位相回転回路の回転角と振幅との変化及び位相回転角理想値を示す図である。
【図5】位相回転角の理想値と実際の回転角との比較を示す図である。
【図6】図3に示す各位相回転回路の入力ベクトルと出力ベクトルとの収束状況を示す図である。
【図7】本発明の他の実施例による振幅計算回路の構成を示すブロック図である。
【図8】図7の位相回転回路の構成を示すブロック図である。
【図9】本発明の別の実施例による振幅計算回路の構成を示すブロック図である。
【図10】図9の位相回転回路の構成を示すブロック図である。
【図11】従来のリニアライザ(プレディストータ)への応用例を示す図である。
【符号の説明】
101〜105 位相回転回路
111〜116 絶対値計算回路
121〜124 絶対値計算回路を取り込んだ位相回転回路
125 簡略化位相回転回路
201、202 kビットシフト回路
203、301 加算器
204、205 減算器
206 データセレクタ
302〜306 エクスクルーシブORゲート
Claims (5)
- 一対のベースバンド信号を入力して少なくとも一方の信号の絶対値を計算する絶対値計算回路と、前記絶対値を2次元ベクトルの成分として入力して前記2次元ベクトルに所定の回転角の回転を加えたベクトルの成分を出力する位相回転回路とを有し、
前記絶対値計算回路及び位相回転回路を1組とした回路を縦続接続し、最前段の入力信号にそれぞれベースバンド信号を入力して最終段の位相回転回路の出力を振幅計算結果として出力し、
前記位相回転回路は、入力信号をkビットシフト(kは0からNの整数)することによって1/2 k 倍する2つのシフト回路と、前記入力信号及び前記2つのシフト回路各々の出力信号の加減算を行う2つの加算器とからなり、
X軸成分の入力信号は、前記最前段において前記絶対値計算回路を介して前記位相回転回路に入力されかつ前記最前段の次段以降において前記絶対値計算回路を介せずに直接前記位相回転回路に入力され、
Y軸成分の入力信号は、前記絶対値計算回路を介して前記位相回転回路に入力されるようにしたことを特徴とする振幅計算回路。 - 前記位相回転回路は、前記X軸成分の入力信号をkビットシフトすることによって1/2 k 倍する第1のシフト回路と、前記Y軸成分の入力信号をkビットシフトすることによって1/2 k 倍する第2のシフト回路と、前記X軸成分の入力信号と前記第2のシフト回路のシフト演算結果とを加算する加算器と、前記Y軸成分の入力信号から前記第1のシフト回路のシフト演算結果を減算する第1の減算器とを含み、
前記加算器の出力をX軸成分の出力信号とし、前記第1の減算器の出力をY軸成分の出力信号とするようにしたことを特徴とする請求項1記載の振幅計算回路。 - 前記位相回転回路は、前記第1のシフト回路によるシフト演算結果から前記Y軸成分の入力信号を減算する第2の減算器を有し、前記第2の減算器の出力を負のY軸成分の出力信号として出力し、
当該位相回転回路の次段の絶対値計算回路は、前記Y軸成分の出力信号の値が正の場合にその信号をそのまま出力し、負の場合に前記負のY軸成分の出力信号を選択して出力することで前記絶対値の計算を行うようにしたことを特徴とする請求項2記載の振幅計算回路。 - 最後段の位相回転回路は、前記第1の減算器及び前記第2の減算器と、前記第1のシフト回路とを省略し、前記Y軸成分の出力信号及び前記負のY軸成分の出力信号を生成せずに前記X軸成分の出力信号のみを出力するようにしたことを特徴とする請求項3記載の振幅計算回路。
- 前記絶対値計算回路各々と前記位相回転回路各々との間の信号伝達路に、遅延手段を挿入するようにしたことを特徴とする請求項1から請求項4のいずれか記載の振幅計算回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19247399A JP3834166B2 (ja) | 1999-07-07 | 1999-07-07 | 振幅計算回路 |
US09/607,144 US6570914B1 (en) | 1999-07-07 | 2000-06-29 | Amplitude calculation circuit |
CNB001097741A CN1154311C (zh) | 1999-07-07 | 2000-07-06 | 幅值计算电路 |
AU45065/00A AU764136B2 (en) | 1999-07-07 | 2000-07-06 | Amplitude calculation circuit |
GB0016673A GB2352103B (en) | 1999-07-07 | 2000-07-06 | Amplitude calculation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19247399A JP3834166B2 (ja) | 1999-07-07 | 1999-07-07 | 振幅計算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001024715A JP2001024715A (ja) | 2001-01-26 |
JP3834166B2 true JP3834166B2 (ja) | 2006-10-18 |
Family
ID=16291888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19247399A Expired - Fee Related JP3834166B2 (ja) | 1999-07-07 | 1999-07-07 | 振幅計算回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6570914B1 (ja) |
JP (1) | JP3834166B2 (ja) |
CN (1) | CN1154311C (ja) |
AU (1) | AU764136B2 (ja) |
GB (1) | GB2352103B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7142811B2 (en) * | 2001-03-16 | 2006-11-28 | Aura Communications Technology, Inc. | Wireless communication over a transducer device |
KR100727798B1 (ko) * | 2002-03-19 | 2007-06-14 | 파워웨이브 테크놀로지스, 인크. | 단일 및 다중 채널 통신 시스템들에서 신호 제로크로싱들을 제거하기 위한 시스템 및 방법 |
AU2004212605A1 (en) * | 2003-09-26 | 2005-04-14 | Nec Australia Pty Ltd | Computation of soft bits for a turbo decoder in a communication receiver |
US7719376B2 (en) * | 2003-12-04 | 2010-05-18 | St-Ericsson Sa | Avoidance of discontinuities when switching between modulation schemes |
JP4566892B2 (ja) * | 2005-11-18 | 2010-10-20 | シャープ株式会社 | 複素信号の振幅計算装置および振幅計算方法 |
US9363469B2 (en) | 2008-07-17 | 2016-06-07 | Ppc Broadband, Inc. | Passive-active terminal adapter and method having automatic return loss control |
US9647851B2 (en) | 2008-10-13 | 2017-05-09 | Ppc Broadband, Inc. | Ingress noise inhibiting network interface device and method for cable television networks |
US8832767B2 (en) | 2008-10-16 | 2014-09-09 | Ppc Broadband, Inc. | Dynamically configurable frequency band selection device between CATV distribution system and CATV user |
US8385219B2 (en) * | 2009-10-09 | 2013-02-26 | John Mezzalingua Associates, Inc. | Upstream bandwidth level measurement device |
US11910052B2 (en) | 2008-10-21 | 2024-02-20 | Ppc Broadband, Inc. | Entry device for communicating external network signals and in-home network signals |
US8510782B2 (en) | 2008-10-21 | 2013-08-13 | Ppc Broadband, Inc. | CATV entry adapter and method for preventing interference with eMTA equipment from MoCA Signals |
US8479247B2 (en) | 2010-04-14 | 2013-07-02 | Ppc Broadband, Inc. | Upstream bandwidth conditioning device |
US8561125B2 (en) | 2010-08-30 | 2013-10-15 | Ppc Broadband, Inc. | Home network frequency conditioning device and method |
WO2012088350A2 (en) | 2010-12-21 | 2012-06-28 | John Mezzalingua Associates, Inc. | Method and apparatus for reducing isolation in a home network |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2220315A (en) | 1988-07-01 | 1990-01-04 | Philips Electronic Associated | Signal amplitude-determining apparatus |
JP2655107B2 (ja) * | 1994-12-09 | 1997-09-17 | 日本電気株式会社 | スペクトラム拡散受信機 |
WO1998023068A1 (fr) * | 1996-11-19 | 1998-05-28 | Matsushita Electric Industrial Co., Ltd. | Emetteur |
JP3171157B2 (ja) * | 1997-12-10 | 2001-05-28 | 松下電器産業株式会社 | 非線形歪補償装置 |
-
1999
- 1999-07-07 JP JP19247399A patent/JP3834166B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-29 US US09/607,144 patent/US6570914B1/en not_active Expired - Lifetime
- 2000-07-06 AU AU45065/00A patent/AU764136B2/en not_active Ceased
- 2000-07-06 CN CNB001097741A patent/CN1154311C/zh not_active Expired - Fee Related
- 2000-07-06 GB GB0016673A patent/GB2352103B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001024715A (ja) | 2001-01-26 |
GB2352103A (en) | 2001-01-17 |
US6570914B1 (en) | 2003-05-27 |
CN1280433A (zh) | 2001-01-17 |
CN1154311C (zh) | 2004-06-16 |
AU4506500A (en) | 2001-01-11 |
AU764136B2 (en) | 2003-08-14 |
GB0016673D0 (en) | 2000-08-23 |
GB2352103B (en) | 2001-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3834166B2 (ja) | 振幅計算回路 | |
US7409004B2 (en) | Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization | |
US7778354B2 (en) | Communicating apparatus, method of calculating set value of orthogonal error compensation and orthogonal error compensation program | |
US6304140B1 (en) | Digital predistortion for amplifiers | |
US7349490B2 (en) | Additive digital predistortion system employing parallel path coordinate conversion | |
US6757525B1 (en) | Distortion compensating apparatus | |
US7433421B2 (en) | Distortion compensation apparatus | |
US9088320B2 (en) | Transmitter with pre-distortion module, a method thereof | |
US6765519B2 (en) | System and method for designing and using analog circuits operating in the modulation domain | |
JP2004032609A (ja) | 非線形歪み補償回路 | |
US5105446A (en) | Digital method of correcting non-linearity in a transmission chain, and apparatus implementing the method | |
US7254186B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
US6477477B1 (en) | Extended base band multicarrier system | |
JP2016115952A (ja) | 歪補償装置及び歪補償方法 | |
JP2014187514A (ja) | 変調装置、および変調方法 | |
JP3301287B2 (ja) | 線形補償回路 | |
JP5218173B2 (ja) | 無線送信機の位相補正装置、無線送信機の歪補償装置 | |
JPH1079693A (ja) | 送信装置 | |
WO2016191993A1 (zh) | 一种模拟预失真apd校正系统及方法 | |
JP3674379B2 (ja) | 変復調装置 | |
JPH11196140A (ja) | 電力増幅器 | |
JP2001268144A (ja) | 非線形歪み補償回路および非線形歪み補償方法 | |
JP3436250B2 (ja) | 送信装置 | |
WO2011030465A1 (ja) | 送信器 | |
JP2001057578A (ja) | 線形補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040414 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |