JP2004179948A - 電波受信装置、電波時計及び中継器 - Google Patents
電波受信装置、電波時計及び中継器 Download PDFInfo
- Publication number
- JP2004179948A JP2004179948A JP2002343534A JP2002343534A JP2004179948A JP 2004179948 A JP2004179948 A JP 2004179948A JP 2002343534 A JP2002343534 A JP 2002343534A JP 2002343534 A JP2002343534 A JP 2002343534A JP 2004179948 A JP2004179948 A JP 2004179948A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- radio wave
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electromechanical Clocks (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Electric Clocks (AREA)
Abstract
【課題】高速に動作するＡＧＣ回路を備えた電波受信装置、電波時計及び中継器を提供すること。
【解決手段】ＲＦ制御信号ｅ１とＩＦ制御信号ｅ２に応じてそれぞれＲＦ増幅回路２及びＩＦ増幅回路７にて増幅された信号ｂは、キャリア抽出回路９１及び信号再生回路９２に入力される。そして信号ｂの搬送波の位相と同期した信号ｃがキャリア抽出回路９１から出力され、信号再生回路９２において信号ｂと信号ｃは積算される。積算された信号は信号ｄとしてＡＧＣ回路１０に入力される。ＡＧＣ回路１０は信号ｄと基準電圧を比較し、比較結果を信号ｅ３として出力する。更にこの信号ｅ３に基づいて、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２が出力される。また信号再生回路９２からは、信号ｄと信号ｅ３に基づいて検波信号ｆが出力される。
【選択図】 図２
【解決手段】ＲＦ制御信号ｅ１とＩＦ制御信号ｅ２に応じてそれぞれＲＦ増幅回路２及びＩＦ増幅回路７にて増幅された信号ｂは、キャリア抽出回路９１及び信号再生回路９２に入力される。そして信号ｂの搬送波の位相と同期した信号ｃがキャリア抽出回路９１から出力され、信号再生回路９２において信号ｂと信号ｃは積算される。積算された信号は信号ｄとしてＡＧＣ回路１０に入力される。ＡＧＣ回路１０は信号ｄと基準電圧を比較し、比較結果を信号ｅ３として出力する。更にこの信号ｅ３に基づいて、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２が出力される。また信号再生回路９２からは、信号ｄと信号ｅ３に基づいて検波信号ｆが出力される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は電波受信装置、電波時計及び中継器に関するものである。
【０００２】
【従来の技術】
現在、各国（例えば、ドイツ、イギリス、スイス、日本等）において、時刻データ即ちタイムコード入りの長波標準電波が送出されている。我が国（日本）では、２つの送信所（福島県及び佐賀県）より、図１０に示すようなフォーマットのタイムコードで振幅変調した、４０ｋＨｚ及び６０ｋＨｚの長波標準電波が送出されている。図１０によれば、タイムコードは、正確な時刻の分の桁が更新される毎即ち１分毎に、１周期６０秒のフレームで送出されている。
【０００３】
ところで、このタイムコードを受信し、これにより計時回路の時刻データを修正する、いわゆる電波時計が知られている。このような電波時計の場合、受信する電波の信号レベルが変動しても内部回路にて正確な時刻に修正することができるように、増幅回路による信号増幅後の信号レベルの強弱に従って、当該増幅回路の増幅度を調整するＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路が備えられている。
【０００４】
しかしながら、単純なＡＧＣ回路には、変調信号の周期より十分大きな時定数を持つフィルタが必要であった。即ち、図１１に示すように、長波標準電波の変調信号の周期が１秒であることから、大きな時定数のフィルタの設置によって、ＡＧＣ回路の過渡動作が一定になるまでの大きな遅延が生じることになる。
【０００５】
更に、実際に回路全体を構成する段階では、リップルの発生を防ぐために、数十秒程度の遅延を考慮して設計しなければならない。従って、ＡＧＣ回路に含まれるフィルタの工夫による遅延の低減（即ち、ＡＧＣ回路の動作の高速化）は困難であった。
【０００６】
そこで、高速なＡＧＣ回路を実現する為に、中間周波数信号を増幅するＩＦ増幅回路を直列に２段設置し、後段のＩＦ増幅回路から出力される信号のレベルを検出してその検出出力に従って後段のＩＦ増幅回路の利得を制御し、更に検出出力と基準電圧とを比較し、その比較結果に従ってＲＦ増幅回路及び前段のＩＦ増幅回路の利得を制御する回路が知られている（特許文献１参照）。
【０００７】
【特許文献１】
特開２００２−２９０１７８号公報（第４−８頁、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１の発明の場合、大きな振幅変動と環境変動条件を考えると十分な高速追従性が不足するものであった。つまり、長波標準電波のような振幅変調信号に対する変調信号の復調には必ずしも適しているとは言い難かった。従って、電波時計用の電波受信装置としては充分な性能を持つものではなかった。
【０００９】
本発明の目的は、高速に動作するＡＧＣ回路を備えた電波受信装置、電波時計及び中継器を提供することである。
【００１０】
【課題を解決するための手段】
以上の課題を解決するために、請求項１に記載の発明の電波受信装置は、振幅変調信号を受信する電波受信手段（例えば、図２のアンテナ１）と、利得制御用信号を出力する利得制御手段（例えば、図２のＡＧＣ回路１０）と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段（例えば、図２のＲＦ増幅回路２）と、所定周波数の信号を出力する発振手段（例えば、図２の局部発振回路５）と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段（例えば、図２の周波数変換手段４）と、この周波数変換手段より出力された中間周波数信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波数信号増幅手段（例えば、図２のＩＦ増幅回路７）と、この中間周波数信号増幅手段より出力された信号を検波して検波信号を出力する検波手段（例えば、図２の検波回路９）とを備えた電波受信装置において、前記検波手段は、前記中間周波数信号増幅手段より出力された信号から変調信号を取り出す取出手段（例えば、図３の積算回路９２０１）を有し、前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段（例えば、図３の比較回路１０１）を有し、前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段（例えば、図３の積算回路９２０３）を更に有することを特徴としている。
【００１１】
この請求項１に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段と中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００１２】
請求項２に記載の発明は、振幅変調信号を受信する電波受信手段（例えば、図８のアンテナ１）と、利得制御用信号を出力する利得制御手段（例えば、図８のＡＧＣ回路１０）と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段（例えば、図８のＲＦ増幅回路２）と、所定周波数の信号を出力する発振手段（例えば、図８の局部発振回路５）と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段（例えば、図８の周波数変換手段４）と、この周波数変換手段より出力された中間周波数信号を検波して検波信号を出力する検波手段（例えば、図８の検波回路９）とを備えた電波受信装置において、前記検波手段は、前記周波数変換手段より出力された中間周波数信号から変調信号を取り出す取出手段（例えば、図３の積算回路９２０１）を有し、前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段（例えば、図３の比較回路１０１）を有し、前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段（例えば、図３の積算回路９２０３）を更に有することを特徴としている。
【００１３】
この請求項２に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００１４】
請求項３に記載の発明は、振幅変調信号を受信する電波受信手段（例えば、図９のアンテナ１）と、利得制御用信号を出力する利得制御手段（例えば、図９のＡＧＣ回路１０）と、所定周波数の信号を出力する発振手段（例えば、図９の局部発振回路５）と、前記電波受信手段により受信された振幅変調信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段（例えば、図９の周波数変換手段４）と、この周波数変換手段より出力された中間周波数信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波数信号増幅手段（例えば、図９のＩＦ増幅回路７）と、この中間周波数信号増幅手段より出力された信号を検波して検波信号を出力する検波手段（例えば、図９の検波回路９）とを備えた電波受信装置において、前記検波手段は、前記中間周波数信号増幅手段より出力された信号から変調信号を取り出す取出手段（例えば、図３の積算回路９２０１）を有し、前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段（例えば、図３の比較回路１０１）を有し、前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段（例えば、図３の積算回路９２０３）を更に有することを特徴としている。
【００１５】
この請求項３に記載の発明によれば、受信信号の信号レベルの変動に従って中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００１６】
請求項４に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置であって、前記検波信号出力手段は、前記変調信号と前記利得制御用信号とを積算する第２積算手段（例えば、図３の積算回路９２０３）と、この第２積算手段によって積算された信号を検波信号として出力する手段（例えば、図３の積算回路９２０３）と、を有することを特徴としている。
【００１７】
また、請求項５に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置であって、前記検波信号出力手段は、前記変調信号と前記利得制御用信号とを加算する加算手段（例えば、図５の加算回路９３０１）と、この加算手段によって加算された信号を検波信号として出力する手段（例えば、図５の加算回路９３０１）と、を有することを特徴としている。
【００１８】
更に請求項６に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置であって、前記検波信号出力手段は、前記変調信号と前記利得制御用信号の何れか一方を選択する選択手段（例えば、図６の選択回路９４０１）と、この選択手段によって選択された信号を検波信号として出力する手段（例えば、図６の選択回路９４０１）と、を有することを特徴としている。
【００１９】
この請求項４〜６に記載の発明によれば、利得制御用信号に応じて振幅変調信号増幅手段及び／又は中間周波数信号増幅手段において増幅された振幅変調信号から、検波信号を適切に検波することができる。
【００２０】
請求項７に記載の発明の電波時計は、請求項１〜６の何れか一項に記載の電波受信装置と、この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段（例えば、図１のタイムコード生成部９１０）と、現在時刻を計数する時刻計数手段（例えば、図１の計時回路部９０８）と、前記タイムコード生成手段によって生成された標準タイムコードに基づいて前記時刻計数手段で計数される現在時刻データを修正する修正手段（例えば、図１のＣＰＵ９０１）と、を備えることを特徴としている。
【００２１】
この請求項７に記載の発明によれば、電波時計の移動等によって受信電波の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、電波時計の信頼性を向上させることができる。
【００２２】
請求項８に記載の発明の中継器は、請求項１〜６の何れか一項に記載の電波受信装置と、この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段（例えば、図７のタイムコード生成部９１０）と、このタイムコード生成手段によって生成された標準タイムコードを送信する送信手段（例えば、図７の送信部９１１）と、を備えることを特徴としている。
【００２３】
この請求項８に記載の発明によれば、障害物や天候等によって受信信号の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、中継器の信頼性を向上させることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図示例と共に説明する。また、各実施の形態において、本発明の電波受信装置を電波時計に適用した場合を例として説明するが、その他、電波を受信するための装置であれば、本発明が適用可能なものはこれに限らない。
【００２５】
〔第１の実施の形態〕
図１は、電波時計９００の回路構成図であり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）９０１、入力部９０２、表示部９０３、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：随時書き込み読み出しメモリー）９０５、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：読み出し専用メモリー）９０６、受信制御部９０７、計時回路部９０８、発振回路部９０９及びタイムコード生成部９１０によって構成されており、発振回路部９０９を除く各部はバス９１３によって接続されている。また計時回路部９０８には発振回路部９０９が接続される。
【００２６】
ＣＰＵ９０１は、所定のタイミング或いは入力部９０２から入力された操作信号等に応じて、ＲＯＭ９０６内に格納された各種プログラムを読み出してＲＡＭ９０５内に展開し、当該プログラムに基づいて各機能部への指示やデータの転送等を行う。特に、ＣＰＵ９０１は、例えば所定時間毎に受信制御部９０７を制御して長波標準電波の受信処理を実行し、タイムコード生成部９１０から入力された標準タイムコードに基づいて計時回路部９０８で計数される現在時刻データを修正するとともに、当該修正した現在時刻データに基づく表示信号を表示部９０３に出力して表示時刻を更新させる等の各種制御を行う。
【００２７】
入力部９０２は、電波時計９００に各種機能を実行させる為のスイッチ等で構成される。そして、これらのスイッチが操作された時には、対応するスイッチの操作信号がＣＰＵ９０１に出力される。
【００２８】
表示部９０３は、小型液晶ディスプレイ等により構成され、ＣＰＵ９０１からのデータ、例えば計時回路部９０８による現在時刻データ等をデジタル表示する。
【００２９】
ＲＡＭ９０５は、ＣＰＵ９０１の制御の下、ＣＰＵ９０１で処理されたデータを記憶するとともに、記憶しているデータをＣＰＵ９０１に出力するために用いられる。ＲＯＭ９０６は、主に、電波時計９００に係るシステムプログラムやアプリケーションプログラム等を記憶する。
【００３０】
受信制御部９０７は電波受信装置９１７を備える。電波受信装置９１７は、アンテナで受信した長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、周波数信号を対応する電気信号に変換して出力する。
【００３１】
計時回路部９０８は、発振回路部９０９から入力される信号を計数して、現在時刻データ等を得る。そして当該現在時刻データをＣＰＵ９０１に出力する。発振回路部９０９は、常時一定周波数の信号を出力する回路である。
【００３２】
タイムコード生成部９１０は、電波受信装置９１７から出力された信号に基づいて、標準時刻コード、積算コード及び曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成して、ＣＰＵ９０１に出力する。
【００３３】
図２は、本実施の形態におけるスーパーヘテロダイン方式を用いた電波受信装置９１７の回路ブロック図である。電波受信装置９１７はアンテナ１、ＲＦ増幅回路２、フィルタ回路３、６、８、周波数変換回路４、局部発振回路５、ＩＦ増幅回路７、検波回路９及びＡＧＣ回路１０を備える。
【００３４】
アンテナ１は、長波標準電波を受信することができ、例えばバーアンテナ等によって構成される。受信した電波は、電気信号に変換されて信号ａとして出力される。ＲＦ増幅回路２には、信号ａとＡＧＣ回路１０から出力されたＲＦ制御信号ｅ１が入力される。ＲＦ増幅回路２は、ＲＦ制御信号ｅ１に応じて入力された信号ａを増幅して出力する。
【００３５】
フィルタ回路３には、ＲＦ増幅回路２から出力された信号が入力される。そして入力された信号に対して所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断する。局部発振回路５では、局部発振周波数の信号が生成される。周波数変換回路４には、フィルタ回路３から出力された信号と局部発振回路５から出力された信号が入力される。この２つの信号は合成されて、中間周波数信号として出力される。
【００３６】
フィルタ回路６には、周波数変換回路４から出力された中間周波数信号が入力される。そして中間周波数信号に対して中間周波数を中心として所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断する。
【００３７】
ＩＦ増幅回路７には、フィルタ回路６から出力された信号とＡＧＣ回路１０から出力されたＩＦ制御信号ｅ２が入力される。ＩＦ増幅回路７は、入力された信号をＩＦ制御信号ｅ２に応じた増幅度で増幅して出力する。フィルタ回路８は、ＩＦ増幅回路７から出力された信号が入力される。そして、所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断した信号を信号ｂとして出力する。
【００３８】
検波回路９は、キャリア抽出回路９１及び信号再生回路９２を有する。キャリア抽出回路９１は、例えばＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等によって構成される。キャリア抽出回路９１には、フィルタ回路８から出力された信号ｂが入力される。そして、信号ｂの搬送波の位相に同期した信号ｃが出力される。
【００３９】
信号再生回路９２には、フィルタ回路８から出力された信号ｂ、キャリア抽出回路９１から出力された信号ｃ及びＡＧＣ回路１０から出力された信号ｅ３が入力される。そしてこの３つの信号に基づいて、信号ｄ及び検波信号ｆが出力される。
【００４０】
ＡＧＣ回路１０には、信号再生回路９２から出力された信号ｄが入力される。そして利得制御用信号としてＲＦ増幅信号ｅ１、ＩＦ増幅信号ｅ２及び信号ｅ３が出力される。具体的には、ＡＧＣ回路１０において信号ｄと基準電圧が比較され、比較結果に応じた信号として信号ｅ３が出力される。そして信号ｅ３に基づいて、ＲＦ増幅信号ｅ１及びＩＦ増幅信号ｅ２が出力される。
【００４１】
図３はキャリア抽出回路９１、信号再生回路９２及びＡＧＣ回路１０の構成を示した回路ブロック図である。キャリア抽出回路９１は、ＰＤ（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ：位相比較器）９１０１、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）９１０２及び発振器９１０３を有する。
【００４２】
ＰＤ９１０１には、フィルタ回路８から出力された信号ｂと発振器９１０３から出力された信号が入力される。そしてＰＤ９１０１によって２つの信号の位相が比較され、比較結果に基づいた信号が出力される。ＬＰＦ９１０２には、ＰＤ９１０１から出力された信号が入力される。そして、この信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断する。
【００４３】
発振器９１０３には、ＬＰＦ９１０２から出力された信号が入力される。発振器９１０３は、発振する信号の位相が信号ｂの搬送波の位相と同期するように、ＬＰＦ９１０２から出力された信号の位相に基づいて発振する信号の位相を調整する。そして、発振器９１０３からは、信号ｂの搬送波の位相に同期した信号ｃが出力される。
【００４４】
また、信号再生回路９２は、積算回路９２０１、９２０３、ＬＰＦ９２０２及び９２０４を有する。積算回路９２０１には、フィルタ回路８から出力された信号ｂと、発振器９１０３から出力された信号ｃが入力される。２つの信号は積算されて出力される。
【００４５】
ＬＰＦ９２０２には、積算回路９２０１から出力された信号が入力される。そして、この信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断し、信号ｄとして出力する。積算回路９２０３には、ＬＰＦ９２０２から出力された信号ｄと、ＡＧＣ回路１０から出力された信号ｅ３が入力される。２つの信号は積算されて出力される。ＬＰＦ９２０４には、積算回路９２０３から出力された信号が入力される。そして、この信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断し、検波信号ｆとして出力される。
【００４６】
ＡＧＣ回路１０は、比較回路１０１、基準電源１０２及びＡＧＣ電圧生成回路１０３を有する。比較回路１０１には、ＬＰＦ９２０２から出力された信号ｄと、基準電源１０２による基準電圧が入力される。そして信号ｄの信号レベルと基準電圧が比較され、比較結果に応じた信号が信号ｅ３として出力される。
【００４７】
ＡＧＣ電圧生成回路１０３には信号ｅ３が入力され、この信号ｅ３に基づいて、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２が出力される。ＲＦ増幅回路２及びＩＦ増幅回路７の増幅度は、アンテナ１が受信した電波の強度に応じて調整される。例えば、まずＩＦ制御信号ｅ２によってＩＦ増幅回路７の増幅度を調整する。しかし、ＩＦ増幅回路７へ入力される信号のレベルが大きく、ＩＦ増幅回路７における減衰度が足りない場合は、ＲＦ制御信号ｅ１によってＲＦ増幅回路２の増幅度も調整するようにする。
【００４８】
図４は、電波受信装置９１７を流れる各信号の波形の概略形状を示した図である。以下、図２〜４を用いて電波受信装置９１７の回路動作について説明する。
【００４９】
まず、アンテナ１によって信号ａが受信される。そして信号ａはＲＦ増幅回路２によって増幅される。この際、ＡＧＣ電圧生成回路１０３から出力されたＲＦ制御信号ｅ１に応じてＲＦ増幅回路２に入力された信号ａが増幅（或いは減衰）される。
【００５０】
ＲＦ増幅回路２から出力された信号は、周波数変換回路４、フィルタ回路６を介してＩＦ増幅回路７に入力され、増幅される。この際、ＡＧＣ電圧生成回路１０３から出力されたＩＦ制御信号ｅ２に応じてＩＦ増幅回路７に入力された信号が増幅（或いは減衰）される。
【００５１】
ＩＦ増幅回路７から出力された信号は、フィルタ回路８に入力される。そしてフィルタ回路８は信号ｂを出力する。図４に示すように、アンテナ１によって受信された信号ａは、ＲＦ増幅回路２及びＩＦ増幅回路７によって振幅変動の少ない信号ｂに変換される。つまり、ＲＦ増幅回路２及びＩＦ増幅回路７は、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて、入力された信号のレベルを所定のレベルに保持して出力するように増幅（或いは減衰）する。
【００５２】
尚、比較回路１０１から出力される信号ｅ３は、ＲＦ増幅回路２、フィルタ回路３、周波数変換回路４、フィルタ回路６、ＩＦ増幅回路７及びＡＧＣ回路１０から形成されるループ回路とＬＰＦ９２０２の遅延により、振幅変化点において過渡的な振幅変動が生じる。この信号ｅ３に基づいてＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２が生成され、ＲＦ増幅回路２及びＩＦ増幅回路７によって増幅度の調整をされた信号ｂは、一定値に収束する。
【００５３】
そして積算回路９２０１によって、信号ｂと信号ｃが積算される。信号ｃは信号ｂの搬送波に同期した信号であるため、変調成分とその搬送波の２倍の周波数成分が作られる。
【００５４】
積算回路９２０１から出力された信号は、ＬＰＦ９２０２に入力され変調成分のみを取り出し、信号ｄとして出力される。図４に示すように、信号ｄは、ＬＰＦ９２０２の時定数による遅延によって、積算回路９２０１から出力された信号（信号ｂの直流成分）の振幅変化点に対して立ち上がり及び立ち下がりが振動する信号となる。
【００５５】
また、ＬＰＦ９２０２においては、積算回路９２０１から出力された信号に含まれる高調波成分が低減されればよい。具体的には、例えば、信号ｂの搬送波の２倍の周波数の信号が低減されればよい。仮に、中間周波数が５０［ｋＨｚ］とすると、ＬＰＦ９２０２は１００［ｋＨｚ］の信号を除去するＬＰＦであればよい。つまり、長波標準電波の変調信号の周期と比較すると、ＬＰＦ９２０２の時定数はかなり小さくなるため、時定数による遅延を低減することができる。即ち、高速なＡＧＣ動作を実現することができる。
【００５６】
続いて、信号ｄは比較回路１０１に入力される。そして比較回路１０１によって信号ｄの信号レベルと基準電源１０２から出力される基準電圧が比較され、信号ｅ３が出力される。
【００５７】
更に、信号ｄと信号ｅ３は積算回路９２０３に入力される。この積算回路９２０３によって出力された信号は、ＬＰＦ９２０４を通って検波信号ｆとして出力される。このように、信号ｄと信号ｅ３を積算回路９２０３に入力することによって、検波信号ｆを適切に再生することができる。そして、検波信号ｆはタイムコード生成部９１０に入力される。
【００５８】
以上のように、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に維持することができる。従って、ＡＧＣ動作を行う為に変調信号の周期以上に大きな時定数のフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速に動作させることができる。
【００５９】
従って、電波時計の移動等による受信電波の変動にも即座に対応することができ、電波時計の内部回路による時刻修正を正確に行うことができる。
【００６０】
〔第２の実施の形態〕
第１の実施の形態では、積算回路９２０３を用いた信号再生回路９２を備える電波受信装置について説明したが、本実施の形態では、図５に示すように加算回路９３０１を用いた信号再生回路９３を備える電波受信装置について説明する。
【００６１】
尚、第２の実施の形態における電波時計の構成は、図１の電波時計９００と同一である。また電波受信装置の構成は、図２の電波受信装置９１７を構成する検波回路９の信号再生回路９２を、図５の信号再生回路９３に置き換えた構成と同様である。従って、以下、同一の構成要素には同一の符号を付してその説明を省略する。
【００６２】
信号再生回路９３において、積算回路９２０１には、フィルタ回路８から出力された信号ｂとキャリア抽出回路９１から出力された信号ｃが入力される。そして積算回路９２０１から出力された信号は、ＬＰＦ９２０２に入力される。
【００６３】
加算回路９３０１には、ＬＰＦ９２０２から出力された信号ｄと比較回路１０１から出力された信号ｅ３が入力される。この２つの信号は加算回路９３０１によって加算され、ＬＰＦ９２０４を介して検波信号ｆａが出力される。検波信号ｆａは、図４に示した検波信号ｆと略同様の波形であり、信号ｄの直流成分によって所定レベル分バイアスされた波形となる。
【００６４】
検波信号ｆａは、タイムコード生成部９１０に入力される。タイムコード生成部９１０は、検波信号ｆａの立ち上がりエッジから立ち下がりエッジまでのパルス幅に基づいて、標準タイムコードを生成する。従って、検波信号ｆに比べて検波信号ｆａの信号レベルが所定レベル分バイアスされていても問題はない。
【００６５】
以上より、第２の実施の形態は第１の実施の形態と同様の効果を奏する。即ち、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅（或いは減衰）するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に維持することができる。従って、ＡＧＣ動作を行う為に変調信号の周期以上に大きな時定数のフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速に動作させることができる。
【００６６】
従って、電波時計の移動等による受信電波の変動にも即座に対応することができ、電波時計の内部回路による時刻修正を正確に行うことができる。
【００６７】
〔第３の実施の形態〕
第２の実施の形態では、加算回路９３０１を用いた信号再生回路９３を備える電波受信装置について説明したが、本実施の形態では、図６に示すように選択回路９４０１を用いた信号再生回路９４を備える電波受信装置について説明する。
【００６８】
尚、第３の実施の形態における電波時計の構成は図１の電波時計９００と同一である。また電波受信装置の構成は、図２の電波受信装置９１７を構成する検波回路９の信号再生回路９２を、図６の信号再生回路９４に置き換えた構成と同様である。従って、以下、同一の構成要素には同一の符号を付してその説明を省略する。
【００６９】
信号再生回路９４において、積算回路９２０１には、フィルタ回路８から出力された信号ｂとキャリア抽出回路９１から出力された信号ｃが入力される。そして積算回路９２０１から出力された信号は、ＬＰＦ９２０２に入力される。
【００７０】
選択回路９４０１には、ＬＰＦ９２０２から出力された信号ｄと比較回路１０１から出力された信号ｅ３が入力される。選択回路９４０１は、信号ｄと信号ｅ３の何れか一方の信号を選択し、ＬＰＦ９２０４を介して検波回路ｆｂとして出力する。
【００７１】
具体的には、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて決定されるＲＦ増幅回路２及びＩＦ増幅回路７の増幅度が所定の増幅度の範囲であり、信号ｄの振幅変動がほとんどない場合（図４の信号ｄの場合）、選択回路９４０１によって信号ｅ３が選択される。一方、ＲＦ増幅回路２及びＩＦ増幅回路７の増幅度が所定の増幅度の範囲以外であって、信号ａの振幅変調に同期して信号ｄの振幅がある程度変動している場合、選択回路９４０１によって信号ｄが選択される。
【００７２】
以上のように、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に保持することにより、ＡＧＣを行う為に変調信号の周期以上の時定数の大きいフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速にすることができる。
【００７３】
従って、電波時計の移動等による受信電波の変動にも即座に対応することができ、電波時計の内部回路による時刻修正を正確に行うことができる。
【００７４】
〔第４の実施の形態〕
第１〜３の実施の形態では電波時計について説明したが、本実施の形態では、中継器について説明する。中継器は、例えば内部に電波の届き難い鉄骨住宅等の建物の窓際等に設置され、長波標準電波を受信して正確な時刻情報を得て、この時刻情報を送信する。そして室内等に設置された電波時計は中継器から送信された時刻情報を受信して、時刻修正を行うことができる。
【００７５】
図７は、中継器９９０の回路構成図である。尚、第４の実施の形態における中継器の構成は、図１の電波時計９００の構成に送信部９９１を加えたものと同一である。また電波受信装置の構成は、図２の電波受信装置９１７の構成と同様である。
【００７６】
即ち、送信部９９１は、ＣＰＵ９０１から入力される標準タイムコードを所定の搬送波によって、中継電波としてアンテナ等を介して送出する。このときの搬送波は、受信する電波と同一の長波標準電波であってもよいし、中継電波とする専用の電波であってもよい。長波標準電波である場合には、室内等に設置される電波時計は通常の電波時計であればよい。また中継電波としての専用の電波である場合は、電波時計には当該電波を受信する手段が必要となる。
【００７７】
以上より、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に維持することができる。従って、ＡＧＣ動作を行う為に変調信号の周期以上に大きな時定数のフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速に動作させることができる。
【００７８】
従って、障害物や天候等によって信号レベルが変動した標準電波信号を中継器が受信した場合でも、即座にＡＧＣ動作を行うことができる。従って、中継器の内部回路による時刻修正を正確に行うことができる。更に、ＡＧＣ動作による遅延を考慮して回路を設計する必要がなく、電波受信装置の複雑化を防ぐことができる。
【００７９】
以上、本発明を適用した４つの実施の形態を説明したが、本発明は上述の実施の形態についてのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００８０】
例えば、電波受信装置９１７はＲＦ増幅回路２及びＩＦ増幅回路７を備えているが、何れか一方を備えることとしてもよい。つまり、図８のような電波受信装置９１７Ａとしてもよい。電波受信装置９１７ＡはＲＦ増幅回路２を備え、ＩＦ増幅回路７を備えない。また、図９のような電波受信装置９１７Ｂとしてもよい。電波受信装置９１７ＢはＲＦ増幅回路２を備えず、ＩＦ増幅回路７を備える。電波時計９００、中継器９９０が備える電波受信装置９１７を電波受信装置９１７Ａ或いは９１７Ｂに置き換えても、上記の効果と同様の効果を奏する。
【００８１】
また、信号再生回路９２、９３及び９４において、ＬＰＦ９２０４を符号Ｌの位置に置き換えて設置してもよい。
【００８２】
【発明の効果】
請求項１に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段と中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００８３】
請求項２に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００８４】
請求項３に記載の発明によれば、受信信号の信号レベルの変動に従って中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００８５】
請求項４〜６に記載の発明によれば、利得制御用信号に応じて振幅変調信号増幅手段及び／又は中間周波数信号増幅手段において増幅された振幅変調信号から、検波信号を適切に検波することができる。
【００８６】
請求項７に記載の発明によれば、電波時計の移動等によって受信電波の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、電波時計の信頼性を向上させることができる。
【００８７】
請求項８に記載の発明によれば、障害物や天候等によって受信信号の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、中継器の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施の形態における電波時計の内部構成を示すブロック図。
【図２】第１の実施の形態における電波受信装置の回路ブロック図。
【図３】第１の実施の形態における検波回路及びＡＧＣ回路の回路ブロック図。
【図４】第１の実施の形態における電波受信装置の各信号の波形を示す図。
【図５】第２の実施の形態における検波回路及びＡＧＣ回路の回路ブロック図。
【図６】第３の実施の形態における検波回路及びＡＧＣ回路の回路ブロック図。
【図７】第４の実施の形態における中継器の内部構造を示すブロック図。
【図８】電波受信装置の変形例を示す回路ブロック図。
【図９】電波受信装置の変形例を示す回路ブロック図。
【図１０】長波標準電波のタイムコードを示した図。
【図１１】長波標準電波の波形を示す図。
【符号の説明】
９００ 電波時計
９０１ ＣＰＵ
９０２ 入力部
９０３ 表示部
９０５ ＲＡＭ
９０６ ＲＯＭ
９０７ 受信制御部
９１７ 電波受信装置
１ アンテナ
２ ＲＦ増幅回路
３ フィルタ回路
４ 周波数変換回路
５ 局部発振回路
６ フィルタ回路
７ ＩＦ増幅回路
８ フィルタ回路
９ 検波回路
９１ キャリア抽出回路
９２ 信号再生回路
１０ ＡＧＣ回路
９０８ 計時回路部
９０９ 発振回路部
９１０ タイムコード生成部
９９０ 中継器
９９１ 送信部
【発明の属する技術分野】
本発明は電波受信装置、電波時計及び中継器に関するものである。
【０００２】
【従来の技術】
現在、各国（例えば、ドイツ、イギリス、スイス、日本等）において、時刻データ即ちタイムコード入りの長波標準電波が送出されている。我が国（日本）では、２つの送信所（福島県及び佐賀県）より、図１０に示すようなフォーマットのタイムコードで振幅変調した、４０ｋＨｚ及び６０ｋＨｚの長波標準電波が送出されている。図１０によれば、タイムコードは、正確な時刻の分の桁が更新される毎即ち１分毎に、１周期６０秒のフレームで送出されている。
【０００３】
ところで、このタイムコードを受信し、これにより計時回路の時刻データを修正する、いわゆる電波時計が知られている。このような電波時計の場合、受信する電波の信号レベルが変動しても内部回路にて正確な時刻に修正することができるように、増幅回路による信号増幅後の信号レベルの強弱に従って、当該増幅回路の増幅度を調整するＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路が備えられている。
【０００４】
しかしながら、単純なＡＧＣ回路には、変調信号の周期より十分大きな時定数を持つフィルタが必要であった。即ち、図１１に示すように、長波標準電波の変調信号の周期が１秒であることから、大きな時定数のフィルタの設置によって、ＡＧＣ回路の過渡動作が一定になるまでの大きな遅延が生じることになる。
【０００５】
更に、実際に回路全体を構成する段階では、リップルの発生を防ぐために、数十秒程度の遅延を考慮して設計しなければならない。従って、ＡＧＣ回路に含まれるフィルタの工夫による遅延の低減（即ち、ＡＧＣ回路の動作の高速化）は困難であった。
【０００６】
そこで、高速なＡＧＣ回路を実現する為に、中間周波数信号を増幅するＩＦ増幅回路を直列に２段設置し、後段のＩＦ増幅回路から出力される信号のレベルを検出してその検出出力に従って後段のＩＦ増幅回路の利得を制御し、更に検出出力と基準電圧とを比較し、その比較結果に従ってＲＦ増幅回路及び前段のＩＦ増幅回路の利得を制御する回路が知られている（特許文献１参照）。
【０００７】
【特許文献１】
特開２００２−２９０１７８号公報（第４−８頁、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１の発明の場合、大きな振幅変動と環境変動条件を考えると十分な高速追従性が不足するものであった。つまり、長波標準電波のような振幅変調信号に対する変調信号の復調には必ずしも適しているとは言い難かった。従って、電波時計用の電波受信装置としては充分な性能を持つものではなかった。
【０００９】
本発明の目的は、高速に動作するＡＧＣ回路を備えた電波受信装置、電波時計及び中継器を提供することである。
【００１０】
【課題を解決するための手段】
以上の課題を解決するために、請求項１に記載の発明の電波受信装置は、振幅変調信号を受信する電波受信手段（例えば、図２のアンテナ１）と、利得制御用信号を出力する利得制御手段（例えば、図２のＡＧＣ回路１０）と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段（例えば、図２のＲＦ増幅回路２）と、所定周波数の信号を出力する発振手段（例えば、図２の局部発振回路５）と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段（例えば、図２の周波数変換手段４）と、この周波数変換手段より出力された中間周波数信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波数信号増幅手段（例えば、図２のＩＦ増幅回路７）と、この中間周波数信号増幅手段より出力された信号を検波して検波信号を出力する検波手段（例えば、図２の検波回路９）とを備えた電波受信装置において、前記検波手段は、前記中間周波数信号増幅手段より出力された信号から変調信号を取り出す取出手段（例えば、図３の積算回路９２０１）を有し、前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段（例えば、図３の比較回路１０１）を有し、前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段（例えば、図３の積算回路９２０３）を更に有することを特徴としている。
【００１１】
この請求項１に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段と中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００１２】
請求項２に記載の発明は、振幅変調信号を受信する電波受信手段（例えば、図８のアンテナ１）と、利得制御用信号を出力する利得制御手段（例えば、図８のＡＧＣ回路１０）と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段（例えば、図８のＲＦ増幅回路２）と、所定周波数の信号を出力する発振手段（例えば、図８の局部発振回路５）と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段（例えば、図８の周波数変換手段４）と、この周波数変換手段より出力された中間周波数信号を検波して検波信号を出力する検波手段（例えば、図８の検波回路９）とを備えた電波受信装置において、前記検波手段は、前記周波数変換手段より出力された中間周波数信号から変調信号を取り出す取出手段（例えば、図３の積算回路９２０１）を有し、前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段（例えば、図３の比較回路１０１）を有し、前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段（例えば、図３の積算回路９２０３）を更に有することを特徴としている。
【００１３】
この請求項２に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００１４】
請求項３に記載の発明は、振幅変調信号を受信する電波受信手段（例えば、図９のアンテナ１）と、利得制御用信号を出力する利得制御手段（例えば、図９のＡＧＣ回路１０）と、所定周波数の信号を出力する発振手段（例えば、図９の局部発振回路５）と、前記電波受信手段により受信された振幅変調信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段（例えば、図９の周波数変換手段４）と、この周波数変換手段より出力された中間周波数信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波数信号増幅手段（例えば、図９のＩＦ増幅回路７）と、この中間周波数信号増幅手段より出力された信号を検波して検波信号を出力する検波手段（例えば、図９の検波回路９）とを備えた電波受信装置において、前記検波手段は、前記中間周波数信号増幅手段より出力された信号から変調信号を取り出す取出手段（例えば、図３の積算回路９２０１）を有し、前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段（例えば、図３の比較回路１０１）を有し、前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段（例えば、図３の積算回路９２０３）を更に有することを特徴としている。
【００１５】
この請求項３に記載の発明によれば、受信信号の信号レベルの変動に従って中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００１６】
請求項４に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置であって、前記検波信号出力手段は、前記変調信号と前記利得制御用信号とを積算する第２積算手段（例えば、図３の積算回路９２０３）と、この第２積算手段によって積算された信号を検波信号として出力する手段（例えば、図３の積算回路９２０３）と、を有することを特徴としている。
【００１７】
また、請求項５に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置であって、前記検波信号出力手段は、前記変調信号と前記利得制御用信号とを加算する加算手段（例えば、図５の加算回路９３０１）と、この加算手段によって加算された信号を検波信号として出力する手段（例えば、図５の加算回路９３０１）と、を有することを特徴としている。
【００１８】
更に請求項６に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置であって、前記検波信号出力手段は、前記変調信号と前記利得制御用信号の何れか一方を選択する選択手段（例えば、図６の選択回路９４０１）と、この選択手段によって選択された信号を検波信号として出力する手段（例えば、図６の選択回路９４０１）と、を有することを特徴としている。
【００１９】
この請求項４〜６に記載の発明によれば、利得制御用信号に応じて振幅変調信号増幅手段及び／又は中間周波数信号増幅手段において増幅された振幅変調信号から、検波信号を適切に検波することができる。
【００２０】
請求項７に記載の発明の電波時計は、請求項１〜６の何れか一項に記載の電波受信装置と、この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段（例えば、図１のタイムコード生成部９１０）と、現在時刻を計数する時刻計数手段（例えば、図１の計時回路部９０８）と、前記タイムコード生成手段によって生成された標準タイムコードに基づいて前記時刻計数手段で計数される現在時刻データを修正する修正手段（例えば、図１のＣＰＵ９０１）と、を備えることを特徴としている。
【００２１】
この請求項７に記載の発明によれば、電波時計の移動等によって受信電波の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、電波時計の信頼性を向上させることができる。
【００２２】
請求項８に記載の発明の中継器は、請求項１〜６の何れか一項に記載の電波受信装置と、この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段（例えば、図７のタイムコード生成部９１０）と、このタイムコード生成手段によって生成された標準タイムコードを送信する送信手段（例えば、図７の送信部９１１）と、を備えることを特徴としている。
【００２３】
この請求項８に記載の発明によれば、障害物や天候等によって受信信号の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、中継器の信頼性を向上させることができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図示例と共に説明する。また、各実施の形態において、本発明の電波受信装置を電波時計に適用した場合を例として説明するが、その他、電波を受信するための装置であれば、本発明が適用可能なものはこれに限らない。
【００２５】
〔第１の実施の形態〕
図１は、電波時計９００の回路構成図であり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）９０１、入力部９０２、表示部９０３、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：随時書き込み読み出しメモリー）９０５、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：読み出し専用メモリー）９０６、受信制御部９０７、計時回路部９０８、発振回路部９０９及びタイムコード生成部９１０によって構成されており、発振回路部９０９を除く各部はバス９１３によって接続されている。また計時回路部９０８には発振回路部９０９が接続される。
【００２６】
ＣＰＵ９０１は、所定のタイミング或いは入力部９０２から入力された操作信号等に応じて、ＲＯＭ９０６内に格納された各種プログラムを読み出してＲＡＭ９０５内に展開し、当該プログラムに基づいて各機能部への指示やデータの転送等を行う。特に、ＣＰＵ９０１は、例えば所定時間毎に受信制御部９０７を制御して長波標準電波の受信処理を実行し、タイムコード生成部９１０から入力された標準タイムコードに基づいて計時回路部９０８で計数される現在時刻データを修正するとともに、当該修正した現在時刻データに基づく表示信号を表示部９０３に出力して表示時刻を更新させる等の各種制御を行う。
【００２７】
入力部９０２は、電波時計９００に各種機能を実行させる為のスイッチ等で構成される。そして、これらのスイッチが操作された時には、対応するスイッチの操作信号がＣＰＵ９０１に出力される。
【００２８】
表示部９０３は、小型液晶ディスプレイ等により構成され、ＣＰＵ９０１からのデータ、例えば計時回路部９０８による現在時刻データ等をデジタル表示する。
【００２９】
ＲＡＭ９０５は、ＣＰＵ９０１の制御の下、ＣＰＵ９０１で処理されたデータを記憶するとともに、記憶しているデータをＣＰＵ９０１に出力するために用いられる。ＲＯＭ９０６は、主に、電波時計９００に係るシステムプログラムやアプリケーションプログラム等を記憶する。
【００３０】
受信制御部９０７は電波受信装置９１７を備える。電波受信装置９１７は、アンテナで受信した長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、周波数信号を対応する電気信号に変換して出力する。
【００３１】
計時回路部９０８は、発振回路部９０９から入力される信号を計数して、現在時刻データ等を得る。そして当該現在時刻データをＣＰＵ９０１に出力する。発振回路部９０９は、常時一定周波数の信号を出力する回路である。
【００３２】
タイムコード生成部９１０は、電波受信装置９１７から出力された信号に基づいて、標準時刻コード、積算コード及び曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成して、ＣＰＵ９０１に出力する。
【００３３】
図２は、本実施の形態におけるスーパーヘテロダイン方式を用いた電波受信装置９１７の回路ブロック図である。電波受信装置９１７はアンテナ１、ＲＦ増幅回路２、フィルタ回路３、６、８、周波数変換回路４、局部発振回路５、ＩＦ増幅回路７、検波回路９及びＡＧＣ回路１０を備える。
【００３４】
アンテナ１は、長波標準電波を受信することができ、例えばバーアンテナ等によって構成される。受信した電波は、電気信号に変換されて信号ａとして出力される。ＲＦ増幅回路２には、信号ａとＡＧＣ回路１０から出力されたＲＦ制御信号ｅ１が入力される。ＲＦ増幅回路２は、ＲＦ制御信号ｅ１に応じて入力された信号ａを増幅して出力する。
【００３５】
フィルタ回路３には、ＲＦ増幅回路２から出力された信号が入力される。そして入力された信号に対して所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断する。局部発振回路５では、局部発振周波数の信号が生成される。周波数変換回路４には、フィルタ回路３から出力された信号と局部発振回路５から出力された信号が入力される。この２つの信号は合成されて、中間周波数信号として出力される。
【００３６】
フィルタ回路６には、周波数変換回路４から出力された中間周波数信号が入力される。そして中間周波数信号に対して中間周波数を中心として所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断する。
【００３７】
ＩＦ増幅回路７には、フィルタ回路６から出力された信号とＡＧＣ回路１０から出力されたＩＦ制御信号ｅ２が入力される。ＩＦ増幅回路７は、入力された信号をＩＦ制御信号ｅ２に応じた増幅度で増幅して出力する。フィルタ回路８は、ＩＦ増幅回路７から出力された信号が入力される。そして、所定の範囲の周波数を通過させ、範囲外の周波数成分を遮断した信号を信号ｂとして出力する。
【００３８】
検波回路９は、キャリア抽出回路９１及び信号再生回路９２を有する。キャリア抽出回路９１は、例えばＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等によって構成される。キャリア抽出回路９１には、フィルタ回路８から出力された信号ｂが入力される。そして、信号ｂの搬送波の位相に同期した信号ｃが出力される。
【００３９】
信号再生回路９２には、フィルタ回路８から出力された信号ｂ、キャリア抽出回路９１から出力された信号ｃ及びＡＧＣ回路１０から出力された信号ｅ３が入力される。そしてこの３つの信号に基づいて、信号ｄ及び検波信号ｆが出力される。
【００４０】
ＡＧＣ回路１０には、信号再生回路９２から出力された信号ｄが入力される。そして利得制御用信号としてＲＦ増幅信号ｅ１、ＩＦ増幅信号ｅ２及び信号ｅ３が出力される。具体的には、ＡＧＣ回路１０において信号ｄと基準電圧が比較され、比較結果に応じた信号として信号ｅ３が出力される。そして信号ｅ３に基づいて、ＲＦ増幅信号ｅ１及びＩＦ増幅信号ｅ２が出力される。
【００４１】
図３はキャリア抽出回路９１、信号再生回路９２及びＡＧＣ回路１０の構成を示した回路ブロック図である。キャリア抽出回路９１は、ＰＤ（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ：位相比較器）９１０１、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）９１０２及び発振器９１０３を有する。
【００４２】
ＰＤ９１０１には、フィルタ回路８から出力された信号ｂと発振器９１０３から出力された信号が入力される。そしてＰＤ９１０１によって２つの信号の位相が比較され、比較結果に基づいた信号が出力される。ＬＰＦ９１０２には、ＰＤ９１０１から出力された信号が入力される。そして、この信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断する。
【００４３】
発振器９１０３には、ＬＰＦ９１０２から出力された信号が入力される。発振器９１０３は、発振する信号の位相が信号ｂの搬送波の位相と同期するように、ＬＰＦ９１０２から出力された信号の位相に基づいて発振する信号の位相を調整する。そして、発振器９１０３からは、信号ｂの搬送波の位相に同期した信号ｃが出力される。
【００４４】
また、信号再生回路９２は、積算回路９２０１、９２０３、ＬＰＦ９２０２及び９２０４を有する。積算回路９２０１には、フィルタ回路８から出力された信号ｂと、発振器９１０３から出力された信号ｃが入力される。２つの信号は積算されて出力される。
【００４５】
ＬＰＦ９２０２には、積算回路９２０１から出力された信号が入力される。そして、この信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断し、信号ｄとして出力する。積算回路９２０３には、ＬＰＦ９２０２から出力された信号ｄと、ＡＧＣ回路１０から出力された信号ｅ３が入力される。２つの信号は積算されて出力される。ＬＰＦ９２０４には、積算回路９２０３から出力された信号が入力される。そして、この信号に対して所定の範囲（低域）の周波数を通過させ、範囲外の周波数成分を遮断し、検波信号ｆとして出力される。
【００４６】
ＡＧＣ回路１０は、比較回路１０１、基準電源１０２及びＡＧＣ電圧生成回路１０３を有する。比較回路１０１には、ＬＰＦ９２０２から出力された信号ｄと、基準電源１０２による基準電圧が入力される。そして信号ｄの信号レベルと基準電圧が比較され、比較結果に応じた信号が信号ｅ３として出力される。
【００４７】
ＡＧＣ電圧生成回路１０３には信号ｅ３が入力され、この信号ｅ３に基づいて、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２が出力される。ＲＦ増幅回路２及びＩＦ増幅回路７の増幅度は、アンテナ１が受信した電波の強度に応じて調整される。例えば、まずＩＦ制御信号ｅ２によってＩＦ増幅回路７の増幅度を調整する。しかし、ＩＦ増幅回路７へ入力される信号のレベルが大きく、ＩＦ増幅回路７における減衰度が足りない場合は、ＲＦ制御信号ｅ１によってＲＦ増幅回路２の増幅度も調整するようにする。
【００４８】
図４は、電波受信装置９１７を流れる各信号の波形の概略形状を示した図である。以下、図２〜４を用いて電波受信装置９１７の回路動作について説明する。
【００４９】
まず、アンテナ１によって信号ａが受信される。そして信号ａはＲＦ増幅回路２によって増幅される。この際、ＡＧＣ電圧生成回路１０３から出力されたＲＦ制御信号ｅ１に応じてＲＦ増幅回路２に入力された信号ａが増幅（或いは減衰）される。
【００５０】
ＲＦ増幅回路２から出力された信号は、周波数変換回路４、フィルタ回路６を介してＩＦ増幅回路７に入力され、増幅される。この際、ＡＧＣ電圧生成回路１０３から出力されたＩＦ制御信号ｅ２に応じてＩＦ増幅回路７に入力された信号が増幅（或いは減衰）される。
【００５１】
ＩＦ増幅回路７から出力された信号は、フィルタ回路８に入力される。そしてフィルタ回路８は信号ｂを出力する。図４に示すように、アンテナ１によって受信された信号ａは、ＲＦ増幅回路２及びＩＦ増幅回路７によって振幅変動の少ない信号ｂに変換される。つまり、ＲＦ増幅回路２及びＩＦ増幅回路７は、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて、入力された信号のレベルを所定のレベルに保持して出力するように増幅（或いは減衰）する。
【００５２】
尚、比較回路１０１から出力される信号ｅ３は、ＲＦ増幅回路２、フィルタ回路３、周波数変換回路４、フィルタ回路６、ＩＦ増幅回路７及びＡＧＣ回路１０から形成されるループ回路とＬＰＦ９２０２の遅延により、振幅変化点において過渡的な振幅変動が生じる。この信号ｅ３に基づいてＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２が生成され、ＲＦ増幅回路２及びＩＦ増幅回路７によって増幅度の調整をされた信号ｂは、一定値に収束する。
【００５３】
そして積算回路９２０１によって、信号ｂと信号ｃが積算される。信号ｃは信号ｂの搬送波に同期した信号であるため、変調成分とその搬送波の２倍の周波数成分が作られる。
【００５４】
積算回路９２０１から出力された信号は、ＬＰＦ９２０２に入力され変調成分のみを取り出し、信号ｄとして出力される。図４に示すように、信号ｄは、ＬＰＦ９２０２の時定数による遅延によって、積算回路９２０１から出力された信号（信号ｂの直流成分）の振幅変化点に対して立ち上がり及び立ち下がりが振動する信号となる。
【００５５】
また、ＬＰＦ９２０２においては、積算回路９２０１から出力された信号に含まれる高調波成分が低減されればよい。具体的には、例えば、信号ｂの搬送波の２倍の周波数の信号が低減されればよい。仮に、中間周波数が５０［ｋＨｚ］とすると、ＬＰＦ９２０２は１００［ｋＨｚ］の信号を除去するＬＰＦであればよい。つまり、長波標準電波の変調信号の周期と比較すると、ＬＰＦ９２０２の時定数はかなり小さくなるため、時定数による遅延を低減することができる。即ち、高速なＡＧＣ動作を実現することができる。
【００５６】
続いて、信号ｄは比較回路１０１に入力される。そして比較回路１０１によって信号ｄの信号レベルと基準電源１０２から出力される基準電圧が比較され、信号ｅ３が出力される。
【００５７】
更に、信号ｄと信号ｅ３は積算回路９２０３に入力される。この積算回路９２０３によって出力された信号は、ＬＰＦ９２０４を通って検波信号ｆとして出力される。このように、信号ｄと信号ｅ３を積算回路９２０３に入力することによって、検波信号ｆを適切に再生することができる。そして、検波信号ｆはタイムコード生成部９１０に入力される。
【００５８】
以上のように、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に維持することができる。従って、ＡＧＣ動作を行う為に変調信号の周期以上に大きな時定数のフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速に動作させることができる。
【００５９】
従って、電波時計の移動等による受信電波の変動にも即座に対応することができ、電波時計の内部回路による時刻修正を正確に行うことができる。
【００６０】
〔第２の実施の形態〕
第１の実施の形態では、積算回路９２０３を用いた信号再生回路９２を備える電波受信装置について説明したが、本実施の形態では、図５に示すように加算回路９３０１を用いた信号再生回路９３を備える電波受信装置について説明する。
【００６１】
尚、第２の実施の形態における電波時計の構成は、図１の電波時計９００と同一である。また電波受信装置の構成は、図２の電波受信装置９１７を構成する検波回路９の信号再生回路９２を、図５の信号再生回路９３に置き換えた構成と同様である。従って、以下、同一の構成要素には同一の符号を付してその説明を省略する。
【００６２】
信号再生回路９３において、積算回路９２０１には、フィルタ回路８から出力された信号ｂとキャリア抽出回路９１から出力された信号ｃが入力される。そして積算回路９２０１から出力された信号は、ＬＰＦ９２０２に入力される。
【００６３】
加算回路９３０１には、ＬＰＦ９２０２から出力された信号ｄと比較回路１０１から出力された信号ｅ３が入力される。この２つの信号は加算回路９３０１によって加算され、ＬＰＦ９２０４を介して検波信号ｆａが出力される。検波信号ｆａは、図４に示した検波信号ｆと略同様の波形であり、信号ｄの直流成分によって所定レベル分バイアスされた波形となる。
【００６４】
検波信号ｆａは、タイムコード生成部９１０に入力される。タイムコード生成部９１０は、検波信号ｆａの立ち上がりエッジから立ち下がりエッジまでのパルス幅に基づいて、標準タイムコードを生成する。従って、検波信号ｆに比べて検波信号ｆａの信号レベルが所定レベル分バイアスされていても問題はない。
【００６５】
以上より、第２の実施の形態は第１の実施の形態と同様の効果を奏する。即ち、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅（或いは減衰）するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に維持することができる。従って、ＡＧＣ動作を行う為に変調信号の周期以上に大きな時定数のフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速に動作させることができる。
【００６６】
従って、電波時計の移動等による受信電波の変動にも即座に対応することができ、電波時計の内部回路による時刻修正を正確に行うことができる。
【００６７】
〔第３の実施の形態〕
第２の実施の形態では、加算回路９３０１を用いた信号再生回路９３を備える電波受信装置について説明したが、本実施の形態では、図６に示すように選択回路９４０１を用いた信号再生回路９４を備える電波受信装置について説明する。
【００６８】
尚、第３の実施の形態における電波時計の構成は図１の電波時計９００と同一である。また電波受信装置の構成は、図２の電波受信装置９１７を構成する検波回路９の信号再生回路９２を、図６の信号再生回路９４に置き換えた構成と同様である。従って、以下、同一の構成要素には同一の符号を付してその説明を省略する。
【００６９】
信号再生回路９４において、積算回路９２０１には、フィルタ回路８から出力された信号ｂとキャリア抽出回路９１から出力された信号ｃが入力される。そして積算回路９２０１から出力された信号は、ＬＰＦ９２０２に入力される。
【００７０】
選択回路９４０１には、ＬＰＦ９２０２から出力された信号ｄと比較回路１０１から出力された信号ｅ３が入力される。選択回路９４０１は、信号ｄと信号ｅ３の何れか一方の信号を選択し、ＬＰＦ９２０４を介して検波回路ｆｂとして出力する。
【００７１】
具体的には、ＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて決定されるＲＦ増幅回路２及びＩＦ増幅回路７の増幅度が所定の増幅度の範囲であり、信号ｄの振幅変動がほとんどない場合（図４の信号ｄの場合）、選択回路９４０１によって信号ｅ３が選択される。一方、ＲＦ増幅回路２及びＩＦ増幅回路７の増幅度が所定の増幅度の範囲以外であって、信号ａの振幅変調に同期して信号ｄの振幅がある程度変動している場合、選択回路９４０１によって信号ｄが選択される。
【００７２】
以上のように、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に保持することにより、ＡＧＣを行う為に変調信号の周期以上の時定数の大きいフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速にすることができる。
【００７３】
従って、電波時計の移動等による受信電波の変動にも即座に対応することができ、電波時計の内部回路による時刻修正を正確に行うことができる。
【００７４】
〔第４の実施の形態〕
第１〜３の実施の形態では電波時計について説明したが、本実施の形態では、中継器について説明する。中継器は、例えば内部に電波の届き難い鉄骨住宅等の建物の窓際等に設置され、長波標準電波を受信して正確な時刻情報を得て、この時刻情報を送信する。そして室内等に設置された電波時計は中継器から送信された時刻情報を受信して、時刻修正を行うことができる。
【００７５】
図７は、中継器９９０の回路構成図である。尚、第４の実施の形態における中継器の構成は、図１の電波時計９００の構成に送信部９９１を加えたものと同一である。また電波受信装置の構成は、図２の電波受信装置９１７の構成と同様である。
【００７６】
即ち、送信部９９１は、ＣＰＵ９０１から入力される標準タイムコードを所定の搬送波によって、中継電波としてアンテナ等を介して送出する。このときの搬送波は、受信する電波と同一の長波標準電波であってもよいし、中継電波とする専用の電波であってもよい。長波標準電波である場合には、室内等に設置される電波時計は通常の電波時計であればよい。また中継電波としての専用の電波である場合は、電波時計には当該電波を受信する手段が必要となる。
【００７７】
以上より、ＡＧＣ回路１０より出力されるＲＦ制御信号ｅ１及びＩＦ制御信号ｅ２に応じて入力信号を増幅するＲＦ増幅回路２及びＩＦ増幅回路７によって、アンテナ１で受信した振幅変調信号の振幅変動を一定レベルに近い状態に維持することができる。従って、ＡＧＣ動作を行う為に変調信号の周期以上に大きな時定数のフィルタを設置する必要がない。つまり、ＡＧＣ動作を変調信号の周期に依存することなく、高速に動作させることができる。
【００７８】
従って、障害物や天候等によって信号レベルが変動した標準電波信号を中継器が受信した場合でも、即座にＡＧＣ動作を行うことができる。従って、中継器の内部回路による時刻修正を正確に行うことができる。更に、ＡＧＣ動作による遅延を考慮して回路を設計する必要がなく、電波受信装置の複雑化を防ぐことができる。
【００７９】
以上、本発明を適用した４つの実施の形態を説明したが、本発明は上述の実施の形態についてのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００８０】
例えば、電波受信装置９１７はＲＦ増幅回路２及びＩＦ増幅回路７を備えているが、何れか一方を備えることとしてもよい。つまり、図８のような電波受信装置９１７Ａとしてもよい。電波受信装置９１７ＡはＲＦ増幅回路２を備え、ＩＦ増幅回路７を備えない。また、図９のような電波受信装置９１７Ｂとしてもよい。電波受信装置９１７ＢはＲＦ増幅回路２を備えず、ＩＦ増幅回路７を備える。電波時計９００、中継器９９０が備える電波受信装置９１７を電波受信装置９１７Ａ或いは９１７Ｂに置き換えても、上記の効果と同様の効果を奏する。
【００８１】
また、信号再生回路９２、９３及び９４において、ＬＰＦ９２０４を符号Ｌの位置に置き換えて設置してもよい。
【００８２】
【発明の効果】
請求項１に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段と中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００８３】
請求項２に記載の発明によれば、受信信号の信号レベルの変動に従って振幅変調信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００８４】
請求項３に記載の発明によれば、受信信号の信号レベルの変動に従って中間周波数信号増幅手段の増幅度を調整するＡＧＣ動作に必要なフィルタとして、受信する振幅変調信号の変調信号の周期に依存することなく小さい時定数のものを使用することができる。従って、ＡＧＣ動作を高速化することができる。
【００８５】
請求項４〜６に記載の発明によれば、利得制御用信号に応じて振幅変調信号増幅手段及び／又は中間周波数信号増幅手段において増幅された振幅変調信号から、検波信号を適切に検波することができる。
【００８６】
請求項７に記載の発明によれば、電波時計の移動等によって受信電波の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、電波時計の信頼性を向上させることができる。
【００８７】
請求項８に記載の発明によれば、障害物や天候等によって受信信号の信号レベルが変動しても、正確に時刻修正を行うことができる。従って、中継器の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施の形態における電波時計の内部構成を示すブロック図。
【図２】第１の実施の形態における電波受信装置の回路ブロック図。
【図３】第１の実施の形態における検波回路及びＡＧＣ回路の回路ブロック図。
【図４】第１の実施の形態における電波受信装置の各信号の波形を示す図。
【図５】第２の実施の形態における検波回路及びＡＧＣ回路の回路ブロック図。
【図６】第３の実施の形態における検波回路及びＡＧＣ回路の回路ブロック図。
【図７】第４の実施の形態における中継器の内部構造を示すブロック図。
【図８】電波受信装置の変形例を示す回路ブロック図。
【図９】電波受信装置の変形例を示す回路ブロック図。
【図１０】長波標準電波のタイムコードを示した図。
【図１１】長波標準電波の波形を示す図。
【符号の説明】
９００ 電波時計
９０１ ＣＰＵ
９０２ 入力部
９０３ 表示部
９０５ ＲＡＭ
９０６ ＲＯＭ
９０７ 受信制御部
９１７ 電波受信装置
１ アンテナ
２ ＲＦ増幅回路
３ フィルタ回路
４ 周波数変換回路
５ 局部発振回路
６ フィルタ回路
７ ＩＦ増幅回路
８ フィルタ回路
９ 検波回路
９１ キャリア抽出回路
９２ 信号再生回路
１０ ＡＧＣ回路
９０８ 計時回路部
９０９ 発振回路部
９１０ タイムコード生成部
９９０ 中継器
９９１ 送信部
Claims (8)
- 振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波数信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波数信号増幅手段と、この中間周波数信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記中間周波数信号増幅手段より出力された信号から変調信号を取り出す取出手段を有し、
前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段を有し、
前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段を更に有することを特徴とする電波受信装置。 - 振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、前記電波受信手段により受信された振幅変調信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する振幅変調信号増幅手段と、所定周波数の信号を出力する発振手段と、前記振幅変調信号増幅手段より出力された信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波数信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記周波数変換手段より出力された中間周波数信号から変調信号を取り出す取出手段を有し、
前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段を有し、
前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段を更に有することを特徴とする電波受信装置。 - 振幅変調信号を受信する電波受信手段と、利得制御用信号を出力する利得制御手段と、所定周波数の信号を出力する発振手段と、前記電波受信手段により受信された振幅変調信号を前記発振手段より出力された信号と合成して中間周波数信号に変換する周波数変換手段と、この周波数変換手段より出力された中間周波数信号を前記利得制御手段より出力された利得制御用信号に応じて増幅する中間周波数信号増幅手段と、この中間周波数信号増幅手段より出力された信号を検波して検波信号を出力する検波手段とを備えた電波受信装置において、
前記検波手段は、前記中間周波数信号増幅手段より出力された信号から変調信号を取り出す取出手段を有し、
前記利得制御手段は、前記取出手段により取り出された変調信号と所定の電圧レベルとを比較して前記利得制御用信号を生成する利得制御用信号生成手段を有し、
前記検波手段は、前記取出手段により取り出された変調信号と前記利得制御用信号生成手段により生成された利得制御用信号とに基づいて前記検波信号を生成して出力する検波信号出力手段を更に有することを特徴とする電波受信装置。 - 前記検波信号出力手段は、
前記変調信号と前記利得制御用信号とを積算する第２積算手段と、
この第２積算手段によって積算された信号を検波信号として出力する手段と、
を有することを特徴とする請求項１〜３の何れか一項に記載の電波受信装置。 - 前記検波信号出力手段は、
前記変調信号と前記利得制御用信号とを加算する加算手段と、
この加算手段によって加算された信号を検波信号として出力する手段と、
を有することを特徴とする請求項１〜３の何れか一項に記載の電波受信装置。 - 前記検波信号出力手段は、
前記変調信号と前記利得制御用信号の何れか一方を選択する選択手段と、
この選択手段によって選択された信号を検波信号として出力する手段と、
を有することを特徴とする請求項１〜３の何れか一項に記載の電波受信装置。 - 請求項１〜６の何れか一項に記載の電波受信装置と、
この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
現在時刻を計数する時刻計数手段と、
前記タイムコード生成手段によって生成された標準タイムコードに基づいて前記時刻計数手段で計数される現在時刻データを修正する修正手段と、
を備えることを特徴とする電波時計。 - 請求項１〜６の何れか一項に記載の電波受信装置と、
この電波受信装置の電波受信手段により受信された振幅変調信号に含まれる標準電波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
このタイムコード生成手段によって生成された標準タイムコードを送信する送信手段と、
を備えることを特徴とする中継器。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002343534A JP4010231B2 (ja) | 2002-11-27 | 2002-11-27 | 電波受信装置、電波時計及び中継器 |
| AU2003301465A AU2003301465A1 (en) | 2002-10-16 | 2003-10-16 | Radio wave reception device, radio wave clock, and repeater |
| AT03756655T ATE324703T1 (de) | 2002-10-16 | 2003-10-16 | Funkwellen empfangsvorrichtung, funkwellenuhr, und repeater |
| EP03756655A EP1552606B1 (en) | 2002-10-16 | 2003-10-16 | Radio wave reception device, radio wave clock, and repeater |
| CNB2003801062630A CN100488040C (zh) | 2002-10-16 | 2003-10-16 | 无线电波接收设备、无线电波时钟以及转发器 |
| ES03756655T ES2261966T3 (es) | 2002-10-16 | 2003-10-16 | Dispositivo de recepcion de ondas de radio, reloj de ondas de radio y repetidor. |
| DE60304887T DE60304887T2 (de) | 2002-10-16 | 2003-10-16 | Funkwellen Empfangsvorrichtung, Funkwellenuhr, und Repeater |
| PCT/JP2003/013257 WO2004036742A1 (en) | 2002-10-16 | 2003-10-16 | Radio wave reception device, radio wave clock, and repeater |
| US10/831,642 US7215937B2 (en) | 2002-10-16 | 2004-04-23 | Radio wave reception device, radio wave clock, and repeater |
| US11/581,205 US7613441B2 (en) | 2002-10-16 | 2006-10-13 | Radio wave reception device and radio wave clock |
| US11/581,206 US7650128B2 (en) | 2002-10-16 | 2006-10-13 | Radio wave reception device, radio wave clock, and repeater |
| US11/581,208 US7587188B2 (en) | 2002-10-16 | 2006-10-13 | Radio wave reception device, radio wave clock, and repeater |
| US12/424,474 US7809341B2 (en) | 2002-10-16 | 2009-04-15 | Radio wave reception device, radio wave clock, and repeater |
| US12/538,581 US7835714B2 (en) | 2002-10-16 | 2009-08-10 | Radio wave reception device, radio wave clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002343534A JP4010231B2 (ja) | 2002-11-27 | 2002-11-27 | 電波受信装置、電波時計及び中継器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179948A true JP2004179948A (ja) | 2004-06-24 |
| JP4010231B2 JP4010231B2 (ja) | 2007-11-21 |
Family
ID=32705291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002343534A Expired - Fee Related JP4010231B2 (ja) | 2002-10-16 | 2002-11-27 | 電波受信装置、電波時計及び中継器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010231B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009118397A (ja) * | 2007-11-09 | 2009-05-28 | Casio Comput Co Ltd | 電波受信装置および電波時計 |
| US7583949B2 (en) | 2004-07-28 | 2009-09-01 | Casio Computer Co., Ltd. | Radio wave receiving device and radio wave receiving circuit |
| JP2009253973A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 無線受信機及び電子機器 |
| JP2009302986A (ja) * | 2008-06-16 | 2009-12-24 | Casio Comput Co Ltd | 電波受信装置および電波時計 |
-
2002
- 2002-11-27 JP JP2002343534A patent/JP4010231B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7583949B2 (en) | 2004-07-28 | 2009-09-01 | Casio Computer Co., Ltd. | Radio wave receiving device and radio wave receiving circuit |
| JP2009118397A (ja) * | 2007-11-09 | 2009-05-28 | Casio Comput Co Ltd | 電波受信装置および電波時計 |
| JP2009253973A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 無線受信機及び電子機器 |
| US8000671B2 (en) | 2008-04-01 | 2011-08-16 | Seiko Epson Corporation | Dual threshold demodulation in an amplitude modulation radio receiver |
| JP2009302986A (ja) * | 2008-06-16 | 2009-12-24 | Casio Comput Co Ltd | 電波受信装置および電波時計 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4010231B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7613441B2 (en) | Radio wave reception device and radio wave clock | |
| US7583949B2 (en) | Radio wave receiving device and radio wave receiving circuit | |
| JP3903986B2 (ja) | 時刻情報送受信装置、及び、時刻情報送受信用回路 | |
| JP4010231B2 (ja) | 電波受信装置、電波時計及び中継器 | |
| US20050002279A1 (en) | Time-of-day apparatus receiving standard time code broadcast | |
| JP3969386B2 (ja) | 電波受信装置、電波時計及び中継器 | |
| JP4107258B2 (ja) | 電波受信装置、電波時計及び中継器 | |
| US7542524B2 (en) | Radio wave receiver, radio wave reception integrated circuit, wave clock, and repeater | |
| US7369831B2 (en) | Radio wave receive, radio wave reception integrated circuit, wave clock, and repeater | |
| JP4232433B2 (ja) | 電波受信装置、電波時計及び中継器 | |
| JP2004080073A (ja) | 電波受信装置及び電波時計 | |
| JP2005062077A (ja) | 電波受信装置、電波時計及び中継器 | |
| JP3876796B2 (ja) | 電波受信装置、電波受信回路、及び電波時計 | |
| JP2004242157A (ja) | 電波受信装置、電波時計及び中継器 | |
| JP4189591B2 (ja) | 電波受信装置、電波時計及び中継装置 | |
| JP4983960B2 (ja) | 電波受信装置、電波受信回路及び電波時計 | |
| JP2007028493A (ja) | 電波受信装置、電波受信回路及び電波時計 | |
| JP2005268938A (ja) | 電波受信装置、電波時計及び中継装置、 | |
| JP2002094580A (ja) | 長波標準電波の搬送波再生手段及び同期発振器 | |
| JP5942313B2 (ja) | 電波時計用受信ｉｃの調整方法 | |
| JPH026687Y2 (ja) | ||
| JP2005106683A (ja) | クロック信号補正回路 | |
| JP2005268965A (ja) | 通信装置及び発振器及び擬似発振回路及び発振方法 | |
| JP2006074471A (ja) | 電波受信装置、電波時計、中継器及び半導体回路 | |
| JP2010232979A (ja) | 放送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4010231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |