JP2004163890A - 電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタ - Google Patents
電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタ Download PDFInfo
- Publication number
- JP2004163890A JP2004163890A JP2003191160A JP2003191160A JP2004163890A JP 2004163890 A JP2004163890 A JP 2004163890A JP 2003191160 A JP2003191160 A JP 2003191160A JP 2003191160 A JP2003191160 A JP 2003191160A JP 2004163890 A JP2004163890 A JP 2004163890A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- memory cell
- phase
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】高画質、高コントラストな映像を表示できる表示パネルのための電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタを提供すること。
【解決手段】マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。
【選択図】 図２
【解決手段】マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタに関する。
【０００２】
【従来の技術】
表示装置に多用されている電気光学パネルは、シール材を介して貼り合わされた一対の基板の間に、例えば液晶部を有する構成が一般的である。この種の電気光学パネルにおいては、各基板のうち他方の基板と対向する面に電極が形成されている。この電極には、当該電極に接続された引廻し配線を介して、表示すべき画像に応じた電圧が印加される。
【０００３】
従来、液晶部にはアナログ的に電圧を印加すること、又はデジタル的に１フレーム若しくはサブフレームごとに電圧を印加することが行われている（例えば、特許文献１参照）。そして、液晶分子に電荷が蓄積しないように、正の実効電圧を印加した後は、ほぼ同じ大きさの負の実効電圧を印加している。これにより、液晶部に残存する電荷を相殺するようにしている。
【０００４】
【特許文献１】
特開２００１−１００７０７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、アナログ的、又はデジタル的に１フレームごとに正負の電圧を印加した場合、完全に電荷を相殺することは困難である。このため、経時的に見ると液晶部に電荷が蓄積されてゆき、液晶分子の劣化の原因となり問題である。また、この電荷の蓄積は液晶部の焼き付きの原因ともなるので問題である。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、デジタル駆動により高画質、高コントラストな映像を表示できる表示パネルのための電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決し、目的を達成するために、本発明は、マトリクス状に配列されデジタル駆動される複数のメモリセルを含むメモリセルアレイを有する電気光学装置用基板において、前記メモリセルは供給されたデータの位相を反転させる位相反転回路を備えること、又は既に位相を反転されたデータが前記メモリセルに供給されることを特徴とする電気光学装置用基板を提供する。これにより、メモリセル内の例えば液晶層に残留する電荷を相殺できる。そして、デジタル駆動により、高画質、高コントラストな映像を表示できる。
【０００８】
また、本発明の好ましい態様によれば、前記メモリセルは、前記データを記憶するための記憶部と、位相反転信号に基づいてデータ反転信号を生成するための第１のアナログスイッチ部と、前記第１のアナログスイッチ部からの前記データ反転信号と、ゼロデータ信号とを切り換えるための第２のアナログスイッチ部とを備え、前記記憶部に前記データが記憶されているときは、前記データ反転信号を選択し、前記記憶部に前記データが記憶されていないときは、前記ゼロデータ信号を選択することが望ましい。これにより、メモリセルがデータ反転機能を有しているので、後述する位相反転信号シフトドライバのドライブ能力を小さくできる。
【０００９】
また、本発明の好ましい態様によれば、前記記憶部はＳＲＡＭ構造であることが望ましい。これにより、データをデジタル的に確実に保持できる。
【００１０】
また、本発明の好ましい態様によれば、前記メモリセルアレイは、さらに、行方向に沿って配列された１組のメモリセル群に含まれる１組のアドレス端子群を並列に接続するための複数の第１の信号線と、列方向に沿って配列された１組のメモリセル群に含まれる１組のデータ端子群を並列に接続するための複数の第２の信号線と、前記行方向又は前記列方向に沿って配列された前記１組のメモリセル群に含まれる１組の位相反転端子群を並列に接続するための複数の第３の信号線とを備え、前記電気光学装置用基板は、さらに、前記複数の第１の信号線を介して、前記行方向に沿って配列された各組のメモリセル群に、アドレス信号を順次供給するための第１のドライバ回路と、前記複数の第２の信号線を介して、前記列方向に沿って配列された各組のメモリセル群に、前記データ信号を一斉に供給するための第２のドライバ回路と、前記複数の第３の信号線を介して、前記行方向又は前記列方向に沿って配列された各組のメモリセル群に、位相反転信号を供給するための第３のドライバ回路とを備えることが望ましい。これにより、複数のメモリセルアレイに、画像データなどの２次元のデータを記憶できる。
【００１１】
また、本発明の好ましい態様によれば、前記第３のドライバ回路は、データの位相を反転させる位相反転回路を有し、前記位相反転回路は前記メモリセルに供給する前に前記データの位相を反転することが望ましい。これにより、メモリセルを構成するトランジスタの数量を低減できる。この結果、画素サイズを微細化できる。
【００１２】
また、本発明の好ましい態様によれば、前記メモリセルアレイは、行方向に沿って配列された１組の前記メモリセル群に含まれる１組のアドレス端子群を並列に接続するための複数の第１の信号線と、列方向に沿って配列された１組の前記メモリセル群に含まれる１組のデータ端子群を並列に接続するための複数の第２の信号線と、前記行方向又は前記列方向に沿って配列された１組の前記メモリセル群に含まれる１組の位相反転端子群を並列に接続するための複数の第３の信号線とを備え、前記電気光学装置用基板は、さらに、前記複数の第１の信号線を介して、前記行方向に沿って配列された前記メモリセル群のうちのいずれかの行を選択する行アドレスデータを供給するための行アドレスデコードドライバ回路と、前記複数の第２の信号線を介して、前記列方向に沿って配列された前記メモリセル群のうちのいずれかの列を選択する列アドレスデータと、前記行アドレスデータと前記列アドレスデータとで特定された前記メモリセルに出力される前記画素データ信号と、を供給するための列アドレスデコードドライバ回路と、前記複数の第３の信号線を介して、前記行方向又は前記列方向に沿って配列された各組のメモリセル群に、位相反転信号を供給するための位相反転ドライバ回路とを備えることが望ましい。この構成では、メモリセル群のいずれか任意の行を選択する行アドレスデータと、いずれか任意の列を選択するための列アドレスデータとにより、任意の行と列との交点に位置する特定のメモリセルを選択できる。そして、選択された任意のメモリセルの画素データをメモリセルの配列とは無関係にランダムに書き換えることができる。これにより、表示する画素データの書き換えの必要のないメモリセルに対して、表示する画素データの転送を省略することができる。この結果、書き換え動作に必要な電力消費を低減できる。従って、本電気光学装置用基板を備えるデジタル駆動液晶表示装置、電子機器、プロジェクタ等の画像表示装置の省電力化を図ることができる。
【００１３】
また、本発明の好ましい態様によれば、前記位相反転ドライバ回路は、前記画素データの位相を反転させる位相反転回路を有し、前記位相反転回路は、前記画素データ信号によって表示内容が書き換えられる前記メモリセル群の数量とは無関係に、一定周期で前記画素データの位相を反転することが望ましい。例えば、本電気光学装置用基板を液晶表示装置に適用した場合、表示する画素データの変化の有無とは無関係に、液晶表示装置の液晶層に印加される表示データのリフレッシュ動作（位相反転工程動作）を液晶の性能に応じた周期で行うことができる。画像表示装置が静止画を表示している場合は、表示データの書き換えは不要である。本態様では、例えば、静止画を表示している場合、動画像で必要なリフレッシュ動作（位相反転工程動作）を省略できる。この結果、液晶の焼き付きを防止するために、その液晶の特性上必要最小限のリフレッシュ動作をすることができる。従って、本電気光学装置用基板を備えるデジタル駆動液晶表示装置、電子機器、プロジェクタ等の画像表示装置の省電力化を図ることができる。
【００１４】
また、本発明は、上記に記載の電気光学装置用基板と、前記電気光学装置用基板により映像を表示する表示部とを有することを特徴とする電子機器を提供する。これにより、高画質、高コントラストな映像を表示できる。
【００１５】
また、本発明は、照明光を供給する光源部と、上記に記載の電気光学装置用基板と、前記電気光学装置用基板により映像を表示する表示部と、前記表示部の映像を投写する投写レンズ系とを有することを特徴とするプロジェクタを提供する。これにより、高画質、高コントラストな映像を投写できる。
【００１６】
また、本発明の好ましい態様によれば、行方向と列方向とのマトリクス状に配列されデジタル駆動される複数のメモリセルを含むメモリセルアレイを有する電気光学装置用基板の駆動方法において、前記メモリセルに供給されたデータの位相を反転させる位相反転工程を含むことが望ましい。これにより、メモリセル内の例えば液晶層に残留する電荷を相殺できる。そして、デジタル駆動により、高画質、高コントラストな映像を表示できる。
【００１７】
また、本発明の好ましい態様によれば、前記位相反転工程は、前記データをパルス幅変調する工程と、１フレームを複数のサブフレームに分割し、前記サブフレーム内の表示データを略１／２ずつプラスの位相とマイナスの位相とに変換することが望ましい。これにより、電荷を相殺することで、例えば液晶表示パネルの液晶分子の劣化を低減できる。この結果、液晶部の焼き付きを防止できる。
【００１８】
また、本発明の好ましい態様によれば、前記位相反転工程は、前記行方向に配列されている前記メモリセルアレイを順次選択すると同時に前記データの位相を反転させることが望ましい。これにより、無駄な時間なく効率良くサブフレームの書換えを行うことができる。
【００１９】
また、本発明の好ましい態様によれば、前記位相反転工程は、前記行方向のメモリセルアレイに供給される位相反転信号の周期と、前記行方向の前記メモリセルアレイに供給されるデータ信号の周期を変えることで前記サブフレームの周期を可変にするサブフレーム周期可変工程とを含むことが望ましい。これにより、サブフレームの周期を任意に変えることができる。
【００２０】
【発明の実施の形態】
以下に添付図面を参照して、本発明の好適な実施形態を詳細に説明する。
（第１実施形態）
（反射型液晶表示パネル）
図１は、本発明の第１実施形態に係る電気光学装置用基板を備える反射型液晶表示パネル１０の断面構成を示す図である。画素電極１７を有する回路形成層１２がシリコン基板１１上に形成されている。画素電極１７はマトリクス状に形成されている。また、シリコン基板１１に対向して透明基板１４が設けられている。シリコン基板１１と透明基板１４との間には液晶層１５が形成されている。液晶層１５はシール材１３で封止されている。
【００２１】
透明基板１４のシリコン基板１１側には対向ＣＯＭ電極１６が形成されている。また、シリコン基板１１の端部には端子パッド１９が設けられている。端子パッド１９には、異方導電性接着剤２０を介してフレキシブルテープ配線２１が接着されている。
【００２２】
反射型液晶表示パネル１０は、全ての構成要素がシリコン基板１１上の回路形成層１２に設けられている。また、画素電極１７を駆動する駆動回路及び基板周辺部の行ラインドライバ、列ラインドライバ、位相反転信号シフトドライバも同一基板上の画素周辺部に形成されている。
【００２３】
本反射型液晶表示パネル１０は、大きく２つの特徴を有している。第１の特徴は、液晶層１５に対して電圧をデジタル的に印加し、かつ１フレーム（又は後述する１サブフレーム）内において、一対の正負の反転した電圧を印加している点である。また、第２の特徴は、画像表示に際して、後述するサブフレーム駆動方式を採用し、さらにラインごとに書き換えながら順次表示してゆく点である。これら特徴の詳細については後述する。
【００２４】
（電気光学装置用基板の概略構成）
図２は、上記駆動回路、各ドライバを有する回路形成層１２の内部構成を示すブロック図である。回路形成層１２は、メモリセルアレイ（デジタル記憶装置）１４０と、行ラインドライバ１１０と、列ラインドライバ１２０と、位相反転信号シフトドライバ１３０と、を備えている。なお、ドライバ１１０、１２０、１３０には、それぞれ、不図示の制御回路から信号ＤＹ、ＤＡＴＡ、ＤＦＣが供給されているとともに、クロック信号ＣＬＹ、＃ＣＬＹ、ＣＬＸ、＃ＣＬＸ、ＣＬＦＣ、＃ＣＬＦＣが供給されている。
【００２５】
なお、本願明細書中、符号の先頭に「＃」が付された信号は、図中、符号の上部にバーが付された信号に対応しており、これらの信号は、「＃」やバーが付されていない信号に対して、論理レベルが反転した信号であることを意味している。
【００２６】
メモリセルアレイ１４０は、２次元のマトリクス状（アレイ状）に配列された複数のメモリセル１０１を含んでおり、１画面分の画像データを記憶可能である。各メモリセル１０１は、一対のデータ端子１０２ｄ１、１０２ｄ２と、アドレス端子１０２ａと、位相反転端子１０２ｆと、図示しない出力端子と、を有している。
【００２７】
また、メモリセルアレイ１４０は、行ラインドライバ（第１のドライバ回路）１１０と電気的に連結された複数のアドレス線（第１の信号線）１１１と、列ラインドライバ（第２のドライバ回路）１２０と電気的に連結された複数の一対のデータ線（第２の信号線）１２０ａ、１２０ｂと、位相反転信号シフトドライバ（第３のドライバ回路）１３０と電気的に連結された複数の位相反転信号線（第３の信号線）１３１と、を含んでいる。
【００２８】
各アドレス線１１１は、行方向（第１の方向）に沿って配列された複数のメモリセルのアドレス端子１０２ａを並列に接続する。各データ線１２０ａは、列方向（第１の方向に直交する第２の方向）に沿って配列された複数のメモリセルのデータ端子群１０２ｄ１を並列に接続する。同様に、各データ線１２０ｂは、列方向に沿って配列された複数のメモリセルのデータ端子群１０２ｄ２を並列に接続する。各位相反転信号線１３１は、行方向（第１の方向）に沿って配列された複数のメモリセルの位相反転端子１０２ｆを並列に接続する。
【００２９】
（メモリセルの構成）
図３（ａ）は、メモリセル１０１の概略構成を示す図である。メモリセル１０１は、記憶部２００と、２つのアナログスイッチＳＷ１、ＳＷ２とを有している。記憶部２００はＳＲＡＭであり、列ラインドライバ１２０のＤｎおよび♯Ｄｎから供給されるデータＤＡＴＡおよび♯ＤＡＴＡを記憶する。また、第１のアナログスイッチＳＷ１は、位相反転信号ＦＣに基づいてデータ反転電位Ｄｏｕｔを第２のアナログスイッチＳＷ２に供給する。第２のアナログスイッチＳＷ２は、記憶部２００に記憶されたデータに応じて、第１のアナログスイッチＳＷ１からのデータ反転電位Ｄｏｕｔと、基準電位ＣＯＭとのどちらかを画素電極１４に与える。基準電位ＣＯＭは、図１の対向電極１６に与えられている電位と等電位である。そして、記憶部２００にデータＤＡＴＡが記憶されている場合は、画素電極１４にデータ反転電位Ｄｏｕｔが与えられるため、液晶層１５にデータ反転電位と基準電位との差の電圧が印加される。一方、記憶部２００にデータＤＡＴＡが記憶されていない場合は、画素電極１４に基準電位ＣＯＭが与えられ、この結果、画素電極と共通電極との間の電位差がゼロになるため、液晶層１５には電圧が印加されない。
【００３０】
図３（ｂ）は、メモリセル１０１の構成をトランジスタレベルで示す図である。トランジスタＴ１〜Ｔ６は、記憶部２００に対応する。また、トランジスタＴ７〜Ｔ１０がアナログスイッチＳＷ２に、トランジスタＴ１１、Ｔ１２がアナログスイッチＳＷ１にそれぞれ対応する。このように、アナログスイッチＳＷ１を画素内に形成することで、ＦＣラインのドライブ能力を小さくできる。
列ラインドライバ１２０がメモリアレイに＃Ｄｊ（ｊは０からｍまでの整数。ｍは画素アレイの列数）を与える理由は、メモリセル１０１がＳＲＡＭ構造のメモリを有しているからである。Ｄｊだけを与えてもよいが、Ｄｊと＃Ｄｊとを与えれば、よりデータ確定の速度が速くなるため、好ましい。メモリアレイ内のメモリが＃Ｄｊを必要としないメモリであってもよい。この場合には、列ラインドライバ１２０は、メモリアレイに＃Ｄｊを出力しなくてもよい。ただし、本実施例におけるメモリアレイ内のメモリには、少なくとも次の１）、２）の理由からＳＲＡＭ構造のメモリが適している。１）構造がシンプルで、このため空間光変調装置の画素領域ごとに設けることが容易である。２）速度が速いため、画像データの処理に適している。
【００３１】
（液晶部への印加電圧）
図４は、液晶部１５へ印加する電圧の説明する図である。図４は、本願の特徴である印加電圧の説明を主目的とし、各ドライバ１１０、１２０、１３０の動作の詳細、およびサブフレームの説明については後述する。まず、行ラインドライバ１１０からのアドレス信号Ｙｉ（ｉは１からｎまでの整数。ｉは画素アレイの行数）は、行方向のメモリセル１０１に供給される。また、位相反転信号シフトドライバ１３０からの位相反転信号ＦＣｉ（但しｉは１からｎまでの整数）は、サブフレーム内の１／２周期でＨレベルとＬレベルとを繰り返す。また、行ラインドライバ１１０からのアドレス信号Ｙｉに応じて列ラインドライバ１２０のデータＤｊが供給される。
【００３２】
図３（ａ）を用いて説明したように、第１のアナログスイッチＳＷ１は、位相反転信号ＦＣiに基づいてデータ反転電位Ｄｏｕｔiを生成する。また、第２のアナログスイッチＳＷ２は、第１のアナログスイッチＳＷ１からのデータ反転電位Ｄｏｕｔiと、基準電位ＣＯＭとを切り換える。これにより、列ラインドライバ１２０のデータ信号Ｄｉが入力されているフレームでは液晶層１５に電圧が印加される。この場合、画素電極に与えられる電位は、サブフレーム内の１／２周期ずつに電位Ｖｃｃと電位ＧＮＤとになる。ここで、基準電位ＣＯＭと電位Ｖｃｃとの間の電位差と、基準電位ＣＯＭと電位ＧＮＤとの電位差とは等しい。このため、基準電位ＣＯＭを基準とした実効電圧ＶａとＶｂとは位相が反対で、その大きさが等しい電圧が液晶層１５に印加される。
【００３３】
液晶層１５は、印加される電圧の大きさ（実効電圧）が同じであれば、位相の正負に関わり無く、同じように動作する。また、デジタル的に同じ大きさの正の電圧と負の電圧とが同じ割合で、１つフレームの映像を表示する際に印加される。これにより、液晶分子に電荷が残存することなく、ほぼ完全に相殺される。このため、液晶層１５の経時的な帯電を低減し、焼き付きを防止できる。
【００３４】
（サブフレーム駆動方式）
次に、サブフレーム駆動方式の原理について説明する。従来は、液晶層に対して映像の階調に対応した電圧をアナログ的に印加している。この印加電圧の大きさにより階調を表現できる。これに対して、本実施形態に係る反射型液晶表示パネル１０は、上述のように液晶層１５にデジタル的にＯＮ・ＯＦＦ電圧が印加される。従って、従来のように、印加電圧の大きさで映像の階調を表現することはできない。このため、映像の階調をパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下「ＰＷＭ」という。）を用いるサブフレーム駆動方式で表現する。
【００３５】
まず、サブフレーム駆動方式について説明する。ここでは、説明を簡単にするために、映像を８階調（３ビット）で表現する場合を考える。この場合、１つのフレームは、第１サブフレーム１ＳＦから第３サブフレーム３ＳＦまでの３つのサブフレームで構成される。
【００３６】
図５（ａ）は、画素配列の構成を示す図である。図５（ａ）に示すように、１フレームの映像は１０２４行の画素配列からなる。第１番目のラインから第ｎ番目のラインまでで１つのフレームが構成される。１つのサブフレームは、メモリセルにデータを書き込むためのアドレス期間Ｔａと、書き込まれたデータに従って映像を表示する表示期間とから構成される。１サブフレーム期間では、そのフレーム表示に必要とされる重み付けされたサブフレームの時に各メモリセル（画素）に表示すべきデータＤＡＴＡがＯＮ記憶される。サブフレームの重み付けに関しては、ＰＷＤの説明において後述する。そして、記憶されたデータＤＡＴＡの表示期間が点燈状態に相当する。図５（ｂ）は、１フレーム全体とサブフレームとの関係を示す図である。１つのフレームは、３つのサブフレーム１ＳＦ〜３ＳＦからなる。ここで、各サブフレームのアドレス期間Ｔａは全て共通している。これに対して、各サブフレームの表示期間は相互に異なる。各サブフレームの数は、表示する画像の階調数によって増減させる。また、サブフレーム３ＳＦのように表示期間の長いサブフレームは、１つのサブフレーム３ＳＦをさらに分割することが望ましい。これにより、偽輪郭等を低減でき、表示される画像の品質を向上させることができる。
【００３７】
（ＰＷＭ）
次に、図６に基づいてＰＷＭについて説明する。まず、１つの映像を１６階調（４ビット）で表現する場合を例にして説明する。４ビットで表現する場合、図６（ａ）に示すように、４ビット階調表示のそれぞれのビットに対応した重み付けを有する４つのサブフレームパルスＰ０（＝２0）、Ｐ１（＝２1）、Ｐ２（＝２2）、Ｐ３（＝２3）を用いる。図６（ｂ）は、サブフレームパルスＰ０、Ｐ１、Ｐ２、Ｐ３のタイミングチャートである。そして、図６（ｃ）に示すように、例えば画像の階調が１０レベルの場合、１フレームの表示期間において、サブフレームパルスＰ１とＰ３のときに点燈させる。この結果、１フレーム内の点燈時間の積分値が、実際に観察される表示画像の階調となる。同様に、画像階調が１０レベルから６レベルへ変化した場合、サブフレームパルスＰ１とＰ２のときに点燈させる。以上説明したように、本実施形態に係る反射型液晶表示パネルでは、上記サブフレーム駆動方式と上記ＰＷＭとを用いて表示画像の階調を表現する。
【００３８】
（電気光学装置用基板の変形例）
図２に示す電気光学装置用基板において、本願の特徴的な技術的事項の原理について説明した。ここで、データ信号ＤＡＴＡの書き換え期間を揃えるために、ＡＮＤ回路と信号ＷＥとを付加した構成を図７に示す。図７に示す構成は、図２に示した構成に対して行ラインドライバからのアドレス信号Ｙに対してＡＮＤ回路と信号ＷＥとが付加されている点が異なる。その他の構成は、図２に示したものと同様であるので、同一部分には同じ符号を付し、重複する説明は省略する。以下、図７に示す構成に基づいて各ドライバの構成と機能を説明する。
【００３９】
（行ラインドライバの構成）
図８は、行ラインドライバ１１０の内部構成の一例を示すブロック図である。行ラインドライバ１１０は、各アドレス線１１１を介して、行方向に沿って配列された各組のメモリセル群に対し、図７中上から下に向かって順次、アドレス信号（走査信号）Ｙｉを供給する。
【００４０】
行ラインドライバ１１０は、３つのインバータで構成されるレジスタを複数含むシフトレジスタ回路１１０ａと、複数のＡＮＤゲートを含むＡＮＤ論理回路１１０ｂとを備えている。シフトレジスタ回路１１０ａは、シリアル−パラレル変換機能を有しており、１番目のレジスタに与えられるパルス状のアドレス信号ＤＹは、クロック信号ＣＬＹ、＃ＣＬＹに従って、２番目以降のレジスタに順次転送されるとともに、各レジスタから出力される。ＡＮＤ論理回路１１０ｂの各ＡＮＤゲートは、隣接する２つのレジスタから供給されたデータの論理積を、アドレス信号Ｙｉ等として出力する。これにより、ＡＮＤ論理回路１１０ｂは、時間的な分解能の比較的高いアドレス信号Ｙｉ、換言すれば、クロック信号ＣＬＹ、＃ＣＬＹによりアドレス信号ＤＹがシフトされる短い時間（クロック信号ＣＬＹ、＃ＣＬＹの１／２周期）だけＨレベルとなるアドレス信号Ｙｉを、出力することができる。
【００４１】
（列ラインドライバの構成）
図９は、列ラインドライバ１２０の内部構成の一例を示すブロック図である。列ラインドライバ１２０は、各一対のデータ線１２０ａ、１２０ｂを介して、列方向に沿って配列された各組のメモリセル群に対し、一斉に、一対のデータ信号Ｄ、＃Ｄを供給する。列ラインドライバ１２０は、６つのインバータで構成されるレジスタを複数含むシフトレジスタ回路１２０ａを備えている。シフトレジスタ回路１２０ａは、シリアル−パラレル変換機能を有しており、１番目のレジスタに与えられた画像データ信号ＤＡＴＡは、２番目以降のレジスタに順次転送されるとともに、各レジスタから出力される。出力される一対の信号Ｑ、＃Ｑは図７の信号Ｄ、＃Ｄに相当する。
【００４２】
（列ラインドライバのタイミングチャート）
図１０は、列ラインドライバ１２０の動作を示すタイミングチャートである。図示するように、６つのインバータで構成される各レジスタは、クロック信号ＣＬの立ち下がりエッジで順次データを転送している。
【００４３】
このように、イネーブル信号ＷＥがＨレベルとなるとき、データ信号Ｄ、＃Ｄを供給するべき一行のメモリセル群にＨレベルのアドレス信号Ｙが供給される。これにより、各メモリセル１０１は、クロストークなどが発生しない状態で、データを記憶することができる。
【００４４】
（行ラインドライバのタイミングチャート）
図１１は、行ラインドライバ１１０の動作を示すタイミングチャートである。時刻ｔ１では、第１のサブフレーム１ＳＦの期間の開始を意味するアドレス信号ＤＹが、不図示の制御回路から行ラインドライバ１１０に供給される。行ラインドライバ１１０は、アドレス信号ＤＹに従って、シフトされたアドレス信号Ｙｉを複数のアドレス線１１１を介して順番に各行のメモリセル１０１群に供給する。例えば、時刻ｔ２では、アドレス信号Ｙ０が、第１番目のアドレス線１１１を介して、第１行目のメモリセル１０１群に供給される。そして、アドレス信号Ｙ０の立下りＷＹ０において第１行のメモリセル群は、各一対のデータ線１２０ａ、１２０ｂを介して供給されるデータ信号Ｄ、＃Ｄをラッチする。図１２は、データ信号ＤＡＴＡを行方向のクロックＣＬＸに従って送るタイミングと示すタイミングチャートである。
【００４５】
（行ラインと列ラインのタイミングチャート）
図１３は、行ラインのアドレス信号ＤＹとデータ信号ＤＡＴＡの書き込みとのタイミングの関係を１つタイミングチャートで示したものである。例えば、第１のサブフレーム１ＳＦ内において、アドレス信号Ｙ１により行を選択してから、列方向のデータＤＡＴＡを一度にメモリセル１０１群に書き込む。
【００４６】
（位相反転シフトドライバの構成）
図１４は、位相反転シフトドライバ１３０の概略構成を示す図である。位相反転シフトドライバ１３０は、３つのインバータで構成されるレジスタを複数含むシフトレジスタ回路１３０ａと、複数のＡＮＤゲートを含むＡＮＤ論理回路１３０ｂとを備えている。シフトレジスタ回路１３０ａは、シリアル−パラレル変換機能を有しており、１番目のレジスタに与えられるパルス状の位相反転信号ＤＦＣは、クロック信号ＣＬＦＣ、＃ＣＬＦＣに従って、２番目以降のレジスタに順次転送されるとともに、各レジスタから出力される。ＡＮＤ論理回路１３０ｂの各ＡＮＤゲートは、隣接する２つのレジスタから供給されたデータの論理積を、位相反転信号ＦＣ０等として出力する。
【００４７】
（位相反転シフトドライバのタイミングチャート）
図１５は、位相反転シフトドライバのタイミングチャートである。行ラインドライバ１１０の構成（図８）と位相反転シフトドライバ１３０の構成（図１４）とを比較して明らかなように、両ドライバは同様の構成を有している。このため、図１５に示すタイミングチャートも、図１１に示す行ラインドライバのタイミングチャートと概念的に同じ動作を示している。ここで、シフトレジスタの出力Ｙｍ０・・・と、位相反転信号ＦＣｍ０・・・とが等価な動作内容に対応するので重複する説明は省略する。
【００４８】
（映像表示のタイミングチャート）
図１６は、上記電気光学回路基板１００において、映像を表示する際のタイミングチャートである。図１６において、位相反転信号ＦＣ０・・・は、アドレス信号Ｙｉ・・・に応じて順次シフトしてゆく。そして、例えば第１番目の行ラインにおいて第２のサブフレーム２ＳＦの期間がスタートした場合でも、第２番目以降の行ラインでは第１のサブフレーム１ＳＦの映像を表示している。このような映像表示方法により、無駄な時間なくサブフレームの連続的書き込みができる。また、信号ＤＹの出現率を変えることにより、クロック信号ＣＬＹ（ＣＬＦＣ）が同一でも、信号ＤＦＣの周期を変えることができる。
【００４９】
（第２実施形態）
図１７（ａ）は、本発明の第２実施形態に係る電気光学装置用基板のメモリセル４００の概略構成を示す図である。上記第１実施形態に係るメモリセル１０１は、２つのアナログスイッチＳＷ１、ＳＷ２とを有しているのに対し、本実施形態では１つのアナログスイッチＳＷ２のみ有している点が異なる。その他の構成は上記第１実施形態と同様であるので、同一部分には同様の符号を付し、重複する説明は省略する。また、電気光学装置用基板の構成も図２で示す内容と同様であるので省略する。本実施形態において、位相反転信号ＦＣに基づいてデータ反転電位を生成する機能は位相反転シフトドライバ１３０が有している。
【００５０】
図１７（ｂ）は、メモリセル４００の構成をトランジスタレベルで示す図である。トランジスタＴ１〜Ｔ６は、記憶部４０１に対応する。また、トランジスタＴ７〜Ｔ１０がアナログスイッチＳＷ２に対応する。このように、アナログスイッチＳＷ１の機能を位相反転信号シフトドライバに持たせることで、画素を構成するトランジスタを削減できる。この結果、画素サイズをより微細化できる。
【００５１】
（第３実施形態）
図１８は、本発明の第３実施形態に係る電気光学装置用基板の概略構成を示す図である。本実施形態は、２つの部分列ラインドライバ５００ａ、５００ｂを有している点が上記第１実施形態と異なる。その他の構成は上記第１実施形態と同様であるので同じ部分には同一の符号を付し、重複する説明は省略する。
【００５２】
このように、２つの部分列ラインドライバ５００ａ、５００ｂを設けることにより、データを並列に展開して各メモリセルに送ること、及び当該ラインドライバがシリアル―パラレル変換するデータ量を低減することができる。この結果、画素数が多い場合でも高速に画像を表示できる。また、部分列ラインドライバの数量は２つに限られず、３つ以上設けても良い。部分列ラインドライバを３つ以上設ければ、より多くの画素構成の場合でも対応できる。
【００５３】
（第４実施形態）
図２１は、本発明の第４実施形態に係る電気光学装置用基板の概略構成を示す図である。本実施形態は、上記第１実施形態に比較して、列ラインドライバ１２０を列アドレスデコードドライバ１３２０に変更した点、行ラインドライバ１１０を行アドレスデコードドライバ１３１０に変更した点、及び位相反転シフトドライバ１３０を位相反転信号ドライバ１３３０に変更した点が異なる。その他の構成は上記第１実施形態と同様であるので同じ部分には同一の符号を付し、重複する説明は省略する。
【００５４】
行アドレスデータＬＡＤと、列アドレスデータＲＡＤとにより任意のアドレスのメモリセルを特定して選択することができる。そして、列アドレスデコードドライバ１３２０は、選択されたアドレスメモリセル１０１に記憶させる画素データをデータ線（第２の信号線）１２０ａ、１２０ｂから出力する。
【００５５】
例えば、図２１の複数のメモリセル１０１のうち、斜線を付して示すメモリセル１０１Ｐの画素データを書き換える場合を考える。この場合、行アドレスデコードドライバ１３１０には、アドレス信号Ｙ１の出力を選択するための行アドレスデータＬＡＤが供給される。また、列アドレスデコードドライバ１３２０には、出力Ｄ１を選択するための列アドレスデータＲＡＤと、メモリセル１０１Ｐに書き込まれる画素データが表示データ端子に同時に送られる。これより、複数のメモリセル１０１のうちから選択したいずれか任意のメモリセル１０１Ｐの画素データを、メモリセル１０１の配列に関係なくランダムに書き換えることができる。この結果、表示する画素データの書き換えの必要のないメモリセル１０１に対して、表示する画素データの転送を省略することができる。従って、書き換え動作に必要な電力消費を低減できる。
【００５６】
次に、位相反転信号ドライバ１３３０の概略構成を図２２に示す。位相反転信号ドライバ１３３０は、複数のバッファ増幅器１３４０を有している。バッファ増幅器１３４０は、位相反転信号ＤＦＣに応じたデータ反転電位（図３におけるＶｃｃ又はＧＮＤ電位に相当）を増幅生成する。そして、位相反転信号ドライバ１３３０は、出力ＦＣ０〜ＦＣｎから全てのメモリセル１０１に対して、生成されたデータ反転電位を供給する。これにより、全てのメモリセル１０１の書き換え量、即ち書き換えられるメモリセル１０１の数量とは無関係に、画素電極から出力される液晶印加電圧の電位の位相反転動作を行うことができる。この結果、表示データの変化の有無とは無関係に、液晶層１５（図１）に印加される表示データのリフレッシュ動作（位相反転工程動作）を液晶性能に応じた周期で行うことができる。従って、液晶の焼き付きを防止するために、その液晶の特性上必要最小限のリフレッシュ動作をすることができる。また、本電気光学装置用基板１３００を備える、例えば後述するデジタル駆動液晶表示装置、電子機器、プロジェクタ等の画像表示装置の省電力化を図ることができる。
【００５７】
（第５実施形態）
図１９は、本発明の第５実施形態に係るプロジェクタ６００の概略構成を示す図である。プロジェクタ６００は、本体部６１０と投写レンズ系６２０とを有している。本体部６１０は、照明光を供給する光源部６１１と、上記各実施形態に記載の電気光学装置用基板を備えるデジタル液晶駆動表示装置６１３と、デジタル液晶駆動表示装置６１３を制御するための制御回路６１２を備えている。そして、投写レンズ系６２０は、デジタル液晶駆動表示装置６１３に表示された映像をスクリーン６３０上に拡大して投写する。プロジェクタ６００は、上記各実施形態に記載の電気光学装置用基板を備えているため、デジタル駆動により高画質、高コントラストな画像を投写できる。また、プロジェクタ６００の省電力化を図ることもできる。
【００５８】
（第６実施形態）
図２０（ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第６実施形態に係る電子機器の例である。図２０（ａ）は携帯電話１０００の例を示す斜視図である。携帯電話１０００は、本発明の電気光学装置用基板を使用した液晶表示装置１００１を有している。図２０（ｂ）は腕時計型電子機器１１００の例を示す斜視図である。腕時計型電子機器１１００は、本発明の電気光学装置用基板を使用した液晶表示装置１１０１を有している。図２０（ｃ）はワープロ、パソコン等の携帯型の情報処理装置１２００の例を示す斜視図である。情報処理装置１２００は、キーボード等の入力部１２０２と、情報処理装置本体１２０４と、本発明の電気光学装置用基板を使用した液晶表示装置１２０６とを有する。これらの電子機器は、上記各実施形態に記載の電気光学装置用基板を備えているため、デジタル駆動により高画質、高コントラストな画像を得ることができる。また、電子機器の省電力化を図ることもできる。なお、本発明は、上記各実施形態に限られず、その趣旨を逸脱しない範囲で様々な変形例をとることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る反射型液晶表示パネルの概略構成図。
【図２】第１実施形態における電気光学装置用基板の概略構成を示す図である。
【図３】（ａ）、（ｂ）は、上記第１実施形態のメモリセルの構成図。
【図４】液晶層へ印加する電圧の様子の説明図。
【図５】（ａ）、（ｂ）は、サブフレーム駆動方式の説明図。
【図６】（ａ）、（ｂ）、（ｃ）は、ＰＷＭの説明図。
【図７】上記第１実施形態の電気光学装置用基板の変形例の概略構成図。
【図８】上記第１実施形態の行ラインドライバの概略構成図。
【図９】上記第１実施形態の列ラインドライバの概略構成図。
【図１０】上記第１実施形態の列ラインドライバのタイミングチャート。
【図１１】上記第１実施形態の行ラインドライバのタイミングチャート。
【図１２】上記第１実施形態のデータ送信のタイミングチャート。
【図１３】上記第１実施形態の行ラインドライバと列ラインドライバとの関係を示すタイミングチャート。
【図１４】上記第１実施形態の位相反転ドライバの概略構成図。
【図１５】上記第１実施形態における位相反転信号シフトドライバのタイミングチャート。
【図１６】上記第１実施形態のサブフレームを順次表示するタイミングチャート。
【図１７】（ａ）、（ｂ）は、本発明の第２実施形態に係るメモリセルの構成図。
【図１８】本発明の第３実施形態に係る電気光学装置用基板の概略構成図。
【図１９】本発明の第５実施形態に係るプロジェクタの概略構成図。
【図２０】（ａ）、（ｂ）、（ｃ）は、それぞれ本発明の第６実施形態に係る電子機器の例を示す外観図。
【図２１】本発明の第４実施形態に係る電気光学装置用基板の概略構成図。
【図２２】第４実施形態の位相反転信号ドライバの概略構成図。
【符号の説明】
１０ 反射型液晶表示パネル、１１ シリコン基板、１２ 回路形成層、１３ シール材、１４ 対向透明基板、１５ 液晶層、１６ 対向電極、１７ 画素電極、１８ 光遮蔽膜、１９ 端子パッド、２０ 異方導電性接着剤、２１ フレキシブルテープ配線、１００，３００ 電気光学装置用基板、１１０ 行ラインドライバ、１１０ａ，１３０ａ シフトレジスタ回路、１１０ｂ，１３０ｂ ＡＮＤ論理回路、１２０ 列ラインドライバ、１３０ 位相反転信号シフトドライバ、１０１，４００ メモリセル、１１１ アドレス信号線、１２０ａ，１２０ｂ データ信号線、１３１ 位相反転信号線、１４０ メモリセル群、Ｔ１〜Ｔ１０ トランジスタ、２００，４０１ 記憶部、５００ａ，５００ｂ 部分列ラインドライバ、６００ プロジェクタ、６１０ 本体、６１１ 光源部、６１２制御回路、６１３ デジタル液晶駆動表示装置、６２０ 投写レンズ系、６３０ スクリーン、１０００ 携帯電話本体、１１００ 時計本体、１２００ 情報処理装置、１３１０ 行アドレスデコードドライバ、１３２０ 列アドレスデコードドライバ、１３３０ 位相反転ドライバ、ＲＡＤ 列アドレスデータ、ＬＡＤ 行アドレスデータ、１０１Ｐ メモリセル、１３４０ バッファ増幅器
【発明の属する技術分野】
本発明は、電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタに関する。
【０００２】
【従来の技術】
表示装置に多用されている電気光学パネルは、シール材を介して貼り合わされた一対の基板の間に、例えば液晶部を有する構成が一般的である。この種の電気光学パネルにおいては、各基板のうち他方の基板と対向する面に電極が形成されている。この電極には、当該電極に接続された引廻し配線を介して、表示すべき画像に応じた電圧が印加される。
【０００３】
従来、液晶部にはアナログ的に電圧を印加すること、又はデジタル的に１フレーム若しくはサブフレームごとに電圧を印加することが行われている（例えば、特許文献１参照）。そして、液晶分子に電荷が蓄積しないように、正の実効電圧を印加した後は、ほぼ同じ大きさの負の実効電圧を印加している。これにより、液晶部に残存する電荷を相殺するようにしている。
【０００４】
【特許文献１】
特開２００１−１００７０７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、アナログ的、又はデジタル的に１フレームごとに正負の電圧を印加した場合、完全に電荷を相殺することは困難である。このため、経時的に見ると液晶部に電荷が蓄積されてゆき、液晶分子の劣化の原因となり問題である。また、この電荷の蓄積は液晶部の焼き付きの原因ともなるので問題である。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、デジタル駆動により高画質、高コントラストな映像を表示できる表示パネルのための電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決し、目的を達成するために、本発明は、マトリクス状に配列されデジタル駆動される複数のメモリセルを含むメモリセルアレイを有する電気光学装置用基板において、前記メモリセルは供給されたデータの位相を反転させる位相反転回路を備えること、又は既に位相を反転されたデータが前記メモリセルに供給されることを特徴とする電気光学装置用基板を提供する。これにより、メモリセル内の例えば液晶層に残留する電荷を相殺できる。そして、デジタル駆動により、高画質、高コントラストな映像を表示できる。
【０００８】
また、本発明の好ましい態様によれば、前記メモリセルは、前記データを記憶するための記憶部と、位相反転信号に基づいてデータ反転信号を生成するための第１のアナログスイッチ部と、前記第１のアナログスイッチ部からの前記データ反転信号と、ゼロデータ信号とを切り換えるための第２のアナログスイッチ部とを備え、前記記憶部に前記データが記憶されているときは、前記データ反転信号を選択し、前記記憶部に前記データが記憶されていないときは、前記ゼロデータ信号を選択することが望ましい。これにより、メモリセルがデータ反転機能を有しているので、後述する位相反転信号シフトドライバのドライブ能力を小さくできる。
【０００９】
また、本発明の好ましい態様によれば、前記記憶部はＳＲＡＭ構造であることが望ましい。これにより、データをデジタル的に確実に保持できる。
【００１０】
また、本発明の好ましい態様によれば、前記メモリセルアレイは、さらに、行方向に沿って配列された１組のメモリセル群に含まれる１組のアドレス端子群を並列に接続するための複数の第１の信号線と、列方向に沿って配列された１組のメモリセル群に含まれる１組のデータ端子群を並列に接続するための複数の第２の信号線と、前記行方向又は前記列方向に沿って配列された前記１組のメモリセル群に含まれる１組の位相反転端子群を並列に接続するための複数の第３の信号線とを備え、前記電気光学装置用基板は、さらに、前記複数の第１の信号線を介して、前記行方向に沿って配列された各組のメモリセル群に、アドレス信号を順次供給するための第１のドライバ回路と、前記複数の第２の信号線を介して、前記列方向に沿って配列された各組のメモリセル群に、前記データ信号を一斉に供給するための第２のドライバ回路と、前記複数の第３の信号線を介して、前記行方向又は前記列方向に沿って配列された各組のメモリセル群に、位相反転信号を供給するための第３のドライバ回路とを備えることが望ましい。これにより、複数のメモリセルアレイに、画像データなどの２次元のデータを記憶できる。
【００１１】
また、本発明の好ましい態様によれば、前記第３のドライバ回路は、データの位相を反転させる位相反転回路を有し、前記位相反転回路は前記メモリセルに供給する前に前記データの位相を反転することが望ましい。これにより、メモリセルを構成するトランジスタの数量を低減できる。この結果、画素サイズを微細化できる。
【００１２】
また、本発明の好ましい態様によれば、前記メモリセルアレイは、行方向に沿って配列された１組の前記メモリセル群に含まれる１組のアドレス端子群を並列に接続するための複数の第１の信号線と、列方向に沿って配列された１組の前記メモリセル群に含まれる１組のデータ端子群を並列に接続するための複数の第２の信号線と、前記行方向又は前記列方向に沿って配列された１組の前記メモリセル群に含まれる１組の位相反転端子群を並列に接続するための複数の第３の信号線とを備え、前記電気光学装置用基板は、さらに、前記複数の第１の信号線を介して、前記行方向に沿って配列された前記メモリセル群のうちのいずれかの行を選択する行アドレスデータを供給するための行アドレスデコードドライバ回路と、前記複数の第２の信号線を介して、前記列方向に沿って配列された前記メモリセル群のうちのいずれかの列を選択する列アドレスデータと、前記行アドレスデータと前記列アドレスデータとで特定された前記メモリセルに出力される前記画素データ信号と、を供給するための列アドレスデコードドライバ回路と、前記複数の第３の信号線を介して、前記行方向又は前記列方向に沿って配列された各組のメモリセル群に、位相反転信号を供給するための位相反転ドライバ回路とを備えることが望ましい。この構成では、メモリセル群のいずれか任意の行を選択する行アドレスデータと、いずれか任意の列を選択するための列アドレスデータとにより、任意の行と列との交点に位置する特定のメモリセルを選択できる。そして、選択された任意のメモリセルの画素データをメモリセルの配列とは無関係にランダムに書き換えることができる。これにより、表示する画素データの書き換えの必要のないメモリセルに対して、表示する画素データの転送を省略することができる。この結果、書き換え動作に必要な電力消費を低減できる。従って、本電気光学装置用基板を備えるデジタル駆動液晶表示装置、電子機器、プロジェクタ等の画像表示装置の省電力化を図ることができる。
【００１３】
また、本発明の好ましい態様によれば、前記位相反転ドライバ回路は、前記画素データの位相を反転させる位相反転回路を有し、前記位相反転回路は、前記画素データ信号によって表示内容が書き換えられる前記メモリセル群の数量とは無関係に、一定周期で前記画素データの位相を反転することが望ましい。例えば、本電気光学装置用基板を液晶表示装置に適用した場合、表示する画素データの変化の有無とは無関係に、液晶表示装置の液晶層に印加される表示データのリフレッシュ動作（位相反転工程動作）を液晶の性能に応じた周期で行うことができる。画像表示装置が静止画を表示している場合は、表示データの書き換えは不要である。本態様では、例えば、静止画を表示している場合、動画像で必要なリフレッシュ動作（位相反転工程動作）を省略できる。この結果、液晶の焼き付きを防止するために、その液晶の特性上必要最小限のリフレッシュ動作をすることができる。従って、本電気光学装置用基板を備えるデジタル駆動液晶表示装置、電子機器、プロジェクタ等の画像表示装置の省電力化を図ることができる。
【００１４】
また、本発明は、上記に記載の電気光学装置用基板と、前記電気光学装置用基板により映像を表示する表示部とを有することを特徴とする電子機器を提供する。これにより、高画質、高コントラストな映像を表示できる。
【００１５】
また、本発明は、照明光を供給する光源部と、上記に記載の電気光学装置用基板と、前記電気光学装置用基板により映像を表示する表示部と、前記表示部の映像を投写する投写レンズ系とを有することを特徴とするプロジェクタを提供する。これにより、高画質、高コントラストな映像を投写できる。
【００１６】
また、本発明の好ましい態様によれば、行方向と列方向とのマトリクス状に配列されデジタル駆動される複数のメモリセルを含むメモリセルアレイを有する電気光学装置用基板の駆動方法において、前記メモリセルに供給されたデータの位相を反転させる位相反転工程を含むことが望ましい。これにより、メモリセル内の例えば液晶層に残留する電荷を相殺できる。そして、デジタル駆動により、高画質、高コントラストな映像を表示できる。
【００１７】
また、本発明の好ましい態様によれば、前記位相反転工程は、前記データをパルス幅変調する工程と、１フレームを複数のサブフレームに分割し、前記サブフレーム内の表示データを略１／２ずつプラスの位相とマイナスの位相とに変換することが望ましい。これにより、電荷を相殺することで、例えば液晶表示パネルの液晶分子の劣化を低減できる。この結果、液晶部の焼き付きを防止できる。
【００１８】
また、本発明の好ましい態様によれば、前記位相反転工程は、前記行方向に配列されている前記メモリセルアレイを順次選択すると同時に前記データの位相を反転させることが望ましい。これにより、無駄な時間なく効率良くサブフレームの書換えを行うことができる。
【００１９】
また、本発明の好ましい態様によれば、前記位相反転工程は、前記行方向のメモリセルアレイに供給される位相反転信号の周期と、前記行方向の前記メモリセルアレイに供給されるデータ信号の周期を変えることで前記サブフレームの周期を可変にするサブフレーム周期可変工程とを含むことが望ましい。これにより、サブフレームの周期を任意に変えることができる。
【００２０】
【発明の実施の形態】
以下に添付図面を参照して、本発明の好適な実施形態を詳細に説明する。
（第１実施形態）
（反射型液晶表示パネル）
図１は、本発明の第１実施形態に係る電気光学装置用基板を備える反射型液晶表示パネル１０の断面構成を示す図である。画素電極１７を有する回路形成層１２がシリコン基板１１上に形成されている。画素電極１７はマトリクス状に形成されている。また、シリコン基板１１に対向して透明基板１４が設けられている。シリコン基板１１と透明基板１４との間には液晶層１５が形成されている。液晶層１５はシール材１３で封止されている。
【００２１】
透明基板１４のシリコン基板１１側には対向ＣＯＭ電極１６が形成されている。また、シリコン基板１１の端部には端子パッド１９が設けられている。端子パッド１９には、異方導電性接着剤２０を介してフレキシブルテープ配線２１が接着されている。
【００２２】
反射型液晶表示パネル１０は、全ての構成要素がシリコン基板１１上の回路形成層１２に設けられている。また、画素電極１７を駆動する駆動回路及び基板周辺部の行ラインドライバ、列ラインドライバ、位相反転信号シフトドライバも同一基板上の画素周辺部に形成されている。
【００２３】
本反射型液晶表示パネル１０は、大きく２つの特徴を有している。第１の特徴は、液晶層１５に対して電圧をデジタル的に印加し、かつ１フレーム（又は後述する１サブフレーム）内において、一対の正負の反転した電圧を印加している点である。また、第２の特徴は、画像表示に際して、後述するサブフレーム駆動方式を採用し、さらにラインごとに書き換えながら順次表示してゆく点である。これら特徴の詳細については後述する。
【００２４】
（電気光学装置用基板の概略構成）
図２は、上記駆動回路、各ドライバを有する回路形成層１２の内部構成を示すブロック図である。回路形成層１２は、メモリセルアレイ（デジタル記憶装置）１４０と、行ラインドライバ１１０と、列ラインドライバ１２０と、位相反転信号シフトドライバ１３０と、を備えている。なお、ドライバ１１０、１２０、１３０には、それぞれ、不図示の制御回路から信号ＤＹ、ＤＡＴＡ、ＤＦＣが供給されているとともに、クロック信号ＣＬＹ、＃ＣＬＹ、ＣＬＸ、＃ＣＬＸ、ＣＬＦＣ、＃ＣＬＦＣが供給されている。
【００２５】
なお、本願明細書中、符号の先頭に「＃」が付された信号は、図中、符号の上部にバーが付された信号に対応しており、これらの信号は、「＃」やバーが付されていない信号に対して、論理レベルが反転した信号であることを意味している。
【００２６】
メモリセルアレイ１４０は、２次元のマトリクス状（アレイ状）に配列された複数のメモリセル１０１を含んでおり、１画面分の画像データを記憶可能である。各メモリセル１０１は、一対のデータ端子１０２ｄ１、１０２ｄ２と、アドレス端子１０２ａと、位相反転端子１０２ｆと、図示しない出力端子と、を有している。
【００２７】
また、メモリセルアレイ１４０は、行ラインドライバ（第１のドライバ回路）１１０と電気的に連結された複数のアドレス線（第１の信号線）１１１と、列ラインドライバ（第２のドライバ回路）１２０と電気的に連結された複数の一対のデータ線（第２の信号線）１２０ａ、１２０ｂと、位相反転信号シフトドライバ（第３のドライバ回路）１３０と電気的に連結された複数の位相反転信号線（第３の信号線）１３１と、を含んでいる。
【００２８】
各アドレス線１１１は、行方向（第１の方向）に沿って配列された複数のメモリセルのアドレス端子１０２ａを並列に接続する。各データ線１２０ａは、列方向（第１の方向に直交する第２の方向）に沿って配列された複数のメモリセルのデータ端子群１０２ｄ１を並列に接続する。同様に、各データ線１２０ｂは、列方向に沿って配列された複数のメモリセルのデータ端子群１０２ｄ２を並列に接続する。各位相反転信号線１３１は、行方向（第１の方向）に沿って配列された複数のメモリセルの位相反転端子１０２ｆを並列に接続する。
【００２９】
（メモリセルの構成）
図３（ａ）は、メモリセル１０１の概略構成を示す図である。メモリセル１０１は、記憶部２００と、２つのアナログスイッチＳＷ１、ＳＷ２とを有している。記憶部２００はＳＲＡＭであり、列ラインドライバ１２０のＤｎおよび♯Ｄｎから供給されるデータＤＡＴＡおよび♯ＤＡＴＡを記憶する。また、第１のアナログスイッチＳＷ１は、位相反転信号ＦＣに基づいてデータ反転電位Ｄｏｕｔを第２のアナログスイッチＳＷ２に供給する。第２のアナログスイッチＳＷ２は、記憶部２００に記憶されたデータに応じて、第１のアナログスイッチＳＷ１からのデータ反転電位Ｄｏｕｔと、基準電位ＣＯＭとのどちらかを画素電極１４に与える。基準電位ＣＯＭは、図１の対向電極１６に与えられている電位と等電位である。そして、記憶部２００にデータＤＡＴＡが記憶されている場合は、画素電極１４にデータ反転電位Ｄｏｕｔが与えられるため、液晶層１５にデータ反転電位と基準電位との差の電圧が印加される。一方、記憶部２００にデータＤＡＴＡが記憶されていない場合は、画素電極１４に基準電位ＣＯＭが与えられ、この結果、画素電極と共通電極との間の電位差がゼロになるため、液晶層１５には電圧が印加されない。
【００３０】
図３（ｂ）は、メモリセル１０１の構成をトランジスタレベルで示す図である。トランジスタＴ１〜Ｔ６は、記憶部２００に対応する。また、トランジスタＴ７〜Ｔ１０がアナログスイッチＳＷ２に、トランジスタＴ１１、Ｔ１２がアナログスイッチＳＷ１にそれぞれ対応する。このように、アナログスイッチＳＷ１を画素内に形成することで、ＦＣラインのドライブ能力を小さくできる。
列ラインドライバ１２０がメモリアレイに＃Ｄｊ（ｊは０からｍまでの整数。ｍは画素アレイの列数）を与える理由は、メモリセル１０１がＳＲＡＭ構造のメモリを有しているからである。Ｄｊだけを与えてもよいが、Ｄｊと＃Ｄｊとを与えれば、よりデータ確定の速度が速くなるため、好ましい。メモリアレイ内のメモリが＃Ｄｊを必要としないメモリであってもよい。この場合には、列ラインドライバ１２０は、メモリアレイに＃Ｄｊを出力しなくてもよい。ただし、本実施例におけるメモリアレイ内のメモリには、少なくとも次の１）、２）の理由からＳＲＡＭ構造のメモリが適している。１）構造がシンプルで、このため空間光変調装置の画素領域ごとに設けることが容易である。２）速度が速いため、画像データの処理に適している。
【００３１】
（液晶部への印加電圧）
図４は、液晶部１５へ印加する電圧の説明する図である。図４は、本願の特徴である印加電圧の説明を主目的とし、各ドライバ１１０、１２０、１３０の動作の詳細、およびサブフレームの説明については後述する。まず、行ラインドライバ１１０からのアドレス信号Ｙｉ（ｉは１からｎまでの整数。ｉは画素アレイの行数）は、行方向のメモリセル１０１に供給される。また、位相反転信号シフトドライバ１３０からの位相反転信号ＦＣｉ（但しｉは１からｎまでの整数）は、サブフレーム内の１／２周期でＨレベルとＬレベルとを繰り返す。また、行ラインドライバ１１０からのアドレス信号Ｙｉに応じて列ラインドライバ１２０のデータＤｊが供給される。
【００３２】
図３（ａ）を用いて説明したように、第１のアナログスイッチＳＷ１は、位相反転信号ＦＣiに基づいてデータ反転電位Ｄｏｕｔiを生成する。また、第２のアナログスイッチＳＷ２は、第１のアナログスイッチＳＷ１からのデータ反転電位Ｄｏｕｔiと、基準電位ＣＯＭとを切り換える。これにより、列ラインドライバ１２０のデータ信号Ｄｉが入力されているフレームでは液晶層１５に電圧が印加される。この場合、画素電極に与えられる電位は、サブフレーム内の１／２周期ずつに電位Ｖｃｃと電位ＧＮＤとになる。ここで、基準電位ＣＯＭと電位Ｖｃｃとの間の電位差と、基準電位ＣＯＭと電位ＧＮＤとの電位差とは等しい。このため、基準電位ＣＯＭを基準とした実効電圧ＶａとＶｂとは位相が反対で、その大きさが等しい電圧が液晶層１５に印加される。
【００３３】
液晶層１５は、印加される電圧の大きさ（実効電圧）が同じであれば、位相の正負に関わり無く、同じように動作する。また、デジタル的に同じ大きさの正の電圧と負の電圧とが同じ割合で、１つフレームの映像を表示する際に印加される。これにより、液晶分子に電荷が残存することなく、ほぼ完全に相殺される。このため、液晶層１５の経時的な帯電を低減し、焼き付きを防止できる。
【００３４】
（サブフレーム駆動方式）
次に、サブフレーム駆動方式の原理について説明する。従来は、液晶層に対して映像の階調に対応した電圧をアナログ的に印加している。この印加電圧の大きさにより階調を表現できる。これに対して、本実施形態に係る反射型液晶表示パネル１０は、上述のように液晶層１５にデジタル的にＯＮ・ＯＦＦ電圧が印加される。従って、従来のように、印加電圧の大きさで映像の階調を表現することはできない。このため、映像の階調をパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下「ＰＷＭ」という。）を用いるサブフレーム駆動方式で表現する。
【００３５】
まず、サブフレーム駆動方式について説明する。ここでは、説明を簡単にするために、映像を８階調（３ビット）で表現する場合を考える。この場合、１つのフレームは、第１サブフレーム１ＳＦから第３サブフレーム３ＳＦまでの３つのサブフレームで構成される。
【００３６】
図５（ａ）は、画素配列の構成を示す図である。図５（ａ）に示すように、１フレームの映像は１０２４行の画素配列からなる。第１番目のラインから第ｎ番目のラインまでで１つのフレームが構成される。１つのサブフレームは、メモリセルにデータを書き込むためのアドレス期間Ｔａと、書き込まれたデータに従って映像を表示する表示期間とから構成される。１サブフレーム期間では、そのフレーム表示に必要とされる重み付けされたサブフレームの時に各メモリセル（画素）に表示すべきデータＤＡＴＡがＯＮ記憶される。サブフレームの重み付けに関しては、ＰＷＤの説明において後述する。そして、記憶されたデータＤＡＴＡの表示期間が点燈状態に相当する。図５（ｂ）は、１フレーム全体とサブフレームとの関係を示す図である。１つのフレームは、３つのサブフレーム１ＳＦ〜３ＳＦからなる。ここで、各サブフレームのアドレス期間Ｔａは全て共通している。これに対して、各サブフレームの表示期間は相互に異なる。各サブフレームの数は、表示する画像の階調数によって増減させる。また、サブフレーム３ＳＦのように表示期間の長いサブフレームは、１つのサブフレーム３ＳＦをさらに分割することが望ましい。これにより、偽輪郭等を低減でき、表示される画像の品質を向上させることができる。
【００３７】
（ＰＷＭ）
次に、図６に基づいてＰＷＭについて説明する。まず、１つの映像を１６階調（４ビット）で表現する場合を例にして説明する。４ビットで表現する場合、図６（ａ）に示すように、４ビット階調表示のそれぞれのビットに対応した重み付けを有する４つのサブフレームパルスＰ０（＝２0）、Ｐ１（＝２1）、Ｐ２（＝２2）、Ｐ３（＝２3）を用いる。図６（ｂ）は、サブフレームパルスＰ０、Ｐ１、Ｐ２、Ｐ３のタイミングチャートである。そして、図６（ｃ）に示すように、例えば画像の階調が１０レベルの場合、１フレームの表示期間において、サブフレームパルスＰ１とＰ３のときに点燈させる。この結果、１フレーム内の点燈時間の積分値が、実際に観察される表示画像の階調となる。同様に、画像階調が１０レベルから６レベルへ変化した場合、サブフレームパルスＰ１とＰ２のときに点燈させる。以上説明したように、本実施形態に係る反射型液晶表示パネルでは、上記サブフレーム駆動方式と上記ＰＷＭとを用いて表示画像の階調を表現する。
【００３８】
（電気光学装置用基板の変形例）
図２に示す電気光学装置用基板において、本願の特徴的な技術的事項の原理について説明した。ここで、データ信号ＤＡＴＡの書き換え期間を揃えるために、ＡＮＤ回路と信号ＷＥとを付加した構成を図７に示す。図７に示す構成は、図２に示した構成に対して行ラインドライバからのアドレス信号Ｙに対してＡＮＤ回路と信号ＷＥとが付加されている点が異なる。その他の構成は、図２に示したものと同様であるので、同一部分には同じ符号を付し、重複する説明は省略する。以下、図７に示す構成に基づいて各ドライバの構成と機能を説明する。
【００３９】
（行ラインドライバの構成）
図８は、行ラインドライバ１１０の内部構成の一例を示すブロック図である。行ラインドライバ１１０は、各アドレス線１１１を介して、行方向に沿って配列された各組のメモリセル群に対し、図７中上から下に向かって順次、アドレス信号（走査信号）Ｙｉを供給する。
【００４０】
行ラインドライバ１１０は、３つのインバータで構成されるレジスタを複数含むシフトレジスタ回路１１０ａと、複数のＡＮＤゲートを含むＡＮＤ論理回路１１０ｂとを備えている。シフトレジスタ回路１１０ａは、シリアル−パラレル変換機能を有しており、１番目のレジスタに与えられるパルス状のアドレス信号ＤＹは、クロック信号ＣＬＹ、＃ＣＬＹに従って、２番目以降のレジスタに順次転送されるとともに、各レジスタから出力される。ＡＮＤ論理回路１１０ｂの各ＡＮＤゲートは、隣接する２つのレジスタから供給されたデータの論理積を、アドレス信号Ｙｉ等として出力する。これにより、ＡＮＤ論理回路１１０ｂは、時間的な分解能の比較的高いアドレス信号Ｙｉ、換言すれば、クロック信号ＣＬＹ、＃ＣＬＹによりアドレス信号ＤＹがシフトされる短い時間（クロック信号ＣＬＹ、＃ＣＬＹの１／２周期）だけＨレベルとなるアドレス信号Ｙｉを、出力することができる。
【００４１】
（列ラインドライバの構成）
図９は、列ラインドライバ１２０の内部構成の一例を示すブロック図である。列ラインドライバ１２０は、各一対のデータ線１２０ａ、１２０ｂを介して、列方向に沿って配列された各組のメモリセル群に対し、一斉に、一対のデータ信号Ｄ、＃Ｄを供給する。列ラインドライバ１２０は、６つのインバータで構成されるレジスタを複数含むシフトレジスタ回路１２０ａを備えている。シフトレジスタ回路１２０ａは、シリアル−パラレル変換機能を有しており、１番目のレジスタに与えられた画像データ信号ＤＡＴＡは、２番目以降のレジスタに順次転送されるとともに、各レジスタから出力される。出力される一対の信号Ｑ、＃Ｑは図７の信号Ｄ、＃Ｄに相当する。
【００４２】
（列ラインドライバのタイミングチャート）
図１０は、列ラインドライバ１２０の動作を示すタイミングチャートである。図示するように、６つのインバータで構成される各レジスタは、クロック信号ＣＬの立ち下がりエッジで順次データを転送している。
【００４３】
このように、イネーブル信号ＷＥがＨレベルとなるとき、データ信号Ｄ、＃Ｄを供給するべき一行のメモリセル群にＨレベルのアドレス信号Ｙが供給される。これにより、各メモリセル１０１は、クロストークなどが発生しない状態で、データを記憶することができる。
【００４４】
（行ラインドライバのタイミングチャート）
図１１は、行ラインドライバ１１０の動作を示すタイミングチャートである。時刻ｔ１では、第１のサブフレーム１ＳＦの期間の開始を意味するアドレス信号ＤＹが、不図示の制御回路から行ラインドライバ１１０に供給される。行ラインドライバ１１０は、アドレス信号ＤＹに従って、シフトされたアドレス信号Ｙｉを複数のアドレス線１１１を介して順番に各行のメモリセル１０１群に供給する。例えば、時刻ｔ２では、アドレス信号Ｙ０が、第１番目のアドレス線１１１を介して、第１行目のメモリセル１０１群に供給される。そして、アドレス信号Ｙ０の立下りＷＹ０において第１行のメモリセル群は、各一対のデータ線１２０ａ、１２０ｂを介して供給されるデータ信号Ｄ、＃Ｄをラッチする。図１２は、データ信号ＤＡＴＡを行方向のクロックＣＬＸに従って送るタイミングと示すタイミングチャートである。
【００４５】
（行ラインと列ラインのタイミングチャート）
図１３は、行ラインのアドレス信号ＤＹとデータ信号ＤＡＴＡの書き込みとのタイミングの関係を１つタイミングチャートで示したものである。例えば、第１のサブフレーム１ＳＦ内において、アドレス信号Ｙ１により行を選択してから、列方向のデータＤＡＴＡを一度にメモリセル１０１群に書き込む。
【００４６】
（位相反転シフトドライバの構成）
図１４は、位相反転シフトドライバ１３０の概略構成を示す図である。位相反転シフトドライバ１３０は、３つのインバータで構成されるレジスタを複数含むシフトレジスタ回路１３０ａと、複数のＡＮＤゲートを含むＡＮＤ論理回路１３０ｂとを備えている。シフトレジスタ回路１３０ａは、シリアル−パラレル変換機能を有しており、１番目のレジスタに与えられるパルス状の位相反転信号ＤＦＣは、クロック信号ＣＬＦＣ、＃ＣＬＦＣに従って、２番目以降のレジスタに順次転送されるとともに、各レジスタから出力される。ＡＮＤ論理回路１３０ｂの各ＡＮＤゲートは、隣接する２つのレジスタから供給されたデータの論理積を、位相反転信号ＦＣ０等として出力する。
【００４７】
（位相反転シフトドライバのタイミングチャート）
図１５は、位相反転シフトドライバのタイミングチャートである。行ラインドライバ１１０の構成（図８）と位相反転シフトドライバ１３０の構成（図１４）とを比較して明らかなように、両ドライバは同様の構成を有している。このため、図１５に示すタイミングチャートも、図１１に示す行ラインドライバのタイミングチャートと概念的に同じ動作を示している。ここで、シフトレジスタの出力Ｙｍ０・・・と、位相反転信号ＦＣｍ０・・・とが等価な動作内容に対応するので重複する説明は省略する。
【００４８】
（映像表示のタイミングチャート）
図１６は、上記電気光学回路基板１００において、映像を表示する際のタイミングチャートである。図１６において、位相反転信号ＦＣ０・・・は、アドレス信号Ｙｉ・・・に応じて順次シフトしてゆく。そして、例えば第１番目の行ラインにおいて第２のサブフレーム２ＳＦの期間がスタートした場合でも、第２番目以降の行ラインでは第１のサブフレーム１ＳＦの映像を表示している。このような映像表示方法により、無駄な時間なくサブフレームの連続的書き込みができる。また、信号ＤＹの出現率を変えることにより、クロック信号ＣＬＹ（ＣＬＦＣ）が同一でも、信号ＤＦＣの周期を変えることができる。
【００４９】
（第２実施形態）
図１７（ａ）は、本発明の第２実施形態に係る電気光学装置用基板のメモリセル４００の概略構成を示す図である。上記第１実施形態に係るメモリセル１０１は、２つのアナログスイッチＳＷ１、ＳＷ２とを有しているのに対し、本実施形態では１つのアナログスイッチＳＷ２のみ有している点が異なる。その他の構成は上記第１実施形態と同様であるので、同一部分には同様の符号を付し、重複する説明は省略する。また、電気光学装置用基板の構成も図２で示す内容と同様であるので省略する。本実施形態において、位相反転信号ＦＣに基づいてデータ反転電位を生成する機能は位相反転シフトドライバ１３０が有している。
【００５０】
図１７（ｂ）は、メモリセル４００の構成をトランジスタレベルで示す図である。トランジスタＴ１〜Ｔ６は、記憶部４０１に対応する。また、トランジスタＴ７〜Ｔ１０がアナログスイッチＳＷ２に対応する。このように、アナログスイッチＳＷ１の機能を位相反転信号シフトドライバに持たせることで、画素を構成するトランジスタを削減できる。この結果、画素サイズをより微細化できる。
【００５１】
（第３実施形態）
図１８は、本発明の第３実施形態に係る電気光学装置用基板の概略構成を示す図である。本実施形態は、２つの部分列ラインドライバ５００ａ、５００ｂを有している点が上記第１実施形態と異なる。その他の構成は上記第１実施形態と同様であるので同じ部分には同一の符号を付し、重複する説明は省略する。
【００５２】
このように、２つの部分列ラインドライバ５００ａ、５００ｂを設けることにより、データを並列に展開して各メモリセルに送ること、及び当該ラインドライバがシリアル―パラレル変換するデータ量を低減することができる。この結果、画素数が多い場合でも高速に画像を表示できる。また、部分列ラインドライバの数量は２つに限られず、３つ以上設けても良い。部分列ラインドライバを３つ以上設ければ、より多くの画素構成の場合でも対応できる。
【００５３】
（第４実施形態）
図２１は、本発明の第４実施形態に係る電気光学装置用基板の概略構成を示す図である。本実施形態は、上記第１実施形態に比較して、列ラインドライバ１２０を列アドレスデコードドライバ１３２０に変更した点、行ラインドライバ１１０を行アドレスデコードドライバ１３１０に変更した点、及び位相反転シフトドライバ１３０を位相反転信号ドライバ１３３０に変更した点が異なる。その他の構成は上記第１実施形態と同様であるので同じ部分には同一の符号を付し、重複する説明は省略する。
【００５４】
行アドレスデータＬＡＤと、列アドレスデータＲＡＤとにより任意のアドレスのメモリセルを特定して選択することができる。そして、列アドレスデコードドライバ１３２０は、選択されたアドレスメモリセル１０１に記憶させる画素データをデータ線（第２の信号線）１２０ａ、１２０ｂから出力する。
【００５５】
例えば、図２１の複数のメモリセル１０１のうち、斜線を付して示すメモリセル１０１Ｐの画素データを書き換える場合を考える。この場合、行アドレスデコードドライバ１３１０には、アドレス信号Ｙ１の出力を選択するための行アドレスデータＬＡＤが供給される。また、列アドレスデコードドライバ１３２０には、出力Ｄ１を選択するための列アドレスデータＲＡＤと、メモリセル１０１Ｐに書き込まれる画素データが表示データ端子に同時に送られる。これより、複数のメモリセル１０１のうちから選択したいずれか任意のメモリセル１０１Ｐの画素データを、メモリセル１０１の配列に関係なくランダムに書き換えることができる。この結果、表示する画素データの書き換えの必要のないメモリセル１０１に対して、表示する画素データの転送を省略することができる。従って、書き換え動作に必要な電力消費を低減できる。
【００５６】
次に、位相反転信号ドライバ１３３０の概略構成を図２２に示す。位相反転信号ドライバ１３３０は、複数のバッファ増幅器１３４０を有している。バッファ増幅器１３４０は、位相反転信号ＤＦＣに応じたデータ反転電位（図３におけるＶｃｃ又はＧＮＤ電位に相当）を増幅生成する。そして、位相反転信号ドライバ１３３０は、出力ＦＣ０〜ＦＣｎから全てのメモリセル１０１に対して、生成されたデータ反転電位を供給する。これにより、全てのメモリセル１０１の書き換え量、即ち書き換えられるメモリセル１０１の数量とは無関係に、画素電極から出力される液晶印加電圧の電位の位相反転動作を行うことができる。この結果、表示データの変化の有無とは無関係に、液晶層１５（図１）に印加される表示データのリフレッシュ動作（位相反転工程動作）を液晶性能に応じた周期で行うことができる。従って、液晶の焼き付きを防止するために、その液晶の特性上必要最小限のリフレッシュ動作をすることができる。また、本電気光学装置用基板１３００を備える、例えば後述するデジタル駆動液晶表示装置、電子機器、プロジェクタ等の画像表示装置の省電力化を図ることができる。
【００５７】
（第５実施形態）
図１９は、本発明の第５実施形態に係るプロジェクタ６００の概略構成を示す図である。プロジェクタ６００は、本体部６１０と投写レンズ系６２０とを有している。本体部６１０は、照明光を供給する光源部６１１と、上記各実施形態に記載の電気光学装置用基板を備えるデジタル液晶駆動表示装置６１３と、デジタル液晶駆動表示装置６１３を制御するための制御回路６１２を備えている。そして、投写レンズ系６２０は、デジタル液晶駆動表示装置６１３に表示された映像をスクリーン６３０上に拡大して投写する。プロジェクタ６００は、上記各実施形態に記載の電気光学装置用基板を備えているため、デジタル駆動により高画質、高コントラストな画像を投写できる。また、プロジェクタ６００の省電力化を図ることもできる。
【００５８】
（第６実施形態）
図２０（ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第６実施形態に係る電子機器の例である。図２０（ａ）は携帯電話１０００の例を示す斜視図である。携帯電話１０００は、本発明の電気光学装置用基板を使用した液晶表示装置１００１を有している。図２０（ｂ）は腕時計型電子機器１１００の例を示す斜視図である。腕時計型電子機器１１００は、本発明の電気光学装置用基板を使用した液晶表示装置１１０１を有している。図２０（ｃ）はワープロ、パソコン等の携帯型の情報処理装置１２００の例を示す斜視図である。情報処理装置１２００は、キーボード等の入力部１２０２と、情報処理装置本体１２０４と、本発明の電気光学装置用基板を使用した液晶表示装置１２０６とを有する。これらの電子機器は、上記各実施形態に記載の電気光学装置用基板を備えているため、デジタル駆動により高画質、高コントラストな画像を得ることができる。また、電子機器の省電力化を図ることもできる。なお、本発明は、上記各実施形態に限られず、その趣旨を逸脱しない範囲で様々な変形例をとることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る反射型液晶表示パネルの概略構成図。
【図２】第１実施形態における電気光学装置用基板の概略構成を示す図である。
【図３】（ａ）、（ｂ）は、上記第１実施形態のメモリセルの構成図。
【図４】液晶層へ印加する電圧の様子の説明図。
【図５】（ａ）、（ｂ）は、サブフレーム駆動方式の説明図。
【図６】（ａ）、（ｂ）、（ｃ）は、ＰＷＭの説明図。
【図７】上記第１実施形態の電気光学装置用基板の変形例の概略構成図。
【図８】上記第１実施形態の行ラインドライバの概略構成図。
【図９】上記第１実施形態の列ラインドライバの概略構成図。
【図１０】上記第１実施形態の列ラインドライバのタイミングチャート。
【図１１】上記第１実施形態の行ラインドライバのタイミングチャート。
【図１２】上記第１実施形態のデータ送信のタイミングチャート。
【図１３】上記第１実施形態の行ラインドライバと列ラインドライバとの関係を示すタイミングチャート。
【図１４】上記第１実施形態の位相反転ドライバの概略構成図。
【図１５】上記第１実施形態における位相反転信号シフトドライバのタイミングチャート。
【図１６】上記第１実施形態のサブフレームを順次表示するタイミングチャート。
【図１７】（ａ）、（ｂ）は、本発明の第２実施形態に係るメモリセルの構成図。
【図１８】本発明の第３実施形態に係る電気光学装置用基板の概略構成図。
【図１９】本発明の第５実施形態に係るプロジェクタの概略構成図。
【図２０】（ａ）、（ｂ）、（ｃ）は、それぞれ本発明の第６実施形態に係る電子機器の例を示す外観図。
【図２１】本発明の第４実施形態に係る電気光学装置用基板の概略構成図。
【図２２】第４実施形態の位相反転信号ドライバの概略構成図。
【符号の説明】
１０ 反射型液晶表示パネル、１１ シリコン基板、１２ 回路形成層、１３ シール材、１４ 対向透明基板、１５ 液晶層、１６ 対向電極、１７ 画素電極、１８ 光遮蔽膜、１９ 端子パッド、２０ 異方導電性接着剤、２１ フレキシブルテープ配線、１００，３００ 電気光学装置用基板、１１０ 行ラインドライバ、１１０ａ，１３０ａ シフトレジスタ回路、１１０ｂ，１３０ｂ ＡＮＤ論理回路、１２０ 列ラインドライバ、１３０ 位相反転信号シフトドライバ、１０１，４００ メモリセル、１１１ アドレス信号線、１２０ａ，１２０ｂ データ信号線、１３１ 位相反転信号線、１４０ メモリセル群、Ｔ１〜Ｔ１０ トランジスタ、２００，４０１ 記憶部、５００ａ，５００ｂ 部分列ラインドライバ、６００ プロジェクタ、６１０ 本体、６１１ 光源部、６１２制御回路、６１３ デジタル液晶駆動表示装置、６２０ 投写レンズ系、６３０ スクリーン、１０００ 携帯電話本体、１１００ 時計本体、１２００ 情報処理装置、１３１０ 行アドレスデコードドライバ、１３２０ 列アドレスデコードドライバ、１３３０ 位相反転ドライバ、ＲＡＤ 列アドレスデータ、ＬＡＤ 行アドレスデータ、１０１Ｐ メモリセル、１３４０ バッファ増幅器
Claims (15)
- マトリクス状に配列されデジタル駆動される複数のメモリセルを含むメモリセルアレイと、前記メモリセルに記憶された画素データを電気信号として取り出す為の画素電極とを有する電気光学装置用基板において、
前記メモリセルは供給された画素データの位相を反転させる位相反転回路を備え、前記位相反転回路により位相を反転されたデータ反転信号が前記画素電極に供給されることを特徴とする電気光学装置用基板。 - 前記メモリセルは、前記画素データを記憶するための記憶部と、
位相反転信号に基づいて前記データ反転信号を生成するための第１のアナログスイッチ部と、
前記第１のアナログスイッチ部からの前記データ反転信号と、ゼロデータ信号とを切り換えるための第２のアナログスイッチ部とを備え、
前記記憶部に前記画素データが記憶されているときは、前記データ反転信号を選択し、前記記憶部に前記画素データが記憶されていないときは、前記ゼロデータ信号を選択して、前記画素電極に供給することを特徴とする請求項１に記載の電気光学装置用基板。 - 前記データ反転信号は、前記ゼロデータ信号の電位を略中心としてプラス側電位、及びマイナス側電位に位相が変移することを特徴とする請求項２に記載の電気光学装置用基板。
- 前記記憶部はＳＲＡＭ構造であることを特徴とする請求項２に記載の電気光学装置用基板。
- 前記メモリセルアレイは、行方向に沿って配列された１組の前記メモリセル群に含まれる１組のアドレス端子群を並列に接続するための複数の第１の信号線と、
列方向に沿って配列された１組の前記メモリセル群に含まれる１組のデータ端子群を並列に接続するための複数の第２の信号線と、
前記行方向又は前記列方向に沿って配列された１組の前記メモリセル群に含まれる１組の位相反転端子群を並列に接続するための複数の第３の信号線とを備え、
前記電気光学装置用基板は、さらに、前記複数の第１の信号線を介して、前記行方向に沿って配列された前記メモリセル群に、アドレス信号を順次供給するための第１のドライバ回路と、
前記複数の第２の信号線を介して、前記列方向に沿って配列された前記メモリセル群に、前記画素データ信号を一斉に供給するための第２のドライバ回路と、
前記複数の第３の信号線を介して、前記行方向又は前記列方向に沿って配列された各組のメモリセル群に、位相反転信号を供給するための第３のドライバ回路とを備えることを特徴とする請求項１に記載の電気光学装置用基板。 - 前記第３のドライバ回路は、前記画素データの位相を反転させる位相反転回路を有し、前記位相反転回路は前記メモリセルに供給する前に前記画素データの位相を反転することを特徴とする請求項４に記載の電気光学装置用基板。
- 前記メモリセルアレイは、行方向に沿って配列された１組の前記メモリセル群に含まれる１組のアドレス端子群を並列に接続するための複数の第１の信号線と、
列方向に沿って配列された１組の前記メモリセル群に含まれる１組のデータ端子群を並列に接続するための複数の第２の信号線と、
前記行方向又は前記列方向に沿って配列された１組の前記メモリセル群に含まれる１組の位相反転端子群を並列に接続するための複数の第３の信号線とを備え、
前記電気光学装置用基板は、さらに、前記複数の第１の信号線を介して、前記行方向に沿って配列された前記メモリセル群のうちのいずれかの行を選択する行アドレスデータを供給するための行アドレスデコードドライバ回路と、
前記複数の第２の信号線を介して、前記列方向に沿って配列された前記メモリセル群のうちのいずれかの列を選択する列アドレスデータと、前記行アドレスデータと前記列アドレスデータとで特定される前記メモリセルに出力される前記画素データ信号と、を供給するための列アドレスデコードドライバ回路と、
前記複数の第３の信号線を介して、前記行方向又は前記列方向に沿って配列された各組のメモリセル群に、位相反転信号を供給するための位相反転ドライバ回路とを備えることを特徴とする請求項１に記載の電気光学装置用基板。 - 前記位相反転ドライバ回路は、前記画素データの位相を反転させる位相反転回路を有し、
前記位相反転回路は、前記画素データ信号によって表示内容が書き換えられる前記メモリセル群の数量とは無関係に、一定周期で前記画素データの位相を反転することを特徴とする請求項７に記載の電気光学装置用基板。 - 請求項１〜８の何れか一項に記載の電気光学装置用基板と、
前記電気光学装置用基板に供給される前記ゼロデータの電位と同電位の電圧を供給する為の共通電極を有する対向基板と、の間に挟まれた液晶層を駆動するよう構成されたデジタル駆動液晶表示装置。 - 請求項９に記載の前記デジタル駆動液晶表示装置により映像を表示する表示部を有することを特徴とする電子機器。
- 投写光を供給する光源部と、
請求項９に記載のデジタル駆動液晶表示装置と、前記デジタル駆動液晶表示装置を制御するための制御回路と、前記デジタル駆動液晶表示装置の映像を拡大投写する投写レンズ系とを有することを特徴とするプロジェクタ。 - 行方向と列方向とのマトリクス状に配列されデジタル駆動される複数のメモリセルを含むメモリセルアレイと、前記メモリセルに記憶された画素データを電気信号として取り出す為の画素電極とを有する電気光学装置用基板の駆動方法において、
前記メモリセルに供給する前の画素データ、又は前記メモリセルに供給された後の画素データの位相を反転させる位相反転工程を含むことを特徴とする電気光学装置用基板の駆動方法。 - 前記位相反転工程は、前記画素データをパルス幅変調する工程と、１フレームを複数のサブフレームに分割し、前記サブフレーム内の表示データを略１／２ずつ前記ゼロデータ信号の電位を略中心としたプラス側電位と、マイナス側電位とに、前記画素データの電位及び位相を変換することを特徴とする請求項１２に記載の電気光学装置用基板の駆動方法。
- 前記位相反転工程は、前記行方向に配列されている前記メモリセルアレイを順次選択すると同時に前記画素データの位相を反転させることを特徴とする請求項１２に記載の電気光学装置用基板の駆動方法。
- 前記位相反転工程は、前記行方向の前記メモリセルアレイに供給される位相反転信号の周期と、前記行方向の前記メモリセルアレイに供給される画素データ信号の周期とを同期可変することで、前記サブフレームの周期を可変して階調表現機能を持たせること特徴とする請求項１４に記載の電気光学装置用基板の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191160A JP4595296B2 (ja) | 2002-09-18 | 2003-07-03 | 電気光学装置、電子機器及びプロジェクタ |
| US10/663,813 US7167152B2 (en) | 2002-09-18 | 2003-09-17 | Optoelectronic-device substrate, method for driving same, digitally-driven liquid-crystal-display, electronic apparatus, and projector |
| TW092125653A TWI270713B (en) | 2002-09-18 | 2003-09-17 | Substrate for electrooptical device, method for driving the substrate, digitally driven liquid crystal display device, electronic equipment, and projector |
| KR1020030064681A KR100726052B1 (ko) | 2002-09-18 | 2003-09-18 | 전기 광학 장치 및 그의 구동 방법, 디지털 구동 액정 표시 장치, 전자 기기 및 프로젝터 |
| CNB031573355A CN1326110C (zh) | 2002-09-18 | 2003-09-18 | 电光装置用基板、该基板的驱动方法及其用途 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002271474 | 2002-09-18 | ||
| JP2003191160A JP4595296B2 (ja) | 2002-09-18 | 2003-07-03 | 電気光学装置、電子機器及びプロジェクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004163890A true JP2004163890A (ja) | 2004-06-10 |
| JP4595296B2 JP4595296B2 (ja) | 2010-12-08 |
Family
ID=32827619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191160A Expired - Lifetime JP4595296B2 (ja) | 2002-09-18 | 2003-07-03 | 電気光学装置、電子機器及びプロジェクタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7167152B2 (ja) |
| JP (1) | JP4595296B2 (ja) |
| KR (1) | KR100726052B1 (ja) |
| CN (1) | CN1326110C (ja) |
| TW (1) | TWI270713B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9261694B2 (en) | 2005-02-23 | 2016-02-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US9082353B2 (en) | 2010-01-05 | 2015-07-14 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US7999994B2 (en) | 2005-02-23 | 2011-08-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US9087486B2 (en) | 2005-02-23 | 2015-07-21 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US8519945B2 (en) | 2006-01-06 | 2013-08-27 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US20070205969A1 (en) | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
| US8310442B2 (en) | 2005-02-23 | 2012-11-13 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US9158106B2 (en) | 2005-02-23 | 2015-10-13 | Pixtronix, Inc. | Display methods and apparatus |
| US9229222B2 (en) | 2005-02-23 | 2016-01-05 | Pixtronix, Inc. | Alignment methods in fluid-filled MEMS displays |
| JP5121136B2 (ja) * | 2005-11-28 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| US8526096B2 (en) | 2006-02-23 | 2013-09-03 | Pixtronix, Inc. | Mechanical light modulators with stressed beams |
| KR101252002B1 (ko) * | 2006-05-23 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US9176318B2 (en) | 2007-05-18 | 2015-11-03 | Pixtronix, Inc. | Methods for manufacturing fluid-filled MEMS displays |
| US8169679B2 (en) | 2008-10-27 | 2012-05-01 | Pixtronix, Inc. | MEMS anchors |
| JP2011145395A (ja) * | 2010-01-13 | 2011-07-28 | Sony Corp | 液晶表示装置 |
| US9134552B2 (en) | 2013-03-13 | 2015-09-15 | Pixtronix, Inc. | Display apparatus with narrow gap electrostatic actuators |
| TWI524324B (zh) * | 2014-01-28 | 2016-03-01 | 友達光電股份有限公司 | 液晶顯示器 |
| US11978506B2 (en) * | 2020-12-10 | 2024-05-07 | Agency For Science, Technology And Research | Spatial light modulator |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| JPH07253764A (ja) * | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JP2001100707A (ja) * | 1999-09-29 | 2001-04-13 | Seiko Epson Corp | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 |
| JP2001343924A (ja) * | 2000-03-27 | 2001-12-14 | Seiko Epson Corp | デジタル駆動装置およびこれを用いた画像表示装置 |
| JP2002207460A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471225A (en) * | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
| US5798746A (en) * | 1993-12-27 | 1998-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US5687130A (en) | 1994-11-30 | 1997-11-11 | Texas Instruments Incorporated | Memory cell with single bit line read back |
| JPH08194205A (ja) | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| US5952991A (en) * | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| JP3533074B2 (ja) * | 1997-10-20 | 2004-05-31 | 日本電気株式会社 | Ｖｒａｍ機能内蔵のｌｅｄパネル |
| JP3445121B2 (ja) * | 1997-10-24 | 2003-09-08 | キヤノン株式会社 | マトリクス基板と液晶表示装置及びこれを用いるプロジェクター |
| TW484117B (en) * | 1999-11-08 | 2002-04-21 | Semiconductor Energy Lab | Electronic device |
| JP3367099B2 (ja) * | 1999-11-11 | 2003-01-14 | 日本電気株式会社 | 液晶表示装置の駆動回路とその駆動方法 |
| WO2001052229A1 (fr) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Appareil d'affichage a matrice active et procede de commande correspondant |
| US6873320B2 (en) * | 2000-09-05 | 2005-03-29 | Kabushiki Kaisha Toshiba | Display device and driving method thereof |
| JP2002162938A (ja) * | 2000-11-22 | 2002-06-07 | Toshiba Corp | 液晶表示装置 |
| TW548625B (en) * | 2000-11-30 | 2003-08-21 | Toshiba Corp | Display apparatus and its driving method |
| JP2002169517A (ja) | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示装置の駆動方法及び駆動装置 |
| US6731272B2 (en) * | 2001-01-22 | 2004-05-04 | Intel Corporation | Pseudo static memory cell for digital light modulator |
-
2003
- 2003-07-03 JP JP2003191160A patent/JP4595296B2/ja not_active Expired - Lifetime
- 2003-09-17 US US10/663,813 patent/US7167152B2/en not_active Expired - Lifetime
- 2003-09-17 TW TW092125653A patent/TWI270713B/zh not_active IP Right Cessation
- 2003-09-18 KR KR1020030064681A patent/KR100726052B1/ko active IP Right Grant
- 2003-09-18 CN CNB031573355A patent/CN1326110C/zh not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| JPH07253764A (ja) * | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JP2001100707A (ja) * | 1999-09-29 | 2001-04-13 | Seiko Epson Corp | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 |
| JP2001343924A (ja) * | 2000-03-27 | 2001-12-14 | Seiko Epson Corp | デジタル駆動装置およびこれを用いた画像表示装置 |
| JP2002207460A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200413763A (en) | 2004-08-01 |
| CN1326110C (zh) | 2007-07-11 |
| KR20040025625A (ko) | 2004-03-24 |
| US20040156246A1 (en) | 2004-08-12 |
| JP4595296B2 (ja) | 2010-12-08 |
| TWI270713B (en) | 2007-01-11 |
| KR100726052B1 (ko) | 2007-06-08 |
| CN1495698A (zh) | 2004-05-12 |
| US7167152B2 (en) | 2007-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4595296B2 (ja) | 電気光学装置、電子機器及びプロジェクタ | |
| JP3680795B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2004191574A (ja) | 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法 | |
| JP2010026086A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
| JP3613942B2 (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP2001100707A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3823645B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP3991633B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3888076B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置および電子機器 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2010026085A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
| JP2002062857A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3912010B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3876622B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路および電気光学装置 | |
| JP2002311900A (ja) | 液晶表示装置の駆動方法、液晶表示装置、液晶表示装置の駆動回路および電子機器 | |
| JP2003186448A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002189455A (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP4479154B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4595296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |