JP2004151155A - 表示装置 - Google Patents

Abstract

【課題】開口率と製造歩留まりの低下を防止できる表示装置を提供する。
【解決手段】本発明に係る表示装置は、各画素ごとに、赤色、緑色及び青色の発光をそれぞれ行う３つのＥＬ素子ＥＬ−Ｒ，ＥＬ−Ｇ，ＥＬ−Ｂと、これらＥＬ素子ＥＬ−Ｒ，ＥＬ−Ｇ，ＥＬ−Ｂをそれぞれ駆動するトランジスタ２１と、これらトランジスタ２１のゲート電圧を制御するリフレッシュ回路２２と、各色の表示用画素データを蓄積するキャパシタＣＲ，ＣＧ，ＣＢと、これらキャパシタＣＲ，ＣＧ，ＣＢの蓄積電荷のいずれか一つを選択するデコーダ２３と、各色に対応した画像取込みセンサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂとを有する。表示用の画素データに応じた電荷を蓄積するキャパシタの一部を、画像取込みを行うセンサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂの受光量に応じた電荷を蓄積するためにも用いるため、キャパシタの数を削減でき、画素の構造を簡略化でき、開口率と製造歩留まりの向上を図れる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、画像取込み機能を備えた表示装置に関し、特に、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた表示装置に関する。
【０００２】
【従来の技術】
ＥＬ素子は、応答性及び発色性がよく、薄膜化も可能なため、次世代の表示装置として盛んに研究開発が行われている。
【０００３】
ＥＬ素子を用いた表示装置（以下、ＥＬ表示装置）では、階調表示を行うためにパルス幅駆動を行う。図９は階調表示が可能なＥＬ表示装置の動作原理を説明する図である。ＥＬ素子５０を駆動するトランジスタ５１のゲートにはゲート駆動回路５２が接続されている。ゲート駆動回路５２は、デジタル画素データのビット位置に応じた図１０に示すようなパルス幅変調信号をトランジスタ５１のゲートに供給する。より詳細には、デジタル画素データの上位ビット側ほど、パルス幅を長くする。
【０００４】
ＥＬ素子５０はトランジスタ５１がオンしている間だけ点灯する。したがって、デジタル画素データのビット位置に応じてトランジスタ５１のオン期間を切り替えることにより、階調表示が可能になる。
【０００５】
ゲート駆動回路５２は、信号線から供給されたデジタル画素データを一時的に蓄積するキャパシタと、このキャパシタに蓄積された電荷を保持する保持回路とを有する。
【０００６】
ところで、アレイ基板上に、画像取込みを行う密着型エリアセンサを配置した画像取込み機能付きの表示装置が提案されている（例えば、特許文献１，２を参照）。
【０００７】
この種の画像取込み機能を備えた従来の表示装置は、センサに接続されたキャパシタの電荷量をセンサでの受光量に応じて変化させるようにし、キャパシタの両端電圧を検出することで、画像取込みを行う。
【０００８】
【特許文献１】
特開２００１−２９２２７６号公報
【特許文献２】
特開２００１−３３９６４０号公報
【０００９】
【発明が解決しようとする課題】
このように、画像取込みを行うには、センサでの受光量に応じた電荷を蓄積するキャパシタが必需品である。しかしながら、ＥＬ表示装置の場合、ＥＬ素子を駆動するためのゲート駆動回路の内部にもキャパシタが必要であり、ＥＬ表示装置に画像取込み機能を持たせると、ＴＦＴおよびキャパシタの数が増えて素子の構造が複雑になり、製造歩留まりが低下するとともに、開口率も悪くなる。
【００１０】
本発明は、このような点に鑑みてなされたものであり、その目的は、開口率と製造歩留まりの低下を防止できる表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、第１及び第２方向に列設される信号線及び走査線の各交点付近に形成される表示素子と、前記表示素子のそれぞれに対応して設けられ、それぞれが異なる範囲の入射光を受光して受光量に応じた電気信号を出力する光電変換素子と、前記表示素子を点灯させるための表示用画素データを蓄積するとともに、前記光電変換素子での受光量に応じた電荷を蓄積する第１キャパシタと、前記第１キャパシタの蓄積電荷に応じた電圧を保持するとともに、該電圧に基づいて前記表示素子の点灯制御を行うリフレッシュ回路と、前記第１キャパシタを前記表示用画素データの蓄積に用いるか、前記光電変換素子での受光量に応じた電荷蓄積用に用いるかを切り替える第１選択制御部と、を備える。
【００１２】
【発明の実施の形態】
以下、本発明に係る表示装置について、図面を参照しながら具体的に説明する。
【００１３】
（第１の実施形態）
図１は本発明に係る表示装置の第１の実施形態の概略構成図であり、画像取込み機能を有することを特徴としている。図１の表示装置は、ガラスからなるアレイ基板１と、アレイ基板１にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ）２で接続される半導体基板３とで構成されている。
【００１４】
アレイ基板１上には、信号線及び走査線が列設される画素アレイ部４と、信号線を駆動する信号線駆動回路５と、走査線を駆動する走査線駆動回路６と、各種の制御信号を生成する制御信号生成回路７と、画像取込みセンサの駆動制御を行うセンサ制御線駆動回路８と、画像取込みを行った撮像データをラッチしてパラレル／シリアル変換して半導体基板に出力する信号処理回路９とが設けられている。アレイ基板１上の各回路は、例えばポリシリコンＴＦＴにより形成されている。
【００１５】
信号線駆動回路５は、デジタル画素データを表示素子の駆動に適したアナログ電圧に変換するＤ／Ａ変換回路を含む。Ｄ／Ａ変換回路は公知のものを用いる。
【００１６】
半導体基板３上には、表示制御及び画像取込制御を行うコントロールＩＣ１１と、電源回路１２とが実装されている。コントロールＩＣ１１は、ＣＰＵを内蔵し、デジタル画素データ、アレイ基板上の制御信号生成回路７のための同期信号、及び電源回路１２を制御するための信号を出力する。電源回路１２は、絶縁基板上の各回路で使用される電源電圧を生成する。
【００１７】
図２は画素アレイ部４の１画素分の構成を詳細に示した回路図である。１画素には、赤色、緑色及び青色の発光をそれぞれ行う３つのＥＬ素子ＥＬ−Ｒ，ＥＬ−Ｇ，ＥＬ−Ｂと、これらＥＬ素子ＥＬ−Ｒ，ＥＬ−Ｇ，ＥＬ−Ｂをそれぞれ駆動するトランジスタ２１と、これらトランジスタ２１のゲート電圧を制御するリフレッシュ回路２２と、各色の表示用画素データを蓄積するキャパシタＣＲ，ＣＧ，ＣＢと、これらキャパシタＣＲ，ＣＧ，ＣＢの蓄積電荷のいずれか一つを選択するデコーダ２３と、各色に対応した画像取込みセンサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂとが設けられている。
【００１８】
デコーダ２３は、制御信号線ＳＡ，ＳＢの論理により、赤、緑または青用のキャパシタＣＲ，ＣＧ，ＣＢを選択する。信号線上の画素データは、デコーダ２３で選択されたキャパシタに蓄積される。デコーダ２３でキャパシタの選択を行うことにより、制御線の数を削減できる。
【００１９】
リフレッシュ回路２２は、縦続接続された２つのインバータＩＶ１，ＩＶ２と、後段のインバータＩＶ２の出力を前段のインバータＩＶ１の入力にフィードバックするか否かを切り替えるトランジスタ２４とを有する。このトランジスタ２４がオンのとき、リフレッシュ回路２２は、出力の保持動作を行う。リフレッシュ回路２２の出力は、トランジスタ２１のゲート端子に供給される。
【００２０】
赤色の発光を行うＥＬ素子ＥＬ−Ｒの点灯を制御するトランジスタ２１のソース端子には信号ＤＶＤＤ−Ｒが供給され、緑色の発光を行うＥＬ素子ＥＬ−Ｇの点灯を制御するトランジスタ２１のソース端子には信号ＤＶＤＤ−Ｇが供給され、青色の発光を行うＥＬ素子ＥＬ−Ｂの点灯を制御するトランジスタ２１のソース端子には信号ＤＶＤＤ−Ｂが供給される。
【００２１】
センサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂのアノード端子はいずれも接地され、カソード端子はいずれもデコーダ２３に接続されている。
【００２２】
制御信号線ＳＡ，ＳＢがともにハイレベルのとき、センサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂでの受光量に応じた電荷は、デコーダ２３を通過してキャパシタＣＲに蓄積される。
【００２３】
このように、本実施形態では、キャパシタＣＲを画素表示と画像取込みの双方の目的で使用している。これにより、キャパシタの数を削減でき、画素の構造を簡略化できる。
【００２４】
本実施形態の表示装置は、通常の表示を行うこともできるし、スキャナと同様の画像取込みを行うこともできる。図３は通常の表示を行う場合のタイミング図であり、ｉ行と（ｉ＋１）行の点灯動作を抜き出して示している。なお、図３のタイミング図は、各色とも１ビットの表示データに基づいて点灯又は非点灯が制御される場合を仮定している。
【００２５】
まず、期間ａでは、制御信号線ＳＡｉ，ＳＢｉをハイ、ローにして、キャパシタＣＲに赤色画素データに応じた電荷を蓄積する。次に、期間ｂでは、リフレッシュ回路２２で保持動作を行いつつ、赤色表示用のトランジスタ２１をオンして、赤色表示用のＥＬ素子ＥＬ−Ｒを点灯する。
【００２６】
次に、期間ｃでは、制御信号線ＳＡｉ，ＳＢｉをロー、ハイにして、キャパシタＣＧに緑色画素データに応じた電荷を蓄積する。次に、期間ｄでは、リフレッシュ回路２２で保持動作を行いつつ、緑色表示用のトランジスタ２１をオンして、緑色表示用のＥＬ素子ＥＬ−Ｇを点灯する。
【００２７】
次に、期間ｅでは、制御信号線ＳＡｉ，ＳＢｉをロー、ローにして、キャパシタＣＧに青色画素データに応じた電荷を蓄積する。次に、期間ｆでは、リフレッシュ回路２２で保持動作を行いつつ、青色表示用のトランジスタ２１をオンして、青色表示用のＥＬ素子ＥＬ−Ｂを点灯する。
【００２８】
以上でｉ行の表示動作が終了し、次に同様の手順で、（ｉ＋１）行の表示動作が行われる。
【００２９】
各色の画素データが２ビット以上の場合は、各行ごとに、図３の期間ａ〜ｆの表示動作を、各ビットごとに点灯期間を変えながら繰り返す。より具体的には、上位ビットほどＥＬ素子の点灯期間を長くする。
【００３０】
本実施形態の表示装置の場合、１フレームにわたり上記手順で各画素の点灯を行った後は、信号線から画素データを供給することなく、静止画表示を行うことができる。静止画表示を行う場合は、すべての走査線Ｇｉ（ｉ＝１〜２４０）をローレベル固定にして、図３の期間ａ〜ｆの処理を走査線分繰り返せばよい。
【００３１】
次に、本実施形態の表示装置で画像取込みを行う場合のタイミングについて説明する。画像取込みを行う場合は、まず赤色のＥＬ素子ＥＬ−Ｒを点灯して、画像取込み対象物からの反射光をセンサＰＤ−Ｒで取り込み、センサＰＤ−Ｒでの受光量に応じた電荷をキャパシタＣＲに蓄積し、その蓄積電荷を信号線に出力する。次に、緑色のＥＬ素子ＥＬ−Ｇを点灯して、画像取込み対象物からの反射光をセンサＰＤ−Ｇで取り込み、センサＰＤ−Ｇでの受光量に応じた電荷をキャパシタＣＧに蓄積し、その蓄積電荷を信号線に出力する。次に、青色のＥＬ素子ＥＬ−Ｂを点灯して、画像取込み対象物からの反射光をセンサＰＤ−Ｂで取り込み、センサＰＤ−Ｂでの受光量に応じた電荷をキャパシタＣＢに蓄積し、その蓄積電荷を信号線に出力する。
【００３２】
図４は画像取込みを行う場合のタイミング図であり、ｉ行と（ｉ＋１）行の赤色画素の画像取込み動作を抜き出して示している。
【００３３】
まず、期間ａでは、制御信号線ＳＡｉ，ＳＢｉがロー、ローになり、キャパシタＣＢの蓄積電荷に応じた電圧がリフレッシュ回路２２に供給される。
【００３４】
次に、期間ｂでは、信号ＦＢがハイレベルになり、リフレッシュ回路２２は保持動作を行う。また、この期間内は、信号ＤＶＤＤ−Ｒがハイレベルになり、赤色表示用のトランジスタ２１がオンして、赤色表示用のＥＬ素子ＥＬ−Ｒが点灯する。
【００３５】
次に、期間ｃでも、赤色表示用のＥＬ素子ＥＬ−Ｒが点灯する。また、この期間内は、制御信号線ＳＡｉ，ＳＢｉがハイ、ハイになり、センサＰＤ−Ｒでの受光量に応じて、キャパシタＣＲの電荷が変化する。より具体的には、受光量が多いほど、光リークがより多く起こって、キャパシタＣＲの蓄積電荷が少なくなる。
【００３６】
次に、期間ｄでは、信号ＦＢがローレベルになり、リフレッシュ回路２２は保持動作を停止する。
【００３７】
次に、期間ｅでは、制御信号線ＳＡｉ，ＳＢｉがハイ、ローになり、キャパシタＣＲの蓄積電荷に応じた電圧がリフレッシュ回路２２に供給される。
【００３８】
次に、期間ｆでは、信号ＦＢがハイレベルになり、リフレッシュ回路２２は保持動作を再開する。
【００３９】
次に、期間ｇでは、走査線Ｇｉをハイレベルにして、キャパシタＣＲの蓄積電荷に応じた撮影データを信号線に出力する。
【００４０】
以上で、ｉ行の画像取込みが終了する。次に、同様の手順で（ｉ＋１）行の画像取込みを行う。そして、赤色画素について全行の画像取込みを行った後、緑色画素の画像取込みを行う。
【００４１】
図５（ａ）はｉ行と（ｉ＋１）行の緑色画素の画像取込み動作を示すタイミング図である。図５（ａ）と図４との違いは、信号ＤＶＤＤ−Ｒがハイレベルになる代わりに、信号ＤＶＤＤ−Ｇがハイレベルになる点である。その他のタイミングは同じである。緑色画素の画像取込みが終了すると、次に、青色画素の画像取込みを行う。
【００４２】
図５（ｂ）はｉ行と（ｉ＋１）行の青色画素の画像取込み動作を示すタイミング図である。図５（ｂ）と図５（ａ）との違いは、信号ＤＶＤＤ−Ｇがハイレベルになる代わりに、信号ＤＶＤＤ−Ｂがハイレベルになる点である。その他のタイミングは同じである。
【００４３】
図６は本実施形態の画素アレイ部４の１画素分の平面図である。図示のように、センサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂは、対応するＥＬ素子の発光層３０に取り囲まれるように配置されている。ＥＬ素子の発光層３０から発した光は撮像対象物表面で拡散反射されセンサに入射する。発光層３０のほぼ中央にセンサを配置するのがもっとも効率が良い。発光層から遠ざかるほど撮像対象物表面での反射光がセンサに入射しにくくなる。
【００４４】
発光層３０からの光は、図７に示すように、アレイ基板１側に放射される。図８は図６のＡ−Ａ線断面図である。画素アレイ部４は、アレイ基板１上に形成されるポリシリコンからなる活性層３１と、活性層３１の上面に形成される酸化シリコン層からなる第１絶縁膜３２と、第１絶縁膜３２の上面に形成されるＭｏＷ合金等からなるゲート電極３３と、第１絶縁膜３２及びゲート電極３３の上面に形成される第２絶縁膜３４と、第１及び第２絶縁膜３２，３４をエッチング除去して活性層３１に接続されるソース及びドレイン電極３５，３６と、第２絶縁膜３４の上面に形成されるアクリル樹脂などからなる層間絶縁膜３７とを有する。
【００４５】
層間絶縁膜３７の上面には、画素電極３８と、画素電極３８を区画するためのアクリル系黒色樹脂からなる画素分離用隔壁３９と、画素電極３８の上面に形成される各画素に対応した共役ポリマからなる発光層３０と、発光層３０の上面に形成される薄膜アルカリ土類金属及びＩＴＯ等の透明電極の積層体からなるカソード電極４０とが形成されている。
【００４６】
発光層３０の材料として用いられる高分子材料は、インクジェット塗布により形成可能である。インクジェット塗布は生産性が高く好適であるが、本実施形態は各種の低分子材料にも適用可能である。
【００４７】
このように、本実施形態では、表示用の画素データに応じた電荷を蓄積するキャパシタの一部を、画像取込みを行うセンサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂの受光量に応じた電荷を蓄積するためにも用いるため、キャパシタの数を削減でき、画素の構造を簡略化でき、開口率と製造歩留まりの向上を図れる。
【００４８】
上述した実施形態では、２つのインバータを縦続接続してリフレッシュ回路２２を構成する例を示したが、リフレッシュ回路２２の内部構成は種々変更可能である。
【００４９】
また、上述した実施形態では、各ＥＬ素子に対応してセンサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂを一つずつ設ける例を示したが、センサＰＤ−Ｒ，ＰＤ−Ｇ，ＰＤ−Ｂの数に特に制限はない。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１キャパシタを表示用と画像取込み用に共用するため、キャパシタの数を削減でき、画素の構造を簡略化できることから、開口率と製造歩留まりの向上を図れる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の第１の実施形態の概略構成図。
【図２】画素アレイ部の１画素分の構成を詳細に示した回路図。
【図３】通常の表示を行う場合のタイミング図。
【図４】赤色画素の画像取込みを行う場合のタイミング図。
【図５】（ａ）は緑色画素の画像取込みを行う場合のタイミング図、（ｂ）は青色画素の画像取込みを行う場合のタイミング図。
【図６】本実施形態の画素アレイ部の１画素分の平面図。
【図７】発光層の放射方向を示す図。
【図８】図６のＡ−Ａ線断面図。
【図９】階調表示が可能なＥＬ表示装置の動作原理を説明する図。
【図１０】パルス幅変調信号の一例を示す図。
【符号の説明】
１ ガラス基板
２ ＦＰＣ
３ 半導体基板
４ 画素アレイ部
５ 信号線駆動回路
６ 走査線駆動回路
７ 制御信号生成回路
８ センサ制御線駆動回路
９ 信号処理回路
１１ コントロールＩＣ
１２ 電源回路
２２ リフレッシュ回路
２３ デコーダ

Claims (8)

1. 第１及び第２方向に列設される信号線及び走査線の各交点付近に形成される表示素子と、
   前記表示素子のそれぞれに対応して設けられ、それぞれが異なる範囲の入射光を受光して受光量に応じた電気信号を出力する光電変換素子と、
   前記表示素子を点灯させるための表示用画素データを蓄積するとともに、前記光電変換素子での受光量に応じた電荷を蓄積する第１キャパシタと、
   前記第１キャパシタの蓄積電荷に応じた電圧を保持するとともに、該電圧に基づいて前記表示素子の点灯制御を行うリフレッシュ回路と、
   前記第１キャパシタを前記表示用画素データの蓄積に用いるか、前記光電変換素子での受光量に応じた電荷蓄積用に用いるかを切り替える第１選択制御部と、を備えることを特徴とする表示装置。
2. 前記表示素子を点灯させるための表示用画素データを蓄積する第２キャパシタと、
   前記第１及び第２キャパシタのいずれか一つを選択して、選択されたキャパシタの蓄積電荷を前記リフレッシュ回路に供給する第２選択制御部と、を備え、
   前記第１キャパシタは、特定の色を表示させる前記表示素子に対応して設けられ、
   前記第２キャパシタは、前記特定の色以外を表示させる前記表示素子に対応して設けられることを特徴とする請求項１に記載の表示装置。
3. 前記第１及び第２選択制御部は、２以上の制御信号線の論理で選択制御を行うデコーダで構成されることを特徴とする請求項１または２に記載の表示装置。
4. 前記表示素子は、各画素ごとに、赤、緑及び青の発光層をそれぞれ持つ３つの発光ダイオードで構成されることを特徴とする請求項１及至３のいずれかに記載の表示装置。
5. 前記光電変換素子は、各画素ごとに、対応する前記３つの発光ダイオードそれぞれに対して１つずつ設けられ、
   前記光電変換素子は、対応する前記発光ダイオードの発光層に取り囲まれるように配置されることを特徴とする請求項４に記載の表示装置。
6. 前記光電変換素子は、前記リフレッシュ回路及び前記第１選択制御部が形成される絶縁基板と、前記発光層と、の間に形成されることを特徴とする請求項４または５に記載の表示装置。
7. 前記第１キャパシタに蓄積された電荷は、前記第１選択制御部を介して、対応する信号線に供給されることを特徴とする請求項１及至６のいずれかに記載の表示装置。
8. 第１及び第２方向に列設される信号線及び走査線の各交点付近に形成される複数の表示素子と、
   前記表示素子を点灯させるための表示用画素データを蓄積する複数のキャパシタと、
   前記複数のキャパシタの内のいずれか一つの蓄積電荷に応じた電圧を保持するとともに、該電圧に基づいて前記表示素子の点灯制御を行うリフレッシュ回路と、
   前記複数のキャパシタの内のいずれか一つをリフレッシュ回路に接続するデコーダと、を備えることを特徴とする表示装置。

Images