JP2004128052A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004128052A JP2004128052A JP2002287199A JP2002287199A JP2004128052A JP 2004128052 A JP2004128052 A JP 2004128052A JP 2002287199 A JP2002287199 A JP 2002287199A JP 2002287199 A JP2002287199 A JP 2002287199A JP 2004128052 A JP2004128052 A JP 2004128052A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- diode
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Abstract
【課題】静電放電保護を行う保護回路及びそれを内蔵した半導体装置に関し、小型で、応答速度及び耐圧を向上させることができる保護回路を内蔵した半導体装置を提供することを目的とする。
【解決手段】基板内に形成されたウェル領域（３２）と、ウェル領域内に形成された電界効果トランジスタ（Ｑ１）と、ウェル領域（３２）とその外周部とに跨って形成され、ウェル領域（３２）にバックゲート電位を印加するとともに、外周部とでＰＮ接合（Ｄ１）を形成する拡散領域（４４）とを有し、 電界効果トランジスタ（Ｑ１）とＰＮ接合（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）に接続された内部回路（１１）を保護することを特徴とする。
【選択図】 図５
【解決手段】基板内に形成されたウェル領域（３２）と、ウェル領域内に形成された電界効果トランジスタ（Ｑ１）と、ウェル領域（３２）とその外周部とに跨って形成され、ウェル領域（３２）にバックゲート電位を印加するとともに、外周部とでＰＮ接合（Ｄ１）を形成する拡散領域（４４）とを有し、 電界効果トランジスタ（Ｑ１）とＰＮ接合（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）に接続された内部回路（１１）を保護することを特徴とする。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、静電放電保護を行う保護回路を内蔵した半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路（ＩＣ；ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を構成する素子は、微小であり、静電気放電（ＥＳＤ；ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）により容易に破壊される。このため、半導体集積回路には、外部で発生した静電気放電から内部回路を保護するための破壊保護回路が内蔵され、ユーザー等からの要求に合わせた多種のＥＳＤ試験が行なわれる。そのＥＳＤ試験の静電気印加モデルとしては、人体モデル、マシンモデル等が代表的である。
【０００３】
この種（人体モデルやマシンモデル等）の保護回路には、通常、トランジスタ素子を用いた保護回路とダイオード素子を用いた保護回路とで対応している。
【０００４】
ここで、トランジスタ素子を用いた保護回路とダイオード素子を用いた保護回路を説明する。
【０００５】
図１１は電界効果トランジスタを用いた保護回路の回路構成図を示す。
【０００６】
電界効果トランジスタを用いた保護回路７００は、電界効果トランジスタ７０１から構成されており、内部回路７０２に電源を供給する電源端子７０３と内部回路７０２と信号をやり取りするための入出力端子７０４との間に設けられている。電界効果トランジスタ７０１は、ドレインが電源端子７０３に接続され、ソース及びゲートが入出力端子７０４に接続された構成とされている。
【０００７】
上記構成により入出力端子７０４の電位が静電気放電などで上昇したときに、電界効果トランジスタ７０１がオンし、静電気放電による電荷を電源端子７０２に放電させ、入出力端子７０４の電位をクランプする。
【０００８】
図１２はトランジスタを用いた保護回路の特性を示す図、図１３はトランジスタ及びダイオードの電圧−電流特性図を示す。図１３（Ａ）はパルスが印加されたときの時間に対する電圧の特性、図１３（Ｂ）はパルスが印加されたときの電圧に対する電流の特性を示す。
【０００９】
なお、図１２及び図１３（Ａ）、図１３（Ｂ）は、トランジスタとダイオードの素子サイズを同一サイズとした場合の特性図である。
【００１０】
トランジスタ素子は、図１２に実線で示すようにインピーダンス（ΔＩ１／ΔＶ１）は図１２に破線で示すダイオード素子のインピーダンス（ΔＩ２／ΔＶ２）に比べて小さい。しかし、トランジスタ素子７０１には、図１２、図１３（Ａ）に示す実線の曲線で表される特性、いわゆる、スナップバック現象が発生する。このスナップバック現象により図１３（Ｂ）に実線で示すように電流の立ち上がりに時間τの遅れが生じることになる。このため、例えば人体又はマシンモデル等よりも立ち上り波形が急峻なＥＳＤ入力に対しては対応が遅れ、内部回路及び保護素子を破損する恐れが生じる。
【００１１】
図１４はダイオードを用いた保護回路の回路構成図を示す。
【００１２】
ダイオードを用いた保護回路８００は、ダイオード８０１から構成され、電源端子８０３と入出力端子８０４との間に設けている。ダイオード８０１は、カソードが電源端子８０３に接続され、アノードが入出力端子８０４に接続された構成とされている。
【００１３】
上記構成により入出力端子８０４が静電気放電などで上昇したときに、ダイオード８０１がオンし、静電気放電を電源端子８０３に放電させ、入出力端子８０４を所定電位にクランプする。
【００１４】
図１５はダイオードを用いた保護回路の特性を示す図である。図１５（Ａ）はパルスを印加したときの時間に対する電圧の特性、図１５（Ｂ）はパルスを印加したときの時間に対する電流の特性を示す。
【００１５】
ダイオード８０１は、入力パルスに対して図１５に示すように電圧と電流とが略同時に立ち上がる。しかし、立ち上がった後、図１５（Ａ）に示すようにインピーダンスが大きい。このため、例えば人体又はマシンモデル等よりも高電圧なＥＳＤ入力に対しては内部回路を保護するためには素子を大きくしてインピーダンスを下げる必要が生じる。
【００１６】
【発明が解決しようとする課題】
近年、ユーザーからのＥＳＤ試験の要求として、人体又はマシンモデルに比べ非常に高電圧で高速のＥＳＤパルスでの試験を要望する場合がある。
【００１７】
そこで、上記試験をトランジスタを用いた保護回路では行なった場合、上述したスナップバック現象により、オン状態になるまでの立ち上がりが遅いため、高速で立ち上がるＥＳＤパルスには対応できず、内部回路を破壊する恐れがあるなどの問題点が生じる。
【００１８】
また、ダイオードを用いた保護回路で行なった場合、素子のインピーダンスを下げるために素子面積を大きくする必要がある。よって、高電圧のＥＳＤパルスに対応しようとすると、保護回路を搭載しようとする素子が大型化するなどの問題点が生じる。
【００１９】
本発明は上記の点に鑑みてなされたもので、小型で、応答速度及び耐量を向上させることができる半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の請求項１は、基板内に形成されたウェル領域（３２）と、ウェル領域内に形成された電界効果トランジスタ（Ｑ１）と、ウェル領域（３２）とその外周部とに跨って形成され、ウェル領域（３２）にバックゲート電位を印加するとともに、外周部とでＰＮ接合（Ｄ１）を形成する拡散領域（４４）とを有し、 電界効果トランジスタ（Ｑ１）とＰＮ接合（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）に接続された内部回路（１１）を保護することを特徴とする。
【００２１】
本発明の請求項１によれば、電界効果トランジスタ（Ｑ１）とＰＮ接合（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収する構成とすることにより、ＰＮ接合（Ｄ１）により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には電界効果トランジスタ（Ｑ１）により低インピーダンスで電流を吸収できるため、耐量を向上させることができる。
【００２２】
また、本発明の請求項２は、電界効果トランジスタ（Ｑ１）のゲートをチャネル上の形成されたゲート酸化膜（３６）と、ゲート酸化膜（３６）上に形成された保護膜（３７）と、保護膜（３７）上に形成された導電材（３８）とから構成することを特徴とする。
【００２３】
本発明の請求項２によれば、ゲートの絶縁膜（３６、３７）を厚くすることができるため、電界効果トランジスタ（Ｑ１）の耐量を向上させることができる。
【００２４】
本発明の請求項３は、電界効果トランジスタ（Ｑ１）のゲートをメタルゲート構造としたことを特徴とする。
【００２５】
本発明の請求項３によれば、電界効果トランジスタ（Ｑ１）のゲートをメタルゲート構造とすることにより、電界効果トランジスタ（Ｑ１）のゲート酸化膜耐圧を向上させることができるため、静電放電試験など大きな耐量が要求される場合に対応できる。
【００２６】
本発明の請求項４は、ウェル領域（３２）内に、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）を設け、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）でゲートとドレインとを共有化したことを特徴とする。
【００２７】
本発明の請求項４によれば、ウェル領域（３２）内に、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）を設け、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）でゲートとドレインとを共有化することにより、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）で電流を分散して逃がすことができるため、大電流に対応できる。また、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）をゲートとドレインとで共有化し、同一のウェル領域（３２）内に形成するため、小さいスペースで実現できる。
【００２８】
本発明の請求項５は、電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）と内部回路（１１）との間に電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）がオンしたときの電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）のインピーダンスより大きいインピーダンスを有するインピーダンス素子（Ｒ１）を設けたことを特徴とする。
【００２９】
本発明の請求項５によれば、電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）と、内部回路（１１）との間に電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）がオンしたときの電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）のインピーダンスより大きいインピーダンスを有するインピーダンス素子（Ｒ１）を設けることにより、電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）により電流が吸収されているときに、内部回路（１１）側に大電流が流れ込むことを防止できる。
【００３０】
本発明の請求項６は、内部回路（１１）に接続される複数の端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続され、内部回路（１１）を保護する保護回路（１２）を有する半導体装置（１）において、保護回路（１２）は、電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子（Ｑ１）と、第２の素子（Ｑ１）とは別に設けられ、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子（Ｄ１）とを接続したことを特徴とする。
【００３１】
本発明の請求項６によれば、電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子（Ｑ１）と、第２の素子（Ｑ１）とは別に設けられ、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収する構成とすることにより、第１の素子（Ｄ１）により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には第の素子（Ｑ１）により低インピーダンスで電流を吸収できるため、耐圧を向上させることができる。
【００３２】
なお、参照符号は、参考であり、請求の範囲を限定するものではない。
【００３３】
【発明の実施の形態】
図１は本発明の半導体装置の一実施例のブロック構成図を示す。
【００３４】
本実施例の半導体装置１は、内部回路１１及び保護回路１２を含む構成とされている。
【００３５】
内部回路１１には、電源端子Ｔｓ、接地端子Ｔｇｎｄ及び入力端子Ｔｉｎ、出力端子Ｔｏｕｔが接続されている。内部回路１１は、電源端子Ｔｓに供給される電源電圧Ｖｄｄに応じて駆動され、入力端子Ｔｉｎに供給される入力信号に所定の処理を行って、出力端子Ｔｏｕｔから出力する。
【００３６】
保護回路１２は、電源端子Ｔｓと入力端子Ｔｉｎとの間、入力端子Ｔｉｎと接地端子Ｔｇｎｄとの間、電源端子Ｔｓと出力端子Ｔｏｕｔとの間、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間、電源端子Ｔｓと接地端子Ｔｇｎｄとの間に接続される。保護回路１２は、電源端子Ｔｓ、接地端子Ｔｇｎｄ、入力端子Ｔｉｎ、出力端子Ｔｏｕｔに発生する過電流が内部回路１１に供給されないようにバイパスする。
【００３７】
図２は本発明の半導体装置の一実施例の保護回路の回路構成図を示す。
【００３８】
保護回路１２は、第１の保護素子２１及び第２の保護素子２２を並列に接続した構成とされている。第２の保護素子２２は、スナップバックとよばれる特性を有し、端子間の電圧の立ち上がり後、電界効果トランジスタと同等のインピーダンスとされる。第１の保護素子２１は、端子間の電位差に応じて流れる電流の応答がダイオードと同等の立ち上がりとなる素子であり、例えば、ダイオードＤ１から構成される。
【００３９】
また、第２の保護素子２２は、両端に時刻ｔ０でパルス波形を印加した場合、図１３（Ｂ）に示すように電流は緩やかに立ち上がる。一方、電圧は、スナップバック現象により一旦立ち上がった後、インピーダンスが低インピーダンスで安定することにより低電圧で安定化する。
【００４０】
第１の保護素子２１は、両端に時刻ｔ０でパルス波形を印加した場合、図１５（Ｂ）に示すように急峻に電流が流れる。また、第１の保護素子２１にかかる電圧は、図１５（Ａ）に示すように時刻ｔ１で安定後、一定レベルに保持される。
【００４１】
本実施例の保護回路１２は、上記図１３に示すような特性を示す第２の保護素子２２と図１５に示すような特性を示す第１の保護素子２１とを並列に接続した構成とされている。
【００４２】
図３は保護回路１２の動作説明図を示す。図３（Ａ）はパルスが印加されたときの時間に対する電圧の特性、図３（Ｂ）はパルスが印加されたときの時間に対する電圧の特性を示す。
【００４３】
保護回路１２は、立ち上がり時には第１の保護素子２１が動作して図３（Ｂ）に示すように立ち上がりが急峻で、パルスが立ち上がった後、第１の保護素子２１に加えて第２の保護素子２２が動作して端子間を低インピーダンスで安定し、図３（Ａ）に示すような特性を実現できる。このように、保護回路１２は、急峻な応答で、かつ、低インピーダンス化を実現できる。これによって、立ち上がりスピードが早く、かつ、電圧の高いＥＳＤサージに対して対応できる。
【００４４】
このとき、電流が立ち上がった後には、第２の保護素子２２を構成し、インピーダンスが比較的小さい電界効果トランジスタＱ１を通して電流がバイパスされるため、電圧が上昇することがない。このため、第１の保護素子２１を構成するダイオードＤ１の素子面積を小さくすることができる。これによって、保護回路１２を省スペース化できる。
【００４５】
なお、第１の保護素子２１と第２の保護素子２２とは、拡散領域を共用して作成されていおり、更に省スペース化が可能となる。
【００４６】
図４は保護回路１２の平面図、図５は保護回路１２の断面図を示す。
【００４７】
電界効果トランジスタＱ１は、Ｎ型の半導体基板３１上に形成されたＰ型のウェル領域３２内に形成される。Ｐウェル領域３２には、ソース領域の高濃度のＮ型拡散領域３３及びドレイン領域の高濃度のＮ型拡散領域３４が形成されている。このＮ型拡散領域３３とＮ型拡散領域３４との間にチャネル領域が形成される。
【００４８】
チャネル領域が形成されるチャネル形成部３５の上部に、例えば膜厚４０ｎｍ程度のＳｉＯ２膜などからなるゲート酸化膜３６が形成される。さらに、このゲート酸化膜３６の上部には、例えば膜厚１２０ｎｍのＮＳＧ膜からなる絶縁膜３７ａ及び例えば膜厚４８０ｎｍ程度のＢＰＳＧ膜からなる絶縁膜３７ｂから構成される保護層３７が形成される。この保護層３７の上部に、例えばアルミニウムなどから構成されるメタルゲート配線３８が形成されている。メタルゲート配線３８は、端子Ｔ２に接続される。
【００４９】
このように電界効果トランジスタＱ１のゲートは、メタルゲート構造とされており、膜厚が厚い為酸化膜破壊が発生しにくい構造とされている。また、メタルゲートのゲート酸化膜３６上に保護層３７が形成されることで６４０ｎｍ程度と厚いため、耐圧が大きい。このため、気中放電などに充分に絶え得る構造となっている。
【００５０】
例えば、ゲートの絶縁膜が厚さ４０ｎｍ程度のＳｉＯ２のゲート酸化膜だけの構成である場合には、その耐圧が４０Ｖであるのに対し、本実施例のようにゲートの絶縁層の厚さを６４０ｎｍ程度とすることによりその耐圧は７００Ｖにすることができる。
【００５１】
また、ソース領域を構成するＮ型拡散領域３３上には、コンタクトホール４０が形成されている。コンタクトホール４０には、メタルゲート配線３８が配設される。メタルゲート配線３８には、端子Ｔ２に接続される。
【００５２】
さらに、保護層３７と膜構成が同一の保護膜３９のドレイン領域を構成するＮ型拡散領域３４上には、コンタクトホール４２が形成されている。コンタクトホール４２内には、ドレイン配線４３が形成される。ドレイン配線４３は、端子Ｔ１に接続される。
【００５３】
また、ウェル領域３２には、ウェル領域３２にバイアス電位を与えるためのチャネルストッパと呼ばれるＰ型拡散領域４４が形成されている。Ｐ型拡散領域４４は、ウェル領域３２とその外周部の半導体基板３１に跨って形成されている。
【００５４】
Ｐ型拡散領域４４には、コンタクトホール４０がＮ型拡散領域３３から連通して形成されおり、メタルゲート配線３８が接続されている。
【００５５】
さらに、Ｐ型拡散領域４４の外周には、高濃度のＮ型拡散領域４５が形成されている。このＮ型拡散領域４５は、Ｐ型拡散領域４４に接触しており、Ｐ型拡散領域４４とＰＮ接合４６を形成している。このＰＮ接合４６がダイオードＤ１として機能する。なお、このとき、ＰＮ接合４６を構成するＰ型拡散領域４４及びＮ型拡散領域４５は、共に高濃度不純物拡散領域となるため、半導体基板３１とウェル領域３２とで構成される寄生ダイオードに比べて耐量を向上させることができるとともに、インピーダンスを低下させることができる。
【００５６】
Ｎ型拡散領域４５は、コンタクトホール４７を介してアルミニウムなどからなる配線４８に接続されている。また、配線４８は、端子Ｔ１に接続される。
【００５７】
以上のように電界効果トランジスタＱ１のチャネルストッパを構成するＰ型拡散領域４４をウェル領域３２から外部に延出させ、高濃度Ｎ型拡散領域４５と接触させることによりダイオードＤ１を構成しているため、ダイオードＤ１を別の領域に形成する必要がないので、省スペース化できる。
【００５８】
なお、複数の電界効果トランジスタ及び複数のダイオードを共通のウェル領域を用いて形成することもできる。
【００５９】
図６は保護回路１２の第１変形例の平面図、図７は保護回路１２の第１変形例の断面図を示す。同図中、図４、図５と同一構成部分には同一符号を付し、その説明は省略する。
【００６０】
本変形例の保護回路１１２は、ウェル領域３２内に第１〜第４の電界効果トランジスタＱ１１〜Ｑ１４を形成し、その外側にチャネルストッパを構成するＰ型拡散領域４４を用いて第１のダイオードＤ１１及び第２のダイオードＤ１２を形成した構成とされている。
【００６１】
第１の電界効果トランジスタＱ１１は、ソース／ゲート配線１２１を有する。ソース／ゲート配線１２１は、ソース拡散領域１２２及びチャンネル領域上の絶縁膜１２４並びにチャネルストッパを構成するＰ型拡散領域４４に跨って形成されており、コンタクトホール１２３を通してソース拡散領域１２２及びＰ型拡散領域４４に接続される。絶縁膜１２４は、図７と同様にゲート酸化膜及びＮＳＧ膜並びにＢＰＳＧ膜とが積層された構造とされており、厚膜構造とされている。なお、ソース／ゲート配線１２１は、端子Ｔ２に接続されている。
【００６２】
また、第１の電界効果トランジスタＱ１１と第２の電界効果トランジスタＱ１２とは、ドレイン拡散領域１２５及びドレイン配線１２６が共有化された構造とされている。ドレイン配線１２６は、コンタクトホール１２７を通してドレイン拡散領域１２５に接続される。なお、ドレイン配線１２６は、端子Ｔ２に接続されている。
【００６３】
また、第２の電界効果トランジスタＱ１２と第３の電界効果トランジスタＱ１３とはソース拡散領域１２８及びソース／ゲート配線１２９が共有化された構造とされている。ソース／ゲート配線１２９は、コンタクトホール１３０を通してソース拡散領域１２８に接続されるとともに、ゲート領域を上の絶縁膜１３１、１３２に跨って形成されている。絶縁膜１３１、１３２は、図７と同様にゲート酸化膜及びＮＳＧ膜並びにＢＰＳＧ膜とが積層された構造とされており、厚膜構造とされている。ソース／ゲート配線１２９は、入力端子Ｔｉｎに接続される端子Ｔ２に接続されている。
【００６４】
さらに、第３の電界効果トランジスタＱ１３と第４の電界効果トランジスタＱ１４とは、ドレイン拡散領域１３３及びドレイン配線１３４が共有化された構造とされている。ドレイン配線１３４は、コンタクトホール１３５を通してドレイン拡散領域１３３に接続される。なお、ドレイン配線１３４は、電源端子Ｔｓに接続される端子Ｔ１に接続される。
【００６５】
また、第４の電界効果トランジスタＱ１４は、ソース／ゲート配線１３６を有する。ソース／ゲート配線１３６は、ソース拡散領域１３７及び絶縁膜１３８並びにチャネルストッパを構成するＰ型拡散領域４４に跨って形成されており、コンタクトホール１３９を通して、ソースコンタクト用拡散領域１３７及びＰ型拡散領域４４に接続されている。絶縁膜１３８は、図７と同様にゲート酸化膜及びＮＳＧ膜並びにＢＰＳＧ膜とが積層された構造とされており、厚膜構造とされている。なお、ソース／ゲート配線１３６は、入力端子Ｔｉｎに接続される端子Ｔ２に接続される。
【００６６】
ダイオードＤは、チャネルストッパを構成するＰ型拡散領域４４と、Ｐ型拡散領域４４に外側に形成された高濃度Ｎ型拡散領域１４０とから構成されている。ダイオードＤ１１は、Ｎ型拡散領域１４０の上部に形成されたコンタクトホール１４１，１４３を通してアノード配線１４２，１４４にそれぞれ接続された構成とされ、アノード配線１４２、１４４は、電源端子Ｔｓに接続された端子Ｔ１に接続される。 また、ダイオードＤ１１は、Ｐ型拡散領域４４の上部に形成されたコンタクトホール１２３，１３９を通してカソード配線であるソース／ゲート配線１２１とドレイン配線１３６にそれぞれ接続された構成とされ、配線１２１，１３６は、電源端子Ｔｓに接続された端子Ｔ２に接続される。
【００６７】
図８は保護回路１１２の等価回路図を示す。
【００６８】
保護回路１１２は、第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４及びダイオードＤ１１から構成される。第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４は、ソース−ドレイン間が端子Ｔ１と端子Ｔ２との間に接続され、ゲート及びバックゲートが端子Ｔ１に接続された構成とされる。また、ダイオードＤ１１は、アノードが端子Ｔ１、カソードが端子Ｔ２に接続された構成とされる。
【００６９】
本変形例によれば、第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４からなる複数のトランジスタ及びダイオードＤ１１からなる複数のダイオードにより電流を吸収できるため、大電流に対応可能となる。また、複数のトランジスタ及びダイオードを一つのウェル領域３２の周辺にまとめて形成することができるため、各素子を分離するための分離領域などが不要となり、保護回路１１２を省スペース化することが可能となる。また、拡散領域及び配線を第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４及び第１のダイオードＤ１１及び第２のダイオードＤ１２で共有化できるため、配線を簡略化できる。
【００７０】
なお、内部回路１１と保護回路１２との間に抵抗などのインピーダンスを挿入するようにしてもよい。
【００７１】
図９は本発明の半導体装置の一実施例の他の変形例のブロック構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００７２】
本変形例の半導体装置２００は、内部回路１１と保護回路１２との間に抵抗Ｒ１を間挿した構成とされている。抵抗Ｒ１は、保護回路１２が動作したときの保護回路１２のインピーダンスよりも大きいインピーダンスに設定されている。
【００７３】
内部回路１１と保護回路１２との間に抵抗Ｒ１を間挿することにより、保護回路１２により電流が吸収されているときに、内部回路１１側に大電流が流れ込むことを防止できる。
【００７４】
なお、本実施例では、電界効果トランジスタを例に説明を行ったが、バイポーラトランジスタを用いても同様な回路構成を得ることができる。
【００７５】
図１０はバイポーラトランジスタを用いた保護回路の回路構成図を示す。
【００７６】
バイポーラトランジスタを用いた保護回路３００は、ダイオードＤ２１及びバイポーラトランジスタＱ２１から構成される。バイポーラトランジスタＱ２１は、トランジスタ本体Ｑ３１、内部抵抗Ｒ３１、寄生ダイオードＤ３１とを含む構成とされている。なお、ダイオードＤ２１は、バイポーラトランジスタＱ２１の寄生ダイオードＤ３１とは別に設けられている。
【００７７】
【発明の効果】
上述の如く、本発明の請求項１によれば、電界効果トランジスタとＰＮ接合とを端子間に接続し、端子間の過電流を吸収する構成とすることにより、ＰＮ接合により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には電界効果トランジスタにより低インピーダンスで電流を吸収できるため、耐量を向上させることができるなどの特長を有する。
【００７８】
また、本発明の請求項２によれば、電界効果トランジスタのゲートをチャネル上に形成されたゲート酸化膜と、ゲート酸化膜上に形成された保護膜と、保護膜上に形成された導電材とから構成することにより、ゲートの絶縁膜を厚くすることができるため、電界効果トランジスタの耐量を向上させることができるなどの特長を有する。
【００７９】
本発明の請求項３によれば、電界効果トランジスタのゲートをメタルゲート構造とすることにより、電界効果トランジスタのゲート酸化膜耐圧を向上させることができるため、静電放電試験など大きな耐量が要求される場合に対応できるなどの特長を有する。
【００８０】
本発明の請求項４によれば、ウェル領域内に、複数の電界効果トランジスタを設け、複数の電界効果トランジスタでゲートとドレインとを共有化することにより、複数の電界効果トランジスタで電流を分散して逃がすことができるため、大電流に対応できる。また、複数の電界効果トランジスタをゲートとドレインとで共有化し、同一のウェル領域内に形成するため、小さいスペースで実現できるなどの特長を有する。
【００８１】
本発明の請求項５によれば、端子間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子と電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子とを端子間に接続し、端子間の過電流を吸収する構成とすることにより、第１の素子により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には第２の素子により低インピーダンスで電流を吸収できるため、耐量を向上させることができるなどの特長を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例のブロック構成図である。
【図２】保護回路１２の回路構成図である。
【図３】保護回路１２の特性図である。
【図４】保護回路１２の平面図である。
【図５】保護回路１２の断面図である。
【図６】保護回路１２の変形例の平面図である。
【図７】保護回路１２の変形例の断面図である。
【図８】保護回路１２の変形例の等価回路図である。
【図９】保護回路１２の他の変形例の回路構成図である。
【図１０】バイポーラトランジスタを用いた保護回路の回路構成図である。
【図１１】電界効果トランジスタを用いた保護回路の回路構成図である。
【図１２】トランジスタを用いた保護回路の特性図である。
【図１３】トランジスタ及びダイオードの電圧−電流特性図である。
【図１４】ダイオードを用いた保護回路の回路構成図である。
【図１５】ダイオードを用いた保護回路の特性図である。
【符号の説明】
１、２００：半導体装置
１１：内部回路
１２：保護回路
２１：第１の素子、２２：第２の素子
Ｑ１、Ｑ１１〜Ｑ１４：電界効果トランジスタ、Ｄ１、Ｄ１１、Ｄ１２：ダイオード
【発明の属する技術分野】
本発明は半導体装置に係り、特に、静電放電保護を行う保護回路を内蔵した半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路（ＩＣ；ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を構成する素子は、微小であり、静電気放電（ＥＳＤ；ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）により容易に破壊される。このため、半導体集積回路には、外部で発生した静電気放電から内部回路を保護するための破壊保護回路が内蔵され、ユーザー等からの要求に合わせた多種のＥＳＤ試験が行なわれる。そのＥＳＤ試験の静電気印加モデルとしては、人体モデル、マシンモデル等が代表的である。
【０００３】
この種（人体モデルやマシンモデル等）の保護回路には、通常、トランジスタ素子を用いた保護回路とダイオード素子を用いた保護回路とで対応している。
【０００４】
ここで、トランジスタ素子を用いた保護回路とダイオード素子を用いた保護回路を説明する。
【０００５】
図１１は電界効果トランジスタを用いた保護回路の回路構成図を示す。
【０００６】
電界効果トランジスタを用いた保護回路７００は、電界効果トランジスタ７０１から構成されており、内部回路７０２に電源を供給する電源端子７０３と内部回路７０２と信号をやり取りするための入出力端子７０４との間に設けられている。電界効果トランジスタ７０１は、ドレインが電源端子７０３に接続され、ソース及びゲートが入出力端子７０４に接続された構成とされている。
【０００７】
上記構成により入出力端子７０４の電位が静電気放電などで上昇したときに、電界効果トランジスタ７０１がオンし、静電気放電による電荷を電源端子７０２に放電させ、入出力端子７０４の電位をクランプする。
【０００８】
図１２はトランジスタを用いた保護回路の特性を示す図、図１３はトランジスタ及びダイオードの電圧−電流特性図を示す。図１３（Ａ）はパルスが印加されたときの時間に対する電圧の特性、図１３（Ｂ）はパルスが印加されたときの電圧に対する電流の特性を示す。
【０００９】
なお、図１２及び図１３（Ａ）、図１３（Ｂ）は、トランジスタとダイオードの素子サイズを同一サイズとした場合の特性図である。
【００１０】
トランジスタ素子は、図１２に実線で示すようにインピーダンス（ΔＩ１／ΔＶ１）は図１２に破線で示すダイオード素子のインピーダンス（ΔＩ２／ΔＶ２）に比べて小さい。しかし、トランジスタ素子７０１には、図１２、図１３（Ａ）に示す実線の曲線で表される特性、いわゆる、スナップバック現象が発生する。このスナップバック現象により図１３（Ｂ）に実線で示すように電流の立ち上がりに時間τの遅れが生じることになる。このため、例えば人体又はマシンモデル等よりも立ち上り波形が急峻なＥＳＤ入力に対しては対応が遅れ、内部回路及び保護素子を破損する恐れが生じる。
【００１１】
図１４はダイオードを用いた保護回路の回路構成図を示す。
【００１２】
ダイオードを用いた保護回路８００は、ダイオード８０１から構成され、電源端子８０３と入出力端子８０４との間に設けている。ダイオード８０１は、カソードが電源端子８０３に接続され、アノードが入出力端子８０４に接続された構成とされている。
【００１３】
上記構成により入出力端子８０４が静電気放電などで上昇したときに、ダイオード８０１がオンし、静電気放電を電源端子８０３に放電させ、入出力端子８０４を所定電位にクランプする。
【００１４】
図１５はダイオードを用いた保護回路の特性を示す図である。図１５（Ａ）はパルスを印加したときの時間に対する電圧の特性、図１５（Ｂ）はパルスを印加したときの時間に対する電流の特性を示す。
【００１５】
ダイオード８０１は、入力パルスに対して図１５に示すように電圧と電流とが略同時に立ち上がる。しかし、立ち上がった後、図１５（Ａ）に示すようにインピーダンスが大きい。このため、例えば人体又はマシンモデル等よりも高電圧なＥＳＤ入力に対しては内部回路を保護するためには素子を大きくしてインピーダンスを下げる必要が生じる。
【００１６】
【発明が解決しようとする課題】
近年、ユーザーからのＥＳＤ試験の要求として、人体又はマシンモデルに比べ非常に高電圧で高速のＥＳＤパルスでの試験を要望する場合がある。
【００１７】
そこで、上記試験をトランジスタを用いた保護回路では行なった場合、上述したスナップバック現象により、オン状態になるまでの立ち上がりが遅いため、高速で立ち上がるＥＳＤパルスには対応できず、内部回路を破壊する恐れがあるなどの問題点が生じる。
【００１８】
また、ダイオードを用いた保護回路で行なった場合、素子のインピーダンスを下げるために素子面積を大きくする必要がある。よって、高電圧のＥＳＤパルスに対応しようとすると、保護回路を搭載しようとする素子が大型化するなどの問題点が生じる。
【００１９】
本発明は上記の点に鑑みてなされたもので、小型で、応答速度及び耐量を向上させることができる半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の請求項１は、基板内に形成されたウェル領域（３２）と、ウェル領域内に形成された電界効果トランジスタ（Ｑ１）と、ウェル領域（３２）とその外周部とに跨って形成され、ウェル領域（３２）にバックゲート電位を印加するとともに、外周部とでＰＮ接合（Ｄ１）を形成する拡散領域（４４）とを有し、 電界効果トランジスタ（Ｑ１）とＰＮ接合（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）に接続された内部回路（１１）を保護することを特徴とする。
【００２１】
本発明の請求項１によれば、電界効果トランジスタ（Ｑ１）とＰＮ接合（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収する構成とすることにより、ＰＮ接合（Ｄ１）により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には電界効果トランジスタ（Ｑ１）により低インピーダンスで電流を吸収できるため、耐量を向上させることができる。
【００２２】
また、本発明の請求項２は、電界効果トランジスタ（Ｑ１）のゲートをチャネル上の形成されたゲート酸化膜（３６）と、ゲート酸化膜（３６）上に形成された保護膜（３７）と、保護膜（３７）上に形成された導電材（３８）とから構成することを特徴とする。
【００２３】
本発明の請求項２によれば、ゲートの絶縁膜（３６、３７）を厚くすることができるため、電界効果トランジスタ（Ｑ１）の耐量を向上させることができる。
【００２４】
本発明の請求項３は、電界効果トランジスタ（Ｑ１）のゲートをメタルゲート構造としたことを特徴とする。
【００２５】
本発明の請求項３によれば、電界効果トランジスタ（Ｑ１）のゲートをメタルゲート構造とすることにより、電界効果トランジスタ（Ｑ１）のゲート酸化膜耐圧を向上させることができるため、静電放電試験など大きな耐量が要求される場合に対応できる。
【００２６】
本発明の請求項４は、ウェル領域（３２）内に、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）を設け、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）でゲートとドレインとを共有化したことを特徴とする。
【００２７】
本発明の請求項４によれば、ウェル領域（３２）内に、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）を設け、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）でゲートとドレインとを共有化することにより、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）で電流を分散して逃がすことができるため、大電流に対応できる。また、複数の電界効果トランジスタ（Ｑ１１〜Ｑ１４）をゲートとドレインとで共有化し、同一のウェル領域（３２）内に形成するため、小さいスペースで実現できる。
【００２８】
本発明の請求項５は、電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）と内部回路（１１）との間に電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）がオンしたときの電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）のインピーダンスより大きいインピーダンスを有するインピーダンス素子（Ｒ１）を設けたことを特徴とする。
【００２９】
本発明の請求項５によれば、電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）と、内部回路（１１）との間に電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）がオンしたときの電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）のインピーダンスより大きいインピーダンスを有するインピーダンス素子（Ｒ１）を設けることにより、電界効果トランジスタ（Ｑ１）及びダイオード（Ｄ１）により電流が吸収されているときに、内部回路（１１）側に大電流が流れ込むことを防止できる。
【００３０】
本発明の請求項６は、内部回路（１１）に接続される複数の端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続され、内部回路（１１）を保護する保護回路（１２）を有する半導体装置（１）において、保護回路（１２）は、電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子（Ｑ１）と、第２の素子（Ｑ１）とは別に設けられ、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子（Ｄ１）とを接続したことを特徴とする。
【００３１】
本発明の請求項６によれば、電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子（Ｑ１）と、第２の素子（Ｑ１）とは別に設けられ、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子（Ｄ１）とを端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間に接続し、端子（Ｔｉｎ、Ｔｏｕｔ、Ｔｓ、Ｔｇｎｄ）間の過電流を吸収する構成とすることにより、第１の素子（Ｄ１）により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には第の素子（Ｑ１）により低インピーダンスで電流を吸収できるため、耐圧を向上させることができる。
【００３２】
なお、参照符号は、参考であり、請求の範囲を限定するものではない。
【００３３】
【発明の実施の形態】
図１は本発明の半導体装置の一実施例のブロック構成図を示す。
【００３４】
本実施例の半導体装置１は、内部回路１１及び保護回路１２を含む構成とされている。
【００３５】
内部回路１１には、電源端子Ｔｓ、接地端子Ｔｇｎｄ及び入力端子Ｔｉｎ、出力端子Ｔｏｕｔが接続されている。内部回路１１は、電源端子Ｔｓに供給される電源電圧Ｖｄｄに応じて駆動され、入力端子Ｔｉｎに供給される入力信号に所定の処理を行って、出力端子Ｔｏｕｔから出力する。
【００３６】
保護回路１２は、電源端子Ｔｓと入力端子Ｔｉｎとの間、入力端子Ｔｉｎと接地端子Ｔｇｎｄとの間、電源端子Ｔｓと出力端子Ｔｏｕｔとの間、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間、電源端子Ｔｓと接地端子Ｔｇｎｄとの間に接続される。保護回路１２は、電源端子Ｔｓ、接地端子Ｔｇｎｄ、入力端子Ｔｉｎ、出力端子Ｔｏｕｔに発生する過電流が内部回路１１に供給されないようにバイパスする。
【００３７】
図２は本発明の半導体装置の一実施例の保護回路の回路構成図を示す。
【００３８】
保護回路１２は、第１の保護素子２１及び第２の保護素子２２を並列に接続した構成とされている。第２の保護素子２２は、スナップバックとよばれる特性を有し、端子間の電圧の立ち上がり後、電界効果トランジスタと同等のインピーダンスとされる。第１の保護素子２１は、端子間の電位差に応じて流れる電流の応答がダイオードと同等の立ち上がりとなる素子であり、例えば、ダイオードＤ１から構成される。
【００３９】
また、第２の保護素子２２は、両端に時刻ｔ０でパルス波形を印加した場合、図１３（Ｂ）に示すように電流は緩やかに立ち上がる。一方、電圧は、スナップバック現象により一旦立ち上がった後、インピーダンスが低インピーダンスで安定することにより低電圧で安定化する。
【００４０】
第１の保護素子２１は、両端に時刻ｔ０でパルス波形を印加した場合、図１５（Ｂ）に示すように急峻に電流が流れる。また、第１の保護素子２１にかかる電圧は、図１５（Ａ）に示すように時刻ｔ１で安定後、一定レベルに保持される。
【００４１】
本実施例の保護回路１２は、上記図１３に示すような特性を示す第２の保護素子２２と図１５に示すような特性を示す第１の保護素子２１とを並列に接続した構成とされている。
【００４２】
図３は保護回路１２の動作説明図を示す。図３（Ａ）はパルスが印加されたときの時間に対する電圧の特性、図３（Ｂ）はパルスが印加されたときの時間に対する電圧の特性を示す。
【００４３】
保護回路１２は、立ち上がり時には第１の保護素子２１が動作して図３（Ｂ）に示すように立ち上がりが急峻で、パルスが立ち上がった後、第１の保護素子２１に加えて第２の保護素子２２が動作して端子間を低インピーダンスで安定し、図３（Ａ）に示すような特性を実現できる。このように、保護回路１２は、急峻な応答で、かつ、低インピーダンス化を実現できる。これによって、立ち上がりスピードが早く、かつ、電圧の高いＥＳＤサージに対して対応できる。
【００４４】
このとき、電流が立ち上がった後には、第２の保護素子２２を構成し、インピーダンスが比較的小さい電界効果トランジスタＱ１を通して電流がバイパスされるため、電圧が上昇することがない。このため、第１の保護素子２１を構成するダイオードＤ１の素子面積を小さくすることができる。これによって、保護回路１２を省スペース化できる。
【００４５】
なお、第１の保護素子２１と第２の保護素子２２とは、拡散領域を共用して作成されていおり、更に省スペース化が可能となる。
【００４６】
図４は保護回路１２の平面図、図５は保護回路１２の断面図を示す。
【００４７】
電界効果トランジスタＱ１は、Ｎ型の半導体基板３１上に形成されたＰ型のウェル領域３２内に形成される。Ｐウェル領域３２には、ソース領域の高濃度のＮ型拡散領域３３及びドレイン領域の高濃度のＮ型拡散領域３４が形成されている。このＮ型拡散領域３３とＮ型拡散領域３４との間にチャネル領域が形成される。
【００４８】
チャネル領域が形成されるチャネル形成部３５の上部に、例えば膜厚４０ｎｍ程度のＳｉＯ２膜などからなるゲート酸化膜３６が形成される。さらに、このゲート酸化膜３６の上部には、例えば膜厚１２０ｎｍのＮＳＧ膜からなる絶縁膜３７ａ及び例えば膜厚４８０ｎｍ程度のＢＰＳＧ膜からなる絶縁膜３７ｂから構成される保護層３７が形成される。この保護層３７の上部に、例えばアルミニウムなどから構成されるメタルゲート配線３８が形成されている。メタルゲート配線３８は、端子Ｔ２に接続される。
【００４９】
このように電界効果トランジスタＱ１のゲートは、メタルゲート構造とされており、膜厚が厚い為酸化膜破壊が発生しにくい構造とされている。また、メタルゲートのゲート酸化膜３６上に保護層３７が形成されることで６４０ｎｍ程度と厚いため、耐圧が大きい。このため、気中放電などに充分に絶え得る構造となっている。
【００５０】
例えば、ゲートの絶縁膜が厚さ４０ｎｍ程度のＳｉＯ２のゲート酸化膜だけの構成である場合には、その耐圧が４０Ｖであるのに対し、本実施例のようにゲートの絶縁層の厚さを６４０ｎｍ程度とすることによりその耐圧は７００Ｖにすることができる。
【００５１】
また、ソース領域を構成するＮ型拡散領域３３上には、コンタクトホール４０が形成されている。コンタクトホール４０には、メタルゲート配線３８が配設される。メタルゲート配線３８には、端子Ｔ２に接続される。
【００５２】
さらに、保護層３７と膜構成が同一の保護膜３９のドレイン領域を構成するＮ型拡散領域３４上には、コンタクトホール４２が形成されている。コンタクトホール４２内には、ドレイン配線４３が形成される。ドレイン配線４３は、端子Ｔ１に接続される。
【００５３】
また、ウェル領域３２には、ウェル領域３２にバイアス電位を与えるためのチャネルストッパと呼ばれるＰ型拡散領域４４が形成されている。Ｐ型拡散領域４４は、ウェル領域３２とその外周部の半導体基板３１に跨って形成されている。
【００５４】
Ｐ型拡散領域４４には、コンタクトホール４０がＮ型拡散領域３３から連通して形成されおり、メタルゲート配線３８が接続されている。
【００５５】
さらに、Ｐ型拡散領域４４の外周には、高濃度のＮ型拡散領域４５が形成されている。このＮ型拡散領域４５は、Ｐ型拡散領域４４に接触しており、Ｐ型拡散領域４４とＰＮ接合４６を形成している。このＰＮ接合４６がダイオードＤ１として機能する。なお、このとき、ＰＮ接合４６を構成するＰ型拡散領域４４及びＮ型拡散領域４５は、共に高濃度不純物拡散領域となるため、半導体基板３１とウェル領域３２とで構成される寄生ダイオードに比べて耐量を向上させることができるとともに、インピーダンスを低下させることができる。
【００５６】
Ｎ型拡散領域４５は、コンタクトホール４７を介してアルミニウムなどからなる配線４８に接続されている。また、配線４８は、端子Ｔ１に接続される。
【００５７】
以上のように電界効果トランジスタＱ１のチャネルストッパを構成するＰ型拡散領域４４をウェル領域３２から外部に延出させ、高濃度Ｎ型拡散領域４５と接触させることによりダイオードＤ１を構成しているため、ダイオードＤ１を別の領域に形成する必要がないので、省スペース化できる。
【００５８】
なお、複数の電界効果トランジスタ及び複数のダイオードを共通のウェル領域を用いて形成することもできる。
【００５９】
図６は保護回路１２の第１変形例の平面図、図７は保護回路１２の第１変形例の断面図を示す。同図中、図４、図５と同一構成部分には同一符号を付し、その説明は省略する。
【００６０】
本変形例の保護回路１１２は、ウェル領域３２内に第１〜第４の電界効果トランジスタＱ１１〜Ｑ１４を形成し、その外側にチャネルストッパを構成するＰ型拡散領域４４を用いて第１のダイオードＤ１１及び第２のダイオードＤ１２を形成した構成とされている。
【００６１】
第１の電界効果トランジスタＱ１１は、ソース／ゲート配線１２１を有する。ソース／ゲート配線１２１は、ソース拡散領域１２２及びチャンネル領域上の絶縁膜１２４並びにチャネルストッパを構成するＰ型拡散領域４４に跨って形成されており、コンタクトホール１２３を通してソース拡散領域１２２及びＰ型拡散領域４４に接続される。絶縁膜１２４は、図７と同様にゲート酸化膜及びＮＳＧ膜並びにＢＰＳＧ膜とが積層された構造とされており、厚膜構造とされている。なお、ソース／ゲート配線１２１は、端子Ｔ２に接続されている。
【００６２】
また、第１の電界効果トランジスタＱ１１と第２の電界効果トランジスタＱ１２とは、ドレイン拡散領域１２５及びドレイン配線１２６が共有化された構造とされている。ドレイン配線１２６は、コンタクトホール１２７を通してドレイン拡散領域１２５に接続される。なお、ドレイン配線１２６は、端子Ｔ２に接続されている。
【００６３】
また、第２の電界効果トランジスタＱ１２と第３の電界効果トランジスタＱ１３とはソース拡散領域１２８及びソース／ゲート配線１２９が共有化された構造とされている。ソース／ゲート配線１２９は、コンタクトホール１３０を通してソース拡散領域１２８に接続されるとともに、ゲート領域を上の絶縁膜１３１、１３２に跨って形成されている。絶縁膜１３１、１３２は、図７と同様にゲート酸化膜及びＮＳＧ膜並びにＢＰＳＧ膜とが積層された構造とされており、厚膜構造とされている。ソース／ゲート配線１２９は、入力端子Ｔｉｎに接続される端子Ｔ２に接続されている。
【００６４】
さらに、第３の電界効果トランジスタＱ１３と第４の電界効果トランジスタＱ１４とは、ドレイン拡散領域１３３及びドレイン配線１３４が共有化された構造とされている。ドレイン配線１３４は、コンタクトホール１３５を通してドレイン拡散領域１３３に接続される。なお、ドレイン配線１３４は、電源端子Ｔｓに接続される端子Ｔ１に接続される。
【００６５】
また、第４の電界効果トランジスタＱ１４は、ソース／ゲート配線１３６を有する。ソース／ゲート配線１３６は、ソース拡散領域１３７及び絶縁膜１３８並びにチャネルストッパを構成するＰ型拡散領域４４に跨って形成されており、コンタクトホール１３９を通して、ソースコンタクト用拡散領域１３７及びＰ型拡散領域４４に接続されている。絶縁膜１３８は、図７と同様にゲート酸化膜及びＮＳＧ膜並びにＢＰＳＧ膜とが積層された構造とされており、厚膜構造とされている。なお、ソース／ゲート配線１３６は、入力端子Ｔｉｎに接続される端子Ｔ２に接続される。
【００６６】
ダイオードＤは、チャネルストッパを構成するＰ型拡散領域４４と、Ｐ型拡散領域４４に外側に形成された高濃度Ｎ型拡散領域１４０とから構成されている。ダイオードＤ１１は、Ｎ型拡散領域１４０の上部に形成されたコンタクトホール１４１，１４３を通してアノード配線１４２，１４４にそれぞれ接続された構成とされ、アノード配線１４２、１４４は、電源端子Ｔｓに接続された端子Ｔ１に接続される。 また、ダイオードＤ１１は、Ｐ型拡散領域４４の上部に形成されたコンタクトホール１２３，１３９を通してカソード配線であるソース／ゲート配線１２１とドレイン配線１３６にそれぞれ接続された構成とされ、配線１２１，１３６は、電源端子Ｔｓに接続された端子Ｔ２に接続される。
【００６７】
図８は保護回路１１２の等価回路図を示す。
【００６８】
保護回路１１２は、第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４及びダイオードＤ１１から構成される。第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４は、ソース−ドレイン間が端子Ｔ１と端子Ｔ２との間に接続され、ゲート及びバックゲートが端子Ｔ１に接続された構成とされる。また、ダイオードＤ１１は、アノードが端子Ｔ１、カソードが端子Ｔ２に接続された構成とされる。
【００６９】
本変形例によれば、第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４からなる複数のトランジスタ及びダイオードＤ１１からなる複数のダイオードにより電流を吸収できるため、大電流に対応可能となる。また、複数のトランジスタ及びダイオードを一つのウェル領域３２の周辺にまとめて形成することができるため、各素子を分離するための分離領域などが不要となり、保護回路１１２を省スペース化することが可能となる。また、拡散領域及び配線を第１の電界効果トランジスタＱ１１〜第４の電界効果トランジスタＱ１４及び第１のダイオードＤ１１及び第２のダイオードＤ１２で共有化できるため、配線を簡略化できる。
【００７０】
なお、内部回路１１と保護回路１２との間に抵抗などのインピーダンスを挿入するようにしてもよい。
【００７１】
図９は本発明の半導体装置の一実施例の他の変形例のブロック構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００７２】
本変形例の半導体装置２００は、内部回路１１と保護回路１２との間に抵抗Ｒ１を間挿した構成とされている。抵抗Ｒ１は、保護回路１２が動作したときの保護回路１２のインピーダンスよりも大きいインピーダンスに設定されている。
【００７３】
内部回路１１と保護回路１２との間に抵抗Ｒ１を間挿することにより、保護回路１２により電流が吸収されているときに、内部回路１１側に大電流が流れ込むことを防止できる。
【００７４】
なお、本実施例では、電界効果トランジスタを例に説明を行ったが、バイポーラトランジスタを用いても同様な回路構成を得ることができる。
【００７５】
図１０はバイポーラトランジスタを用いた保護回路の回路構成図を示す。
【００７６】
バイポーラトランジスタを用いた保護回路３００は、ダイオードＤ２１及びバイポーラトランジスタＱ２１から構成される。バイポーラトランジスタＱ２１は、トランジスタ本体Ｑ３１、内部抵抗Ｒ３１、寄生ダイオードＤ３１とを含む構成とされている。なお、ダイオードＤ２１は、バイポーラトランジスタＱ２１の寄生ダイオードＤ３１とは別に設けられている。
【００７７】
【発明の効果】
上述の如く、本発明の請求項１によれば、電界効果トランジスタとＰＮ接合とを端子間に接続し、端子間の過電流を吸収する構成とすることにより、ＰＮ接合により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には電界効果トランジスタにより低インピーダンスで電流を吸収できるため、耐量を向上させることができるなどの特長を有する。
【００７８】
また、本発明の請求項２によれば、電界効果トランジスタのゲートをチャネル上に形成されたゲート酸化膜と、ゲート酸化膜上に形成された保護膜と、保護膜上に形成された導電材とから構成することにより、ゲートの絶縁膜を厚くすることができるため、電界効果トランジスタの耐量を向上させることができるなどの特長を有する。
【００７９】
本発明の請求項３によれば、電界効果トランジスタのゲートをメタルゲート構造とすることにより、電界効果トランジスタのゲート酸化膜耐圧を向上させることができるため、静電放電試験など大きな耐量が要求される場合に対応できるなどの特長を有する。
【００８０】
本発明の請求項４によれば、ウェル領域内に、複数の電界効果トランジスタを設け、複数の電界効果トランジスタでゲートとドレインとを共有化することにより、複数の電界効果トランジスタで電流を分散して逃がすことができるため、大電流に対応できる。また、複数の電界効果トランジスタをゲートとドレインとで共有化し、同一のウェル領域内に形成するため、小さいスペースで実現できるなどの特長を有する。
【００８１】
本発明の請求項５によれば、端子間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子と電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子とを端子間に接続し、端子間の過電流を吸収する構成とすることにより、第１の素子により電流の立ち上がりに対して高速に対応でき、かつ、電流が立ち上がった後には第２の素子により低インピーダンスで電流を吸収できるため、耐量を向上させることができるなどの特長を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例のブロック構成図である。
【図２】保護回路１２の回路構成図である。
【図３】保護回路１２の特性図である。
【図４】保護回路１２の平面図である。
【図５】保護回路１２の断面図である。
【図６】保護回路１２の変形例の平面図である。
【図７】保護回路１２の変形例の断面図である。
【図８】保護回路１２の変形例の等価回路図である。
【図９】保護回路１２の他の変形例の回路構成図である。
【図１０】バイポーラトランジスタを用いた保護回路の回路構成図である。
【図１１】電界効果トランジスタを用いた保護回路の回路構成図である。
【図１２】トランジスタを用いた保護回路の特性図である。
【図１３】トランジスタ及びダイオードの電圧−電流特性図である。
【図１４】ダイオードを用いた保護回路の回路構成図である。
【図１５】ダイオードを用いた保護回路の特性図である。
【符号の説明】
１、２００：半導体装置
１１：内部回路
１２：保護回路
２１：第１の素子、２２：第２の素子
Ｑ１、Ｑ１１〜Ｑ１４：電界効果トランジスタ、Ｄ１、Ｄ１１、Ｄ１２：ダイオード
Claims (6)
- 基板内に形成されたウェル領域と、
前記ウェル領域内に形成された電界効果トランジスタと、
前記ウェル領域とその外周部とに跨って形成され、前記ウェル領域にバックゲート電位を印加するとともに、前記外周部とでＰＮ接合を形成する拡散領域と
を有し、
前記電界効果トランジスタと前記ＰＮ接合とを端子間に接続し、前記端子間で過電流を吸収し、前記端子に接続された内部回路を保護することを特徴とする半導体装置。 - 前記電界効果トランジスタのゲートは、前記チャネル上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成された保護膜と、
前記保護膜上に形成された導電材とを有することを特徴とする請求項１記載の半導体装置。 - 前記電界効果トランジスタのゲートは、メタルゲートから構成されたことを特徴とする請求項２記載の半導体装置。
- 前記ウェル領域には、前記電界効果トランジスタが複数設けられ、
前記複数の電界効果トランジスタは、ゲートとドレインとが共有化されたことを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。 - 前記電界効果トランジスタ及び前記ダイオードと前記内部回路との間に前記電界効果トランジスタ及び前記ダイオードがオンしたときの前記電界効果トランジスタ及び前記ダイオードのインピーダンスより大きいインピーダンスを有するインピーダンス素子を設けたことを特徴とする請求項１乃至４のいずれか一項記載の半導体装置。
- 内部回路に接続される複数の端子間に接続され、該内部回路を保護する保護回路を有する半導体装置において、
前記保護回路は、前記端子間の電位差に応じて流れる電流の応答がダイオードと同等に立ち上がりを有する第１の素子と、
前記電流の立ち上がり後、トランジスタと同等のインピーダンスとなる第２の素子とを有することを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002287199A JP4127007B2 (ja) | 2002-09-30 | 2002-09-30 | 半導体装置 |
| US10/658,781 US6952037B2 (en) | 2002-09-30 | 2003-09-10 | Electrostatic discharge semiconductor protection circuit of reduced area |
| CNB03156853XA CN1324704C (zh) | 2002-09-30 | 2003-09-10 | 半导体设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002287199A JP4127007B2 (ja) | 2002-09-30 | 2002-09-30 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008058270A Division JP4888424B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128052A true JP2004128052A (ja) | 2004-04-22 |
| JP4127007B2 JP4127007B2 (ja) | 2008-07-30 |
Family
ID=32280072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002287199A Expired - Fee Related JP4127007B2 (ja) | 2002-09-30 | 2002-09-30 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6952037B2 (ja) |
| JP (1) | JP4127007B2 (ja) |
| CN (1) | CN1324704C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284544A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2006286800A (ja) * | 2005-03-31 | 2006-10-19 | Ricoh Co Ltd | 半導体装置 |
| JP2009238973A (ja) * | 2008-03-27 | 2009-10-15 | Oki Semiconductor Co Ltd | Ｅｓｄ保護素子及びその製造方法 |
| KR20100091111A (ko) * | 2009-02-09 | 2010-08-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 보호 회로, 반도체 장치, 광전 변환 장치 및 전자기기 |
| JP2011204940A (ja) * | 2010-03-26 | 2011-10-13 | On Semiconductor Trading Ltd | 半導体集積回路 |
| WO2022124121A1 (ja) * | 2020-12-08 | 2022-06-16 | ローム株式会社 | 保護素子 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3163618A1 (en) * | 2015-10-27 | 2017-05-03 | Nexperia B.V. | Electrostatic discharge protection device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4072976A (en) * | 1976-12-28 | 1978-02-07 | Hughes Aircraft Company | Gate protection device for MOS circuits |
| US4930036A (en) * | 1989-07-13 | 1990-05-29 | Northern Telecom Limited | Electrostatic discharge protection circuit for an integrated circuit |
| KR100271690B1 (ko) * | 1992-01-31 | 2000-11-15 | 스즈키 진이치로 | 보호회로를 구비하는 반도체 장치 및 전자시스템 |
| US5563525A (en) * | 1995-02-13 | 1996-10-08 | Taiwan Semiconductor Manufacturing Company Ltd | ESD protection device with FET circuit |
| JP3331881B2 (ja) * | 1995-12-21 | 2002-10-07 | 三菱電機株式会社 | インバータ装置、圧縮機 |
| KR100214566B1 (ko) * | 1997-04-22 | 1999-08-02 | 구본준 | 입력 보호회로 |
| JP2959528B2 (ja) * | 1997-06-09 | 1999-10-06 | 日本電気株式会社 | 保護回路 |
| JP3237110B2 (ja) * | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
| TW399337B (en) * | 1998-06-09 | 2000-07-21 | Koninkl Philips Electronics Nv | Semiconductor device |
| JP2000216277A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001077305A (ja) * | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置 |
| JP2002076282A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 半導体集積回路装置及びその設計方法 |
| US6559508B1 (en) * | 2000-09-18 | 2003-05-06 | Vanguard International Semiconductor Corporation | ESD protection device for open drain I/O pad in integrated circuits with merged layout structure |
| JP3983067B2 (ja) * | 2001-03-19 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路の静電保護回路 |
| JP2003007833A (ja) * | 2001-06-25 | 2003-01-10 | Nec Corp | 半導体装置 |
| US6573566B2 (en) * | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
-
2002
- 2002-09-30 JP JP2002287199A patent/JP4127007B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-10 US US10/658,781 patent/US6952037B2/en not_active Expired - Lifetime
- 2003-09-10 CN CNB03156853XA patent/CN1324704C/zh not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284544A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2006286800A (ja) * | 2005-03-31 | 2006-10-19 | Ricoh Co Ltd | 半導体装置 |
| JP2009238973A (ja) * | 2008-03-27 | 2009-10-15 | Oki Semiconductor Co Ltd | Ｅｓｄ保護素子及びその製造方法 |
| KR20100091111A (ko) * | 2009-02-09 | 2010-08-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 보호 회로, 반도체 장치, 광전 변환 장치 및 전자기기 |
| JP2010206186A (ja) * | 2009-02-09 | 2010-09-16 | Semiconductor Energy Lab Co Ltd | 保護回路、半導体装置、光電変換装置および電子機器 |
| US8749930B2 (en) | 2009-02-09 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Protection circuit, semiconductor device, photoelectric conversion device, and electronic device |
| KR101712379B1 (ko) * | 2009-02-09 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 보호 회로, 반도체 장치, 광전 변환 장치 및 전자기기 |
| JP2011204940A (ja) * | 2010-03-26 | 2011-10-13 | On Semiconductor Trading Ltd | 半導体集積回路 |
| WO2022124121A1 (ja) * | 2020-12-08 | 2022-06-16 | ローム株式会社 | 保護素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6952037B2 (en) | 2005-10-04 |
| JP4127007B2 (ja) | 2008-07-30 |
| CN1494147A (zh) | 2004-05-05 |
| CN1324704C (zh) | 2007-07-04 |
| US20040124471A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442217A (en) | Semiconductor apparatus including a protection circuit against electrostatic discharge | |
| JP4213323B2 (ja) | 静電放電保護回路 | |
| US5430595A (en) | Electrostatic discharge protection circuit | |
| JPH0855958A (ja) | 静電破壊保護回路 | |
| JP2007235151A (ja) | 集積回路用の保護構造 | |
| JP2003124336A (ja) | Ｃｍｏｓ出力段用ｅｓｄ保護装置 | |
| US20060274464A1 (en) | Electrostatic discharge protection circuit and semiconductor structure for electrostatic discharge | |
| JP2008235310A (ja) | 半導体集積回路 | |
| US7800180B2 (en) | Semiconductor electrostatic protection device | |
| JP3729082B2 (ja) | 半導体保護回路 | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| US20060092592A1 (en) | ESD protection circuit with adjusted trigger voltage | |
| JP4127007B2 (ja) | 半導体装置 | |
| JP3019760B2 (ja) | 半導体集積回路装置 | |
| JP2001035935A (ja) | 半導体装置 | |
| JP4888424B2 (ja) | 半導体装置 | |
| JP4477298B2 (ja) | ポリシリコン画定スナップバック・デバイス | |
| JPS6269660A (ja) | 静電保護回路 | |
| US6657836B2 (en) | Polarity reversal tolerant electrical circuit for ESD protection | |
| US7606012B2 (en) | Semiconductor device and designing method for the same | |
| JP3114338B2 (ja) | 半導体保護装置 | |
| JP2000058666A (ja) | 静電気保護回路 | |
| JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 | |
| US20020093059A1 (en) | Protective circuit for a semiconductor device | |
| JPS6269661A (ja) | 半導体集積回路の保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4127007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |