JP4888424B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4888424B2 JP4888424B2 JP2008058270A JP2008058270A JP4888424B2 JP 4888424 B2 JP4888424 B2 JP 4888424B2 JP 2008058270 A JP2008058270 A JP 2008058270A JP 2008058270 A JP2008058270 A JP 2008058270A JP 4888424 B2 JP4888424 B2 JP 4888424B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- diode
- effect transistor
- diffusion region
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
11:内部回路
12:保護回路
21:第1の素子、22:第2の素子
Q1、Q11〜Q14:電界効果トランジスタ、D1、D11、D12:ダイオード
Claims (5)
- N型基板上に形成されたP型ウェル領域と、
前記P型ウェル領域に形成されたN型拡散領域からなるソースとドレインと、
前記ソースと前記ドレインとの間に形成されるゲートとを有する電界効果トランジスタと、
前記P型ウェル領域から前記P型ウェル領域外周部とに跨って形成されたP型拡散領域と、前記P型拡散領域と前記P型拡散領域外周部に接するように形成されたN型拡散領域とで形成されたダイオードとを有し、
前記電界効果トランジスタの前記ドレインと前記ダイオードのカソードとを入出力端子に接続し、前記電界効果トランジスタの前記ソースと前記ゲートと前記ダイオードのアノードとを接地端子に接続して前記入出力端子と前記接地端子との間で過電流を吸収し、前記入出力端子に接続された内部回路を保護することを特徴とする半導体装置。 - 前記電界効果トランジスタは、ゲート酸化膜と、
前記ゲート酸化膜上に形成された絶縁膜と、
前記保護膜上に形成された導電材とを有することを特徴とする請求項1記載の半導体装置。 - 前記電界効果トランジスタのゲートは、メタルから構成されたことを特徴とする請求項2記載の半導体装置。
- 前記ウェル領域には、前記電界効果トランジスタが複数設けられ、前記複数の電界効果トランジスタは、ゲートとドレインとが共有化されたことを特徴とする請求項1乃至3のいずれか一項記載の半導体装置。
- 前記電界効果トランジスタ及び前記ダイオードと前記内部回路との間に前記電界効果トランジスタ及び前記ダイオードがオンしたときの前記電界効果トランジスタ及び前記ダイオードのインピーダンスより大きいインピーダンスを有するインピーダンス素子を設けたことを特徴とする請求項1乃至4のいずれか一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008058270A JP4888424B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008058270A JP4888424B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002287199A Division JP4127007B2 (ja) | 2002-09-30 | 2002-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182258A JP2008182258A (ja) | 2008-08-07 |
JP4888424B2 true JP4888424B2 (ja) | 2012-02-29 |
Family
ID=39725860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008058270A Expired - Fee Related JP4888424B2 (ja) | 2008-03-07 | 2008-03-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888424B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51132976A (en) * | 1975-05-14 | 1976-11-18 | Fujitsu Ltd | Semiconductor device |
JPS63115363A (ja) * | 1986-10-31 | 1988-05-19 | Nec Corp | 入力保護回路 |
JPS63137478A (ja) * | 1986-11-28 | 1988-06-09 | Ricoh Co Ltd | 保護回路をもつ半導体装置の製造方法 |
JPH03291970A (ja) * | 1990-04-09 | 1991-12-24 | Fujitsu Ltd | 半導体装置 |
JP3356197B2 (ja) * | 1995-04-24 | 2002-12-09 | 日本電信電話株式会社 | サージ保護回路 |
-
2008
- 2008-03-07 JP JP2008058270A patent/JP4888424B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008182258A (ja) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9209620B2 (en) | Combination ESD protection circuits and methods | |
JP3773506B2 (ja) | 半導体集積回路装置 | |
US5442217A (en) | Semiconductor apparatus including a protection circuit against electrostatic discharge | |
US20020130390A1 (en) | ESD protection circuit with very low input capacitance for high-frequency I/O ports | |
US9705318B2 (en) | Over-limit electrical condition protection circuits for integrated circuits | |
JPH0855958A (ja) | 静電破壊保護回路 | |
JP2001160615A (ja) | スタック型mosトランジスタ保護回路 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
US7323752B2 (en) | ESD protection circuit with floating diffusion regions | |
JP2008235310A (ja) | 半導体集積回路 | |
US20060092592A1 (en) | ESD protection circuit with adjusted trigger voltage | |
JP2002324842A (ja) | 半導体保護回路 | |
WO2016017386A1 (ja) | 保護素子、保護回路及び半導体集積回路 | |
JP4127007B2 (ja) | 半導体装置 | |
US7859808B2 (en) | Electrostatic protection circuit | |
JP2004319696A (ja) | 半導体装置 | |
JP2008085125A (ja) | Esd保護回路及び半導体集積回路装置 | |
JP2006019671A (ja) | 静電放電防護装置 | |
JP4888424B2 (ja) | 半導体装置 | |
US7843009B2 (en) | Electrostatic discharge protection device for an integrated circuit | |
KR101239102B1 (ko) | Esd보호 회로 | |
JP2006332144A (ja) | 集積回路 | |
US8866200B2 (en) | JFET ESD protection circuit for low voltage applications | |
KR20090069665A (ko) | 정전기 방전 보호회로 | |
JP2000058666A (ja) | 静電気保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4888424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |