JP2004106116A - マイクロマシンの製造方法 - Google Patents
マイクロマシンの製造方法 Download PDFInfo
- Publication number
- JP2004106116A JP2004106116A JP2002271644A JP2002271644A JP2004106116A JP 2004106116 A JP2004106116 A JP 2004106116A JP 2002271644 A JP2002271644 A JP 2002271644A JP 2002271644 A JP2002271644 A JP 2002271644A JP 2004106116 A JP2004106116 A JP 2004106116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- mask
- manufacturing
- micromachine
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0271—Resonators; ultrasonic resonators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/0136—Controlling etch progression by doping limited material regions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
【課題】トーションバーを有するマイクロマシンを高い歩留りで製造し得るマイクロマシンの製造方法を提供する。
【解決手段】第１の半導体基板６内に酸化膜５４を埋め込む工程と、第１の半導体基板と第２の半導体基板８とを絶縁膜１８を介して貼り合わせる工程と、第１の領域及び第１の領域の両側の第２の領域を開口する第１のマスク６６を形成する工程と、第１のマスク６６及び酸化膜５４をマスクとして、第１の半導体基板をエッチングし、酸化膜と絶縁膜との間に、第１の半導体基板と一体に形成されたバネ部分２０ａを形成することにより、バネ部分を有するトーションバー１６を形成する工程と、第１の領域及び第２の領域を開口する第２のマスク７４を形成する工程と、第２のマスク７４を用いて第２の半導体基板をエッチングする工程と、第１の領域及び第２の領域の絶縁膜１８をエッチングする工程とを有している。
【選択図】 図９
【解決手段】第１の半導体基板６内に酸化膜５４を埋め込む工程と、第１の半導体基板と第２の半導体基板８とを絶縁膜１８を介して貼り合わせる工程と、第１の領域及び第１の領域の両側の第２の領域を開口する第１のマスク６６を形成する工程と、第１のマスク６６及び酸化膜５４をマスクとして、第１の半導体基板をエッチングし、酸化膜と絶縁膜との間に、第１の半導体基板と一体に形成されたバネ部分２０ａを形成することにより、バネ部分を有するトーションバー１６を形成する工程と、第１の領域及び第２の領域を開口する第２のマスク７４を形成する工程と、第２のマスク７４を用いて第２の半導体基板をエッチングする工程と、第１の領域及び第２の領域の絶縁膜１８をエッチングする工程とを有している。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロマシンの製造方法に係り、特に、トーションバーを有するマイクロマシンの製造方法に関する。
【０００２】
【従来の技術】
近時、微細加工技術を用いたマイクロマシン技術が大きな注目を集めている。マイクロマシンにおいては、揺動する部材は、例えば、トーションバー、即ちねじり棒バネを用いて支持される。
【０００３】
図２５乃至図２８は、トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図である。
【０００４】
まず、図２５（ａ）に示すように、シリコン基板１０６とシリコン基板１０８とをシリコン酸化膜１１８を介して貼り合わせる。この後、シリコン基板１０６上の全面に、金属膜１６８を形成する。
【０００５】
次に、図２５（ｂ）に示すように、金属膜１６８をパターニングする。これにより、金属膜１６８より成るミラー１２４とバンプ１７２とが形成される。
【０００６】
次に、図２５（ｃ）に示すように、シリコン基板１０６の上面及びシリコン基板１０８の下面に、それぞれシリコン酸化膜１７４、１６６を形成する。
【０００７】
次に、図２５（ｄ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜１７４をパターニングする。
【０００８】
次に、図２６（ａ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜１６６をパターニングする。
【０００９】
次に、図２６（ｂ）に示すように、シリコン基板１０８の下面に金属膜１６０を形成する。
【００１０】
次に、図２６（ｃ）に示すように、金属膜１６０をパターニングする。これにより、金属膜１６０より成るバンプ１６４が形成される。
【００１１】
次に、図２６（ｄ）に示すように、シリコン基板１０６上に、フォトレジスト膜１００を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜１００をパターニングする。
【００１２】
次に、図２７（ａ）に示すように、フォトレジスト膜１００をマスクとして、シリコン基板１０６をエッチングする。これにより、シリコン基板１０６に段差１０１が形成される。
【００１３】
次に、図２７（ｂ）に示すように、フォトレジスト膜１００を除去する。
【００１４】
次に、図２７（ｃ）に示すように、シリコン基板１０８の下面に、フォトレジスト膜１０２を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜１０２をパターニングする。
【００１５】
次に、図２７（ｄ）に示すように、フォトレジスト膜１０２をマスクとして、シリコン基板１０８をエッチングする。これにより、シリコン基板１０８に段差１０３が形成される。
【００１６】
次に、図２８（ａ）に示すように、フォトレジスト膜１０２を除去する。
【００１７】
次に、図２８（ｂ）に示すように、シリコン酸化膜１７４をマスクとし、段差１０１を保つようにして、シリコン基板１０６をエッチングする。これにより、シリコン基板１０６より成る櫛形部１１２ａを有する可動電極１１２が形成されるとともに、シリコン基板１０６より成るバネ部分１２０ａが形成される。
【００１８】
次に、図２８（ｃ）に示すように、シリコン酸化膜１６６をマスクとし、段差１０３を保つようにして、シリコン基板１０８をエッチングする。これにより、シリコン基板１０８より成る櫛形部１１０ａを有する固定電極１１０が形成されるとともに、シリコン基板１０８より成るバネ部分１２０ｂが形成される。
【００１９】
次に、図２８（ｄ）に示すように、シリコン酸化膜１７４、１６６、１１８をエッチング除去する。こうして、バネ部分１２０ａとバネ部分１２０ｂとから成るトーションバー１１６を有するマイクロマシンが製造される。
【００２０】
【発明が解決しようとする課題】
しかしながら、図２５乃至図２８に示す提案されているマイクロマシンの製造方法では、段差１０１、１０３を保つようにしてシリコン基板１０６、１０８をエッチングすることにより、トーションバー１１６を構成するバネ部分１２０ａ、１２０ｂを形成するため、トーションバー１１６を構成するバネ部分１２０ａ、１２０ｂの厚さや形状を制御することが極めて困難であった。このため、提案されているマイクロマシンの製造方法では、歩留りが低かった。
【００２１】
本発明の目的は、トーションバーを有するマイクロマシンを高い歩留りで製造し得るマイクロマシンの製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、第１の半導体基板の第１の領域に酸素イオンを注入し、熱処理を行うことにより、前記第１の半導体基板内に前記第１の半導体基板の表面から離間して埋め込まれた酸化膜を形成する工程と、前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と第２の半導体基板とを、絶縁膜を介して貼り合わせる工程と、前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と反対の面に、前記第１の領域及び前記第１の領域の両側の第２の領域を開口する第１のマスクを形成する工程と、前記第１のマスク及び前記酸化膜をマスクとして、前記第１の半導体基板をエッチングし、前記酸化膜と前記絶縁膜との間に、前記第１の半導体基板と一体に形成されたバネ部分を形成することにより、前記バネ部分を有するトーションバーを形成する工程と、前記第２の半導体基板の前記第１の半導体基板と貼り合わされた面と反対の面に、前記第１の領域及び前記第２の領域を開口する第２のマスクを形成する工程と、前記第２のマスクをマスクとして、前記第２の半導体基板をエッチングする工程と、前記第１の領域及び前記第２の領域の前記絶縁膜をエッチングする工程とを有することを特徴とするマイクロマシンの製造方法により達成される。
【００２３】
また、上記目的は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第１の半導体層を形成する工程と、前記第１の半導体層上の第１の領域に第１のマスクを形成する工程と、前記第１の半導体層上及び前記第１のマスク上に第２の半導体層を成長する工程と、前記第２の半導体層上に、前記第１の領域及び前記第１の領域の両側の第２の領域を開口する第２のマスクを形成する工程と、前記第１のマスク及び前記第２のマスクをマスクとして、前記第１の半導体層と前記第２の半導体層とをエッチングし、前記第１のマスクと前記絶縁膜との間に、前記第１の半導体層と一体に形成されたトーションバーを形成する工程と、前記半導体基板の前記第１の半導体層が形成された側の面と反対の面に、前記第１の領域及び前記第２の領域を開口する第３のマスクを形成する工程と、前記第３のマスクをマスクとして、前記半導体基板をエッチングする工程とを有することを特徴とするマイクロマシンの製造方法により達成される。
【００２４】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態によるマイクロマシン及びその製造方法を図１乃至図９を用いて説明する。図１は、本実施形態によるマイクロマシンを示す平面図及び断面図である。図２は、本実施形態によるマイクロマシンを示す断面図である。図３乃至図９は、本実施形態によるマイクロマシンの製造方法を示す工程断面図である。
【００２５】
なお、本実施形態では、本発明の原理を光スイッチの製造方法に適用する場合を例に説明するが、本発明の原理は、光スイッチの製造方法のみならず、他のあらゆるマイクロマシンの製造方法に適用することが可能である。
【００２６】
（マイクロマシン）
まず、本実施形態によるマイクロマシンについて図１及び図２を用いて説明する。図１（ａ）は、本実施形態によるマイクロマシンを示す平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ′線断面図である。図１（ｃ）は、図１（ａ）のＢ−Ｂ′線断面図である。図２は、図１（ａ）のＣ−Ｃ′線断面図である。
【００２７】
図１に示すように、本実施形態によるマイクロマシンは、枠状の固定電極１０と、固定電極１０の内側に形成された枠状の可動電極１２と、可動電極の内側に形成された板状の可動電極１４と、可動電極１２、１４を回動可能に支持するトーションバー１６とを有している。
【００２８】
固定電極１０、可動電極１２、１４及びトーションバー１６は、シリコン酸化膜１８を介して貼り合わせられた２枚のシリコン基板６、８を適宜エッチングすることにより形成されている。
【００２９】
可動電極１２は、可動電極１２の紙面左側と紙面右側とにそれぞれ形成されたトーションバー１６ａ、１６ｂを用いて、固定電極１０により支持されている。可動電極１２は、トーションバー１６ａとトーションバー１６ｂとを結ぶ線を軸として、回動させること、即ちシーソー運動（部分的な回転運動）をさせることが可能である。
【００３０】
可動電極１４は、可動電極１４の紙面上側と紙面下側とにそれぞれ形成されたトーションバー１６ｃ、１６ｄにより、可動電極１２に固定されている。可動電極１４は、トーションバー１６ｃとトーションバー１６ｄとを結ぶ線を軸として、回動させることが可能である。
【００３１】
トーションバー１６は、互いに対向する２つのバネ部分２０ａ、２０ｂを用いて構成されている。バネ部分２０ａは、シリコン基板６をエッチングすることにより形成されたものであり、シリコン基板６と一体に形成されている。バネ部分２０ｂは、シリコン基板８をエッチングすることにより形成されたものであり、シリコン基板８と一体に形成されている。
【００３２】
なお、ここでは、トーションバー１６を２つのバネ部分２０ａ、２０ｂを用いて構成したが、１つのバネ部分を用いてトーションバー１６を構成するようにしてもよい。
【００３３】
固定電極１０は、支持基板２２上に固定されている。
【００３４】
固定電極１０は、櫛形部１０ａを有している。櫛形部１０ａは、固定電極１０の内側に形成されている。櫛形部１０ａは、シリコン基板８を櫛形にパターニングすることにより形成されたものである。
【００３５】
可動電極１２は、櫛形部１２ａ、１２ｂを有している。櫛形部１２ａ、１２ｂは、可動電極１２の外側と内側にそれぞれ形成されている。可動電極１２の外側に形成されている櫛形部１２ａは、シリコン基板６を櫛形にパターニングすることにより形成されたものである。また、可動電極１２の内側に形成されている櫛形部１２ｂは、シリコン基板８を櫛形にパターニングすることにより形成されたものである。
【００３６】
可動電極１４は、櫛形部１４ａを有している。櫛形部１４ａは、可動電極１４の外側に形成されている。櫛形部１４ａは、シリコン基板６を櫛形にパターニングすることにより形成されたものである。
【００３７】
櫛形部１０ａと櫛形部１２ａとは、櫛歯の部分が互いに対向するように形成されている。
【００３８】
また、櫛形部１２ｂと櫛形部１４ａとは、櫛歯の部分が互いに対向するように形成されている。
【００３９】
なお、固定電極１０及び可動電極１２、１４に櫛形部１０ａ、１２ａ、１２ｂ、１４ａをそれぞれ形成しているのは、固定電極１０と可動電極１２とが互いに対向する面積や可動電極１２と可動電極１４が互いに対向する面積を大きくするためである。
【００４０】
可動電極１４には、光を反射するためのミラー２４が形成されている。
【００４１】
図２に示すように、固定電極１０には、固定電極１０に電圧を印加するためのバンプ６４、７２が形成されている。また、可動電極１２、１４にも、可動電極１２、１４に電圧を印加するためのバンプ（図示せず）が、それぞれ形成されている。
【００４２】
また、図２に示すように、可動電極１４には、シリコン基板６とシリコン基板８とを位置合わせする際に用いられた貫通孔３０が形成されている。貫通孔３０内には、埋め込み層５６が埋め込まれている。
【００４３】
こうして、本実施形態によるマイクロマシンが構成されている。
【００４４】
こうして構成された本実施形態によるマイクロマシンは、固定電極１０と可動電極１２との間に電圧を適宜印加することにより、可動電極１２を適宜回動させることができ、固定電極１０と可動電極１４との間に電圧を適宜印加することにより、可動電極１４を適宜回動させることができる。このため、本実施形態によるマイクロマシンによれば、ミラー２４の傾きを適宜設定することができ、ミラー２４に入射される光を所望の方向に反射することができる。即ち、本実施形態によるマイクロマシンは、光路を適宜変更し得る光スイッチとして機能し得る。
【００４５】
（マイクロマシンの製造方法）
次に、本実施形態によるマイクロマシンの製造方法について図３乃至図９を用いて説明する。
【００４６】
まず、図３（ａ）に示すように、例えば厚さ１００μｍのシリコン基板６を用意する。
【００４７】
次に、全面に、例えばスピンコート法により、フォトレジスト膜２６を形成する。なお、フォトレジスト膜２６を形成する前に、シリコン基板６にナンバリングを行ってもよい。シリコン基板６ナンバリングを行っておくことにより、シリコン基板６の識別が可能となり、シリコン基板６の表裏の認識が容易となる。
【００４８】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２６をパターニングする。これにより、フォトレジスト膜２６に、シリコン基板６に達する開口部２８が形成される。開口部２８は、シリコン基板６に貫通孔３０（図３（ｂ）参照）を形成するためのものである。
【００４９】
次に、図３（ｂ）に示すように、フォトレジスト膜２６をマスクとして、例えばドライエッチングにより、シリコン基板６をエッチングする。これにより、シリコン基板６に貫通孔３０が形成される。貫通孔３０は、後工程で、シリコン基板６とシリコン基板８とを貼り合わせる際に、位置合わせマークとして機能するものである。
【００５０】
この後、フォトレジスト膜２６を除去する。
【００５１】
次に、図３（ｃ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜３２を形成する。
【００５２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜３２をパターニングする。この際、貫通孔３０が位置合わせマークとして用いられる。こうして、シリコン基板６に達する開口部が形成される。開口部３４は、シリコン基板６中に酸素イオンを注入するためのものである。
【００５３】
次に、図３（ｄ）に示すように、フォトレジスト膜３２をマスクとし、イオン注入法により、シリコン基板６中に酸素イオンを注入する。イオン注入条件は、例えば、加速エネルギーを２００ｋｅＶ、ドーズ量を２×１０１８ｃｍ−２とする。こうして、シリコン基板６の表面から例えば３μｍの深さの領域３６に酸素イオンが注入される。イオン注入の際の加速エネルギーとドーズ量を適宜設定することにより、シリコン基板６中に形成されるシリコン酸化膜３６（図３（ｅ）参照）の膜厚と深さとを適宜制御することが可能である。
【００５４】
なお、酸素イオンが注入されたシリコン基板６上に更にシリコン層（図示せず）を形成してもよい。これにより、所望の深さにシリコン酸化膜３８を埋め込むことが可能となる。シリコン基板６上に形成するシリコン層としては、ポリシリコン層を堆積してもよいし、結晶性の良好なシリコン層をエピタキシャル成長してもよい。
【００５５】
次に、図３（ｅ）に示すように、酸化雰囲気中にて、熱処理を行う。これにより、酸素イオンが注入されていた領域３６に、例えば膜厚１μｍのシリコン酸化膜３８が形成される。換言すれば、シリコン基板６の表面から例えば３μｍの深さの領域に、シリコン酸化膜３８が埋め込まれる。また、シリコン基板６の表面及び貫通孔３０の内壁にも、シリコン酸化膜１８ａが形成される。
【００５６】
次に、シリコン基板８を用意する。シリコン基板８としては、シリコン基板６と同様のものを用いることができる。
【００５７】
次に、図３（ａ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜４２を形成し、この後、フォトレジスト膜４２に開口部４４を形成する（図４（ａ）参照）。
【００５８】
次に、図３（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８に貫通孔４６を形成する（図４（ｂ）参照）。
【００５９】
次に、図３（ｃ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８上にフォトレジスト膜４８を形成し、フォトレジスト膜４８に開口部５０を形成する（図４（ｃ）参照）。
【００６０】
次に、図３（ｄ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜４８をマスクとして、シリコン基板８の表面から例えば３μｍの深さの領域５２に酸素イオンを注入する（図４（ｄ）参照）。
【００６１】
なお、酸素イオンが注入されたシリコン基板８上に更にシリコン層（図示せず）を形成してもよい。これにより、所望の深さにシリコン酸化膜５６を埋め込むことが可能となる。
【００６２】
次に、図３（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８内にシリコン酸化膜５４を形成するとともに、シリコン基板８の表面及び貫通孔４６の内壁にシリコン酸化膜１８ｂを形成する（図４（ｅ）参照）。
【００６３】
次に、図５（ａ）に示すように、シリコン基板６のシリコン酸化膜３８が埋め込まれている側の面と、シリコン基板８のシリコン酸化膜５４が埋め込まれている側の面とを重ね合わせる。シリコン基板６とシリコン基板８とを重ね合わせる際には、貫通孔３０、４６を位置合わせマークとして用いる。
【００６４】
次に、熱処理を行う。熱処理条件は、例えば、１３００℃、８時間とする。こうして、シリコン基板６とシリコン基板８とがシリコン酸化膜１８を介して貼り合わされる。
【００６５】
次に、図５（ｂ）に示すように、フッ酸を用い、シリコン基板６、８の表面のシリコン酸化膜１８ａ、１８ｂを除去する。
【００６６】
次に、図５（ｃ）に示すように、例えばＣＶＤ法により、貫通孔３０、４６内に例えばポリシリコンより成る埋め込み層５６を形成する。この際、シリコン基板６の上面及びシリコン基板８の下面にも、埋め込み層５６が形成されることとなる。
【００６７】
なお、ここでは、貫通孔３０、４６内に埋め込む埋め込み層５６として、ポリシリコンを用いたが、埋め込み層５６はポリシリコンに限定されるものではなく、例えば、アモルファスシリコン等を用いてもよい。また、埋め込み層５６として、Ｐ（リン）等の不純物が導入されたポリシリコンやアモルファスシリコン等を用いてもよい。また、埋め込み層５６は、半導体に限定されるものではなく、シリコン酸化膜やシリコン窒化膜等の絶縁膜を用いてもよい。
【００６８】
次に、図５（ｄ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学的機械的研磨）法により、シリコン基板６の上面側に形成された埋め込み層５６とシリコン基板８の下面側に形成された埋め込み層５６とを除去する。こうして、貫通孔３０、４６内に、埋め込み層５６が埋め込まれる。
【００６９】
なお、貫通孔３０、４６内に埋め込み層５６を埋め込むのは、貫通孔３０、４６内に不要な異物が入り込むのを防止するためである。即ち、貫通孔３０、４６内に不要な異物が入り込むと、後工程で行われるフォトリソグラフィ及びエッチング等の際に、本来加工すべき箇所に異物が付着し、加工性を損なってしまう。本実施形態では、貫通孔３０、４６内に埋め込み層５６が埋め込まれているので、貫通孔３０、４６内に異物が入り込むのを防止することができる。このため、本来加工すべき箇所に異物が付着してしまうのを防止することができ、フォトリソグラフィ及びエッチングの際の加工性を損なうのを防止することが可能となる。
【００７０】
次に、図６（ａ）に示すように、例えばウエットエッチングにより、貫通孔３０、４６内に埋め込まれた埋め込み層５６の上部及び下部をそれぞれエッチングする。これにより、埋め込み層５６がエッチングされた箇所に凹部５８が形成される。凹部５８の深さは、例えば３μｍ程度とする。凹部５８を形成するのは、貫通孔３０、４６内が埋め込み層５６により完全に埋め込まれている状態では、位置合わせマークとして認識することが困難なためである。こうして形成された凹部５８は、位置合わせマークとして用いることができる。
【００７１】
なお、ここではシリコン基板６の上面側の埋め込み層５６とシリコン基板８の下面側の埋め込み層５６とをＣＭＰ法により除去したが、ＣＭＰ法に限定されるものではなく、エッチング法を用いてもよい。但し、エッチング法を用いる場合には、貫通孔３０、４６内に埋め込まれた埋め込み層５６が過剰に除去されてしまわないように注意することが必要である。
【００７２】
次に、図６（ｂ）に示すように、シリコン基板６、８を反転させる。この後、シリコン基板８上の全面に、例えばスパッタ法により、膜厚５０ｎｍのＣｒ膜と、膜厚２００ｎｍのＡｕ膜とを堆積する。こうして、Ｃｒ膜とＡｕ膜とから成る金属膜６０が形成される。なお、シリコン基板６、８を反転させているのは、固定電極１０（図１参照）に電圧を印加するためのバンプ６２（図６（ｃ）参照）をシリコン基板８側に形成するためである。
【００７３】
次に、全面に、スピンコート法により、フォトレジスト膜６２を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜６２をパターニングする。こうして、金属膜６０をパターニングするためのフォトレジスト膜６２が形成される。
【００７４】
次に、図６（ｃ）に示すように、フォトレジスト膜６２をマスクとして、金属膜６０をエッチングする。こうして、金属膜６０より成るバンプ６４が形成される。
【００７５】
次に、図６（ｄ）に示すように、全面に、例えばプラズマＴＥＯＳ−ＣＶＤ法により、膜厚１μｍのシリコン酸化膜６６を形成する。シリコン酸化膜６６は、バンプ６４を保護するためのものである。ここで、プラズマＴＥＯＳ−ＣＶＤ法を用いてシリコン酸化膜６６を形成するのは、プラズマＴＥＯＳ−ＣＶＤ法を用いれば、シリコン基板８の片側のみにシリコン酸化膜６６を形成することが可能なためである。また、プラズマＴＥＯＳ−ＣＶＤ法を用いれば、４００℃以下の低温でシリコン酸化膜６６を形成することが可能なため、バンプ６４の表面に悪影響を与えないためである。
【００７６】
なお、ここでは、プラズマＴＥＯＳ−ＣＶＤ法によりシリコン酸化膜６６を形成する場合を例に説明したが、プラズマＴＥＯＳ−ＣＶＤ法に限定されるものではなく、例えば原料ガスとしてＳｉＨ４を用いたＣＶＤ法によりシリコン酸化膜６６を形成してもよい。
【００７７】
次に、図７（ａ）に示すように、シリコン基板６、８を反転させる。
【００７８】
次に、例えばスパッタ法により、全面に、膜厚５０のＣｒ膜と、膜厚２００のＡｕ膜とを順次堆積する。こうして、Ｃｒ膜とＡｕ膜とから成る金属膜６８が形成される。金属膜６８は、ミラー２４とバンプ７２（図７（ｂ）参照）とを形成するためのものである。
【００７９】
次に、図７（ｂ）に示すように、例えばスピンコート法により、全面に、フォトレジスト膜７０を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７０をパターニングする。
【００８０】
次に、フォトレジスト膜７０をマスクとして、金属膜６８をパターニングする。これにより、金属膜６８より成るミラー２４及びバンプ７２が形成される。
【００８１】
次に、全面に、例えばプラズマＴＥＯＳ−ＣＶＤ法により、膜厚１μｍのシリコン酸化膜７４を形成する。シリコン酸化膜７４は、ミラー２４及びバンプ７２を保護するためのものである。ここで、シリコン酸化膜７４を形成する際にプラズマＴＥＯＳ−ＣＶＤ法を用いているのは、シリコン酸化膜６６を形成する際にプラズマＴＥＯＳ−ＣＶＤ法を用いたのと同様の理由によるものである。
【００８２】
次に、例えばスピンコート法により、全面に、フォトレジスト膜７６を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７６をパターニングする。
【００８３】
次に、フォトレジスト膜７６をマスクとして、シリコン酸化膜７４をエッチングする。パターニングされたシリコン酸化膜７４は、シリコン基板６をパターニングして可動電極１２の櫛形部１２ａやトーションバー１６を構成するバネ部分２０ａ等を形成する際に、ハードマスクとして機能する。シリコン酸化膜７４をパターニングする際には、シリコン酸化膜２０ａが形成されている領域とシリコン酸化膜２０ａが形成されている領域の両側の領域とを少なくとも開口するように、シリコン酸化膜７４をパターニングすることを要する。
【００８４】
次に、図８（ａ）に示すように、シリコン酸化膜３８、７４をマスクとし、シリコン酸化膜１８をエッチングストッパとして、Ｄ−ＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて、シリコン基板６をエッチングする。シリコン基板６のエッチングは、エッチングステップと保護膜堆積ステップとを繰り返すことにより行う。
【００８５】
なお、シリコン酸化膜７４直下におけるシリコン基板６のアンダーカットを低減するため、保護膜堆積ステップから開始することが望ましい。
【００８６】
エッチングステップは、以下のような条件で行う。エッチング時間は例えば８＋０秒とする。なお、「＋」の後の数字は、保護膜堆積ステップとオーバーラップさせる時間を示している。エッチング室内に導入するガスは例えばＳＦ６とする。ＳＦ６ガスの流量は例えば１００ｓｃｃｍとする。チャンバ内の圧力は例えば１２ｍＴｏｒｒとする。コイルに印加する電力は例えば８００Ｗとし、バイアス電力は例えば１５Ｗとする。
【００８７】
保護膜堆積ステップは、以下のような条件で行う。保護膜堆積時間は例えば６＋０．５秒とする。なお、「＋」の後の数字は、エッチングステップとオーバーラップさせる時間を示している。エッチング室内に導入するガスは例えばＣ４Ｆ８とする。Ｃ４Ｆ８ガスの流量は、例えば８０ｓｃｃｍとする。チャンバ内の圧力は例えば８ｍＴｏｒｒとする。コイルに印加する電力は例えば８００Ｗとし、バイアス電力は例えば０Ｗとする。
【００８８】
なお、チャンバ内の圧力に関しては、ＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブを固定した状態にしておいてもよい。また、上記では、エッチングステップにおいてコイルに印加する電力と保護膜体積ステップにおいてコイルに印加する電力とが互いに等しく設定しているが、エッチングステップと保護膜堆積ステップとでコイルに印加する電力を互いに異ならせてもよい。
【００８９】
このようにして、Ｄ−ＲＩＥ技術によりシリコン基板６がエッチングされ、可動電極１２の櫛形部１２ａが形成されるとともに、シリコン酸化膜３８とシリコン酸化膜１８との間に例えば厚さ３μｍのバネ部分２０ａが形成される。
【００９０】
次に、図８（ｂ）に示すように、全面に、例えばスピンコート法により、ポリイミド又はレジストより成る保護膜７７を形成する。保護膜７７は、櫛形部２０ａ等を保護するためのものである。保護膜７７の材料としてレジストを用いる場合には、例えばネガレジストを用いることができる。
【００９１】
なお、必要に応じて、シリコン基板６の保護膜７７が形成された側を他の基板（図示せず）に貼り付けて固定し、後工程を行うようにしてもよい。
【００９２】
次に、図８（ｃ）に示すように、シリコン基板６、８を反転させる。
【００９３】
次に、例えばスピンコート法により、全面に、フォトレジスト膜７８を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７８をパターニングする。
【００９４】
次に、フォトレジスト膜７８をマスクとして、シリコン酸化膜６６をエッチングする。パターニングされたシリコン酸化膜６６は、シリコン基板８をパターニングして、固定電極１０の櫛形部１０ａやトーションバー１６を構成するバネ部分２０ｂ等を形成する際に、ハードマスクとして機能する。シリコン酸化膜６６をパターニングする際には、シリコン酸化膜５４が形成されている領域とシリコン酸化膜５４が形成されている領域の両側の領域とを少なくとも開口するように、シリコン酸化膜６６をパターニングすることを要する。
【００９５】
次に、図９（ａ）に示すように、シリコン酸化膜５４、６６をマスクとし、シリコン酸化膜１８をエッチングストッパとして、Ｄ−ＲＩＥ技術を用いて、シリコン基板８をエッチングする。Ｄ−ＲＩＥ技術によるシリコン基板８のエッチングは、図８（ａ）を用いて上述した工程と同様にして行う。
【００９６】
こうして、固定電極１０の櫛形部１０ａが形成されるとともに、シリコン酸化膜５４とシリコン酸化膜１８との間に、例えば厚さ３μｍのバネ部分２０ｂが形成される。
【００９７】
次に、図９（ｂ）に示すように、保護膜７７を除去する。
【００９８】
次に、図９（ｃ）に示すように、次に、シリコン基板６、８を反転させる。
【００９９】
次に、シリコン酸化膜３８、５４、６６、７４を除去する。
【０１００】
こうして、本実施形態によるマイクロマシンが製造される。
【０１０１】
貫通孔に埋め込まれた埋め込み層５６は、本実施形態によるマイクロマシンを、光ファイバや筐体等と組み合わせる際に、位置合わせマークとして用いることが可能である。
【０１０２】
本実施形態によるマイクロマシンの製造方法は、シリコン基板６、８中にシリコン酸化膜３８、５４をそれぞれ埋め込み、シリコン基板６、８のシリコン酸化膜３８、５４が埋め込まれた側の面どうしを、シリコン酸化膜１８を介して貼り合わせ、シリコン酸化膜３８、５４をマスクとしてシリコン基板６、８をそれぞれエッチングすることにより、シリコン基板６、８より成るバネ部分２０ａ、２０ｂを形成し、これらバネ部分２０ａ、２０ｂを有するトーションバーを形成することに主な特徴がある。本実施形態によれば、シリコン酸化膜３８、５４を所望の深さに埋め込むことが可能であるため、トーションバー１６を構成するバネ部分２０の厚さを容易に制御することができる。従って、本実施形態によれば、トーションバー１６を有するマイクロマシンを、高い歩留りで形成することができる。
【０１０３】
また、本実施形態によれば、それぞれのシリコン基板６、８に位置合わせマークとして機能する貫通孔３０、４６をそれぞれ形成するため、シリコン基板６、８の位置合わせを容易に行うことができる。従って、本実施形態によれば、簡便な装置を用いてマイクロマシンを製造することが可能となり、ひいては低コスト化に寄与することができる。
【０１０４】
［第２実施形態］
本発明の第２実施形態によるマイクロマシン及びその製造方法を図１０乃至図１６を用いて説明する。図１０は、本実施形態によるマイクロマシンを示す断面図である。図１１乃至図１６は本実施形態によるマイクロマシンの製造方法を示す工程断面図である。図１乃至図９に示す第１実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１０５】
まず、本実施形態によるマイクロマシンについて図１０を用いて説明する。
【０１０６】
本実施形態によるマイクロマシンは、トーションバー１６が１つのバネ部分２０ｃを用いて構成されている点の他は、図１及び図２に示す第１実施形態によるマイクロマシンと同様である。
【０１０７】
次に、本実施形態によるマイクロマシンの製造方法を図１１乃至図１６を用いて説明する。
【０１０８】
まず、図１１（ａ）に示すように、シリコン基板８を用意する。
【０１０９】
次に、全面に、例えばＣＶＤ法により、膜厚１μｍのシリコン酸化膜１８ｃを形成する。
【０１１０】
次に、図１１（ｂ）に示すように、全面に、例えばＣＶＤ法により、厚さ３μｍのポリシリコンより成る半導体層６ａを形成する。なお、半導体層６ａは、両面に形成される。
【０１１１】
次に、図１１（ｃ）に示すように、全面に、例えばＣＶＤ法により、膜厚１μｍのシリコン酸化膜３８ａを形成する。
【０１１２】
次に、図１１（ｄ）に示すように、フォトリソグラフィ技術を用い、シリコン酸化膜３８ａをパターニングする。シリコン酸化膜３８ａは、半導体層６ａをエッチングして半導体層６ａより成るバネ部分２０ｃを形成する際に、ハードマスクとして機能する。
【０１１３】
次に、図１２（ａ）に示すように、全面に、例えばＣＶＤ法により、厚さ１５０μｍのポリシリコンより成る半導体層６ｂを形成する。なお、半導体層６ｂは、両面に形成される。
【０１１４】
次に、図１２（ｂ）に示すように、例えばＣＭＰ法により、シリコン基板８の上面側に形成された半導体層６ｂの表面を研磨する。例えば、半導体層６ａ、６ｂの総膜厚が１００μｍ程度となるまで、半導体層６ｂ表面を研磨する。
【０１１５】
また、例えばＣＭＰ法により、シリコン基板８の下面側に形成された半導体層６ｂをシリコン基板８が露出するまで研磨する。
【０１１６】
こうして、半導体層６ａと半導体層６ｂとから成る半導体層６ｃ中に、シリコン酸化膜３８ａが埋め込まれることとなる（図１３（ａ）参照）。
【０１１７】
この後の図１３（ｂ）乃至図１６（ｃ）に示すマイクロマシンの製造方法は、図６（ｂ）乃至図９（ｃ）用いて上述したマイクロマシンの製造方法と同様であるので説明を省略する。
【０１１８】
こうして、本実施形態によるマイクロマシンが製造される。
【０１１９】
このように本実施形態によっても、トーションバー１６を構成するバネ部分２０ｃの厚さを容易に制御することができる。従って、本実施形態によっても、トーションバー１６を有するマイクロマシンを、高い歩留りで形成することができる
［第３実施形態］
本発明の第３実施形態によるマイクロマシン及びその製造方法を図１７乃至図２２を用いて説明する。図１７は、本実施形態によるマイクロマシンを示す平面図及び断面図である。図１８乃至図２２は、本実施形態によるマイクロマシンの製造方法を示す工程断面図である。図１乃至図１６に示す第１又は第２実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１２０】
本実施形態は、本発明の原理を、振動型ジャイロスコープ等で用いられる振動子の製造方法に適用したものである。
【０１２１】
まず、本実施形態によるマイクロマシンについて図１７を用いて説明する。図１７（ａ）は、本実施形態によるマイクロマシンを示す平面図である。図１７（ｂ）は、図１７（ａ）のＡ−Ａ′線断面図である。
【０１２２】
図１７に示すように、環状固定枠８０、即ち固定リングの内側には、環状固定枠８０より直径の小さい振動リング８２が形成されている。
【０１２３】
環状固定枠８０と振動リング８２との間には、トーションバー１６が多数形成されている。それぞれのトーションバー１６は、それぞれ１つのバネ部分２０ｄを用いて構成されている。
【０１２４】
なお、ここでは、それぞれのトーションバー１６を、それぞれ一つのバネ部分２０ｄを用いて構成したが、第１実施形態によるマイクロマシンのように、それぞれのトーションバー１６を、それぞれ複数のバネ部分２０ａ、２０ｂを用いて構成してもよい。
【０１２５】
次に、本実施形態によるマイクロマシンの製造方法について図１８乃至図２２を用いて説明する。
【０１２６】
まず、図１８（ａ）に示すように、シリコン基板６を用意する。
【０１２７】
次に、図３（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板６に貫通孔３０を形成する（図１８（ｂ）参照）。
【０１２８】
次に、図１８（ｃ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜３２ａを形成する。
【０１２９】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜３２ａをパターニングする。こうして、シリコン基板６に達する開口部３４ａが形成される。開口部３４ａは、シリコン基板中に酸素イオンを注入するためのものである。
【０１３０】
次に、図３（ｄ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜３２ａをマスクとして、イオン注入法により、シリコン基板６の表面から例えば３μｍの深さの領域３６ａに酸素イオンを注入する（図１８（ｄ）参照）。
【０１３１】
次に、図３（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、酸化雰囲気中にて、熱処理を行う。これにより、シリコン基板６内にシリコン酸化膜３８ａが埋め込まれるとともに、シリコン基板６の表面及び貫通孔３０の内壁にシリコン酸化膜１８ａが形成される（図１８（ｅ）参照）。
【０１３２】
次に、図１９（ａ）に示すように、シリコン基板８を用意する。
【０１３３】
次に、図４（ａ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜４２を形成し、この後、フォトレジスト膜４２にシリコン基板８に達する開口部４４を形成する（図１９（ａ）参照）。
【０１３４】
次に、図４（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８に貫通孔４６を形成する（図１９（ｂ）参照）。
【０１３５】
次に、図４（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８の表面及び貫通孔４６の内壁にシリコン酸化膜１８ｂを形成する。
【０１３６】
次に、図２０（ａ）に示すように、シリコン基板６のシリコン酸化膜３８が埋め込まれている側と、シリコン基板８とを重ね合わせる。シリコン基板６とシリコン基板８とを重ね合わせる際には、図５（ａ）を用いて上述したマイクロマシンの製造方法と同様に、貫通孔３０、４６を用いる。
【０１３７】
次に、酸化雰囲気中にて、熱処理を行う。熱処理条件は、図５（ａ）を用いて上述したマイクロマシンの製造方法と同様とする。
【０１３８】
次に、図２０（ｂ）に示すように、例えばＣＶＤ法により、貫通孔３０、４６内に例えばポリシリコンより成る埋め込み層５６を埋め込む。
【０１３９】
なお、埋め込み層５６の材料は、上記と同様に、ポリシリコンに限定されるものではない。
【０１４０】
次に、図２０（ｃ）に示すように、シリコン基板６の上面側に形成された埋め込み層５６とシリコン基板８の下面側に形成された埋め込み層５６とを除去する。こうして、貫通孔３０、４６内に、埋め込み層５６が埋め込まれる。
【０１４１】
次に、図２０（ｄ）に示すように、シリコン基板６、８を反転させる。
【０１４２】
次に、シリコン基板８上の全面に、例えばスピンコート法により、フォトレジスト膜８４を形成する。
【０１４３】
次に、フォトリソグラフィ技術を用いてフォトレジスト膜８４をパターニングする。
【０１４４】
次に、フォトレジスト膜８４をマスクとして、シリコン酸化膜１８ｂをエッチングする。シリコン酸化膜１８ｂは、シリコン基板８をエッチングする際にハードマスクとして機能する。
【０１４５】
次に、図２１（ａ）に示すように、シリコン酸化膜１８ｂをマスクとし、シリコン酸化膜１８をエッチングストッパとして、シリコン基板８をエッチングする。
【０１４６】
次に、図２１（ｂ）に示すように、全面に、例えばスピンコート法により、ポリイミド又はレジストより成る保護膜８６を形成する。
【０１４７】
次に、図２１（ｃ）に示すように、シリコン基板６、８を反転させる。
【０１４８】
次に、全面に、例えばスピンコート法により、フォトレジスト膜８８を形成する。
【０１４９】
次に、フォトリソグラフィ技術を用いてフォトレジスト膜８８をパターニングする。
【０１５０】
次に、図２１（ｄ）に示すように、フォトレジスト膜８８をマスクとして、シリコン酸化膜１８ａをエッチングする。シリコン酸化膜１８ａは、シリコン基板６をエッチングする際にハードマスクとして機能する。
【０１５１】
次に、シリコン酸化膜１８ａ及びシリコン酸化膜３８ａをマスクとし、シリコン酸化膜１８をエッチングストッパとして、シリコン基板６をエッチングする。
【０１５２】
次に、図２２に示すように、保護膜８６を除去する。
【０１５３】
次に、シリコン酸化膜をエッチング除去する。
【０１５４】
こうして、本実施形態によるマイクロマシンが製造される。
【０１５５】
［第４実施形態］
本発明の第４実施形態によるマイクロマシン及びその製造方法を図２３及び図２４を用いて説明する。図２３及び図２４は、本実施形態によるマイクロマシンの製造方法を示す断面図である。図１乃至図２２に示す第１乃至第３実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１５６】
本実施形態によるマイクロマシンの構造は、図１７に示す第３実施形態によるマイクロマシンとほぼ同様であるので説明を省略する。
【０１５７】
次に、本実施形態によるマイクロマシンの製造方法を図２３及び図２４を用いて説明する。
【０１５８】
本実施形態によるマイクロマシンの製造方法は、シリコン基板６中に酸素イオンを注入した後に、シリコン基板６上に更にシリコン層６ｄを形成することに主な特徴がある。
【０１５９】
まず、図２３（ａ）に示すように、シリコン基板６を用意する。
【０１６０】
次に、全面に、例えばスピンコート法により、フォトレジスト膜９０を形成する。
【０１６１】
次に、フォトリソグラフィ技術を用いてフォトレジスト膜９０をパターニングする。
【０１６２】
次に、フォトレジスト膜９０をマスクとして、シリコン基板６を例えば５μｍの深さまでエッチングする。これにより、シリコン基板６に凹部９２が形成される。凹部９２は、位置合わせマークとして機能するものである。
【０１６３】
次に、図１８（ｃ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜３２ａを形成し、フォトレジスト膜３２ａにシリコン基板６に達する開口部３４ａを形成する（図２３（ｂ）参照）。
【０１６４】
次に、図１８（ｄ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板６中に酸素イオンを注入する（図２３（ｃ）参照）。
【０１６５】
次に、図２３（ｄ）に示すように、全面に、例えば厚さ１００μｍのシリコン層６ｄを形成する。シリコン層６ｄとしては、ポリシリコン層を堆積してもよいし、シリコン基板６上にシリコン層６をエピタキシャル成長してもよい。
【０１６６】
次に、図２３（ｅ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜９４を形成する。
【０１６７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜９４をパターニングする。これにより、貫通孔３０ａを形成するための開口部９６がフォトレジスト膜９４に形成される。
【０１６８】
次に、フォトレジスト膜９４をマスクとして、シリコン層６ｄ及びシリコン基板６をエッチングする。これにより、シリコン層６ｄ及びシリコン基板６に貫通孔３０ａが形成される（図２４（ａ）参照）。
【０１６９】
次に、図１８（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン酸化膜１８ａを形成する（図２４（ｂ）参照）。
【０１７０】
次に、シリコン基板８を用意する。
【０１７１】
次に、図１９（ａ）及び図１９（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８に貫通孔４６を形成する。
【０１７２】
次に、図１９（ｃ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８の表面及び貫通孔４６の内壁にシリコン酸化膜１８ｂを形成する。
【０１７３】
次に、シリコン基板６のシリコン酸化膜３８ａが埋め込まれている側と、シリコン基板８とを重ね合わせる。シリコン基板６とシリコン基板８とを重ね合わせる際には、図２０（ａ）を用いて上述したマイクロマシンの製造方法と同様に、貫通孔３０ａ、４６を用いる。
【０１７４】
次に、酸化雰囲気中にて、熱処理を行う。熱処理条件は、図２０（ａ）を用いて上述したマイクロマシンの製造方法と同様とする。
【０１７５】
この後のマイクロマシンの製造方法は、図２０（ｂ）乃至図２２に示す第３実施形態によるマイクロマシンの製造方法と同様であるので説明を省略する。
【０１７６】
シリコン酸化膜３８ａをマスクとし、シリコン酸化膜１８をエッチングストッパとして、シリコン基板６及びシリコン層６ｄをエッチングすることによりバネ部分２０ｅが形成されるため、トーションバー１６を構成するバネ部分２０ｅは、シリコン基板６とシリコン層６ｄとにより構成されることとなる（図２４（ｄ）参照）。
【０１７７】
こうして本実施形態によるマイクロマシンが製造される。
【０１７８】
本実施形態によれば、シリコン基板６内に酸素イオンを注入した後にシリコン基板６上にシリコン層６ｄを形成するため、シリコン層６ｄの表面から所望の深さにシリコン酸化膜３８ａを埋め込むことができる。このため、本実施形態によれば、トーションバー１６を構成するバネ部分２０ｅの厚さを、より容易に所望の厚さに設定することができる。
【０１７９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１８０】
例えば、上記実施形態では、光スイッチの製造方法及び振動子の製造方法を例に説明したが、本発明は、光スイッチの製造方法及び振動子の製造方法に限定されるものではなく、トーションバーを有するあらゆるマイクロマシンの製造方法に適用することができる。
【０１８１】
【発明の効果】
以上の通り、本発明によれば、半導体基板中に酸化膜を埋め込み、半導体基板の絶縁膜が埋め込まれた側の面を他の半導体基板と貼り合わせ、半導体基板に埋め込まれた酸化膜をマスクとしてとして半導体基板をエッチングすることにより、半導体基板と一体に形成されたトーションバーを形成するため、トーションバーの厚さを容易に制御することができる。従って、本発明によれば、トーションバーを有するマイクロマシンを、高い歩留りで形成することができる。
【０１８２】
また、本発明によれば、半導体基板に位置合わせマークとして機能する貫通孔をそれぞれ形成するため、半導体基板の位置合わせを容易に行うことができる。従って、本発明によれば、簡便な装置を用いてマイクロマシンを製造することが可能となり、ひいては低コスト化に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるマイクロマシンを示す平面図及び断面図である。
【図２】本発明の第１実施形態によるマイクロマシンを示す断面図である。
【図３】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その３）である。
【図６】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その４）である。
【図７】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その５）である。
【図８】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その６）である。
【図９】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その７）である。
【図１０】本発明の第２実施形態によるマイクロマシンを示す断面図である。
【図１１】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図１２】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図１３】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その３）である。
【図１４】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その４）である。
【図１５】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その５）である。
【図１６】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その６）である。
【図１７】本発明の第３実施形態によるマイクロマシンを示す平面図及び断面図である。
【図１８】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図である。
【図１９】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図２０】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図２１】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その３）である。
【図２２】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その４）である。
【図２３】本発明の第４実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図２４】本発明の第４実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図２５】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その１）である。
【図２６】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その２）である。
【図２７】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その３）である。
【図２８】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その４）である。
【符号の説明】
６…シリコン基板
６ａ〜６ｄ…半導体層
８…シリコン基板
１０…固定電極
１０ａ…櫛形部
１２…可動電極
１２ａ…櫛形部
１２ｂ…櫛形部
１４…可動電極
１４ａ…櫛形部
１６、１６ａ〜１６ｄ…トーションバー
１８、１８ａ〜１８ｃ…シリコン酸化膜
２０ａ〜２０ｅ…バネ部分
２２…支持基板
２４…ミラー
２６…フォトレジスト膜
２８…開口部
３０…貫通孔
３２、３２ａ…フォトレジスト膜
３４、３４ａ…開口部
３６、３６ａ…酸素イオンが注入された領域
３８、３８ａ…シリコン酸化膜
４２…フォトレジスト膜
４４…開口部
４６…貫通孔
４８…フォトレジスト膜
５０…開口部
５２…酸素イオンが注入された領域
５４…シリコン酸化膜
５６…埋め込み層
５８…凹部
６０…金属膜
６２…フォトレジスト膜
６４…バンプ
６６…シリコン酸化膜
６８…金属膜
７０…フォトレジスト膜
７２…バンプ
７４…シリコン酸化膜
７６…フォトレジスト膜
７７…保護膜
７８…フォトレジスト膜
８０…環状固定枠
８２…振動リング
８４…フォトレジスト膜
８６…保護膜
８８…フォトレジスト膜
９０…フォトレジスト膜
９２…凹部
９４…フォトレジスト膜
９６…開口部
１００…フォトレジスト膜
１０１…段差
１０２…フォトレジスト膜
１０３…段差
１０６…シリコン基板
１０８…シリコン基板
１１０…固定電極
１１０ａ…櫛形部
１１２…可動電極
１１２ａ…櫛形部
１１６、１６ａ〜１６ｄ…トーションバー
１２０ａ、１２０ｂ…バネ部分
１２４…ミラー
１６０…金属膜
１６４…バンプ
１６６…シリコン酸化膜
１７２…バンプ
１７４…シリコン酸化膜
【発明の属する技術分野】
本発明は、マイクロマシンの製造方法に係り、特に、トーションバーを有するマイクロマシンの製造方法に関する。
【０００２】
【従来の技術】
近時、微細加工技術を用いたマイクロマシン技術が大きな注目を集めている。マイクロマシンにおいては、揺動する部材は、例えば、トーションバー、即ちねじり棒バネを用いて支持される。
【０００３】
図２５乃至図２８は、トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図である。
【０００４】
まず、図２５（ａ）に示すように、シリコン基板１０６とシリコン基板１０８とをシリコン酸化膜１１８を介して貼り合わせる。この後、シリコン基板１０６上の全面に、金属膜１６８を形成する。
【０００５】
次に、図２５（ｂ）に示すように、金属膜１６８をパターニングする。これにより、金属膜１６８より成るミラー１２４とバンプ１７２とが形成される。
【０００６】
次に、図２５（ｃ）に示すように、シリコン基板１０６の上面及びシリコン基板１０８の下面に、それぞれシリコン酸化膜１７４、１６６を形成する。
【０００７】
次に、図２５（ｄ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜１７４をパターニングする。
【０００８】
次に、図２６（ａ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜１６６をパターニングする。
【０００９】
次に、図２６（ｂ）に示すように、シリコン基板１０８の下面に金属膜１６０を形成する。
【００１０】
次に、図２６（ｃ）に示すように、金属膜１６０をパターニングする。これにより、金属膜１６０より成るバンプ１６４が形成される。
【００１１】
次に、図２６（ｄ）に示すように、シリコン基板１０６上に、フォトレジスト膜１００を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜１００をパターニングする。
【００１２】
次に、図２７（ａ）に示すように、フォトレジスト膜１００をマスクとして、シリコン基板１０６をエッチングする。これにより、シリコン基板１０６に段差１０１が形成される。
【００１３】
次に、図２７（ｂ）に示すように、フォトレジスト膜１００を除去する。
【００１４】
次に、図２７（ｃ）に示すように、シリコン基板１０８の下面に、フォトレジスト膜１０２を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜１０２をパターニングする。
【００１５】
次に、図２７（ｄ）に示すように、フォトレジスト膜１０２をマスクとして、シリコン基板１０８をエッチングする。これにより、シリコン基板１０８に段差１０３が形成される。
【００１６】
次に、図２８（ａ）に示すように、フォトレジスト膜１０２を除去する。
【００１７】
次に、図２８（ｂ）に示すように、シリコン酸化膜１７４をマスクとし、段差１０１を保つようにして、シリコン基板１０６をエッチングする。これにより、シリコン基板１０６より成る櫛形部１１２ａを有する可動電極１１２が形成されるとともに、シリコン基板１０６より成るバネ部分１２０ａが形成される。
【００１８】
次に、図２８（ｃ）に示すように、シリコン酸化膜１６６をマスクとし、段差１０３を保つようにして、シリコン基板１０８をエッチングする。これにより、シリコン基板１０８より成る櫛形部１１０ａを有する固定電極１１０が形成されるとともに、シリコン基板１０８より成るバネ部分１２０ｂが形成される。
【００１９】
次に、図２８（ｄ）に示すように、シリコン酸化膜１７４、１６６、１１８をエッチング除去する。こうして、バネ部分１２０ａとバネ部分１２０ｂとから成るトーションバー１１６を有するマイクロマシンが製造される。
【００２０】
【発明が解決しようとする課題】
しかしながら、図２５乃至図２８に示す提案されているマイクロマシンの製造方法では、段差１０１、１０３を保つようにしてシリコン基板１０６、１０８をエッチングすることにより、トーションバー１１６を構成するバネ部分１２０ａ、１２０ｂを形成するため、トーションバー１１６を構成するバネ部分１２０ａ、１２０ｂの厚さや形状を制御することが極めて困難であった。このため、提案されているマイクロマシンの製造方法では、歩留りが低かった。
【００２１】
本発明の目的は、トーションバーを有するマイクロマシンを高い歩留りで製造し得るマイクロマシンの製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、第１の半導体基板の第１の領域に酸素イオンを注入し、熱処理を行うことにより、前記第１の半導体基板内に前記第１の半導体基板の表面から離間して埋め込まれた酸化膜を形成する工程と、前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と第２の半導体基板とを、絶縁膜を介して貼り合わせる工程と、前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と反対の面に、前記第１の領域及び前記第１の領域の両側の第２の領域を開口する第１のマスクを形成する工程と、前記第１のマスク及び前記酸化膜をマスクとして、前記第１の半導体基板をエッチングし、前記酸化膜と前記絶縁膜との間に、前記第１の半導体基板と一体に形成されたバネ部分を形成することにより、前記バネ部分を有するトーションバーを形成する工程と、前記第２の半導体基板の前記第１の半導体基板と貼り合わされた面と反対の面に、前記第１の領域及び前記第２の領域を開口する第２のマスクを形成する工程と、前記第２のマスクをマスクとして、前記第２の半導体基板をエッチングする工程と、前記第１の領域及び前記第２の領域の前記絶縁膜をエッチングする工程とを有することを特徴とするマイクロマシンの製造方法により達成される。
【００２３】
また、上記目的は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第１の半導体層を形成する工程と、前記第１の半導体層上の第１の領域に第１のマスクを形成する工程と、前記第１の半導体層上及び前記第１のマスク上に第２の半導体層を成長する工程と、前記第２の半導体層上に、前記第１の領域及び前記第１の領域の両側の第２の領域を開口する第２のマスクを形成する工程と、前記第１のマスク及び前記第２のマスクをマスクとして、前記第１の半導体層と前記第２の半導体層とをエッチングし、前記第１のマスクと前記絶縁膜との間に、前記第１の半導体層と一体に形成されたトーションバーを形成する工程と、前記半導体基板の前記第１の半導体層が形成された側の面と反対の面に、前記第１の領域及び前記第２の領域を開口する第３のマスクを形成する工程と、前記第３のマスクをマスクとして、前記半導体基板をエッチングする工程とを有することを特徴とするマイクロマシンの製造方法により達成される。
【００２４】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態によるマイクロマシン及びその製造方法を図１乃至図９を用いて説明する。図１は、本実施形態によるマイクロマシンを示す平面図及び断面図である。図２は、本実施形態によるマイクロマシンを示す断面図である。図３乃至図９は、本実施形態によるマイクロマシンの製造方法を示す工程断面図である。
【００２５】
なお、本実施形態では、本発明の原理を光スイッチの製造方法に適用する場合を例に説明するが、本発明の原理は、光スイッチの製造方法のみならず、他のあらゆるマイクロマシンの製造方法に適用することが可能である。
【００２６】
（マイクロマシン）
まず、本実施形態によるマイクロマシンについて図１及び図２を用いて説明する。図１（ａ）は、本実施形態によるマイクロマシンを示す平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ′線断面図である。図１（ｃ）は、図１（ａ）のＢ−Ｂ′線断面図である。図２は、図１（ａ）のＣ−Ｃ′線断面図である。
【００２７】
図１に示すように、本実施形態によるマイクロマシンは、枠状の固定電極１０と、固定電極１０の内側に形成された枠状の可動電極１２と、可動電極の内側に形成された板状の可動電極１４と、可動電極１２、１４を回動可能に支持するトーションバー１６とを有している。
【００２８】
固定電極１０、可動電極１２、１４及びトーションバー１６は、シリコン酸化膜１８を介して貼り合わせられた２枚のシリコン基板６、８を適宜エッチングすることにより形成されている。
【００２９】
可動電極１２は、可動電極１２の紙面左側と紙面右側とにそれぞれ形成されたトーションバー１６ａ、１６ｂを用いて、固定電極１０により支持されている。可動電極１２は、トーションバー１６ａとトーションバー１６ｂとを結ぶ線を軸として、回動させること、即ちシーソー運動（部分的な回転運動）をさせることが可能である。
【００３０】
可動電極１４は、可動電極１４の紙面上側と紙面下側とにそれぞれ形成されたトーションバー１６ｃ、１６ｄにより、可動電極１２に固定されている。可動電極１４は、トーションバー１６ｃとトーションバー１６ｄとを結ぶ線を軸として、回動させることが可能である。
【００３１】
トーションバー１６は、互いに対向する２つのバネ部分２０ａ、２０ｂを用いて構成されている。バネ部分２０ａは、シリコン基板６をエッチングすることにより形成されたものであり、シリコン基板６と一体に形成されている。バネ部分２０ｂは、シリコン基板８をエッチングすることにより形成されたものであり、シリコン基板８と一体に形成されている。
【００３２】
なお、ここでは、トーションバー１６を２つのバネ部分２０ａ、２０ｂを用いて構成したが、１つのバネ部分を用いてトーションバー１６を構成するようにしてもよい。
【００３３】
固定電極１０は、支持基板２２上に固定されている。
【００３４】
固定電極１０は、櫛形部１０ａを有している。櫛形部１０ａは、固定電極１０の内側に形成されている。櫛形部１０ａは、シリコン基板８を櫛形にパターニングすることにより形成されたものである。
【００３５】
可動電極１２は、櫛形部１２ａ、１２ｂを有している。櫛形部１２ａ、１２ｂは、可動電極１２の外側と内側にそれぞれ形成されている。可動電極１２の外側に形成されている櫛形部１２ａは、シリコン基板６を櫛形にパターニングすることにより形成されたものである。また、可動電極１２の内側に形成されている櫛形部１２ｂは、シリコン基板８を櫛形にパターニングすることにより形成されたものである。
【００３６】
可動電極１４は、櫛形部１４ａを有している。櫛形部１４ａは、可動電極１４の外側に形成されている。櫛形部１４ａは、シリコン基板６を櫛形にパターニングすることにより形成されたものである。
【００３７】
櫛形部１０ａと櫛形部１２ａとは、櫛歯の部分が互いに対向するように形成されている。
【００３８】
また、櫛形部１２ｂと櫛形部１４ａとは、櫛歯の部分が互いに対向するように形成されている。
【００３９】
なお、固定電極１０及び可動電極１２、１４に櫛形部１０ａ、１２ａ、１２ｂ、１４ａをそれぞれ形成しているのは、固定電極１０と可動電極１２とが互いに対向する面積や可動電極１２と可動電極１４が互いに対向する面積を大きくするためである。
【００４０】
可動電極１４には、光を反射するためのミラー２４が形成されている。
【００４１】
図２に示すように、固定電極１０には、固定電極１０に電圧を印加するためのバンプ６４、７２が形成されている。また、可動電極１２、１４にも、可動電極１２、１４に電圧を印加するためのバンプ（図示せず）が、それぞれ形成されている。
【００４２】
また、図２に示すように、可動電極１４には、シリコン基板６とシリコン基板８とを位置合わせする際に用いられた貫通孔３０が形成されている。貫通孔３０内には、埋め込み層５６が埋め込まれている。
【００４３】
こうして、本実施形態によるマイクロマシンが構成されている。
【００４４】
こうして構成された本実施形態によるマイクロマシンは、固定電極１０と可動電極１２との間に電圧を適宜印加することにより、可動電極１２を適宜回動させることができ、固定電極１０と可動電極１４との間に電圧を適宜印加することにより、可動電極１４を適宜回動させることができる。このため、本実施形態によるマイクロマシンによれば、ミラー２４の傾きを適宜設定することができ、ミラー２４に入射される光を所望の方向に反射することができる。即ち、本実施形態によるマイクロマシンは、光路を適宜変更し得る光スイッチとして機能し得る。
【００４５】
（マイクロマシンの製造方法）
次に、本実施形態によるマイクロマシンの製造方法について図３乃至図９を用いて説明する。
【００４６】
まず、図３（ａ）に示すように、例えば厚さ１００μｍのシリコン基板６を用意する。
【００４７】
次に、全面に、例えばスピンコート法により、フォトレジスト膜２６を形成する。なお、フォトレジスト膜２６を形成する前に、シリコン基板６にナンバリングを行ってもよい。シリコン基板６ナンバリングを行っておくことにより、シリコン基板６の識別が可能となり、シリコン基板６の表裏の認識が容易となる。
【００４８】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２６をパターニングする。これにより、フォトレジスト膜２６に、シリコン基板６に達する開口部２８が形成される。開口部２８は、シリコン基板６に貫通孔３０（図３（ｂ）参照）を形成するためのものである。
【００４９】
次に、図３（ｂ）に示すように、フォトレジスト膜２６をマスクとして、例えばドライエッチングにより、シリコン基板６をエッチングする。これにより、シリコン基板６に貫通孔３０が形成される。貫通孔３０は、後工程で、シリコン基板６とシリコン基板８とを貼り合わせる際に、位置合わせマークとして機能するものである。
【００５０】
この後、フォトレジスト膜２６を除去する。
【００５１】
次に、図３（ｃ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜３２を形成する。
【００５２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜３２をパターニングする。この際、貫通孔３０が位置合わせマークとして用いられる。こうして、シリコン基板６に達する開口部が形成される。開口部３４は、シリコン基板６中に酸素イオンを注入するためのものである。
【００５３】
次に、図３（ｄ）に示すように、フォトレジスト膜３２をマスクとし、イオン注入法により、シリコン基板６中に酸素イオンを注入する。イオン注入条件は、例えば、加速エネルギーを２００ｋｅＶ、ドーズ量を２×１０１８ｃｍ−２とする。こうして、シリコン基板６の表面から例えば３μｍの深さの領域３６に酸素イオンが注入される。イオン注入の際の加速エネルギーとドーズ量を適宜設定することにより、シリコン基板６中に形成されるシリコン酸化膜３６（図３（ｅ）参照）の膜厚と深さとを適宜制御することが可能である。
【００５４】
なお、酸素イオンが注入されたシリコン基板６上に更にシリコン層（図示せず）を形成してもよい。これにより、所望の深さにシリコン酸化膜３８を埋め込むことが可能となる。シリコン基板６上に形成するシリコン層としては、ポリシリコン層を堆積してもよいし、結晶性の良好なシリコン層をエピタキシャル成長してもよい。
【００５５】
次に、図３（ｅ）に示すように、酸化雰囲気中にて、熱処理を行う。これにより、酸素イオンが注入されていた領域３６に、例えば膜厚１μｍのシリコン酸化膜３８が形成される。換言すれば、シリコン基板６の表面から例えば３μｍの深さの領域に、シリコン酸化膜３８が埋め込まれる。また、シリコン基板６の表面及び貫通孔３０の内壁にも、シリコン酸化膜１８ａが形成される。
【００５６】
次に、シリコン基板８を用意する。シリコン基板８としては、シリコン基板６と同様のものを用いることができる。
【００５７】
次に、図３（ａ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜４２を形成し、この後、フォトレジスト膜４２に開口部４４を形成する（図４（ａ）参照）。
【００５８】
次に、図３（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８に貫通孔４６を形成する（図４（ｂ）参照）。
【００５９】
次に、図３（ｃ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８上にフォトレジスト膜４８を形成し、フォトレジスト膜４８に開口部５０を形成する（図４（ｃ）参照）。
【００６０】
次に、図３（ｄ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜４８をマスクとして、シリコン基板８の表面から例えば３μｍの深さの領域５２に酸素イオンを注入する（図４（ｄ）参照）。
【００６１】
なお、酸素イオンが注入されたシリコン基板８上に更にシリコン層（図示せず）を形成してもよい。これにより、所望の深さにシリコン酸化膜５６を埋め込むことが可能となる。
【００６２】
次に、図３（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８内にシリコン酸化膜５４を形成するとともに、シリコン基板８の表面及び貫通孔４６の内壁にシリコン酸化膜１８ｂを形成する（図４（ｅ）参照）。
【００６３】
次に、図５（ａ）に示すように、シリコン基板６のシリコン酸化膜３８が埋め込まれている側の面と、シリコン基板８のシリコン酸化膜５４が埋め込まれている側の面とを重ね合わせる。シリコン基板６とシリコン基板８とを重ね合わせる際には、貫通孔３０、４６を位置合わせマークとして用いる。
【００６４】
次に、熱処理を行う。熱処理条件は、例えば、１３００℃、８時間とする。こうして、シリコン基板６とシリコン基板８とがシリコン酸化膜１８を介して貼り合わされる。
【００６５】
次に、図５（ｂ）に示すように、フッ酸を用い、シリコン基板６、８の表面のシリコン酸化膜１８ａ、１８ｂを除去する。
【００６６】
次に、図５（ｃ）に示すように、例えばＣＶＤ法により、貫通孔３０、４６内に例えばポリシリコンより成る埋め込み層５６を形成する。この際、シリコン基板６の上面及びシリコン基板８の下面にも、埋め込み層５６が形成されることとなる。
【００６７】
なお、ここでは、貫通孔３０、４６内に埋め込む埋め込み層５６として、ポリシリコンを用いたが、埋め込み層５６はポリシリコンに限定されるものではなく、例えば、アモルファスシリコン等を用いてもよい。また、埋め込み層５６として、Ｐ（リン）等の不純物が導入されたポリシリコンやアモルファスシリコン等を用いてもよい。また、埋め込み層５６は、半導体に限定されるものではなく、シリコン酸化膜やシリコン窒化膜等の絶縁膜を用いてもよい。
【００６８】
次に、図５（ｄ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学的機械的研磨）法により、シリコン基板６の上面側に形成された埋め込み層５６とシリコン基板８の下面側に形成された埋め込み層５６とを除去する。こうして、貫通孔３０、４６内に、埋め込み層５６が埋め込まれる。
【００６９】
なお、貫通孔３０、４６内に埋め込み層５６を埋め込むのは、貫通孔３０、４６内に不要な異物が入り込むのを防止するためである。即ち、貫通孔３０、４６内に不要な異物が入り込むと、後工程で行われるフォトリソグラフィ及びエッチング等の際に、本来加工すべき箇所に異物が付着し、加工性を損なってしまう。本実施形態では、貫通孔３０、４６内に埋め込み層５６が埋め込まれているので、貫通孔３０、４６内に異物が入り込むのを防止することができる。このため、本来加工すべき箇所に異物が付着してしまうのを防止することができ、フォトリソグラフィ及びエッチングの際の加工性を損なうのを防止することが可能となる。
【００７０】
次に、図６（ａ）に示すように、例えばウエットエッチングにより、貫通孔３０、４６内に埋め込まれた埋め込み層５６の上部及び下部をそれぞれエッチングする。これにより、埋め込み層５６がエッチングされた箇所に凹部５８が形成される。凹部５８の深さは、例えば３μｍ程度とする。凹部５８を形成するのは、貫通孔３０、４６内が埋め込み層５６により完全に埋め込まれている状態では、位置合わせマークとして認識することが困難なためである。こうして形成された凹部５８は、位置合わせマークとして用いることができる。
【００７１】
なお、ここではシリコン基板６の上面側の埋め込み層５６とシリコン基板８の下面側の埋め込み層５６とをＣＭＰ法により除去したが、ＣＭＰ法に限定されるものではなく、エッチング法を用いてもよい。但し、エッチング法を用いる場合には、貫通孔３０、４６内に埋め込まれた埋め込み層５６が過剰に除去されてしまわないように注意することが必要である。
【００７２】
次に、図６（ｂ）に示すように、シリコン基板６、８を反転させる。この後、シリコン基板８上の全面に、例えばスパッタ法により、膜厚５０ｎｍのＣｒ膜と、膜厚２００ｎｍのＡｕ膜とを堆積する。こうして、Ｃｒ膜とＡｕ膜とから成る金属膜６０が形成される。なお、シリコン基板６、８を反転させているのは、固定電極１０（図１参照）に電圧を印加するためのバンプ６２（図６（ｃ）参照）をシリコン基板８側に形成するためである。
【００７３】
次に、全面に、スピンコート法により、フォトレジスト膜６２を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜６２をパターニングする。こうして、金属膜６０をパターニングするためのフォトレジスト膜６２が形成される。
【００７４】
次に、図６（ｃ）に示すように、フォトレジスト膜６２をマスクとして、金属膜６０をエッチングする。こうして、金属膜６０より成るバンプ６４が形成される。
【００７５】
次に、図６（ｄ）に示すように、全面に、例えばプラズマＴＥＯＳ−ＣＶＤ法により、膜厚１μｍのシリコン酸化膜６６を形成する。シリコン酸化膜６６は、バンプ６４を保護するためのものである。ここで、プラズマＴＥＯＳ−ＣＶＤ法を用いてシリコン酸化膜６６を形成するのは、プラズマＴＥＯＳ−ＣＶＤ法を用いれば、シリコン基板８の片側のみにシリコン酸化膜６６を形成することが可能なためである。また、プラズマＴＥＯＳ−ＣＶＤ法を用いれば、４００℃以下の低温でシリコン酸化膜６６を形成することが可能なため、バンプ６４の表面に悪影響を与えないためである。
【００７６】
なお、ここでは、プラズマＴＥＯＳ−ＣＶＤ法によりシリコン酸化膜６６を形成する場合を例に説明したが、プラズマＴＥＯＳ−ＣＶＤ法に限定されるものではなく、例えば原料ガスとしてＳｉＨ４を用いたＣＶＤ法によりシリコン酸化膜６６を形成してもよい。
【００７７】
次に、図７（ａ）に示すように、シリコン基板６、８を反転させる。
【００７８】
次に、例えばスパッタ法により、全面に、膜厚５０のＣｒ膜と、膜厚２００のＡｕ膜とを順次堆積する。こうして、Ｃｒ膜とＡｕ膜とから成る金属膜６８が形成される。金属膜６８は、ミラー２４とバンプ７２（図７（ｂ）参照）とを形成するためのものである。
【００７９】
次に、図７（ｂ）に示すように、例えばスピンコート法により、全面に、フォトレジスト膜７０を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７０をパターニングする。
【００８０】
次に、フォトレジスト膜７０をマスクとして、金属膜６８をパターニングする。これにより、金属膜６８より成るミラー２４及びバンプ７２が形成される。
【００８１】
次に、全面に、例えばプラズマＴＥＯＳ−ＣＶＤ法により、膜厚１μｍのシリコン酸化膜７４を形成する。シリコン酸化膜７４は、ミラー２４及びバンプ７２を保護するためのものである。ここで、シリコン酸化膜７４を形成する際にプラズマＴＥＯＳ−ＣＶＤ法を用いているのは、シリコン酸化膜６６を形成する際にプラズマＴＥＯＳ−ＣＶＤ法を用いたのと同様の理由によるものである。
【００８２】
次に、例えばスピンコート法により、全面に、フォトレジスト膜７６を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７６をパターニングする。
【００８３】
次に、フォトレジスト膜７６をマスクとして、シリコン酸化膜７４をエッチングする。パターニングされたシリコン酸化膜７４は、シリコン基板６をパターニングして可動電極１２の櫛形部１２ａやトーションバー１６を構成するバネ部分２０ａ等を形成する際に、ハードマスクとして機能する。シリコン酸化膜７４をパターニングする際には、シリコン酸化膜２０ａが形成されている領域とシリコン酸化膜２０ａが形成されている領域の両側の領域とを少なくとも開口するように、シリコン酸化膜７４をパターニングすることを要する。
【００８４】
次に、図８（ａ）に示すように、シリコン酸化膜３８、７４をマスクとし、シリコン酸化膜１８をエッチングストッパとして、Ｄ−ＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて、シリコン基板６をエッチングする。シリコン基板６のエッチングは、エッチングステップと保護膜堆積ステップとを繰り返すことにより行う。
【００８５】
なお、シリコン酸化膜７４直下におけるシリコン基板６のアンダーカットを低減するため、保護膜堆積ステップから開始することが望ましい。
【００８６】
エッチングステップは、以下のような条件で行う。エッチング時間は例えば８＋０秒とする。なお、「＋」の後の数字は、保護膜堆積ステップとオーバーラップさせる時間を示している。エッチング室内に導入するガスは例えばＳＦ６とする。ＳＦ６ガスの流量は例えば１００ｓｃｃｍとする。チャンバ内の圧力は例えば１２ｍＴｏｒｒとする。コイルに印加する電力は例えば８００Ｗとし、バイアス電力は例えば１５Ｗとする。
【００８７】
保護膜堆積ステップは、以下のような条件で行う。保護膜堆積時間は例えば６＋０．５秒とする。なお、「＋」の後の数字は、エッチングステップとオーバーラップさせる時間を示している。エッチング室内に導入するガスは例えばＣ４Ｆ８とする。Ｃ４Ｆ８ガスの流量は、例えば８０ｓｃｃｍとする。チャンバ内の圧力は例えば８ｍＴｏｒｒとする。コイルに印加する電力は例えば８００Ｗとし、バイアス電力は例えば０Ｗとする。
【００８８】
なお、チャンバ内の圧力に関しては、ＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブを固定した状態にしておいてもよい。また、上記では、エッチングステップにおいてコイルに印加する電力と保護膜体積ステップにおいてコイルに印加する電力とが互いに等しく設定しているが、エッチングステップと保護膜堆積ステップとでコイルに印加する電力を互いに異ならせてもよい。
【００８９】
このようにして、Ｄ−ＲＩＥ技術によりシリコン基板６がエッチングされ、可動電極１２の櫛形部１２ａが形成されるとともに、シリコン酸化膜３８とシリコン酸化膜１８との間に例えば厚さ３μｍのバネ部分２０ａが形成される。
【００９０】
次に、図８（ｂ）に示すように、全面に、例えばスピンコート法により、ポリイミド又はレジストより成る保護膜７７を形成する。保護膜７７は、櫛形部２０ａ等を保護するためのものである。保護膜７７の材料としてレジストを用いる場合には、例えばネガレジストを用いることができる。
【００９１】
なお、必要に応じて、シリコン基板６の保護膜７７が形成された側を他の基板（図示せず）に貼り付けて固定し、後工程を行うようにしてもよい。
【００９２】
次に、図８（ｃ）に示すように、シリコン基板６、８を反転させる。
【００９３】
次に、例えばスピンコート法により、全面に、フォトレジスト膜７８を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７８をパターニングする。
【００９４】
次に、フォトレジスト膜７８をマスクとして、シリコン酸化膜６６をエッチングする。パターニングされたシリコン酸化膜６６は、シリコン基板８をパターニングして、固定電極１０の櫛形部１０ａやトーションバー１６を構成するバネ部分２０ｂ等を形成する際に、ハードマスクとして機能する。シリコン酸化膜６６をパターニングする際には、シリコン酸化膜５４が形成されている領域とシリコン酸化膜５４が形成されている領域の両側の領域とを少なくとも開口するように、シリコン酸化膜６６をパターニングすることを要する。
【００９５】
次に、図９（ａ）に示すように、シリコン酸化膜５４、６６をマスクとし、シリコン酸化膜１８をエッチングストッパとして、Ｄ−ＲＩＥ技術を用いて、シリコン基板８をエッチングする。Ｄ−ＲＩＥ技術によるシリコン基板８のエッチングは、図８（ａ）を用いて上述した工程と同様にして行う。
【００９６】
こうして、固定電極１０の櫛形部１０ａが形成されるとともに、シリコン酸化膜５４とシリコン酸化膜１８との間に、例えば厚さ３μｍのバネ部分２０ｂが形成される。
【００９７】
次に、図９（ｂ）に示すように、保護膜７７を除去する。
【００９８】
次に、図９（ｃ）に示すように、次に、シリコン基板６、８を反転させる。
【００９９】
次に、シリコン酸化膜３８、５４、６６、７４を除去する。
【０１００】
こうして、本実施形態によるマイクロマシンが製造される。
【０１０１】
貫通孔に埋め込まれた埋め込み層５６は、本実施形態によるマイクロマシンを、光ファイバや筐体等と組み合わせる際に、位置合わせマークとして用いることが可能である。
【０１０２】
本実施形態によるマイクロマシンの製造方法は、シリコン基板６、８中にシリコン酸化膜３８、５４をそれぞれ埋め込み、シリコン基板６、８のシリコン酸化膜３８、５４が埋め込まれた側の面どうしを、シリコン酸化膜１８を介して貼り合わせ、シリコン酸化膜３８、５４をマスクとしてシリコン基板６、８をそれぞれエッチングすることにより、シリコン基板６、８より成るバネ部分２０ａ、２０ｂを形成し、これらバネ部分２０ａ、２０ｂを有するトーションバーを形成することに主な特徴がある。本実施形態によれば、シリコン酸化膜３８、５４を所望の深さに埋め込むことが可能であるため、トーションバー１６を構成するバネ部分２０の厚さを容易に制御することができる。従って、本実施形態によれば、トーションバー１６を有するマイクロマシンを、高い歩留りで形成することができる。
【０１０３】
また、本実施形態によれば、それぞれのシリコン基板６、８に位置合わせマークとして機能する貫通孔３０、４６をそれぞれ形成するため、シリコン基板６、８の位置合わせを容易に行うことができる。従って、本実施形態によれば、簡便な装置を用いてマイクロマシンを製造することが可能となり、ひいては低コスト化に寄与することができる。
【０１０４】
［第２実施形態］
本発明の第２実施形態によるマイクロマシン及びその製造方法を図１０乃至図１６を用いて説明する。図１０は、本実施形態によるマイクロマシンを示す断面図である。図１１乃至図１６は本実施形態によるマイクロマシンの製造方法を示す工程断面図である。図１乃至図９に示す第１実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１０５】
まず、本実施形態によるマイクロマシンについて図１０を用いて説明する。
【０１０６】
本実施形態によるマイクロマシンは、トーションバー１６が１つのバネ部分２０ｃを用いて構成されている点の他は、図１及び図２に示す第１実施形態によるマイクロマシンと同様である。
【０１０７】
次に、本実施形態によるマイクロマシンの製造方法を図１１乃至図１６を用いて説明する。
【０１０８】
まず、図１１（ａ）に示すように、シリコン基板８を用意する。
【０１０９】
次に、全面に、例えばＣＶＤ法により、膜厚１μｍのシリコン酸化膜１８ｃを形成する。
【０１１０】
次に、図１１（ｂ）に示すように、全面に、例えばＣＶＤ法により、厚さ３μｍのポリシリコンより成る半導体層６ａを形成する。なお、半導体層６ａは、両面に形成される。
【０１１１】
次に、図１１（ｃ）に示すように、全面に、例えばＣＶＤ法により、膜厚１μｍのシリコン酸化膜３８ａを形成する。
【０１１２】
次に、図１１（ｄ）に示すように、フォトリソグラフィ技術を用い、シリコン酸化膜３８ａをパターニングする。シリコン酸化膜３８ａは、半導体層６ａをエッチングして半導体層６ａより成るバネ部分２０ｃを形成する際に、ハードマスクとして機能する。
【０１１３】
次に、図１２（ａ）に示すように、全面に、例えばＣＶＤ法により、厚さ１５０μｍのポリシリコンより成る半導体層６ｂを形成する。なお、半導体層６ｂは、両面に形成される。
【０１１４】
次に、図１２（ｂ）に示すように、例えばＣＭＰ法により、シリコン基板８の上面側に形成された半導体層６ｂの表面を研磨する。例えば、半導体層６ａ、６ｂの総膜厚が１００μｍ程度となるまで、半導体層６ｂ表面を研磨する。
【０１１５】
また、例えばＣＭＰ法により、シリコン基板８の下面側に形成された半導体層６ｂをシリコン基板８が露出するまで研磨する。
【０１１６】
こうして、半導体層６ａと半導体層６ｂとから成る半導体層６ｃ中に、シリコン酸化膜３８ａが埋め込まれることとなる（図１３（ａ）参照）。
【０１１７】
この後の図１３（ｂ）乃至図１６（ｃ）に示すマイクロマシンの製造方法は、図６（ｂ）乃至図９（ｃ）用いて上述したマイクロマシンの製造方法と同様であるので説明を省略する。
【０１１８】
こうして、本実施形態によるマイクロマシンが製造される。
【０１１９】
このように本実施形態によっても、トーションバー１６を構成するバネ部分２０ｃの厚さを容易に制御することができる。従って、本実施形態によっても、トーションバー１６を有するマイクロマシンを、高い歩留りで形成することができる
［第３実施形態］
本発明の第３実施形態によるマイクロマシン及びその製造方法を図１７乃至図２２を用いて説明する。図１７は、本実施形態によるマイクロマシンを示す平面図及び断面図である。図１８乃至図２２は、本実施形態によるマイクロマシンの製造方法を示す工程断面図である。図１乃至図１６に示す第１又は第２実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１２０】
本実施形態は、本発明の原理を、振動型ジャイロスコープ等で用いられる振動子の製造方法に適用したものである。
【０１２１】
まず、本実施形態によるマイクロマシンについて図１７を用いて説明する。図１７（ａ）は、本実施形態によるマイクロマシンを示す平面図である。図１７（ｂ）は、図１７（ａ）のＡ−Ａ′線断面図である。
【０１２２】
図１７に示すように、環状固定枠８０、即ち固定リングの内側には、環状固定枠８０より直径の小さい振動リング８２が形成されている。
【０１２３】
環状固定枠８０と振動リング８２との間には、トーションバー１６が多数形成されている。それぞれのトーションバー１６は、それぞれ１つのバネ部分２０ｄを用いて構成されている。
【０１２４】
なお、ここでは、それぞれのトーションバー１６を、それぞれ一つのバネ部分２０ｄを用いて構成したが、第１実施形態によるマイクロマシンのように、それぞれのトーションバー１６を、それぞれ複数のバネ部分２０ａ、２０ｂを用いて構成してもよい。
【０１２５】
次に、本実施形態によるマイクロマシンの製造方法について図１８乃至図２２を用いて説明する。
【０１２６】
まず、図１８（ａ）に示すように、シリコン基板６を用意する。
【０１２７】
次に、図３（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板６に貫通孔３０を形成する（図１８（ｂ）参照）。
【０１２８】
次に、図１８（ｃ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜３２ａを形成する。
【０１２９】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜３２ａをパターニングする。こうして、シリコン基板６に達する開口部３４ａが形成される。開口部３４ａは、シリコン基板中に酸素イオンを注入するためのものである。
【０１３０】
次に、図３（ｄ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜３２ａをマスクとして、イオン注入法により、シリコン基板６の表面から例えば３μｍの深さの領域３６ａに酸素イオンを注入する（図１８（ｄ）参照）。
【０１３１】
次に、図３（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、酸化雰囲気中にて、熱処理を行う。これにより、シリコン基板６内にシリコン酸化膜３８ａが埋め込まれるとともに、シリコン基板６の表面及び貫通孔３０の内壁にシリコン酸化膜１８ａが形成される（図１８（ｅ）参照）。
【０１３２】
次に、図１９（ａ）に示すように、シリコン基板８を用意する。
【０１３３】
次に、図４（ａ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜４２を形成し、この後、フォトレジスト膜４２にシリコン基板８に達する開口部４４を形成する（図１９（ａ）参照）。
【０１３４】
次に、図４（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８に貫通孔４６を形成する（図１９（ｂ）参照）。
【０１３５】
次に、図４（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８の表面及び貫通孔４６の内壁にシリコン酸化膜１８ｂを形成する。
【０１３６】
次に、図２０（ａ）に示すように、シリコン基板６のシリコン酸化膜３８が埋め込まれている側と、シリコン基板８とを重ね合わせる。シリコン基板６とシリコン基板８とを重ね合わせる際には、図５（ａ）を用いて上述したマイクロマシンの製造方法と同様に、貫通孔３０、４６を用いる。
【０１３７】
次に、酸化雰囲気中にて、熱処理を行う。熱処理条件は、図５（ａ）を用いて上述したマイクロマシンの製造方法と同様とする。
【０１３８】
次に、図２０（ｂ）に示すように、例えばＣＶＤ法により、貫通孔３０、４６内に例えばポリシリコンより成る埋め込み層５６を埋め込む。
【０１３９】
なお、埋め込み層５６の材料は、上記と同様に、ポリシリコンに限定されるものではない。
【０１４０】
次に、図２０（ｃ）に示すように、シリコン基板６の上面側に形成された埋め込み層５６とシリコン基板８の下面側に形成された埋め込み層５６とを除去する。こうして、貫通孔３０、４６内に、埋め込み層５６が埋め込まれる。
【０１４１】
次に、図２０（ｄ）に示すように、シリコン基板６、８を反転させる。
【０１４２】
次に、シリコン基板８上の全面に、例えばスピンコート法により、フォトレジスト膜８４を形成する。
【０１４３】
次に、フォトリソグラフィ技術を用いてフォトレジスト膜８４をパターニングする。
【０１４４】
次に、フォトレジスト膜８４をマスクとして、シリコン酸化膜１８ｂをエッチングする。シリコン酸化膜１８ｂは、シリコン基板８をエッチングする際にハードマスクとして機能する。
【０１４５】
次に、図２１（ａ）に示すように、シリコン酸化膜１８ｂをマスクとし、シリコン酸化膜１８をエッチングストッパとして、シリコン基板８をエッチングする。
【０１４６】
次に、図２１（ｂ）に示すように、全面に、例えばスピンコート法により、ポリイミド又はレジストより成る保護膜８６を形成する。
【０１４７】
次に、図２１（ｃ）に示すように、シリコン基板６、８を反転させる。
【０１４８】
次に、全面に、例えばスピンコート法により、フォトレジスト膜８８を形成する。
【０１４９】
次に、フォトリソグラフィ技術を用いてフォトレジスト膜８８をパターニングする。
【０１５０】
次に、図２１（ｄ）に示すように、フォトレジスト膜８８をマスクとして、シリコン酸化膜１８ａをエッチングする。シリコン酸化膜１８ａは、シリコン基板６をエッチングする際にハードマスクとして機能する。
【０１５１】
次に、シリコン酸化膜１８ａ及びシリコン酸化膜３８ａをマスクとし、シリコン酸化膜１８をエッチングストッパとして、シリコン基板６をエッチングする。
【０１５２】
次に、図２２に示すように、保護膜８６を除去する。
【０１５３】
次に、シリコン酸化膜をエッチング除去する。
【０１５４】
こうして、本実施形態によるマイクロマシンが製造される。
【０１５５】
［第４実施形態］
本発明の第４実施形態によるマイクロマシン及びその製造方法を図２３及び図２４を用いて説明する。図２３及び図２４は、本実施形態によるマイクロマシンの製造方法を示す断面図である。図１乃至図２２に示す第１乃至第３実施形態によるマイクロマシン及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１５６】
本実施形態によるマイクロマシンの構造は、図１７に示す第３実施形態によるマイクロマシンとほぼ同様であるので説明を省略する。
【０１５７】
次に、本実施形態によるマイクロマシンの製造方法を図２３及び図２４を用いて説明する。
【０１５８】
本実施形態によるマイクロマシンの製造方法は、シリコン基板６中に酸素イオンを注入した後に、シリコン基板６上に更にシリコン層６ｄを形成することに主な特徴がある。
【０１５９】
まず、図２３（ａ）に示すように、シリコン基板６を用意する。
【０１６０】
次に、全面に、例えばスピンコート法により、フォトレジスト膜９０を形成する。
【０１６１】
次に、フォトリソグラフィ技術を用いてフォトレジスト膜９０をパターニングする。
【０１６２】
次に、フォトレジスト膜９０をマスクとして、シリコン基板６を例えば５μｍの深さまでエッチングする。これにより、シリコン基板６に凹部９２が形成される。凹部９２は、位置合わせマークとして機能するものである。
【０１６３】
次に、図１８（ｃ）を用いて上述したマイクロマシンの製造方法と同様にして、フォトレジスト膜３２ａを形成し、フォトレジスト膜３２ａにシリコン基板６に達する開口部３４ａを形成する（図２３（ｂ）参照）。
【０１６４】
次に、図１８（ｄ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板６中に酸素イオンを注入する（図２３（ｃ）参照）。
【０１６５】
次に、図２３（ｄ）に示すように、全面に、例えば厚さ１００μｍのシリコン層６ｄを形成する。シリコン層６ｄとしては、ポリシリコン層を堆積してもよいし、シリコン基板６上にシリコン層６をエピタキシャル成長してもよい。
【０１６６】
次に、図２３（ｅ）に示すように、全面に、例えばスピンコート法により、フォトレジスト膜９４を形成する。
【０１６７】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜９４をパターニングする。これにより、貫通孔３０ａを形成するための開口部９６がフォトレジスト膜９４に形成される。
【０１６８】
次に、フォトレジスト膜９４をマスクとして、シリコン層６ｄ及びシリコン基板６をエッチングする。これにより、シリコン層６ｄ及びシリコン基板６に貫通孔３０ａが形成される（図２４（ａ）参照）。
【０１６９】
次に、図１８（ｅ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン酸化膜１８ａを形成する（図２４（ｂ）参照）。
【０１７０】
次に、シリコン基板８を用意する。
【０１７１】
次に、図１９（ａ）及び図１９（ｂ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８に貫通孔４６を形成する。
【０１７２】
次に、図１９（ｃ）を用いて上述したマイクロマシンの製造方法と同様にして、シリコン基板８の表面及び貫通孔４６の内壁にシリコン酸化膜１８ｂを形成する。
【０１７３】
次に、シリコン基板６のシリコン酸化膜３８ａが埋め込まれている側と、シリコン基板８とを重ね合わせる。シリコン基板６とシリコン基板８とを重ね合わせる際には、図２０（ａ）を用いて上述したマイクロマシンの製造方法と同様に、貫通孔３０ａ、４６を用いる。
【０１７４】
次に、酸化雰囲気中にて、熱処理を行う。熱処理条件は、図２０（ａ）を用いて上述したマイクロマシンの製造方法と同様とする。
【０１７５】
この後のマイクロマシンの製造方法は、図２０（ｂ）乃至図２２に示す第３実施形態によるマイクロマシンの製造方法と同様であるので説明を省略する。
【０１７６】
シリコン酸化膜３８ａをマスクとし、シリコン酸化膜１８をエッチングストッパとして、シリコン基板６及びシリコン層６ｄをエッチングすることによりバネ部分２０ｅが形成されるため、トーションバー１６を構成するバネ部分２０ｅは、シリコン基板６とシリコン層６ｄとにより構成されることとなる（図２４（ｄ）参照）。
【０１７７】
こうして本実施形態によるマイクロマシンが製造される。
【０１７８】
本実施形態によれば、シリコン基板６内に酸素イオンを注入した後にシリコン基板６上にシリコン層６ｄを形成するため、シリコン層６ｄの表面から所望の深さにシリコン酸化膜３８ａを埋め込むことができる。このため、本実施形態によれば、トーションバー１６を構成するバネ部分２０ｅの厚さを、より容易に所望の厚さに設定することができる。
【０１７９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１８０】
例えば、上記実施形態では、光スイッチの製造方法及び振動子の製造方法を例に説明したが、本発明は、光スイッチの製造方法及び振動子の製造方法に限定されるものではなく、トーションバーを有するあらゆるマイクロマシンの製造方法に適用することができる。
【０１８１】
【発明の効果】
以上の通り、本発明によれば、半導体基板中に酸化膜を埋め込み、半導体基板の絶縁膜が埋め込まれた側の面を他の半導体基板と貼り合わせ、半導体基板に埋め込まれた酸化膜をマスクとしてとして半導体基板をエッチングすることにより、半導体基板と一体に形成されたトーションバーを形成するため、トーションバーの厚さを容易に制御することができる。従って、本発明によれば、トーションバーを有するマイクロマシンを、高い歩留りで形成することができる。
【０１８２】
また、本発明によれば、半導体基板に位置合わせマークとして機能する貫通孔をそれぞれ形成するため、半導体基板の位置合わせを容易に行うことができる。従って、本発明によれば、簡便な装置を用いてマイクロマシンを製造することが可能となり、ひいては低コスト化に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるマイクロマシンを示す平面図及び断面図である。
【図２】本発明の第１実施形態によるマイクロマシンを示す断面図である。
【図３】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その３）である。
【図６】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その４）である。
【図７】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その５）である。
【図８】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その６）である。
【図９】本発明の第１実施形態によるマイクロマシンの製造方法を示す工程断面図（その７）である。
【図１０】本発明の第２実施形態によるマイクロマシンを示す断面図である。
【図１１】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図１２】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図１３】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その３）である。
【図１４】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その４）である。
【図１５】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その５）である。
【図１６】本発明の第２実施形態によるマイクロマシンの製造方法を示す工程断面図（その６）である。
【図１７】本発明の第３実施形態によるマイクロマシンを示す平面図及び断面図である。
【図１８】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図である。
【図１９】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図２０】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図２１】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その３）である。
【図２２】本発明の第３実施形態によるマイクロマシンの製造方法を示す工程断面図（その４）である。
【図２３】本発明の第４実施形態によるマイクロマシンの製造方法を示す工程断面図（その１）である。
【図２４】本発明の第４実施形態によるマイクロマシンの製造方法を示す工程断面図（その２）である。
【図２５】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その１）である。
【図２６】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その２）である。
【図２７】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その３）である。
【図２８】トーションバーを有する提案されている光スイッチの製造方法を示す工程断面図（その４）である。
【符号の説明】
６…シリコン基板
６ａ〜６ｄ…半導体層
８…シリコン基板
１０…固定電極
１０ａ…櫛形部
１２…可動電極
１２ａ…櫛形部
１２ｂ…櫛形部
１４…可動電極
１４ａ…櫛形部
１６、１６ａ〜１６ｄ…トーションバー
１８、１８ａ〜１８ｃ…シリコン酸化膜
２０ａ〜２０ｅ…バネ部分
２２…支持基板
２４…ミラー
２６…フォトレジスト膜
２８…開口部
３０…貫通孔
３２、３２ａ…フォトレジスト膜
３４、３４ａ…開口部
３６、３６ａ…酸素イオンが注入された領域
３８、３８ａ…シリコン酸化膜
４２…フォトレジスト膜
４４…開口部
４６…貫通孔
４８…フォトレジスト膜
５０…開口部
５２…酸素イオンが注入された領域
５４…シリコン酸化膜
５６…埋め込み層
５８…凹部
６０…金属膜
６２…フォトレジスト膜
６４…バンプ
６６…シリコン酸化膜
６８…金属膜
７０…フォトレジスト膜
７２…バンプ
７４…シリコン酸化膜
７６…フォトレジスト膜
７７…保護膜
７８…フォトレジスト膜
８０…環状固定枠
８２…振動リング
８４…フォトレジスト膜
８６…保護膜
８８…フォトレジスト膜
９０…フォトレジスト膜
９２…凹部
９４…フォトレジスト膜
９６…開口部
１００…フォトレジスト膜
１０１…段差
１０２…フォトレジスト膜
１０３…段差
１０６…シリコン基板
１０８…シリコン基板
１１０…固定電極
１１０ａ…櫛形部
１１２…可動電極
１１２ａ…櫛形部
１１６、１６ａ〜１６ｄ…トーションバー
１２０ａ、１２０ｂ…バネ部分
１２４…ミラー
１６０…金属膜
１６４…バンプ
１６６…シリコン酸化膜
１７２…バンプ
１７４…シリコン酸化膜
Claims (9)
- 第１の半導体基板の第１の領域に酸素イオンを注入し、熱処理を行うことにより、前記第１の半導体基板内に前記第１の半導体基板の表面から離間して埋め込まれた酸化膜を形成する工程と、
前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と第２の半導体基板とを、絶縁膜を介して貼り合わせる工程と、
前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と反対の面に、前記第１の領域及び前記第１の領域の両側の第２の領域を開口する第１のマスクを形成する工程と、
前記第１のマスク及び前記酸化膜をマスクとして、前記第１の半導体基板をエッチングし、前記酸化膜と前記絶縁膜との間に、前記第１の半導体基板と一体に形成されたバネ部分を形成することにより、前記バネ部分を有するトーションバーを形成する工程と、
前記第２の半導体基板の前記第１の半導体基板と貼り合わされた面と反対の面に、前記第１の領域及び前記第２の領域を開口する第２のマスクを形成する工程と、
前記第２のマスクをマスクとして、前記第２の半導体基板をエッチングする工程と、
前記第１の領域及び前記第２の領域の前記絶縁膜をエッチングする工程と
を有することを特徴とするマイクロマシンの製造方法。 - 請求項１記載のマイクロマシンの製造方法において、
前記酸化膜を埋め込む工程では、前記第１の半導体基板に酸素イオンを注入した後に、前記第１の半導体基板の前記酸素イオンが注入された側の面上に、半導体層を更に形成する
ことを特徴とするマイクロマシンの製造方法。 - 請求項１又は２記載のマイクロマシンの製造方法において、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる工程の前に、前記第２の半導体基板の前記第１の半導体基板と貼り合わされる面側の前記第１の領域に酸素イオンを注入し、熱処理を行うことにより、前記第２の半導体基板内に前記第２の半導体基板の表面から離間して埋め込まれた他の酸化膜を形成する工程を更に有し、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる工程では、前記第１の半導体基板の前記酸化膜が埋め込まれた側の面と、前記第２の半導体基板の前記他の酸化膜が埋め込まれた側の面とを前記絶縁膜を介して貼り合わせ、
前記トーションバーを形成する工程では、前記第２のマスク及び前記他の酸化膜をマスクとして、前記第２の半導体基板をエッチングし、前記他の酸化膜と前記絶縁膜との間に、前記第２の半導体基板と一体に形成された他のバネ部分を形成することにより、前記他のバネ部分を更に有する前記トーションバーを形成する
ことを特徴とするマイクロマシンの製造方法。 - 請求項１乃至３のいずれか１項に記載のマイクロマシンの製造方法において、
前記他の酸化膜を埋め込む工程では、前記第２の半導体基板に酸素イオンを注入した後に、前記第２の半導体基板の前記酸素イオンが注入された側の面上に、他の半導体層を更に形成する
ことを特徴とするマイクロマシンの製造方法。 - 請求項１乃至４のいずれか１項に記載のマイクロマシンの製造方法において、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる工程の前に、前記第１の半導体基板に第１の貫通孔を形成する工程と、前記第２の半導体基板に第２の貫通孔を形成する工程とを更に有し、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる工程では、前記第１の貫通孔と前記第２の貫通孔とを用いて位置合わせを行う
ことを特徴とするマイクロマシンの製造方法。 - 請求項５記載のマイクロマシンの製造方法において、
前記第１の貫通孔内及び前記第２の貫通孔内に埋め込み層を埋め込む工程を更に有する
ことを特徴とするマイクロマシンの製造方法。 - 請求項６記載のマイクロマシンの製造方法において、
前記第１の貫通孔内及び前記第２の貫通孔内に埋め込まれた埋め込み層の一部を除去することにより凹みを形成し、前記凹みを位置合わせに用いる
ことを特徴とするマイクロマシンの製造方法。 - 請求項１乃至７のいずれか１項に記載のマイクロマシンの製造方法において、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる工程では、熱処理により、前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる
ことを特徴とするマイクロマシンの製造方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第１の半導体層を形成する工程と、
前記第１の半導体層上の第１の領域に第１のマスクを形成する工程と、
前記第１の半導体層上及び前記第１のマスク上に第２の半導体層を成長する工程と、
前記第２の半導体層上に、前記第１の領域及び前記第１の領域の両側の第２の領域を開口する第２のマスクを形成する工程と、
前記第１のマスク及び前記第２のマスクをマスクとして、前記第１の半導体層と前記第２の半導体層とをエッチングし、前記第１のマスクと前記絶縁膜との間に、前記第１の半導体層と一体に形成されたトーションバーを形成する工程と、
前記半導体基板の前記第１の半導体層が形成された側の面と反対の面に、前記第１の領域及び前記第２の領域を開口する第３のマスクを形成する工程と、
前記第３のマスクをマスクとして、前記半導体基板をエッチングする工程と
を有することを特徴とするマイクロマシンの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002271644A JP4008323B2 (ja) | 2002-09-18 | 2002-09-18 | マイクロマシンの製造方法 |
| US10/651,051 US6946398B2 (en) | 2002-09-18 | 2003-08-29 | Method for fabricating a micro machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002271644A JP4008323B2 (ja) | 2002-09-18 | 2002-09-18 | マイクロマシンの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004106116A true JP2004106116A (ja) | 2004-04-08 |
| JP4008323B2 JP4008323B2 (ja) | 2007-11-14 |
Family
ID=31986877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002271644A Expired - Fee Related JP4008323B2 (ja) | 2002-09-18 | 2002-09-18 | マイクロマシンの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6946398B2 (ja) |
| JP (1) | JP4008323B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214559B2 (en) | 2004-05-21 | 2007-05-08 | Samsung Electronics Co., Ltd. | Method for fabricating vertical offset structure |
| JP2008284651A (ja) * | 2007-05-18 | 2008-11-27 | Dainippon Printing Co Ltd | メンブレン構造体の製造方法 |
| DE102008063422A1 (de) | 2008-02-13 | 2009-08-20 | DENSO CORPORATION, Kariya-shi | Sensor zur Erfassung einer physikalischen Grösse |
| JP2010110857A (ja) * | 2008-11-06 | 2010-05-20 | Fujitsu Ltd | マイクロ可動素子、マイクロ可動素子アレイ、および光スイッチング装置 |
| JP2010524706A (ja) * | 2007-04-26 | 2010-07-22 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 充填層およびマスク層が設けられたマイクロマシンコンポーネントの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999306A (en) * | 1995-12-01 | 1999-12-07 | Seiko Epson Corporation | Method of manufacturing spatial light modulator and electronic device employing it |
| US5914801A (en) * | 1996-09-27 | 1999-06-22 | Mcnc | Microelectromechanical devices including rotating plates and related methods |
| US20020131146A1 (en) * | 2000-07-20 | 2002-09-19 | Nayna Networks, Inc. (A Delaware Corporation) | Integrated mirror array and circuit device |
| US6756310B2 (en) * | 2001-09-26 | 2004-06-29 | Rockwell Automation Technologies, Inc. | Method for constructing an isolate microelectromechanical system (MEMS) device using surface fabrication techniques |
| JP2003015064A (ja) * | 2001-07-04 | 2003-01-15 | Fujitsu Ltd | マイクロミラー素子 |
| US20030020565A1 (en) * | 2001-07-24 | 2003-01-30 | Motorola, Inc. | MEMS resonators and methods for manufacturing MEMS resonators |
-
2002
- 2002-09-18 JP JP2002271644A patent/JP4008323B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-29 US US10/651,051 patent/US6946398B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214559B2 (en) | 2004-05-21 | 2007-05-08 | Samsung Electronics Co., Ltd. | Method for fabricating vertical offset structure |
| JP2010524706A (ja) * | 2007-04-26 | 2010-07-22 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 充填層およびマスク層が設けられたマイクロマシンコンポーネントの製造方法 |
| US8419957B2 (en) | 2007-04-26 | 2013-04-16 | Robert Bosch Gmbh | Method for producing a micromechanical component having a filler layer and a masking layer |
| JP2008284651A (ja) * | 2007-05-18 | 2008-11-27 | Dainippon Printing Co Ltd | メンブレン構造体の製造方法 |
| DE102008063422A1 (de) | 2008-02-13 | 2009-08-20 | DENSO CORPORATION, Kariya-shi | Sensor zur Erfassung einer physikalischen Grösse |
| JP2010110857A (ja) * | 2008-11-06 | 2010-05-20 | Fujitsu Ltd | マイクロ可動素子、マイクロ可動素子アレイ、および光スイッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4008323B2 (ja) | 2007-11-14 |
| US20040053507A1 (en) | 2004-03-18 |
| US6946398B2 (en) | 2005-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI284114B (en) | Process for fabricating a micro-electro-mechanical system | |
| JP2011245620A (ja) | マイクロ電気機械的装置及びその封緘方法及び製造方法 | |
| JPH05501615A (ja) | マイクロ機械的スイッチ | |
| TW201225220A (en) | Method for manufacturing microelectronic device and integrated circuit to prevent metal pad damage in wafer level package | |
| US7410907B2 (en) | Fabricating integrated devices using embedded masks | |
| US6969629B2 (en) | Method for manufacturing micro-structural unit | |
| EP1213259A3 (en) | Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step | |
| TWI512800B (zh) | 電子組件及其製造方法 | |
| JP3347203B2 (ja) | 微細空洞形成方法及び微細空洞を有する微小装置 | |
| US7567375B2 (en) | Hidden hinge MEMS device | |
| JP2008030189A (ja) | Ｍｅｍｓデバイスに関するシリコン−オン−金属 | |
| KR20020085211A (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
| JP4008323B2 (ja) | マイクロマシンの製造方法 | |
| JP2005335059A (ja) | 垂直段差構造物の製作方法 | |
| EP1221176A2 (en) | Method of etching a layer using sacrificial elements | |
| US6934063B2 (en) | MEMS mirror | |
| US6316282B1 (en) | Method of etching a wafer layer using multiple layers of the same photoresistant material | |
| JP2007178597A (ja) | 反射ユニット及び反射ユニットの製作方法 | |
| TW202029289A (zh) | 一種用於製作包含上覆薄膜之凹穴之元件之方法 | |
| EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
| JP2001001300A (ja) | 微細梁構造およびその製造方法 | |
| JP3871118B2 (ja) | マイクロデバイスの製造方法 | |
| JPH1082960A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| TWI758666B (zh) | 積體晶片及其製造方法 | |
| JP2005349533A (ja) | マイクロ電気機械システムの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4008323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |