TWI758666B - 積體晶片及其製造方法 - Google Patents

積體晶片及其製造方法 Download PDF

Info

Publication number
TWI758666B
TWI758666B TW108144685A TW108144685A TWI758666B TW I758666 B TWI758666 B TW I758666B TW 108144685 A TW108144685 A TW 108144685A TW 108144685 A TW108144685 A TW 108144685A TW I758666 B TWI758666 B TW I758666B
Authority
TW
Taiwan
Prior art keywords
cavity
outgassing
layer
mems
substrate
Prior art date
Application number
TW108144685A
Other languages
English (en)
Other versions
TW202114211A (zh
Inventor
王怡人
潘興強
謝元智
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202114211A publication Critical patent/TW202114211A/zh
Application granted granted Critical
Publication of TWI758666B publication Critical patent/TWI758666B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

一種積體晶片，包括位於裝置基底之上的頂蓋結構。裝 置基底包括第一微機電系統(MEMS)裝置及相對於第一微機電系統裝置在橫向上偏置開的第二微機電系統裝置。頂蓋結構包括上覆在第一微機電系統裝置上的第一空腔及上覆在第二微機電系統裝置上的第二空腔。第一空腔具有第一氣體壓力且第二空腔具有與第一空腔不同的第二氣體壓力。釋氣層鄰接第一空腔。釋氣層包含具有釋氣物質的釋氣材料。釋氣材料是非晶態的。

Description

積體晶片及其製造方法
本發明實施例是有關於一種積體晶片及其製造方法。
微機電系統(microelectromechanical systems，MEMS)是一種將微型化的機械元件及機電元件(electro-mechanical element)積成在積體晶片上的技術。MEMS裝置常常使用微製作技術製成。近年來，MEMS裝置已得到廣泛應用。舉例來說，MEMS裝置存在於手機(例如加速度計、陀螺儀、數字羅盤)、壓力感測器、微流體元件(例如閥、泵)、光學開關(例如反射鏡)等。對於許多應用，MEMS裝置電連接到應用專用積體電路(application-specific integrated circuit，ASIC)，且電連接到外部電路系統，以形成完整的MEMS系統。通常，連接是通過打線結合(wire bonding)形成的，但是也可使用其他方法。
本申請提供一種積體晶片，所述積體晶片包括：裝置基底，具有第一微機電系統裝置及相對於所述第一微機電系統裝置在橫向上偏置開的第二微機電系統裝置；頂蓋結構，上覆在所述裝置基底上，其中所述頂蓋結構包括上覆在所述第一微機電系統裝置上的第一空腔及上覆在所述第二微機電系統裝置上的第二空腔，其中所述第一空腔具有第一氣體壓力，且其中所述第二空腔具有與所述第一空腔不同的第二氣體壓力；以及釋氣層，鄰接所述第一空腔，其中所述釋氣層包含具有釋氣物質的釋氣材料，且其中所述釋氣材料是非晶態的。
本申請提供一種積體晶片，所述積體晶片包括：半導體基底，包含第一材料；內連結構，上覆在所述半導體基底上；鈍化結構，上覆在所述內連結構上；微機電系統(MEMS)基底，上覆在所述內連結構上，其中所述微機電系統基底包括第一可移動元件及相對於所述第一可移動元件在橫向上偏置開的第二可移動元件；頂蓋基底，上覆在所述微機電系統基底上，其中所述頂蓋基底包括上覆在所述第一可移動元件上的第一空腔及上覆在所述第二可移動元件上的第二空腔，其中所述第一空腔具有第一氣體壓力且所述第二空腔具有第二氣體壓力，且其中所述頂蓋基底包含所述第一材料；獲得層，設置在所述第二空腔內，其中所述獲得層被配置成從所述第二空腔吸收釋氣物質；以及釋氣層，設置在所述鈍化結構內且鄰接所述第一空腔，其中所述釋氣層被配置成將所述釋氣物質釋放到所述第一空腔中，使得所述第一氣體壓 力大於所述第二氣體壓力，其中所述釋氣層包含第二材料，且其中所述第二材料是所述第一材料的非晶體形式。
本申請提供一種製造積體晶片的方法，所述方法包括：在半導體基底之上形成內連結構；在所述內連結構之上形成鈍化結構；在所述鈍化結構中形成釋氣層，其中所述釋氣層包含釋氣材料，所述釋氣材料具有釋氣耗盡溫度；形成包括第一空腔及第二空腔的頂蓋結構；形成包括第一可移動元件及第二可移動元件的微機電系統(MEMS)基底；執行第一結合製程以將所述微機電系統基底結合到所述頂蓋結構，其中所述第一結合製程達到比所述釋氣耗盡溫度低的第一最大結合溫度；以及執行第二結合製程以將所述微機電系統基底結合到所述內連結構，其中所述第一空腔上覆在所述第一可移動元件上且所述第二空腔上覆在所述第二可移動元件上，其中所述第二結合製程達到比所述釋氣耗盡溫度低的第二最大結合溫度，且其中所述第二結合製程以第一氣體壓力密封所述第一空腔且以第二氣體壓力密封所述第二空腔。
100、200、300、400:積體晶片
101:裝置基底
102:半導體基底
104:內連結構
106:主動元件
108:源極/汲極區
110:閘極
112:導通孔
114:導電配線
114a:上部導電配線層
114e:空腔電極
115:內連介電結構
116:上部導電層
116a:獲得層
118:鈍化結構
120:導電結合結構
122:多晶矽層
124:微機電系統基底
124p:突起部
124s:區段
125:頂蓋結構
126:頂蓋介電層
128:頂蓋基底
130:釋氣層
130us、204us、1002us:上表面
132:停止件結構
132a:第一停止件層
132b:第二停止件層
134:第一可移動元件
135:第一微機電系統裝置
136:第一空腔/空腔
137:第二微機電系統裝置
138:第二可移動元件
140:第二空腔/空腔
202:介電保護層
204:第一鈍化層
206:第二鈍化層
208:第三鈍化層
210:介電頂蓋層
212:基底拾取區
302:第一組可移動元件
304:第二組可移動元件
500:電容式微機電系統加速度計
502A:第一導電板
502B:第二導電板
504:總成
506:彈簧
600:環形微機電系統陀螺儀
602:環狀環
604:輻條
606A:第一節點
606B:第二節點
700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200:剖視圖
902:釋氣層開口
904、1302、1502、1602、1702:罩幕層
1002:釋氣結構
1304:停止件結構開口
2300:方法
2302、2304、2306、2308、2310、2312、2314、2316、2318: 動作
A:面積
d、ds:距離
h1:高度
t1:厚度
w1:寬度
結合圖式閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出積體晶片的一些實施例的剖視圖，所述積體晶片具有設置在第一空腔內的釋氣層(outgas layer)及第一微機電系統(MEMS)裝置以及設置在第二空腔內的獲得層(getter layer)及第二微機電系統裝置。
圖2到圖4示出根據圖1所示積體晶片的一些替代實施例的積體晶片的剖視圖。
圖5A到圖5B示出微機電系統加速度計的一些實施例。
圖6A到圖6B示出微機電系統陀螺儀的一些實施例。
圖7到圖22示出形成積體晶片的方法的一些實施例的剖視圖，所述積體晶片具有設置在第一空腔內的釋氣層及第一微機電系統裝置以及設置在第二空腔內的獲得層及第二微機電系統裝置。
圖23示出形成積體晶片的一些實施例的方法，所述積體晶片具有設置在第一空腔內的釋氣層及第一微機電系統裝置以及設置在第二空腔內的獲得層及第二微機電系統裝置。
本公開提供用於實施本公開的不同特徵的許多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與 第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
微機電系統裝置可用於各種各樣的應用中，舉例來說，運動感測器用於消費電子產品(consumer electronics)(例如智慧手機、平板電腦、遊戲機、智慧電視及汽車碰撞探測系統)中的運動活化用戶界面(motion-activated user interface)。為了在三維空間內捕捉完整的運動範圍，可將多個微機電系統裝置積成到單個積體晶片上。舉例來說，運動感測器常常將加速度計與陀螺儀結合使用。加速度計探測線性運動。陀螺儀探測角運動。為了滿足消費者對低成本、高品質及小的裝置佔用面積(device footprint)的需求，加速度計及陀螺儀可由一起積成在同一基底上的微機電系統(MEMS)裝置形成。加速度計與陀螺儀儘管共享同一基底且 因此製造製程相同，但它們利用不同的操作條件。舉例來說，陀螺儀常常封裝在真空中以獲得最佳性能。相反，加速度計則常常封裝在預定的壓力(例如，1個大氣壓)下以產生平滑的頻率響應。
因此，本公開涉及一種具有一起積成在單個基底上的兩個或更多個微機電系統裝置的積成電路。根據用於形成積成電路的一些製程，在半導體基底之上形成內連結構。在內連結構的第一區中形成包含釋氣物質的釋氣層且在內連結構的相對於第一區在橫向上偏置開的第二區中形成獲得層。將包括用於第一微機電系統裝置的一個或多個可移動元件以及用於第二微機電系統裝置的一個或多個可移動元件的微機電系統基底結合到內連結構。將包括第一空腔及第二空腔的頂蓋結構結合到微機電系統基底，以使得第一空腔上覆在第一微機電系統裝置上且第二空腔上覆在第二微機電系統裝置上。將頂蓋結構結合到微機電系統基底會密封第一空腔及第二空腔。釋氣層鄰接第一空腔且獲得層鄰接第二空腔，其中第一空腔具有第一氣體壓力且第二空腔具有第二氣體壓力。釋氣層被配置成保持或維持第一氣體壓力且獲得層被配置成保持或維持第二空腔中的真空，以使得第一氣體壓力大於第二氣體壓力。
以上製程的挑戰涉及釋氣層在高溫(例如，400℃以上的溫度)下放出釋氣物質的能力。舉例來說，釋氣層可包含釋氣材料(例如，通過高密度等離子體(high density plasma，HDP)化學氣相沉積(chemical vapor deposition，CVD)製程沉積的氧化 矽)，所述釋氣材料被配置成在第一微機電系統裝置的操作期間有利於釋氣且保持或維持第一空腔中的第一氣體壓力。釋氣材料可具有低的釋氣活化溫度(例如，低於150℃)且可在達到釋氣耗盡溫度(例如，近似400℃)之前放出釋氣物質中的大多數釋氣物質。然而，將微機電系統基底結合到內連結構可包括達到大於或等於釋氣耗盡溫度的最大結合溫度(例如，約420℃)。因此，在將微機電系統基底結合到內連結構的同時，可將釋氣物質中的大多數釋氣物質從釋氣層放到製作腔室中。因此，在密封第一空腔之前，釋氣層可耗盡釋氣物質。這會減弱釋氣層在製作第一微機電系統裝置之後保持、維持和/或實現第一空腔中的預定壓力(例如，1個大氣壓)的能力，從而降低第一微機電系統裝置的品質因數(quality factor)、穩定性和/或耐久性。
本申請的各種實施例涉及改善的釋氣層，所述改善的釋氣層被配置成在製作積體晶片之後持續放出釋氣物質。積體晶片包括上覆在半導體基底上的內連結構。包括用於第一微機電系統裝置的一個或多個可移動元件以及用於第二微機電系統裝置的一個或多個可移動元件的微機電系統基底上覆在內連結構上。包括第一空腔及第二空腔的頂蓋結構上覆在微機電系統基底上，以使得第一空腔上覆在第一微機電系統裝置上且第二空腔上覆在第二微機電系統裝置上。釋氣層鄰接第一空腔且獲得層鄰接第二空腔，所述釋氣層包含具有高成分(composition)的釋氣物質(例如，氫(H))的釋氣材料(例如，氫化非晶矽(例如，a-Si：H))。 因此，第一空腔具有第一氣體壓力且第二空腔具有小於第一氣體壓力的第二氣體壓力。釋氣材料具有低的釋氣活化溫度(例如，約100℃)且在高溫(例如，大於570℃)下持續地放出釋氣物質。這是由於釋氣材料具有高成分的釋氣物質和/或釋氣材料是非晶態的。非晶釋氣材料的隨機結構使得在高溫(例如，大於420℃)下持續釋放釋氣物質。因此，在將微機電系統基底結合到內連結構之後以及在密封第一空腔之後，釋氣層將持續放出釋氣物質，以使得釋氣層可在第一微機電系統裝置的操作期間幫助實現、保持和/或維持第一空腔的第一氣體壓力。這會增加積體電路的品質因數、穩定性和/或耐久性。
圖1示出積體晶片100的一些實施例的剖視圖，積體晶片100具有分別設置在空腔136、140內的多個微機電系統(MEMS)裝置135、137。
積體晶片100包括裝置基底101及頂蓋結構125，其中裝置基底101位於頂蓋結構125之下。裝置基底101包括半導體基底102、內連結構104及微機電系統基底124。在一些實施例中，在半導體基底102之上和/或半導體基底102內設置有一個或多個主動元件106(例如，電晶體)。在又一些實施例中，所述一個或多個主動元件106可包括設置在半導體基底102內且佈置在閘極110下方的源極/汲極區108。內連結構104包括內連介電結構115、多個導通孔112及多條導電配線114。導通孔112及導電配線114設置在內連介電結構115內且可電耦合到所述一個或多個 主動元件106。導電配線114可包括上覆在內連介電結構115的上表面上且設置在鈍化結構118內的上部導電配線層114a。
鈍化結構118沿著內連介電結構115的上表面延伸。在上部導電配線層114a上上覆有上部導電層116。沿著微機電系統基底124的下表面設置有多晶矽層122。沿著延伸穿過鈍化結構118的微機電系統基底124的突起部(protrusion)設置有導電結合結構120。導電結合結構120可通過多晶矽層122而與微機電系統基底124隔開。導電結合結構120可各自直接接觸上部導電配線層114a。頂蓋結構125上覆在微機電系統基底124上，其中第一空腔136及第二空腔140各自界定在頂蓋結構125與裝置基底101之間。頂蓋結構125包括頂蓋基底128及頂蓋介電層126，其中頂蓋介電層126沿著頂蓋基底128的下表面連續地延伸。
微機電系統基底124包括分別佈置在第一空腔136及第二空腔140中的第一微機電系統裝置135及第二微機電系統裝置137。在一些實施例中，第一微機電系統裝置135包括鄰接第一空腔136的一個或多個第一可移動元件134且第二微機電系統裝置137包括鄰接第二空腔140的一個或多個第二可移動元件138。所述一個或多個第一可移動元件134和/或所述一個或多個第二可移動元件138可各自為微機電系統基底124的一部分。在一些實施例中，第一空腔136及第二空腔140延伸到裝置基底101和/或頂蓋結構125中。舉例來說，如圖1中所示，第一空腔136及第二空腔140各自延伸到鈍化結構118中以為所述一個或多個第一可 移動元件134和/或所述一個或多個第二可移動元件138提供間隙(clearance)。在其他實施例中，第一空腔136及第二空腔140延伸到內連結構104和/或半導體基底102中。在一些實施例中，在第一空腔136及第二空腔140內設置有停止件結構132，其中停止件結構132被配置成防止所述一個或多個第一可移動元件134和/或所述一個或多個第二可移動元件138黏連到鈍化結構118。停止件結構132設置在鈍化結構118內且各自包括第一停止件層132a及上覆在第一停止件層132a上的第二停止件層132b。在一些實施例中，第一停止件層132a被配置成黏著層。
在導電結合結構120與上部導電配線層114a之間設置有第一多個氣密密封邊界(hermetic seal boundaries)，且在頂蓋結構125與微機電系統基底124之間設置有第二多個氣密密封邊界。因此，第一空腔136具有第一氣體壓力且第二空腔140具有與第一氣體壓力不同的第二氣體壓力。在一些實施例中，第一多個氣密密封邊界及第二多個氣密密封邊界會有利於使第一空腔136及第二空腔140在橫向上彼此相鄰設置在裝置基底101中的同時具有不同的氣體壓力。在一些實施例中，第一氣體壓力大於第二氣體壓力。
在鈍化結構118內且鄰接第一空腔136設置有釋氣層130，其中釋氣層130被配置成有利於和/或有助於第一空腔136具有、保持和/或維持第一氣體壓力。此外，上部導電層116包括鄰接第二空腔140的獲得層116a，其中獲得層116a被配置成有利 於和/或有助於第二空腔140具有、保持和/或維持第二氣體壓力。在一些實施例中，獲得層116a可為或包含反應材料(例如，鈦)，所述反應材料被配置成吸收第二空腔140內的釋氣物質。在一些實施例中，釋氣物質可例如為或包括氧氣(O2)、氬(Ar)、氫氣(H2)和/或水(H2O)等。因此，獲得層116a被配置成在積體晶片100的操作和/或形成期間保持第二空腔140的真空密封。在一些實施例中，釋氣層130包含釋氣材料(例如，非晶矽(a-Si))，釋氣材料被配置成將釋氣物質放到第一空腔136中，從而有利於第一空腔136具有、保持和/或維持第一氣體壓力。因此，第一氣體壓力大於第二氣體壓力。
在一些實施例中，釋氣材料可包含高濃度的釋氣物質。舉例來說，釋氣材料可為或包含具有高成分的釋氣物質(例如，氫(H))的氫化非晶矽(例如，a-Si：H)。在一些實施例中，釋氣材料可具有非晶結構，所述非晶結構具有包括一個或多個缺陷的連續隨機晶格結構，所述一個或多個缺陷包括例如懸空鍵。在此種實施例中，在釋氣層130的製作期間，釋氣材料可由包含釋氣物質的反應氣體(例如SiH4)形成，以使得釋氣物質可填充所述缺陷且可例如鍵合懸空鍵和/或降低釋氣材料中的懸空鍵密度。因此，釋氣層130包含高成分的釋氣物質。由於釋氣物質可鍵合懸空鍵和/或降低釋氣材料中的懸空鍵密度，因此可能需要高溫來從釋氣材料放出釋氣物質中的大多數釋氣物質。這繼而有利於釋氣層130通過高溫(例如，大於570℃的溫度)持續地放出釋氣物質。 因此，在一些實施例中，在積體晶片100的製作和/或操作期間，釋氣層130可有利於第一空腔136的第一氣體壓力大於第二空腔140的第二氣體壓力。在又一些實施例中，第一微機電系統裝置135可被配置成加速度計且第一氣體壓力可例如為約1個大氣壓以產生平滑的頻率響應。在此種實施例中，第二微機電系統裝置137可被配置成陀螺儀且第二氣體壓力可例如為約0個大氣壓(例如真空)以產生平滑的角加速度。
在一些實施例中，在積體晶片100的製作期間，導電結合結構120通過例如共晶結合而結合到上部導電配線層114a。共晶結合被配置成形成所述第一多個氣密密封邊界且可達到最大結合溫度(例如，約435℃)。在又一些實施例中，如果釋氣層130包含具有低的釋氣活化溫度(例如，低於150℃)及低的釋氣耗盡溫度(例如，約400℃)的另一釋氣材料(例如，通過高密度等離子體化學氣相沉積製程沉積的二氧化矽)，則在執行共晶結合之後可從所述另一釋氣材料放出釋氣物質中的大部分釋氣物質。在此些實施例中，在密封第一空腔136和/或第二空腔140之前，釋氣物質中的大多數釋氣物質和/或全部釋氣物質被放出，使得第一空腔136可能不實現、維持和/或保持第一氣體壓力，從而降低第一微機電系統裝置135的性能。在根據本公開的實施例中，包含釋氣材料(例如，a-Si)的釋氣層130確保在密封第一空腔136之前釋氣物質中的大多數釋氣物質不被從釋氣材料放出。這部分地是由於釋氣材料具有高的釋氣耗盡溫度(例如，大於570℃)。因此， 釋氣層130可在執行共晶結合之後、在密封第一空腔136之後和/或在製作積體晶片100之後持續放出釋氣物質。這繼而有利於釋氣層130保持、實現和/或維持第一空腔136中的第一氣體壓力，從而提高積體晶片100的可靠性、耐久性及性能。在一些實施例中，當第一微機電系統裝置135被配置成加速度計時，通過確保第一氣體壓力被設定成預定壓力(基於加速度計應用)，第一微機電系統裝置135的品質因數得到提高。
圖2示出根據圖1的積體晶片100的一些替代實施例的積體晶片200的剖視圖。
積體晶片200包括上覆在裝置基底101上的頂蓋結構125。裝置基底101包括半導體基底102、內連結構104、鈍化結構118及微機電系統基底124。半導體基底102可例如為或包含塊狀基底(例如，塊狀矽基底)、晶體矽(c-Si)(例如多晶矽(多Si)或單晶矽(單Si))、絕緣體上矽(silicon-on-insulator，SOI)基底、或另一種合適的基底材料。在半導體基底102上和/或半導體基底102內可設置有一個或多個主動元件106。內連結構104上覆在半導體基底102的前側表面上且被配置成提供與半導體基底102內的所述一個或多個主動元件106和/或摻雜區的電耦合。
內連結構104包括內連介電結構115、多條導電配線114及多個導通孔112。在一些實施例中，內連介電結構115可包括一個或多個層間介電(inter-level dielectric，ILD)層。在又一些實施例中，所述一個或多個ILD層可例如為或包含氧化物(例如二 氧化矽)、低介電常數介電材料、另一種合適的介電材料等。所述多個導通孔112和/或所述多條導電配線114可例如各自為或包含鋁、銅、鋁銅、鎢、鈦、前述材料的組合等。導電配線114可包括沿著內連介電結構115的上表面設置的上部導電配線層114a。在一些實施例中，上部導電配線層114a可例如為或包含鋁、銅、前述材料的組合等，和/或可具有約8,000埃或介於約7,500埃到8,500埃的範圍內的厚度。在一些實施例中，在半導體基底102內設置有基底拾取區212且所述基底拾取區212可通過內連結構104電耦合到地。
鈍化結構118沿著內連介電結構115的上表面延伸。鈍化結構118包括一個或多個鈍化層和/或結構。在一些實施例中，鈍化結構118包括延伸跨過內連介電結構115的上表面的第一鈍化層204、上覆在第一鈍化層204上的第二鈍化層206及上覆在第二鈍化層206上的第三鈍化層208。在一些實施例中，第一鈍化層204可例如為或包含氧化物(例如二氧化矽)、另一種合適的氧化物等，和/或可具有約4,000埃、12,000埃或介於約11,500埃到12,500埃的範圍內的厚度。在一些實施例中，第二鈍化層206可例如為或包含富矽氧化物(silicon rich oxide)、二氧化矽、或另一種合適的介電材料，和/或可具有約1,500埃或介於約1,250埃到1,750埃的範圍內的厚度。在又一些實施例中，第三鈍化層208可例如為氮化矽、碳化矽等，和/或可具有約4,000埃或介於約3,500埃到4,500埃的範圍內的厚度。
在上部導電配線層114a上可上覆有上部導電層116。在一些實施例中，上部導電層116可例如為或包含鈦、鉭等，和/或可具有約1,800埃或介於約1,600埃到2,000埃的範圍內的厚度。在上部導電層116上可上覆有介電保護層202。在一些實施例中，介電保護層202可例如為或包含氮氧化矽、氮化矽等，和/或可具有約320埃或介於約270埃到370埃的範圍內的厚度。此外，上部導電層116可包括鄰接第二空腔140的獲得層116a，其中獲得層116a的上表面及側壁暴露到第二空腔140。
在內連結構104上上覆有微機電系統基底124。多晶矽層122沿著微機電系統基底124的下表面延伸。沿著延伸穿過鈍化結構118的微機電系統基底124的突起部設置有導電結合結構120。在一些實施例中，微機電系統基底124可為或包含與半導體基底102相同的材料。舉例來說，在一些實施例中，微機電系統基底124可為或包含塊狀基底(例如，塊狀矽基底)、晶體矽(c-Si)(例如多晶矽(多Si)、或單晶矽(單Si))、絕緣體上矽(SOI)基底、或另一種合適的基底材料。頂蓋結構125上覆在微機電系統基底124上，其中第一空腔136及第二空腔140各自界定在頂蓋結構125與裝置基底101之間。頂蓋結構125包括頂蓋基底128及頂蓋介電層126。在一些實施例中，頂蓋基底128可為或包含與半導體基底102和/或微機電系統基底124相同的材料。舉例來說，在一些實施例中，頂蓋基底128可為或包含塊狀基底(例如，塊狀矽基底)、晶體矽(c-Si)(例如多晶矽(多Si)、或單晶矽(單Si))、 絕緣體上矽(SOI)基底、或另一種合適的基底材料。
在一些實施例中，多晶矽層122可例如為或包含本徵多晶矽、摻雜多晶矽等。此外，鄰接第一空腔136和/或第二空腔140的多晶矽層122的下表面和/或側壁可為粗糙的和/或包括多個突起部。在此些實施例中，多晶矽層122被配置成防止與設置在第一空腔136和/或第二空腔140內的其他結構和/或層黏連(stiction)。在一些實施例中，導電結合結構120可例如為或包含鎳、金、鍺、鋁、銅、前述材料的組合等。在又一些實施例中，頂蓋介電層126可例如為或包含氧化物(例如二氧化矽)、另一種合適的介電材料等。
此外，微機電系統基底124包括分別佈置在第一空腔136及第二空腔140中的第一微機電系統裝置135及第二微機電系統裝置137。在一些實施例中，第一微機電系統裝置135包括鄰接第一空腔136的一個或多個第一可移動元件134且第二微機電系統裝置137包括鄰接第二空腔140的一個或多個第二可移動元件138。所述一個或多個第一可移動元件134和/或所述一個或多個第二可移動元件138可各自為微機電系統基底124的一部分。在又一些實施例中，在第一空腔136及第二空腔140內設置有停止件結構132，其中停止件結構132被配置成防止所述一個或多個第一可移動元件134和/或所述一個或多個第二可移動元件138黏連到鈍化結構118。停止件結構132設置在鈍化結構118內且各自包括第一停止件層132a及上覆在第一停止件層132a上的第二停止件 層132b。在一些實施例中，第一停止件層132a可例如為或包含鈦、富鈦層、鉭等，和/或可具有約130埃或介於約100埃到160埃的範圍內的厚度。在又一些實施例中，第二停止件層132b可例如為或包含氮化矽、碳化矽等，和/或可具有約500埃或介於約450到550埃的範圍內的厚度。此外，在停止件結構132的側區段(lateral segment)與鈍化結構118之間可設置有介電頂蓋層210。在一些實施例中，介電頂蓋層210可例如為或包含氮化矽、碳化矽等，和/或可具有約3,500埃或介於約3,000埃到4,000埃的範圍內的厚度。
在鈍化結構118內設置有釋氣層130。釋氣層130具有鄰接第一空腔136的彎曲的、圓形的和/或凹的上表面130us。此外，釋氣層130的下表面與下伏的介電保護層202的上表面隔開距離ds。在一些實施例中，距離ds為約3,400埃或介於約3,000埃到3,800埃的範圍內。釋氣層130被配置成有利於實現、保持和/或維持第一空腔136的第一氣體壓力。釋氣層130包含釋氣材料。在一些實施例中，釋氣材料可例如為或包含具有高成分的釋氣物質(例如氫)的氫化非晶矽(例如，a-Si：H)。在再一些實施例中，釋氣材料可例如為或包含非晶矽(例如，a-Si)。在一些實施例中，半導體基底102、微機電系統基底124、和/或頂蓋基底128可為或包含釋氣材料的晶體形式。在又一些實施例中，半導體基底102、微機電系統基底124、和/或頂蓋基底128可各自為或包含晶體矽(例如，多Si或單Si)，而釋氣層130可為或包含非晶矽(a-Si)。 因此，釋氣層130可在高溫(例如，大於570℃的溫度)下放出釋氣物質；從而提高積體晶片200的品質因數、性能和/或耐久性。
圖3示出根據圖2的積體晶片200的一些替代實施例的積體晶片300的剖視圖。
如圖3中所示，導電結合結構120可各自包括延伸到鈍化結構118中的傾斜側壁。此外，所述一個或多個第一可移動元件134可包括在橫向上彼此相鄰的第一組可移動元件302與第二組可移動元件304。在一些實施例中，第一組可移動元件302通過微機電系統基底124的區段124s而與第二組可移動元件304在橫向上隔開。第一組可移動元件302及第二組可移動元件304二者設置在第一空腔136內且鄰接第一空腔136。在又一些實施例中，第一空腔136從在橫向上圍繞微機電系統基底124的區段124s的一個或多個側的第一組可移動元件302連續地延伸到第二組可移動元件304。
圖4示出根據圖2的積體晶片200的一些替代實施例的積體晶片400的剖視圖。
如圖4中所示，所述一個或多個第一可移動元件134直接上覆在設置在第一空腔136內的空腔電極114e上。在一些實施例中，空腔電極114e是上部導電配線層114a的一部分。在一些實施例中，在積體晶片400的操作期間，可探測空腔電極114e與所述一個或多個第一可移動元件134之間的電容改變且將其轉換成電信號。可通過內連結構104將電信號載送到所述一個或多個主 動元件106。
圖5A到圖5B示出電容式微機電系統加速度計(capacitive MEMS accelerometer)500的一些實施例的各種視圖。應理解，電容式微機電系統加速度計500是出於例示目的而包括的一種可能類型的微機電系統加速度計，且不對與本公開的實施例結合使用的微機電系統加速度計的類型施加任何限制。
電容式微機電系統加速度計500包括彼此平行取向的第一導電板502A與第二導電板502B。電容式微機電系統加速度計500的電容與第一導電板502A及第二導電板502B的面積(A)以及它們之間的距離d成比例。因此，如果第一導電板502A與第二導電板502B之間的距離d改變，則電容會改變。第二導電板502B剛性地附接到總成504。第一導電板502A則通過彈簧506彈性地附接到總成504。
當電容式微機電系統加速度計500沿著平行於d的方向經歷線性加速度事件(linear acceleration event)時，第二導電板502B與總成504一起移動，而第一導電板502A最初不移動。而是，彈簧506膨脹，使得第一導電板502A最初保持靜止。可利用由第一導電板502A相對於第二導電板502B的移動引起的所得電容改變來確定加速度的大小和/或方向。
在線性加速度事件完成時，第一導電板502A將以平衡位置為中心振盪，直到空氣摩擦的阻尼效應(damping effect)使其減慢且最終停止。因此，在一些實施例中，期望調節空氣摩擦的 阻尼效應以高效地探測第一線性加速度事件、同時在足夠的時間中阻尼來自第一線性加速度事件的振盪以探測下一線性加速度事件。空氣摩擦的阻尼效應可通過環繞電容式微機電系統加速度計500的氣體的氣體壓力來調節。在一些實施例中，約1個大氣壓的氣體壓力可實現有效阻尼。還應理解，圖5A到圖5B的示例性電容式微機電系統加速度計500是“1軸式”加速度計。為了探測三維(three-dimensional，3D)空間中線性加速度的完整範圍，可一起利用三個或更多個正交取向的電容式微機電系統加速度計500來形成“3軸式”加速度計。
圖6A到圖6B示出環形微機電系統陀螺儀600的一些實施例的各種視圖。圖6A示出環形微機電系統陀螺儀600的俯視圖。圖6B示出環形微機電系統陀螺儀600的剖視圖。應理解，環形微機電系統陀螺儀600是出於例示目的而包括的一種可能類型的微機電系統陀螺儀，且不對與本公開的實施例結合使用的微機電系統陀螺儀的類型施加任何限制。環形微機電系統陀螺儀600包括環狀環(annular ring)602。環狀環602由附接在第一節點606A及第二節點606B處的輻條(spoke)604支撐在自由空間中。
在環形微機電系統陀螺儀600的操作期間，環狀環602以諧振頻率振動。致動器或換能器(未示出)在第一節點606A及第二節點606B處附接到環狀環602的上表面，且電連接到輻條604上的結合焊盤。致動器或換能器驅動環狀環602進入諧振振動模式。當環形微機電系統陀螺儀600處於諧振狀態且沒有經受任 何角加速度時，第一節點606A沿徑向移動，而第二節點606B保持靜止。然而，當環形微機電系統陀螺儀600經受角加速度事件(例如，旋轉608)時，科裡奧利力(Coriolis force)會改變環狀環602的諧振狀態，從而引起第二節點606B移動。通過探測第一節點606A與第二節點606B的相對運動，可測量環形微機電系統陀螺儀600的角加速度。
與在線性加速度事件期間振盪的電容式微機電系統加速度計500不同，環形微機電系統陀螺儀600的環狀環602在操作時保持諧振狀態。這樣一來，空氣摩擦的阻尼效應是不期望的，因為空氣摩擦的阻尼效應需要來自致動器或換能器的附加功率來驅動環狀環602進入諧振狀態。因此，在一些實施例中，期望通過將環形微機電系統陀螺儀600密封在真空中來消除空氣摩擦的阻尼效應，以高效地探測角加速度事件。真空可通過抑制由於空氣摩擦造成的能量耗散來提高環形微機電系統陀螺儀600的性能。
圖7到圖22示出根據本公開的形成積體晶片的方法的一些實施例的剖視圖700到剖視圖2200，所述積體晶片具有設置在第一空腔內的釋氣層及第一微機電系統(MEMS)元件以及設置在第二空腔內的獲得層及第二微機電系統裝置。儘管參照方法來闡述圖7到圖22中所示的剖視圖700到剖視圖2200，然而應理解，圖7到圖22中所示的結構並不僅限於所述方法，而是可單獨地獨立於所述方法。此外，儘管圖7到圖22被闡述為一系列動作，然而應理解，這些動作並不是限制性的，這是因為在其他實施例中 可改變所述動作的次序，且所公開的方法也可適用於其他結構。在其他實施例中，可全部或部分地省略所示出和/或所闡述的一些動作。
如圖7的剖視圖700所示，提供半導體基底102，且在半導體基底102之上/半導體基底102內形成一個或多個主動元件106。在一些實施例中，所述一個或多個主動元件106可為或包括電晶體。在此種實施例中，所述一個或多個主動元件106的源極/汲極區108可通過對半導體基底102執行選擇性離子注入製程(selective ion implantation process)來形成，從而將摻雜劑注入到半導體基底102中。此外，所述一個或多個主動元件106的閘極110可通過化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、濺鍍、或另一種合適的生長或沉積製程來沉積，且隨後根據罩幕層(未示出)執行圖案化製程，從而界定閘極110。
如圖8的剖視圖800所示，在半導體基底102之上形成內連結構104。內連結構104包括內連介電結構115、多條導電配線114、及多個導通孔112。在一些實施例中，用於形成導通孔112和/或導電配線114的製程可例如包括執行一次或多次單鑲嵌製程和/或雙鑲嵌製程。在又一些實施例中，導電配線114包括上部導電配線層114a。在上部導電配線層114a之上形成上部導電層116，且在上部導電層116之上形成介電保護層202。在一些實施例中，用於形成上部導電配線層114a、上部導電層116及介電保護層202的製程可包括：在內連介電結構115的上表面之上沉積(例如， CVD、PVD、原子層沉積(atomic layer deposition，ALD)、濺鍍、無電鍍覆等)層的堆疊；在層的堆疊之上形成罩幕層(未示出)；將層的堆疊的未被掩蔽的區暴露到一種或多種蝕刻劑，從而界定上部導電配線層114a、上部導電層116及介電保護層202；以及執行移除製程以移除罩幕層。在一些實施例中，上部導電配線層114a可例如為或包含銅、鋁、鎢、前述材料的組合等，和/或可被形成為約8,000埃的厚度。在一些實施例中，上部導電層116可例如為或包含鈦、鉭等，和/或可被形成為約1,800埃的厚度。在一些實施例中，介電保護層202可例如為或包含氮氧化矽、氮化矽等，和/或可被形成為約320埃的厚度。
如圖9的剖視圖900所示，在內連結構104之上形成鈍化結構118。在一些實施例中，用於形成鈍化結構118的製程可包括通過例如CVD、PVD、原子層沉積(ALD)、或另一種合適的沉積製程形成一個或多個層。在又一些實施例中，鈍化結構118可包括第一鈍化層204、第二鈍化層206及第三鈍化層208。在一些實施例中，第一鈍化層204可例如通過等離子體增強型(plasma-enhanced)CVD進行沉積。在此種實施例中，第一鈍化層204可例如為或包含氧化物(例如二氧化矽)、另一種合適的氧化物等，和/或可被形成為約4,000埃、12,000埃的厚度或另一種合適的厚度。因此，第一鈍化層204可被配置成包含具有低的釋氣耗盡溫度(例如，約420℃)的另一釋氣材料的另一釋氣層。在又一些實施例中，第一鈍化層204可例如為或包含二氧化矽，和/ 或可通過高密度等離子體CVD進行沉積。在一些實施例中，第二鈍化層206可例如為或包含富矽氧化物或另一種合適的介電材料，和/或可被形成為約1,500埃的厚度。在又一些實施例中，第三鈍化層208可例如為或包含氮化矽、碳化矽等，和/或可被形成為約4,000埃的厚度。
也如圖9的剖視圖900中所示，根據罩幕層904將鈍化結構118圖案化以界定釋氣層開口902。在一些實施例中，圖案化製程可包括執行濕式蝕刻和/或幹式蝕刻。第一鈍化層204的上表面204us界定釋氣層開口902的底部。在一些實施例中，第一鈍化層204的上表面204us與介電保護層202的上表面隔開距離ds。在又一些實施例中，距離ds為約3,400埃，或者介於約3,200埃到3,600埃的範圍內。在又一些實施例中，在形成釋氣層開口902之後，執行移除製程以移除罩幕層904(未示出)。
如圖10的剖視圖1000所示，在鈍化結構118之上形成包含釋氣材料(例如，非晶矽(a-Si))的釋氣結構1002，從而填充釋氣層開口902。在一些實施例中，釋氣結構1002是通過合適的沉積製程(例如CVD、PVD、ALD、等離子體增強型CVD(plasma-enhanced CVD，PECVD)、高密度等離子體(high density plasma，HDP)CVD、濺鍍、或另一種合適的生長或沉積製程)進行沉積。在一些實施例中，釋氣材料是利用第一氣體(例如，SiHx，其中x是正整數)作為前驅體氣體和/或反應氣體通過合適的沉積製程形成。在一些實施例中，第一氣體可為或包含矽烷(SiH4)。 因此，在一些實施例中，釋氣材料可例如為或包含非晶矽(a-Si)、氫化非晶矽(例如a-Si：H)等。舉例來說，第一氣體可為矽烷(SiH4)且沉積製程可包括達到最大沉積溫度(例如，低於500℃)。最大沉積溫度及第一氣體有利於包含非晶矽及高濃度的釋氣物質(例如氫(H))的釋氣結構1002。在一些實施例中，釋氣物質可填充和/或修正釋氣材料中存在的缺陷(例如，懸空鍵)，從而降低釋氣材料中的懸空鍵密度。在一些實施例中，釋氣結構1002的上表面1002us與介電保護層202之間的高度h1為約14,000埃或介於約12,000埃到16,000埃的範圍內。在又一些實施例中，與釋氣層開口902在橫向上偏置開且上覆在第三鈍化層208的上表面上的釋氣結構1002的厚度t1為約10,500埃或介於約8,500埃到12,500埃的範圍內。在又一些實施例中，釋氣結構1002可使用約200℃、約400℃、或另一合適的溫度進行沉積。在一些實施例中，通過以約200℃的沉積溫度沉積釋氣結構1002可增加在沉積製程之後釋氣材料中存在的SiH2。這繼而可提高釋氣材料放出釋氣物質的能力。
如圖11的剖視圖1100所示，對釋氣結構(圖10的1002)執行平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP)製程)，直到到達鈍化結構118的上表面，從而界定釋氣層130。在一些實施例中，由於平坦化製程期間的碟形凹陷(dishing)和/或過度拋光，釋氣層130具有彎曲的或凹的上表面130us，使得上表面130us設置在鈍化結構118的上表面下 方。在又一些實施例中，在相對於釋氣層開口902在橫向上偏置開的區中從鈍化結構118的上表面移除釋氣結構(圖10的1002)。
在一些實施例中，釋氣層130的釋氣耗盡溫度(例如，約575℃或大於約575℃)大於在隨後的處理步驟(例如，圖20的結合製程)期間使用的最大溫度。在一些實施例中，由於釋氣層130的沉積製程及釋氣材料的非晶結構，釋氣材料可包括a-Si、SiH3、SiH2、和/或SiH。儘管釋氣材料被暴露到不同的溫度，然而釋氣材料可具有不同的釋氣溫度範圍。舉例來說，在第一釋氣溫度範圍(例如，約350℃到450℃)內，釋氣材料可將SiH3分解成SiH2及SiH和/或分解成SiH2及H，從而放出釋氣物質。此外，在第二釋氣溫度範圍(例如，約450℃到575℃)內，釋氣材料可將SiH2分解成Si及SiH和/或分解成SiH及H，從而放出釋氣物質。此外，在第三釋氣溫度範圍(例如，約575℃到725℃)內，釋氣材料可將SiH分解成Si及H，從而放出釋氣物質。因此，釋氣層130可在寬的溫度範圍內放出釋氣物質且可在高的操作和/或製作溫度下持續釋氣。
如圖12的剖視圖1200所示，在鈍化結構118及釋氣層130之上形成介電頂蓋層210。在一些實施例中，介電頂蓋層210可例如為或包含氮化矽、碳化矽等，和/或可具有約3,500埃或介於約3,000埃到4,000埃的範圍內的厚度。在一些實施例中，介電頂蓋層210可包括上覆在介電層上的頂蓋層，頂蓋層可具有約500埃的厚度且介電層可具有約3,000埃的厚度。在此種實施例中，頂 蓋層與介電層包含相同的材料(例如，氮化矽)。
如圖13的剖視圖1300所示，在介電頂蓋層210之上形成罩幕層1302，其中罩幕層1302具有界定一個或多個開口的側壁。在一些實施例中，根據罩幕層1302對鈍化結構118及介電頂蓋層210執行圖案化製程，從而界定一個或多個停止件結構開口1304。在一些實施例中，圖案化製程暴露出上部導電層116的上表面。在又一些實施例中，所述一個或多個停止件結構開口1304可例如各自具有約2微米或者介於約1.9微米到2.1微米的範圍內的寬度w1。在再一些實施例中，如果當從上方觀察時所述一個或多個停止件結構開口1304是圓形的，則寬度w1可對應於所述一個或多個停止件結構開口1304的直徑。在再一些實施例中，在圖案化製程之後，執行移除製程以移除罩幕層1302(未示出)。
如圖14的剖視圖1400所示，在介電頂蓋層210及上部導電層116之上形成第一停止件層132a，此外，在第一停止件層132a之上形成第二停止件層132b。在一些實施例中，第一停止件層132a及第二停止件層132b各自至少局部地填充所述一個或多個停止件結構開口(圖13的1304)。在一些實施例中，第一停止件層132a可例如為或包含鈦、富鈦材料、鉭等，和/或可被形成為約130埃或介於約110埃到150埃的範圍內的厚度。在一些實施例中，第二停止件層132b可例如為或包含氮化物(例如氮化鈦、氮化鉭等)，和/或可被形成為約500埃或介於約450埃到550埃的範圍內的厚度。
如圖15的剖視圖1500所示，在第二停止件層132b之上形成罩幕層1502。根據罩幕層1502將第一停止件層132a及第二停止件層132b圖案化，從而界定上覆在上部導電配線層114a上的停止件結構132。在一些實施例中，在圖案化製程之後，執行移除製程以移除罩幕層1502(未示出)。
如圖16的剖視圖1600所示，在介電頂蓋層210及停止件結構132之上形成罩幕層1602。此外，根據罩幕層1602將鈍化結構118、介電頂蓋層210及介電保護層202圖案化，從而界定一個或多個開口。在一些實施例中，圖案化製程可暴露出上部導電層116的上表面且界定設置在停止件結構132與上部導電配線層114a之間的獲得層116a。在又一些實施例中，在圖案化製程之後，執行移除製程以移除罩幕層1602(未示出)。
如圖17的剖視圖1700所示，在介電頂蓋層210及停止件結構132之上形成罩幕層1702。此外，根據罩幕層1702將鈍化結構118、介電頂蓋層210、介電保護層202及上部導電層116圖案化。在一些實施例中，圖案化製程可包括執行幹式蝕刻製程、濕式蝕刻製程、或另一種合適的蝕刻製程。罩幕層1702被配置成在圖17的圖案化製程期間保護獲得層116a。此外，圖17的圖案化製程暴露出上部導電配線層114a的上表面和/或側壁。在再一些實施例中，在執行圖案化製程之後，可執行移除製程以移除罩幕層1702(未示出)。
如圖18的剖視圖1800所示，對介電頂蓋層210執行蝕 刻製程，從而暴露出釋氣層130的上表面130us且暴露出鈍化結構118的上表面。在一些實施例中，蝕刻製程可為濕式蝕刻、幹式蝕刻、毯覆式蝕刻(blanket etch)、前述製程的組合、或某種其他合適的蝕刻製程。
如圖19的剖視圖1900所示，提供頂蓋基底128且隨後對頂蓋基底128進行蝕刻以界定第一空腔136及第二空腔140。此外，在頂蓋基底128的上表面之上形成頂蓋介電層126，從而界定頂蓋結構125。
如圖20的剖視圖2000所示，提供微機電系統基底124且隨後將微機電系統基底124圖案化以界定一個或多個突起部124p。在微機電系統基底124之上形成多晶矽層122。在多晶矽層122之上形成導電結合結構120且導電結合結構120沿著所述一個或多個突起部124p連續地延伸。此外，對微機電系統基底124執行蝕刻製程以界定一個或多個第一可移動元件134及一個或多個第二可移動元件138。
如圖21的剖視圖2100所示，將頂蓋結構125翻轉，將微機電系統基底124翻轉，且隨後將頂蓋結構125結合到微機電系統基底124。在一些實施例中，將頂蓋結構125結合到微機電系統基底124包括執行熔合結合製程。在一些實施例中，熔合結合製程的最大溫度可介於約150℃到300℃的範圍內。因此，熔合結合製程的最大溫度低於釋氣層130的釋氣耗盡溫度，使得釋氣層130可在將頂蓋結構125結合到微機電系統基底124之後放出釋氣 物質。
如圖22的剖視圖2200所示，將微機電系統基底124結合到內連結構104，從而界定裝置基底101、密封第一空腔136及第二空腔140且界定第一微機電系統裝置135及第二微機電系統裝置137。在一些實施例中，將內連結構104結合到微機電系統基底124包括執行共晶結合製程且在共晶結合製程期間達到最大結合溫度(例如，約423℃或高於約423℃)。最大結合溫度低於釋氣層130的釋氣耗盡溫度，因此釋氣層130可在執行共晶結合製程且密封第一空腔136及第二空腔140之後放出釋氣物質。此外，在共晶結合製程期間，可向微機電系統基底124的上表面施加結合力。在一些實施例中，結合力可介於約30千牛頓(kilonewton，kN)到40千牛頓的範圍內。在一些實施例中，在共晶結合製程期間，第一結合壓力(例如，約1個大氣壓)環繞所述一個或多個第一可移動元件134及所述一個或多個第二可移動元件138。
在一些實施例中，共晶結合製程密封頂蓋結構125與裝置基底101之間的第一空腔136及第二空腔140，從而界定第一微機電系統裝置135及第二微機電系統裝置137。在一些實施例中，以第一氣體壓力密封第一空腔136且以小於第一氣體壓力的第二氣體壓力密封第二空腔140。在又一些實施例中，共晶結合製程的最大溫度低於釋氣層130的釋氣耗盡溫度，以使得釋氣層130可在密封第一空腔136及第二空腔140之後放出釋氣物質。在一些實施例中，在共晶結合製程之前和/或期間，第一空腔136及第二 空腔140具有約1個大氣壓的初始氣體壓力。在此種實施例中，在共晶結合製程之後，第一空腔136的第一氣體壓力為約1個大氣壓且第二空腔140的第二氣體壓力為約0個大氣壓。
圖23示出根據本公開的形成積體晶片的方法2300，所述積體晶片具有設置在第一空腔內的釋氣層及第一微機電系統裝置以及設置在第二空腔內的獲得層及第二微機電系統裝置。儘管方法2300被示出及闡述為一系列動作或事件，然而應理解，所述方法並非僅限於所示次序或動作。因此，在一些實施例中，這些動作可以與所示不同的次序施行，和/或可同時施行。此外，在一些實施例中，所示的動作或事件可被細分為多個動作或事件，這些動作或事件可在單獨的時間施行或者與其他動作或子動作同時施行。在一些實施例中，可省略一些示出的動作或事件，且可包括其他未示出的動作或事件。
在動作2302處，在半導體基底之上形成內連結構。內連結構包括上部導電配線層。圖8示出與動作2302的一些實施例對應的剖視圖800。
在動作2304處，在內連結構之上形成鈍化結構。圖9示出與動作2304的一些實施例對應的剖視圖900。
在動作2306處，將鈍化結構圖案化以界定上覆在上部導電配線層上的釋氣層開口。圖9示出與動作2306的一些實施例對應的剖視圖900。
在動作2308處，在鈍化結構之上形成釋氣結構。釋氣結 構填充釋氣層開口且包含具有釋氣耗盡溫度的釋氣材料。圖10示出與動作2308的一些實施例對應的剖視圖1000。
在動作2310處，對釋氣結構執行平坦化製程，從而界定釋氣層。圖11示出與動作2310的一些實施例對應的剖視圖1100。
在動作2312處，形成具有第一空腔及第二空腔的頂蓋結構。圖19示出與動作2312的一些實施例對應的剖視圖1900。
在動作2314處，提供微機電系統基底且隨後對微機電系統基底執行蝕刻製程以界定一個或多個第一可移動元件及一個或多個第二可移動元件。圖20示出與動作2314的一些實施例對應的剖視圖2000。
在動作2316處，執行第一結合製程以將微機電系統基底結合到頂蓋結構。第一結合製程達到比釋氣耗盡溫度低的第一最大結合溫度。圖21示出與動作2316的一些實施例對應的剖視圖2100。
在動作2318處，執行第二結合製程以將微機電系統基底結合到內連結構，從而密封第一空腔及第二空腔。第二結合製程達到比第一最大結合溫度大且比釋氣耗盡溫度低的第二最大結合溫度。圖22示出與動作2318的一些實施例對應的剖視圖2200。
因此，在一些實施例中，本公開涉及一種積體晶片，所述積體晶片具有設置在第一空腔內的第一微機電系統裝置及設置在第二空腔內的第二微機電系統裝置。釋氣層鄰接第一空腔，以使得第一空腔具有第一氣體壓力，且獲得層鄰接第二空腔，以使 得第二空腔具有與第一氣體壓力不同的第二氣體壓力。
在一些實施例中，本申請提供一種積體晶片，所述積體晶片包括：裝置基底，具有第一微機電系統裝置及相對於所述第一微機電系統裝置在橫向上偏置開的第二微機電系統裝置；頂蓋結構，上覆在所述裝置基底上，其中所述頂蓋結構包括上覆在所述第一微機電系統裝置上的第一空腔及上覆在所述第二微機電系統裝置上的第二空腔，其中所述第一空腔具有第一氣體壓力，且其中所述第二空腔具有與所述第一空腔不同的第二氣體壓力；以及釋氣層，鄰接所述第一空腔，其中所述釋氣層包含具有釋氣物質的釋氣材料，且其中所述釋氣材料是非晶態的。
在一些實施例中，本申請提供一種積體晶片，所述積體晶片包括：半導體基底，包含第一材料；內連結構，上覆在所述半導體基底上；鈍化結構，上覆在所述內連結構上；微機電系統(MEMS)基底，上覆在所述內連結構上，其中所述微機電系統基底包括第一可移動元件及相對於所述第一可移動元件在橫向上偏置開的第二可移動元件；頂蓋基底，上覆在所述微機電系統基底上，其中所述頂蓋基底包括上覆在所述第一可移動元件上的第一空腔及上覆在所述第二可移動元件上的第二空腔，其中所述第一空腔具有第一氣體壓力且所述第二空腔具有第二氣體壓力，且其中所述頂蓋基底包含所述第一材料；獲得層，設置在所述第二空腔內，其中所述獲得層被配置成從所述第二空腔吸收釋氣物質；以及釋氣層，設置在所述鈍化結構內且鄰接所述第一空腔，其中 所述釋氣層被配置成將所述釋氣物質釋放到所述第一空腔中，使得所述第一氣體壓力大於所述第二氣體壓力，其中所述釋氣層包含第二材料，且其中所述第二材料是所述第一材料的非晶體形式。
在一些實施例中，本申請提供一種製造積體晶片的方法，所述方法包括：在半導體基底之上形成內連結構；在所述內連結構之上形成鈍化結構；在所述鈍化結構中形成釋氣層，其中所述釋氣層包含釋氣材料，所述釋氣材料具有釋氣耗盡溫度；形成包括第一空腔及第二空腔的頂蓋結構；形成包括第一可移動元件及第二可移動元件的微機電系統(MEMS)基底；執行第一結合製程以將所述微機電系統基底結合到所述頂蓋結構，其中所述第一結合製程達到比所述釋氣耗盡溫度低的第一最大結合溫度；以及執行第二結合製程以將所述微機電系統基底結合到所述內連結構，其中所述第一空腔上覆在所述第一可移動元件上且所述第二空腔上覆在所述第二可移動元件上，其中所述第二結合製程達到比所述釋氣耗盡溫度低的第二最大結合溫度，且其中所述第二結合製程以第一氣體壓力密封所述第一空腔且以第二氣體壓力密封所述第二空腔。
在一些實施例中，所述釋氣材料包括非晶矽。
在一些實施例中，所述釋氣材料包括氫化非晶矽且所述釋氣物質包括氫。
在一些實施例中，所述裝置基底包括半導體基底；內連結構，上覆在所述半導體基底上，其中所述內連結構包括內連介電 結構及沿著所述內連介電結構的上表面設置的上部導電配線層；鈍化結構，上覆在所述內連介電結構上；微機電系統基底，設置在所述內連結構與所述頂蓋結構之間，其中所述微機電系統基底包括所述第一微機電系統裝置的第一可移動元件以及所述第二微機電系統裝置的第二可移動元件；且其中所述釋氣層在垂直方向上在所述上部導電配線層上方設置在所述鈍化結構內。
在一些實施例中，所述積體晶片更包括獲得層，鄰接所述第二空腔，其中所述獲得層被配置成從所述第二空腔吸收所述釋氣物質；且其中所述釋氣層被配置成將所述釋氣物質釋放到所述第一空腔中以使得所述第一氣體壓力大於所述第二氣體壓力。
在一些實施例中，所述第一氣體壓力為近似1個大氣壓且所述第二氣體壓力為近似0個大氣壓。
在一些實施例中，所述半導體基底包含所述釋氣材料的晶體形式。
在一些實施例中，所述積體晶片更包括第一停止件結構，設置在所述第一空腔內且位於所述第一可移動元件之下；以及第二停止件結構，設置在所述第二空腔內且位於所述第二可移動元件之下。
在一些實施例中，所述第一微機電系統裝置是加速度計且所述第二微機電系統裝置是陀螺儀。
在一些實施例中，所述第一材料包括晶體矽且所述第二材料包括氫化非晶矽。
在一些實施例中，所述獲得層的上表面是實質上平的且所述釋氣層的上表面是彎曲的。
在一些實施例中，所述積體晶片更包括第一停止件結構，位於所述第一可移動元件之下且鄰接所述第一空腔；結合結構，相對於所述第一可移動元件在橫向上偏置開；且其中所述釋氣層在所述結合結構與所述第一停止件結構之間在橫向上間隔開。
在一些實施例中，所述積體晶片更包括第二停止件結構，位於所述第二可移動元件之下且鄰接所述第二空腔；且其中所述獲得層設置在所述第二停止件結構與所述內連結構之間。
在一些實施例中，所述第二最大結合溫度為約420℃且所述釋氣耗盡溫度大於570℃。
在一些實施例中，形成所述釋氣層包括在所述鈍化結構中形成釋氣層開口；在所述鈍化結構之上沉積釋氣結構，其中所述釋氣結構是使用前驅體氣體通過等離子體增強型化學氣相沉積(PECVD)進行沉積；以及對所述釋氣結構執行平坦化製程，從而界定所述釋氣層。
在一些實施例中，所述前驅體氣體是矽烷且所述釋氣層包含氫化非晶矽。
在一些實施例中，所述第一結合製程包括熔合結合製程且所述第二結合製程包括共晶結合製程。
在一些實施例中，所述第一最大結合溫度低於所述第二最大結合溫度。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:積體晶片
101:裝置基底
102:半導體基底
104:內連結構
106:主動元件
108:源極/汲極區
110:閘極
112:導通孔
114:導電配線
114a:上部導電配線層
114e:空腔電極
115:內連介電結構
116:上部導電層
116a:獲得層
118:鈍化結構
120:導電結合結構
122:多晶矽層
124:微機電系統基底
125:頂蓋結構
126:頂蓋介電層
128:頂蓋基底
130:釋氣層
132:停止件結構
132a:第一停止件層
132b:第二停止件層
134:第一可移動元件
135:第一微機電系統裝置
136:第一空腔/空腔
137:第二微機電系統裝置
138:第二可移動元件
140:第二空腔/空腔

Claims (9)

  1. 一種積體晶片，包括：裝置基底，包括第一微機電系統裝置及相對於所述第一微機電系統裝置在橫向上偏置開的第二微機電系統裝置；頂蓋結構，上覆在所述裝置基底上，其中所述頂蓋結構包括上覆在所述第一微機電系統裝置上的第一空腔及上覆在所述第二微機電系統裝置上的第二空腔，其中所述第一空腔具有第一氣體壓力，且其中所述第二空腔具有與所述第一空腔不同的第二氣體壓力；釋氣層，鄰接所述第一空腔且位於所述第一空腔內，其中所述釋氣層包含具有釋氣物質的釋氣材料，且其中所述釋氣材料是非晶態的；以及獲得層，鄰接所述第二空腔且位於所述第二空腔內，其中所述獲得層被配置成從所述第二空腔吸收所述釋氣物質；且其中所述釋氣層被配置成將所述釋氣物質釋放到所述第一空腔中以使得所述第一氣體壓力大於所述第二氣體壓力。
  2. 如申請專利範圍第1項所述的積體晶片，其中所述裝置基底包括：半導體基底；內連結構，上覆在所述半導體基底上，其中所述內連結構包括內連介電結構及沿著所述內連介電結構的上表面設置的上部導電配線層； 鈍化結構，上覆在所述內連介電結構上；微機電系統基底，設置在所述內連結構與所述頂蓋結構之間，其中所述微機電系統基底包括所述第一微機電系統裝置的第一可移動元件以及所述第二微機電系統裝置的第二可移動元件；且其中所述釋氣層在垂直方向上在所述上部導電配線層上方設置在所述鈍化結構內。
  3. 如申請專利範圍第2項所述的積體晶片，更包括：第一停止件結構，設置在所述第一空腔內且位於所述第一可移動元件之下；以及第二停止件結構，設置在所述第二空腔內且位於所述第二可移動元件之下。
  4. 一種積體晶片，包括：半導體基底，包含第一材料；內連結構，上覆在所述半導體基底上；鈍化結構，上覆在所述內連結構上；微機電系統基底，上覆在所述內連結構上，其中所述微機電系統基底包括第一可移動元件及相對於所述第一可移動元件在橫向上偏置開的第二可移動元件；頂蓋基底，上覆在所述微機電系統基底上，其中所述頂蓋基底包括上覆在所述第一可移動元件上的第一空腔及上覆在所述第二可移動元件上的第二空腔，其中所述第一空腔具有第一氣體壓 力且所述第二空腔具有第二氣體壓力，且其中所述頂蓋基底包含所述第一材料；獲得層，設置在所述第二空腔內且位於所述第二空腔內，其中所述獲得層被配置成從所述第二空腔吸收釋氣物質；以及釋氣層，設置在所述鈍化結構內且鄰接所述第一空腔且位於所述第一空腔內，其中所述釋氣層被配置成將所述釋氣物質釋放到所述第一空腔中，使得所述第一氣體壓力大於所述第二氣體壓力，其中所述釋氣層包含第二材料，且其中所述第二材料是所述第一材料的非晶體形式。
  5. 如申請專利範圍第4項所述的積體晶片，其中所述獲得層的上表面是實質上平的且所述釋氣層的上表面是彎曲的。
  6. 如申請專利範圍第4項所述的積體晶片，更包括：第一停止件結構，位於所述第一可移動元件之下且鄰接所述第一空腔；導電結合結構，相對於所述第一可移動元件在橫向上偏置開；且其中所述釋氣層在所述導電結合結構與所述第一停止件結構之間在橫向上間隔開。
  7. 如申請專利範圍第6項所述的積體晶片，更包括：第二停止件結構，位於所述第二可移動元件之下且鄰接所述第二空腔；且 其中所述獲得層設置在所述第二停止件結構與所述內連結構之間。
  8. 一種製造積體晶片的方法，所述方法包括：在半導體基底之上形成內連結構；在所述內連結構之上形成鈍化結構；在所述鈍化結構中形成釋氣層，其中所述釋氣層包含釋氣材料，所述釋氣材料具有釋氣耗盡溫度，且部分所述釋氣層的上表面低於所述鈍化結構的上表面；形成包括第一空腔及第二空腔的頂蓋結構；形成包括第一可移動元件及第二可移動元件的微機電系統基底；執行第一結合製程以將所述微機電系統基底結合到所述頂蓋結構，其中所述第一結合製程達到比所述釋氣耗盡溫度低的第一最大結合溫度；以及執行第二結合製程以將所述微機電系統基底結合到所述內連結構，其中所述第一空腔上覆在所述第一可移動元件上且所述第二空腔上覆在所述第二可移動元件上，其中所述第二結合製程達到比所述釋氣耗盡溫度低的第二最大結合溫度，且其中所述第二結合製程以第一氣體壓力密封所述第一空腔且以第二氣體壓力密封所述第二空腔，所述第一氣體壓力為近似1個大氣壓且所述第二氣體壓力為近似0個大氣壓。
  9. 如申請專利範圍第8項所述的方法，其中形成所述釋氣層包括：在所述鈍化結構中形成釋氣層開口；在所述鈍化結構之上沉積釋氣結構，其中所述釋氣結構是使用前驅體氣體通過等離子體增強型化學氣相沉積(PFCVD)進行沉積；以及對所述釋氣結構執行平坦化製程，從而界定所述釋氣層。
TW108144685A 2019-09-23 2019-12-06 積體晶片及其製造方法 TWI758666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/579,713 US11198606B2 (en) 2019-09-23 2019-09-23 Structure for microelectromechanical systems (MEMS) devices to control pressure at high temperature
US16/579,713 2019-09-23

Publications (2)

Publication Number Publication Date
TW202114211A TW202114211A (zh) 2021-04-01
TWI758666B true TWI758666B (zh) 2022-03-21

Family

ID=74881743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144685A TWI758666B (zh) 2019-09-23 2019-12-06 積體晶片及其製造方法

Country Status (3)

Country Link
US (3) US11198606B2 (zh)
CN (1) CN112537751A (zh)
TW (1) TWI758666B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150158720A1 (en) * 2011-06-27 2015-06-11 Invensense, Inc. Integrated heater for gettering or outgassing activation
US20170001861A1 (en) * 2011-06-27 2017-01-05 Invensense, Inc. Method of increasing mems enclosure pressure using outgassing material
TW201727780A (zh) * 2016-01-15 2017-08-01 台灣積體電路製造股份有限公司 微機電系統封裝之製造方法
US20170297907A1 (en) * 2011-06-27 2017-10-19 Invensense, Inc. Methods for cmos-mems integrated devices with multiple sealed cavities maintained at various pressures
TW201739686A (zh) * 2016-02-05 2017-11-16 台灣積體電路製造股份有限公司 半導體裝置及封裝件及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9738512B2 (en) * 2012-06-27 2017-08-22 Invensense, Inc. CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
US20140225206A1 (en) * 2013-02-11 2014-08-14 Yizhen Lin Pressure level adjustment in a cavity of a semiconductor die
US9656857B2 (en) * 2014-11-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) devices at different pressures
US9567207B2 (en) * 2015-05-15 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Recess with tapered sidewalls for hermetic seal in MEMS devices
US9695039B1 (en) * 2016-03-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
US10294098B2 (en) * 2017-09-27 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
US11040870B2 (en) * 2019-07-25 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems device having a mechanically robust anti-stiction/outgassing structure
US11634318B2 (en) * 2019-10-28 2023-04-25 Taiwan Semiconductor Manufacturing Company Ltd. MEMs using outgassing material to adjust the pressure level in a cavity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150158720A1 (en) * 2011-06-27 2015-06-11 Invensense, Inc. Integrated heater for gettering or outgassing activation
US20170001861A1 (en) * 2011-06-27 2017-01-05 Invensense, Inc. Method of increasing mems enclosure pressure using outgassing material
US20170297907A1 (en) * 2011-06-27 2017-10-19 Invensense, Inc. Methods for cmos-mems integrated devices with multiple sealed cavities maintained at various pressures
TW201727780A (zh) * 2016-01-15 2017-08-01 台灣積體電路製造股份有限公司 微機電系統封裝之製造方法
TW201739686A (zh) * 2016-02-05 2017-11-16 台灣積體電路製造股份有限公司 半導體裝置及封裝件及其製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P.J. Jennings, J.C.L. Cornish, B.W. Clare, G.T. Hefter, D.J. Santjojo，A study of the effects of annealing and outgassing on hydrogenated amorphous silicon，Thin Solid Films，Volume 310, Issues 1-2, 21 November 1997, Pages 156-160 *

Also Published As

Publication number Publication date
TW202114211A (zh) 2021-04-01
US20210087055A1 (en) 2021-03-25
US11697588B2 (en) 2023-07-11
US20230294978A1 (en) 2023-09-21
US11198606B2 (en) 2021-12-14
CN112537751A (zh) 2021-03-23
US20220089434A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US7115436B2 (en) Integrated getter area for wafer level encapsulated microelectromechanical systems
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
JP4908202B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
US9233839B2 (en) MEMS device and method of forming the same
US7923790B1 (en) Planar microshells for vacuum encapsulated devices and damascene method of manufacture
US7736929B1 (en) Thin film microshells incorporating a getter layer
US20080290494A1 (en) Backside release and/or encapsulation of microelectromechanical structures and method of manufacturing same
US9938134B2 (en) Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US9884758B2 (en) Selective nitride outgassing process for MEMS cavity pressure control
US20220348455A1 (en) Systems and methods for providing getters in microelectromechanical systems
JP2011505264A (ja) 集積回路及びカプセル化されたｎ／ｍｅｍｓを備えた装置及びその製造方法
US8900905B1 (en) MEMS device and method of forming the same
US20130119822A1 (en) Mems device and manufacturing method thereof
WO2020133732A1 (zh) 封装方法及封装结构
TWI758666B (zh) 積體晶片及其製造方法
TW201619040A (zh) 微機電系統元件及其製造方法
US11180363B2 (en) Outgassing material coated cavity for a micro-electro mechanical system device and methods for forming the same
US20230107094A1 (en) Process for manufacturing a micro-electro-mechanical device from a single semiconductor wafer and related mems device
US20230399226A1 (en) Micro-electromechanical systems (mems) device with outgas layer