JP2004096426A - 符号誤り率測定装置 - Google Patents

符号誤り率測定装置 Download PDF

Info

Publication number
JP2004096426A
JP2004096426A JP2002254757A JP2002254757A JP2004096426A JP 2004096426 A JP2004096426 A JP 2004096426A JP 2002254757 A JP2002254757 A JP 2002254757A JP 2002254757 A JP2002254757 A JP 2002254757A JP 2004096426 A JP2004096426 A JP 2004096426A
Authority
JP
Japan
Prior art keywords
pattern
error rate
reception
expected value
detection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002254757A
Other languages
English (en)
Inventor
Hideo Shida
志田 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Kyushu Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Kyushu Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd, Kyushu Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2002254757A priority Critical patent/JP2004096426A/ja
Publication of JP2004096426A publication Critical patent/JP2004096426A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】主として複数種類のパターンの符号誤り率を測定する符号誤り率測定装置において、回路規模を縮小することでコストの低減を図ることができる符号誤り率測定装置を提供する。
【解決手段】パターン一致検出部10は、符号誤り率を測定するために用いるパターンの種類毎に、その一部として含まれる特定のパターンを検出パターンとして記憶し、受信パターンP10と、このパターンに応じた検出パターンとの一致不一致を検出する。受信パターンP10と検出パターンとの一致が検出されてトリガ信号Trが出力された時点で、PNパターン生成部11からPNパターンの発生を開始させ、又は、フレームパターン期待値レジスタ13からフレームパターンの出力を開始させる。これにより、誤り率検出部15に入力される受信パターンP10と基準パターンP11又は基準パターンP12との同期がとられる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、ディジタル伝送系で生ずるパターンの符号誤り率(Bit Error Rate)を測定する符号誤り率測定装置に関する。
【0002】
【従来の技術】
符号誤り率測定装置は、所定のパターンを発生させて、ディジタル伝送路、ディジタルデバイス等のディジタル伝送系を介したパターンとディジタル伝送系を介さないパターン(期待値パターン)との一致不一致を検出してディジタル伝送系で生ずる符号誤り率を測定するものである。符号誤り率を測定する際に用いるパターンには、疑似ランダムパターン(PNパターン)若しくはそのマーク率を変化させたパターン、又は、フレーム構造を有するパターン等がある。ここで、フレーム構造を有するパターン(以下、フレームパターンという)は、例えばSONET/SDH(光同期伝送網:Synchronous Optical NETwork/同期ディジタル・ハイアラーキ:Synchronous Digital Hierarchy網)で用いられるパターンがある。
【0003】
従来の符号誤り率測定装置は、使用するパターンが複数種類ある場合には、各々のパターンの符号誤り率を測定する符号誤り率測定回路を個別に備える。例えばPNパターンの符号誤り率を測定するための符号誤り率測定回路とフレームパターンの符号誤り率を測定するための符号誤り率測定回路とを個別に備えている。各符号誤り率測定回路は、基準パターン(期待値パターン)を発生するパターン発生部と、基準パターンとディジタル伝送系を介したパターンとの一致不一致を検出することで符号誤り率を検出する誤り率検出部と、基準パターンとディジタル伝送系を介したパターンとの同期をとるための同期制御部とを含んで構成される。ディジタル伝送系の符号誤り率の測定は、ディジタル伝送系で用いられるパターンに応じて、ユーザが使用する符号誤り率測定回路を選択して行われる。
【0004】
【発明が解決しようとする課題】
ところで、従来の符号誤り率測定装置が備える符号誤り率測定回路は、パターン発生部からの基準パターンとディジタル伝送系を介したパターンとの同期をとりつつ、その一致不一致を検出することで符号誤り率を検出する点においては共通するものの、パターンの種類毎に同期の検出方法及び同期のとり方が異なる。
【0005】
例えば、PNパターンの符号誤り率を測定するための符号誤り率測定回路は、基準パターンの発生を一時的に停止させておき、停止させている基準パターンと同一のパターンがディジタル伝送系を介したパターンに含まれていることを検出した時点で基準パターンの発生を再開させることで基準パターンとディジタル伝送系を介したパターンとの同期をとっている。
【0006】
一方、フレームパターンの符号誤り率を測定するための符号誤り率測定回路は、予めフレームを検出するための検出パターン(値が不変の一定のパターン)をレジスタに記憶させるとともに、1フレーム分の基準パターンをレジスタに記憶させておく。そして、ディジタル伝送系を介したパターンに検出パターンが含まれているか否かを検出し、検出した時点でレジスタから基準パターンを順次読み出すことで基準パターンとディジタル伝送系を介したパターンとの同期をとっている。
【0007】
このため、パターンの種類毎に個別に符号誤り率測定回路を設ける必要があり、その結果として回路規模が増大して装置のコストが上昇するという問題があった。また、ディジタル伝送系の符号誤り率を測定する際にPNパターンを用いる場合には、PNパターンのマーク率が低いときは基準パターンとディジタル伝送系を介したパターンとの同期をとるまでに長時間を要し、パターンの段数が増加すると同期をとるまでに要する時間が更に長くなる。その結果として符号誤り率の測定に要する時間が長くなり、測定効率が悪いという問題があった。
【0008】
本発明は上記事情に鑑みてなされたものであり、複数種類のパターンの符号誤り率を測定する符号誤り率測定装置において、回路規模を縮小することでコストの低減を図るとともに、測定に要する時間の短縮を図ることで効率よくパターンの符号誤り率を測定することができる符号誤り率測定装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明の符号誤り率測定装置は、複数種類のパターンを用いて対象物で生ずる符号誤り率を測定する符号誤り率測定装置であって、前記パターンの種類に応じた特定の要素パターンを前記パターンの種類毎に記憶し、前記対象物から得られる受信パターン(P10)に応じた要素パターンを用いて前記受信パターンに含まれる特定の要素パターンを検出して、その旨を示すトリガ信号(Tr)を出力する同期検出部(10)と、前記同期検出部から出力されるトリガ信号に基づいて、前記複数種類のパターンの内の少なくとも1つを期待値パターン(P11、P12)として出力するパターン発生部(11、12、13)と、前記パターン発生部から出力される期待値パターンのうち、前記対象物から得られる受信パターンの種類に応じた期待値パターンを選択する選択部(14)と、前記選択部で選択された期待値パターン(P13)と前記対象物から得られる受信パターンとの一致不一致を検出する誤り率検出部(15)とを備えることを特徴としている。
この発明によれば、パターンの種類に応じた特定の要素パターンをパターンの種類毎に記憶し、対象物から得られる受信パターンに応じた要素パターンを用いて受信パターンに含まれる特定の要素パターンを検出し、検出した時点で期待値パターンを少なくとも1つ発生させて、対象物から得られる受信パターンの種類に応じた期待値パターンを選択部で選択し、選択した期待値パターンと受信パターンとの一致不一致を検出するようにしている。このため、符号誤り率を測定するために用いるパターンの種類が複数種類あっても1つの装置で符号誤り率を測定することができるため、装置の小規模化、ひいてはコストの低減を図ることができる。また、パターンの種類に応じた要素パターンが受信パターンに含まれる箇所(時点)を検出し、この箇所(時点)をもって期待値パターンの発生を開始させているため、受信パターンと期待値パターンとの同期を短時間でとることができる。その結果として測定に要する時間を短縮することができ、効率よくパターンの符号誤り率を測定することができる。
また、本発明の符号誤り率測定装置は、前記複数種類のパターンが、少なくとも疑似ランダムパターンとフレーム構造のパターンとを含むことが好ましい。
また、本発明の符号誤り率測定装置は、前記同期検出部が、前記疑似ランダムパターンのパターン周期の一部を前記要素パターンとして記憶するとともに、前記フレーム構造に依存する固有のパターンを前記要素パターンとして記憶することが好ましい。
また、本発明の符号誤り率測定装置は、前記パターン発生部が、前記受信パターンの段数に応じたマーク率1/2の疑似ランダムパターンを発生する疑似ランダムパターン発生部(11)と、前記疑似ランダムパターン発生部から発生される疑似ランダムパターンのマーク率を可変して前記期待値パターンの1つとして出力するマーク率可変部(12)とを含むことを特徴としている。
更に、本発明の符号誤り率測定装置は、前記誤り率検出部が、前記選択部で選択された期待値パターンと前記対象物から得られる受信パターンとの不一致を示す検出結果が、予め設定された閾値以上になった場合に、前記同期検出部に対して前記受信パターンに含まれる特定の要素パターンを検出させる制御信号(S3)を出力することを特徴としている。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による符号誤り率測定装置について詳細に説明する。図1は、本発明の一実施形態による符号誤り率測定装置の構成を示すブロック図である。図1に示すように、本実施形態の符号誤り率測定装置は、パターン一致検出部10、PNパターン生成部11、マーク率可変部12、フレームパターン期待値レジスタ13、セレクタ14、及び誤り率検出部15を含んで構成される。尚、図1に示す符号誤り率測定装置は、疑似ランダムパターン(PNパターン)とフレーム形式のパターン(フレームパターン)とを用いて対象物としてのディジタル伝送路(図示省略)で生ずる符号誤り率を測定する装置である。
【0011】
パターン一致検出部10は、ディジタル伝送路を介した受信パターンP10と、符号誤り率測定装置内で発生させるパターン(基準パターン:本発明にいう期待値パターンに相当する)との同期をとるために、受信パターンP10に含まれる特定のパターンを検出するためものであり、受信パターンP10に含まれる特定のパターンを検出した時にはトリガ信号Trを出力する。このパターン一致検出部10は、パターンの種類に応じた特定の検出パターン(要素パターン)をパターンの種類毎に記憶している。
【0012】
例えば、ディジタル伝送路で生ずる符号誤り率を測定するために用いるパターンがPNパターンである場合には、PNパターンの周期性に着目してPNパターンのパターン周期の一部(例えば、32ビット分)を検出パターンとして記憶する。尚、詳細は後述するが、本実施形態においては、段数及びマーク率が異なるPNパターンを複数用いてディジタル伝送路の符号誤り率を測定することができるよう構成されており、パターン一致検出部10は段数及びマーク率が異なるPNパターン各々についての検出パターンも記憶している。また、ディジタル伝送路で生ずる符号誤り率を測定するために用いるパターンがフレームパターンである場合にはフレームの形式(フレーム構造)に依存する固有のパターン(例えば、フレーム先頭部分に含まれる32ビット分)を検出パターンとして記憶する。
【0013】
パターン一致検出部10は、入力される受信パターン(シリアル信号)を一時的に記憶する縦続接続された数ビット(例えば、32ビット)のシフトレジスタと、検出パターンを記憶する数ビット(例えば、32ビット)のレジスタとを備え、刻々変化するシフトレジスタの値と時間的に変化しないレジスタの値とをビット毎に比較して、受信パターンと検出パタンとの一致不一致を検出する。
【0014】
また、パターン一致検出部10には、受信パターンP10がPNパターンであるか、又はフレームパターンであるかを示すパターン情報信号S1と、受信パターンP10がPNパターンである場合に、受信パターンP10の段数及びマーク率を示すパターン情報信号S2とが入力されている。パターン一致検出部10は、これらパターン情報信号S1,S2に基づいて、受信パターンP10に含まれる特定のパターンを検出するために用いる検出パターンを、記憶している検出パターンから選択する。尚、符号誤り率を測定するときには、使用するパターンの種類をユーザが符号誤り率測定装置に入力しておく。選択信号S1及びパターン情報信号S2の内容は、ユーザの設定内容に応じて決定される。
【0015】
PNパターン生成部11は、パターン情報信号S1がPNパターンを示すもの(例えば、「L」レベル)であって、パターン一致検出部10からトリガ信号Trが出力されると、マーク率1/2のPNパターンを発生する。このPNパターン生成部11は、マーク率1/2のPNパターンであって異なる段数(例えば、7段、9段、23段、31段等)のPNパターンを発生する複数のパターン発生器(図示省略)と、パターン情報信号S2に基づいてこれらのパターン発生器のうちの1つから発生されるPNパターンを選択するセレクタ(図示省略)とを含んで構成され、パターン情報信号S2に応じた段数のPNパターンを発生する。
【0016】
マーク率可変部12は、PNパターン生成部11から出力されたPNパターンのマーク率を、パターン情報信号S2で示されるマーク率のPNパターンに変換するものである。マーク率可変部12は、PNパターンのマーク率を異なるマーク率(例えば、1/4のマーク率、1/8のマーク率)に変換する複数の変換器(図示省略)と、これらの変換器によって変換されたPNパターンの何れか1つをパターン情報信号S2に基づいて選択するセレクタ(図示省略)とを含んで構成され、パターン情報信号S2に応じたマーク率のPNパターンを基準パターン(期待値パターン)P11として出力する。
【0017】
フレームパターン期待値レジスタP13は、受信パターンP10がフレームパターンである場合(例えば、「H」レベルである場合)の、受信パターンP10に対する基準パターンを記憶する。このフレームパターン期待値レジスタ13に記憶される基準パターンは、例えば1フレーム分のパターンである。フレームパターン期待値レジスタP13は、パターン情報信号S1がフレームパターンを示すものであって、パターン一致検出部10からトリガ信号Trが出力されると、順次フレームを形成するパターンを基準パターンP12として出力する。
【0018】
セレクタ14は、パターン情報信号S1がPNパターンを示すものである場合には、マーク率可変部12から出力される基準パターンP11を選択して基準パターンP13として出力し、パターン情報信号S1がフレームパターンを示すものである場合には、フレームパターン期待値レジスタ13から出力される基準パターンP12を選択して基準パターンP13として出力する。
【0019】
誤り率検出部15は、パターン一致検出部10から出力される受信パターンP10とセレクタ14から出力される基準パターンP13との排他的論理和を演算する演算回路を備え、パターン一致検出部10からトリガ信号Trが出力されると、これらのパターンに対する演算を開始する。受信パターンP10と基準パターンP13との排他的論理和を演算することにより、これらのパターン間の一致不一致を検出する。
【0020】
誤り率検出部15における演算結果が不一致を示すものである場合(演算結果が「1」である場合)には、受信パターンP10と基準パターンP13との間に相違、即ち符号誤りが生じていることになる。誤り検出部15は、単位時間当たりの符号誤り率を検出して検出結果を示す結果信号S10を出力する。また、誤り率検出部15には、符号誤り率の閾値が予め設定されている。誤り検出部15は、検出した符号誤り率が閾値を越えた場合には受信パターンP10と基準信号P13とが非同期になったとみなし、受信パターンP10と基準信号P13との同期をとるため、パターン一致検出部15に対して受信パターンP10に含まれる特定のパターンを検出させるための制御信号S3を出力する。
【0021】
次に、上記構成における本発明の一実施形態による符号誤り率測定装置の動作について説明する。尚、以下の説明においては、先ずPNパターンを用いてディジタル伝送路で生ずる符号誤り率を測定する場合の動作を例に挙げて説明し、次にフレームパターンを用いてディジタル伝送路で生ずる符号誤り率を測定する場合の動作を説明する。
【0022】
PNパターンを用いて測定を行う場合には、測定を開始する前に、ユーザは予め符号誤り率測定装置に対して、測定に用いるパターンがPNパターンであること示す情報を入力するとともに、そのPNパターンの段数及びマーク率を示す情報を入力する。以上の操作が終了してユーザが設定したPNパターンが送信側から送信されてディジタル伝送路を介すると、受信パターンP10としてパターン一致検出部10で受信される。
【0023】
受信パターンP10を受信すると、パターン一致検出部10において受信パターンP10とユーザが設定したパターン情報信号S1,S2で示されるPNパターンに応じた検出パターンとの内容の一致不一致が検出される。この検出が行われた受信パターンP10は誤り率検出部15へ出力されるが、パターン一致検出部10において内容が不一致であると検出された場合には、パターン一致検出部10からのトリガ信号Trが誤り検出部15に入力されないため、誤り率検出部15における誤り率の検出は行われない。
【0024】
一方、パターン一致検出部10において、受信信号P10と検出パターンとの一致が検出されると、パターン一致検出部10からトリガ信号Trが出力される。このトリガ信号Trは、PNパターン生成部11、フレームパターン期待値レジスタ13、及び誤り検出部15に入力される。尚、パターン一致検出部10は受信パターンP10と検出パターンとの一致を検出してトリガ信号Trを出力した後は、制御信号S3が入力されるまで受信パターンP10と検出パターンとの一致不一致を検出する動作を行わない。
【0025】
ここで、パターン情報信号S1はPNパターンを示すものであるため、トリガ信号TrによってPNパターン生成部11は動作状態となるが、フレームパターン期待値レジスタ13は非動作状態のままである。PNパターン生成部11が動作状態になると、PNパターン生成部11からパターン情報信号S2で示される段数であって、マーク率1/2のPNパターンが出力される。このPNパターンはマーク率可変部12に入力され、パターン情報信号S2で示されるマーク率に変換されて基準パターンP11として出力される。
【0026】
マーク率可変部12から出力された基準パターンP11はセレクタ14に入力される。セレクタ14は、パターン情報信号S1がPNパターンを示すものであるため、基準パターンP11を選択して基準パターンP13として出力する。誤り検出部15は、パターン一致検出部10からのトリガ信号Trにより動作状態となっているため、入力される受信パターンP10と基準パターンP13との排他的論理和を演算し、これらのパターン間の一致不一致を検出する。誤り率検出部15は、単位時間当たりの符号誤り率を検出して検出結果を示す結果信号S10を出力する。
【0027】
誤り検出部15が以上の検出動作を行っている状態で、検出した符号誤り率が予め設定された閾値以上になると、受信パターンP10と基準パターンP13が非同期になったとみなし、これらのパターン間の同期をとるために、パターン一致検出部15に対して受信パターンP10に含まれる特定のパターンを検出させるための制御信号S3を出力する。この制御信号S3が入力されると、パターン一致検出部10は入力される受信パターンP10と検出パターン(これは先に用いた検出パターンと同じパターンである)との一致不一致を検出する動作を再開する。かかる動作を繰り返し行って対象物としてのディジタル伝送路で生ずる符号誤り率の測定が行われる。
【0028】
フレームパターンを用いて測定を行う場合には、測定を開始する前に、ユーザは予め符号誤り率測定装置に対して、測定に用いるパターンがフレームパターンであること示す情報を入力する。以上の操作が終了してユーザが設定したフレームパターンが送信側から送信されてディジタル伝送路を介すると、受信パターンP10としてパターン一致検出部10で受信される。
【0029】
受信パターンP10を受信すると、パターン一致検出部10において受信パターンP10とユーザが設定したパターン情報信号S1,S2で示されるフレームパターンに応じた検出パターンとの内容の一致不一致が検出される。検出が行われた受信パターンP10は前述したように、誤り率検出部15へ出力されるが、パターン一致検出部10において内容が不一致であると検出された場合には、パターン一致検出部10からのトリガ信号Trが誤り検出部15に入力されないため、誤り率検出部15における誤り率の検出は行われない。
【0030】
一方、パターン一致検出部10において、受信信号P10と検出パターンとの一致が検出されると、パターン一致検出部10からトリガ信号Trが出力される。ここで、パターン情報信号S1はフレームパターンを示すものであるため、トリガ信号Trによってフレームパターン期待値レジスタ13は動作状態となるが、PNパターン生成部11は非動作状態のままである。フレームパターン期待値レジスタ13が動作状態になると、記憶されているフレームの内容が順次基準パターンP12として出力される。
【0031】
パターン情報信号S1はフレームパターンを示すものであるため、セレクタP12によって基準パターンP12が選択されて基準パターンP13として出力される。誤り率検出部15はパターン一致検出部10から出力される受信パターンP10とセレクタ14から出力される基準パターンP13との排他的論理和を演算し、これらのパターン間の一致不一致を検出して、単位時間当たりの符号誤り率を検出して検出結果を示す結果信号S10を出力する。誤り検出部15が以上の検出動作を行っている状態で、検出した符号誤り率が予め設定された閾値以上になると、PNパターンを用いて測定を行う場合と同様に、パターン一致検出部10に対して制御信号S3を出力し、受信パターンP10と検出パターンの一致不一致を検出する動作を再開させる。
【0032】
以上説明したように、本実施形態においては、符号誤り率を測定するために用いるパターンの種類に拘わらず、そのパターンに応じた検出パターンと受信パターンP10とが一致する箇所(時点)を検出し、その時点からPNパターン又はフレームパターンの発生(出力)を開始している。このため、符号誤り率を測定するために用いるパターンの種類が複数種類あっても1つの回路で符号誤り率を測定することができるため、回路の小規模化、ひいてはコストの低減を図ることができる。
【0033】
また、本実施形態においてはパターンの種類毎に固有な検出パターンを用い、この検出パターンが受信パターンに含まれる箇所(時点)をもって、PNパターン(基準パターンP11)の発生を開始し、又は、フレームパターン(基準パターン12)の出力を開始させているため、受信パターンP10と基準パターンP11,P12との同期を短時間でとることができる。その結果として測定に要する時間を短縮することができ、効率よくパターンの符号誤り率を測定することができる。
【0034】
以上、本発明の一実施形態による符号誤り率測定装置について説明したが、本発明は上記実施形態に制限される訳ではなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、パターン情報信号S1の内容に応じて、トリガ信号Trが出力されたときに基準パターンP11及び基準パターンP12の何れか一方を出力させるようにしていた。しかしながら、トリガ信号Trが出力されたときに基準パターンP11及び基準パターンP12の両方を発生(出力)させて、これらの何れかをセレクタ14で選択するように構成しても良い。
【0035】
更に、上記実施形態においては、符号誤り率を測定するためにPNパターン又はフレームパターンを用いる場合を例に挙げて説明していたが、これらのパターン以外に、所定の周期性を有するパターン及び所定の形式を有するパターンを用いることも可能である。この場合においては、使用するパターンの一部として含まれる固有のパターンを検出パターンとして検出パターン一致検出部10に記憶させておく必要がある。
【0036】
【発明の効果】
以上説明したように、本発明によれば、パターンの種類に応じた特定の要素パターンをパターンの種類毎に記憶し、対象物から得られる受信パターンに応じた要素パターンを用いて受信パターンに含まれる特定の要素パターンを検出し、検出した時点で期待値パターンを少なくとも1つ発生させて、対象物から得られる受信パターンの種類に応じた期待値パターンを選択部で選択し、選択した期待値パターンと受信パターンとの一致不一致を検出するようにしている。このため、符号誤り率を測定するために用いるパターンの種類が複数種類あっても1つの装置で符号誤り率を測定することができるため、装置の小規模化、ひいてはコストの低減を図ることができるという効果がある。
また、パターンの種類に応じた要素パターンが受信パターンに含まれる箇所(時点)を検出し、この箇所(時点)をもって期待値パターンの発生を開始させているため、受信パターンと期待値パターンとの同期を短時間でとることができる。その結果として測定に要する時間を短縮することができ、効率よくパターンの符号誤り率を測定することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態による符号誤り率測定装置の構成を示すブロック図である。
【符号の説明】
10   パターン一致検出部(同期検出部)
11   PNパターン生成部(パターン発生部、疑似ランダムパターン発生部)
12   マーク率可変部(パターン発生部)
13   フレームパターン期待値レジスタ(パターン発生部)
14   セレクタ(選択部)
15   誤り率検出部
P10  受信パターン
P11  基準パターン(期待値パターン)
P12  基準パターン(期待値パターン)
P13  基準パターン(期待値パターン)
S3   制御信号
Tr   トリガ信号

Claims (5)

  1. 複数種類のパターンを用いて対象物で生ずる符号誤り率を測定する符号誤り率測定装置であって、
    前記パターンの種類に応じた特定の要素パターンを前記パターンの種類毎に記憶し、前記対象物から得られる受信パターンに応じた要素パターンを用いて前記受信パターンに含まれる特定の要素パターンを検出して、その旨を示すトリガ信号を出力する同期検出部と、
    前記同期検出部から出力されるトリガ信号に基づいて、前記複数種類のパターンの内の少なくとも1つを期待値パターンとして出力するパターン発生部と、
    前記パターン発生部から出力される期待値パターンのうち、前記対象物から得られる受信パターンの種類に応じた期待値パターンを選択する選択部と、
    前記選択部で選択された期待値パターンと前記対象物から得られる受信パターンとの一致不一致を検出する誤り率検出部と
    を備えることを特徴とする符号誤り率測定装置。
  2. 前記複数種類のパターンは、少なくとも疑似ランダムパターンとフレーム構造のパターンとを含むことを特徴とする請求項1記載の符号誤り率測定装置。
  3. 前記同期検出部は、前記疑似ランダムパターンのパターン周期の一部を前記要素パターンとして記憶するとともに、前記フレーム構造に依存する固有のパターンを前記要素パターンとして記憶することを特徴とする請求項2記載の符号誤り率測定装置。
  4. 前記パターン発生部は、前記受信パターンの段数に応じたマーク率1/2の疑似ランダムパターンを発生する疑似ランダムパターン発生部と、
    前記疑似ランダムパターン発生部から発生される疑似ランダムパターンのマーク率を可変して前記期待値パターンの1つとして出力するマーク率可変部と
    を含むことを特徴とする請求項2又は請求項3記載の符号誤り率測定装置。
  5. 前記誤り率検出部は、前記選択部で選択された期待値パターンと前記対象物から得られる受信パターンとの不一致を示す検出結果が、予め設定された閾値以上になった場合に、前記同期検出部に対して前記受信パターンに含まれる特定の要素パターンを検出させる制御信号を出力することを特徴とする請求項1から請求項4記載の符号誤り率測定装置。
JP2002254757A 2002-08-30 2002-08-30 符号誤り率測定装置 Withdrawn JP2004096426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002254757A JP2004096426A (ja) 2002-08-30 2002-08-30 符号誤り率測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002254757A JP2004096426A (ja) 2002-08-30 2002-08-30 符号誤り率測定装置

Publications (1)

Publication Number Publication Date
JP2004096426A true JP2004096426A (ja) 2004-03-25

Family

ID=32060451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002254757A Withdrawn JP2004096426A (ja) 2002-08-30 2002-08-30 符号誤り率測定装置

Country Status (1)

Country Link
JP (1) JP2004096426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084328A1 (ja) * 2011-12-08 2013-06-13 富士機械製造株式会社 多重化通信システム、送信装置、および受信装置
JP2021158415A (ja) * 2020-03-25 2021-10-07 アンリツ株式会社 誤り率測定装置、及び誤り率測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084328A1 (ja) * 2011-12-08 2013-06-13 富士機械製造株式会社 多重化通信システム、送信装置、および受信装置
JPWO2013084328A1 (ja) * 2011-12-08 2015-04-27 富士機械製造株式会社 多重化通信システム、送信装置、および受信装置
JP2021158415A (ja) * 2020-03-25 2021-10-07 アンリツ株式会社 誤り率測定装置、及び誤り率測定方法
JP7128852B2 (ja) 2020-03-25 2022-08-31 アンリツ株式会社 誤り率測定装置、及び誤り率測定方法

Similar Documents

Publication Publication Date Title
JP2006311237A (ja) データ受信装置および同期信号検出方法ならびにプログラム
JP2008160235A (ja) チューナのビットエラーレート測定の方法及び装置
JP2007282093A (ja) クロック信号発生装置及び方法
JP2004096426A (ja) 符号誤り率測定装置
JP3846330B2 (ja) 収集データの同期化方法及びデータ処理システム
JP2002026876A (ja) ビットエラー位置測定法のビット値検査法
JP2003134098A (ja) シリアル受信装置
JP3989816B2 (ja) パターン同期引き込み装置
US6577647B1 (en) Synchronization system and method, and recording medium
JP3285524B2 (ja) ビット誤り測定装置
JP6386270B2 (ja) 時刻情報伝送システム、送信装置、及び受信装置
JP3088906B2 (ja) 同期装置
JP4410379B2 (ja) 試験装置
JP2010212763A (ja) データ再生装置
JP2512004B2 (ja) 符号誤り率測定装置
JPS6134104B2 (ja)
JP2003324411A (ja) 符号誤り測定装置及び方法、pnパターン発生装置及び方法並びに同期装置
JPH06164556A (ja) 伝送特性測定装置
JP3246044B2 (ja) 固定パターンのエラー測定装置
JP2751673B2 (ja) デジタル通信システム用ビット誤り率測定装置
JP2873494B2 (ja) 符号誤り測定装置
JP2899869B2 (ja) 誤り検出装置
JP2011082890A (ja) 同期確立回路及び誤り率測定装置
JP2004247856A (ja) データ受信装置及びデータ送受信方法
JPH09186676A (ja) Pnコードのビット誤り測定装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20041001

Free format text: JAPANESE INTERMEDIATE CODE: A711

A621 Written request for application examination

Effective date: 20050111

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A761 Written withdrawal of application

Effective date: 20061002

Free format text: JAPANESE INTERMEDIATE CODE: A761