JP2873494B2 - 符号誤り測定装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル信号伝送路及びこの伝送路を構成
する装置やデジタル記憶装置において発生する符号誤り
を検出する符号誤り測定装置に関し、特に長周期の任意
パターン信号を用いて測定する際の同期引き込みを速く
した符号誤り測定装置に関する。

本発明の符号誤り測定装置は、デジタル通信方式の一
方式である新しいタイプの同期多重化伝送方式（CCITT
Rec.G707,G708,G709）において、１フレームが約19Kbit
から約311Kbitである長周期パターンに対応した符号誤
り測定に利用できるものである。

［従来の技術］ 従来、符号誤り測定装置において基準パターン信号発
生回路の同期引き込み方式には、読み込み方式及びクロ
ックインヒビット方式があった。読み込み方式は、特公
昭48−10885号公報に開示されているように、測定に用
いるパターン信号は最大長周期系列符号に限定され、ま
たクロックインヒビット方式は、任意パターン信号（本
発明の課題である長周期の任意パターン信号も含まれ
る）を用いる測定に採用されている。

第４図は、任意パターン信号を用いてクロックインヒ
ビット方式による符号誤り測定のブロック図である。パ
ターン発生装置101は、任意パターン信号発生回路１で
発生した任意パターン信号ｂを測定パターン信号として
被測定伝送路102へ出力する。任意パターン信号発生回
路１は、予め設定された任意のパターン列をクロック信
号ａを基に所定周期で繰り返し読み出すことにより任意
パターン信号ｂを発生する。一方、符号誤り測定装置10
3は、被測定伝送路102からの被測定パターン信号ｃを受
信し符号誤り測定を行う。比較回路２は、被測定パター
ン信号ｃと基準パターン信号発生回路３からの基準パタ
ーン信号ｄとを比較し、誤り検出信号ｅを出力する。基
準パターン信号発生回路３は、予め設定された任意のパ
ターン列（任意パターン信号発生回路１で設定された任
意のパターン列と同一）をクロック信号ｆを基に繰り返
し読み出すことにより基準パターン信号ｄを発生する。
同期判定回路５は、誤り検出信号ｅとクロック信号ｆと
により基準パターン信号ｄが被測定パターン信号ｃと同
期状態か又は同期外れかを判定し、同期外れと判定した
ときにはゲート回路４によりクロック信号ｆをインヒビ
ットし、基準パターン信号発生回路３に入力されるクロ
ック信号ｆを１クロック分遅延させる。そして、同期状
態になるまでこの動作、即ち同期引き込み動作を繰り返
す。

誤り計数回路６は同期状態での誤り検出信号ｅを計数
し、表示器７はその計数結果を表示する。

なお、クロック信号ａとクロック信号ｆは同一周波数
である。また、任意パターン信号発生回路１と基準パタ
ーン信号発生回路３は、機能的に同一であるために、同
一回路で構成できる。

第５図に任意パターン信号発生回路１の一例を示す。
主に、モジュロＮカウンタ10、制御部11、データ入力手
段12、RAM13、第１のスイッチ14及び第２のスイッチ15
より構成される。任意パターン信号発生回路１の動作
は、発生させたい任意のパターン列を予めRAM13に書き
込む第１の段階と、次にRAM13に記憶してある任意のパ
ターン列をクロック信号ａで順次読み出す第２の段階と
に分けられる。

先ず、第１の段階では、制御部11の制御信号によっ
て、RAM13を書き込み可能状態にし、第１のスイッチ14
の経路を14b−14c間に形成し、更に第２のスイッチ15の
経路を15b−15c間に形成する。データ入力手段12から入
力された任意のパターン列のデータは、制御部11及び第
２のスイッチ15を介して、RAM13の指定されたアドレス
に書き込まれる。アドレスは、制御部11より第１のスイ
ッチ14を介してRAM13に設定される。

次に、第２の段階では、制御部11の制御信号によっ
て、RAM13を読み出し可能状態にし、第１のスイッチ14
の経路を14a−14c間に形成し、更に第２のスイッチ15の
経路を15a−15c間に形成する。第１の段階でデータ入力
手段12から入力された任意のパターン列（Ｎビット）の
パターン長に相当するデータＮが、制御部11を介してモ
ジュロＮカウンタ10に設定される。モジュロＮカウンタ
10は、スタートパルス（制御部11が第１の段階から第２
の段階に切り替わったことを認識して出力する）を受け
取ると計数を開始し、Ｎ個（任意のパターン列のパター
ン長に相当）周期でクロック信号ａを繰り返し計数す
る。モジュロＮカウンタ10の出力は、第１のスイッチ14
を介してRAM13のアドレスを指定し、このアドレスに対
応した任意のパターン列のデータがRAM13より読み出さ
れ、任意パターン信号ｂとして第２のスイッチ15を介し
て出力される。

ここで、従来技術のクロックインヒビット方式を用い
た同期引き込み動作について、前述の第４図の符号誤り
測定装置103のブロック図を用いて詳述する。被測定パ
ターン信号ｃと基準パターン信号ｄとを比較して符号誤
り検出を行う場合、被測定パターン信号ｃと基準パター
ン信号ｄとが同期状態にないと、被測定パターン信号ｃ
の中に例え誤りパルスが全然なくても誤りとして検出さ
れてしまう。

例えば、任意のパターン列［ABCDEF・・・・・XYZ］
を連続繰り返す任意パターン信号で測定する場合、第６
図において（ａ）と（ｆ）のような関係にあると同期状
態で誤りは検出されないが、（ａ）と（ｂ）、又は
（ａ）と（ｃ）などのような関係にあると同期外れで極
めて大きな誤りとなる。このために、基準パターン信号
ｄの位相を１ビットずつ順次遅延させて、被測定パター
ン信号ｃの位相に合わせる動作が必要になる。同期判定
回路５は、クロック信号ｆと比較回路２からの誤り検出
信号ｅをそれぞれ計数して、クロック信号ｆの計数値
（Ｘ）と誤り検出信号ｅの計数値（Ｙ）の関係により同
期状態か同期外れかを判定する。例えば、計数値（Ｘ）
が1000になる間に計数値（Ｙ）が100以上になると同期
外れと判定する。同期判定回路５は、同期外れと判定す
ると、１クロック時間幅のインヒビットパルスを発生
し、ゲート回路４を制御して基準パターン信号発生回路
３に入力されるクロック信号ｆを１クロック分インヒビ
ットする。この動作により基準パターン信号発生回路３
は、１クロック分の遅延が与えられたのと等価な動作を
する。そして、この１回の同期引き込み動作により同期
状態にならない時には、順次１クロック分の遅延を与
え、この同期引き込み動作を繰り返し、同期状態にいた
る。

この同期引き込み動作を第６図で更に具体的に説明す
る。被測定パターン信号ｃが（ａ）の状態であるのに対
し、基準パターン信号ｄが最初は（ｂ）の状態であると
すると、（ｂ）は（ａ）に対し１ビット（１クロック
分）遅延しているため極めて大きな誤りが発生し、同期
判定回路５は同期外れと判定する。そこで、同期判定回
路５はインヒビットパルスを発生し、クロック信号ｆを
１クロック分インヒビットすることにより、基準パター
ン信号ｄを１ビット遅延させ（ｃ）の状態にする。この
状態でも同期外れであるために、この動作を繰り返し
て、基準パターン信号ｄを（ｄ）、（ｅ）のように順次
１ビットずつ遅延させ、最終的に（ｆ）の状態で同期状
態にする。

［発明が解決しようとする課題］ しかし、このようにクロック信号ｆを１クロック分ず
つインヒビットして同期引き込み動作をする従来のクロ
ックインヒビット方式では、任意のパターン列のパター
ン長（Ｎビット）が長ければ長いほど同期引き込み時間
もそれに連れて増大し、符号誤り測定装置として使いに
くいという欠点があった。

すなわち、第６図の（ａ）と（ｅ）のように、被測定
パターン信号ｃに対して基準パターン信号ｄが１ビット
進んでいる場合には１回のクロックインヒビットで済む
が、（ａ）と（ｂ）のように、被測定パターン信号ｃに
対して基準パターン信号ｄが１ビット遅延している場合
には25回（パターン列AB・・・YZのパターン長（Ｎ）は
26ビットであるため）のクロックインヒビットが必要に
なる。このように、クロックインヒビットの回数は、最
悪約Ｎ（任意のパターン列のパターン長）回必要であ
る。また、引き込み動作は、パターン長がＮビットの任
意のパターン列の場合、Ｎビットを１周期とすると、１
周期で誤り検出と同期判定を、また次の１周期でクロッ
クインヒビットを行い、これを繰り返して同期をとる必
要がある。以上の内容より、クロック信号の繰り返し周
波数をfHzとした場合、同期引き込み時間の最悪値Tmax
は、 Tmax＝2N²÷ｆ ［SEC］ となる。例えば、Ｎ＝500Kbit、ｆ＝100MHzとすると、 Tmax＝２×（500×10³）^２÷（100×10⁶）＝5000 となり、同期引き込み時間の最悪値Tmaxは5000秒（約1.
4時間）である。このように、長周期のパターン信号を
用いる場合には、被測定パターン信号ｃと基準パターン
信号ｄの同期を確立するために多大の時間を要し、実用
的な符号誤り測定装置としては問題があった。

［課題を解決するための手段］ 任意のパターン列が所定周期で繰り返される任意パタ
ーン信号を受信して、この受信した被測定パターン信号
に含まれる符号誤りを検出する符号誤り測定装置におい
て、例えば500Kbitというような長周期のパターン信号
に対しても十分短い時間で同期引き込みができるように
するという課題を解決するために、本発明の符号誤り測
定装置は、第１図に示すように、被測定パターン信号ｃ
の中から、任意パターン信号の所定の位置に予め定義し
て設定した特定パターンを検出する特定パターン検出回
路８を設け、更に、クロック信号ｆを基に基準パターン
信号ｄを発生し、かつ同期判定回路からの信号により発
生状態が制御されるような基準パターン信号発生回路３
と、同期判定回路及び判定パターン検出回路からの信号
を基に、クロック信号ｆを基準パターン信号発生回路に
入力するか否かを制御するようなゲート回路９を備え
た。

［作用］ パターン発生装置においては、任意のパターン列の所
定の位置に、予め特定パターンを定義して設定するか、
又は任意のパターン列の中の例えば１又は０が何ビット
も連続し、他との識別ができるような特異なパターンの
集まりを特定パターンと定義する。符号誤り測定装置に
おいては、被測定パターン信号ｃと基準パターン信号ｄ
とを比較して符号誤り検出をするとともに、両方の信号
が同期状態か同期外れかを判定する。同期外れのとき
は、被測定パターン信号ｃの中から検出した特定パター
ンの検出信号に基づいて、基準パターン信号ｄの同期引
き込み動作を行う。

［実施例］ 以下、図面に基づいて本発明の一実施例を説明する。

第２図は、符号誤り測定装置104の構成を示す図で、
従来例を示す第４図の符号誤り測定装置103に対応する
図である。従来例と同じ構成又は機能を示すものは、同
じ番号又は記号で示してある。

特定パターンを含む任意のパターン列が所定周期で繰
り返される任意パターン信号が、被測定伝送路を介して
被測定パターン信号ｃとして符号誤り測定装置104に入
力される。

被測定パターン信号ｃは、比較回路２と特定パターン
検出回路８に入力される。

比較回路２は、被測定パターン信号Ｃと基準パターン
信号発生回路３からの基準パターン信号ｄを比較して、
誤り検出信号ｅを出力する。基準パターン信号発生回路
３は、モジュロＮカウンタ10、制御部11、データ入力手
段12、RAM13、第１のスイッチ14及び第２のスイッチ15
で構成され、前述の第５図の任意パターン信号発生回路
１の構成と同一で、また動作についてもモジュロＮカウ
ンタ10が同期判定回路５からの判定信号ｇで制御される
こと以外は同一である。同期判定回路５から同期状態を
示す判定信号ｇがモジュロＮカウンタ10に入力される
と、モジュロＮカウンタ10は計数可能状態となり、ゲー
ト回路９からのクロック信号ｆを繰り返し計数する。モ
ジュロＮカウンタ10の出力は、第１のスイッチ14を介し
てRAM13のアドレスを指定し、RAM13に予め書き込まれて
いた特定パターンを含む任意のパターン列（被測定伝送
路に送出される任意パターン信号のパターン列と同一）
のデータが繰り返し読み出され、基準パターン信号ｄと
して第２のスイッチ15を介して比較回路２に出力され
る。また、同期判定回路５から同期外れを示す判定信号
ｇがモジュロＮカウンタ10に入力されると、モジュロＮ
カウンタ10は初期状態にリセットされるとともに、ゲー
ト回路９からクロック信号ｆが入力されるのを待つ状態
になり、基準パターン信号ｄは出力されなくなる。

なお、特定パターンを含む任意のパターン列を予めRA
M13に書き込む方法は、前述の第５図の任意パターン信
号発生回路１で説明した方法と同一である。

同期判定回路５は、誤り検出信号ｅとクロック信号ｆ
をそれぞれ計数して、これらの計数結果の割合により、
基準パターン信号ｄが被測定パターン信号ｃと同期状態
か又は同期外れであるかを判定し、その判定結果を示す
判定信号ｇを基準信号発生回路３とゲート回路９に出力
する。

特定パターン検出回路８は、シフトレジスタ81、コン
パレータ82及び特定パターン設定手段83から構成され
る。シフトレジスタ81は、被測定パターン信号ｃを順次
シリアルパラレル変換し、コンパレータ82に出力する。
特定パターン設定手段83は、「１」、「０」を選択する
スイッチから構成される。任意パターン信号の中に予め
設定したと同じ特定パターンを示すデータが、このスイ
ッチにより設定され、コンパレータ82に出力される。コ
ンパレータ82は、シフトレジスタ81の出力と特定パター
ン設定手段83の出力とを比較して、一致したとき一致パ
ルスｈをゲート回路９に出力する。

ゲート回路９は、ゲート91と（Ｎ−Ｍ）ワンショット
カウンタ92から構成される。同期判定回路５から同期状
態を示す判定信号ｇが（Ｎ−Ｍ）ワンショトカウンタ92
に入力されているときは、（Ｎ−Ｍ）ワンショトカウン
タ92の出力信号ｉによりゲート91はON状態に保たれ、ク
ロック信号ｆは基準パターン信号発生回路３に出力され
る。このとき、基準パターン信号ｄは基準パターン信号
発生回路３より出力される。また、同期判定回路５から
同期外れを示す判定信号ｇが（Ｎ−Ｍ）ワンショトカウ
ンタ92に入力されると、（Ｎ−Ｍ）ワンショトカウンタ
92はリセットされ、そして（Ｎ−Ｍ）ワンショトカウン
タ92の出力信号ｉによりゲート91はOFF状態となり、ク
ロック信号ｆはインヒビットされる。これにより、基準
パターン信号ｄは基準パターン信号発生回路３より出力
されなくなる。次に、この状態のときに、特定パターン
検出回路８から一致パルスｈが（Ｎ−Ｍ）ワンショトカ
ウンタ92に入力されると、（Ｎ−Ｍ）ワンショトカウン
タ92は所定の値にプリセットされるとともに、クロック
信号ｆの計数を開始し、所定数計数する。そして、（Ｎ
−Ｍ）ワンショトカウンタ92の出力信号ｉによりゲート
91はON状態となり、クロック信号ｆは基準パターン信号
発生回路３に出力される。これにより、基準パターン信
号ｄは被測定パターン信号ｃと同期がとれた状態で、再
び基準パターン信号発生回路３より出力される。この結
果、次には、同期判定回路５から同期状態を示す判定信
号ｇが（Ｍ−Ｎ）ワンショトカウンタ92に入力されるた
めに、（Ｎ−Ｍ）ワンショトカウンタ92の出力信号ｉに
よりゲート91はそのままON状態が保たれ、クロック信号
ｆは基準パターン信号発生回路３に出力され続ける。そ
して、同期判定回路５から同期外れを示す判定信号ｇが
（Ｎ−Ｍ）ワンショトカウンタ92に入力されるまでこの
状態が保たれる。

誤り計数部６は、同期状態での誤り検出信号ｅを計数
し、表示器７はその計数結果を表示する。

次に、同期引き込み動作について説明する。第３図
は、第２図における各部の動作状態を表すタイミングチ
ャートである。

第３図において、ｆはクロック信号の発生順に番号１
〜31を付けたものであり、以下f1、f2、・・・・f31と
記す。ｃは被測定パターン信号を定義したもので、パタ
ーン長（Ｎ）を６、任意のパターン列を［ABCCEF］、そ
の中の［CC］を判定パターンとしている。また、被測定
パターン信号には、誤りが発生していないものとしてい
る。ｄは基準パターン信号で、被測定パターン信号ｃと
同じ任意のパターン列から構成されている。ｊは同期判
定回路５が同期判定を行うための同期判定タイミングを
示している。ｋは上記同期判定タイミングｊで同期判定
を行った同期判定結果を示しており、１が同期状態、０
が同期外れである。ｇは同期判定回路５から出力される
判定信号で、「１」が同期状態、「０」が同期外れを示
している。ｈは特定パターン検出回路８から出力される
一致パルスで、被測定パターン信号ｃのパターン列［C
C］に対応して発生している。ｎはモジュロＮカウンタ1
0の計数値を示しており、計数値1,2,3,4,5,6は基準パタ
ーン信号ｄのパターンA,B,C,C,E,Fにそれぞれ対応し、
また計数値０はリセット状態を示している。ｍは（Ｎ−
Ｍ）ワンショットカウンタ92の計数値を示しており、計
数値６はリセット状態、計数値３（６−３＝3,6:パター
ン長N,3:特定パターンの位置）はプリセット状態であ
る。ｉは（Ｎ−Ｍ）ワンショットカウンタ92の出力信号
で、上記計数値ｍが０のとき「１」、０以外のとき
「０」となる。なお、「１」でゲート91をON、「０」で
OFFにする。

以下、第２図及び第３図を用いて、同期引き込み動作
を説明する。

f1〜f6において 先ず、被測定パターン信号ｃと基準パターン信号ｄの
パターンが共にA,B,C,C,E,Fであり、判定信号ｇが
「１」、（Ｎ−Ｍ）ワンショトカウンタ92の計数値ｍが
０、またその出力信号ｉが「１」であるとする。このと
き、基準パターン信号ｄのパターンが順番にA,B,C,C,E,
Fであるために、モジュロＮカウンタ10の計数値ｎも順
番に1,2,3,4,5,6となっている。したがって、同期判定
タイミングｊのf6における同期判定結果ｋは同期状態と
なっている。

f7〜f12において での同期判定結果が同期状態であるため、判定信号
ｇは「１」を保持する。これにより、（Ｎ−Ｍ）ワンシ
ョットカウンタ92の計数値ｍには０が保持される。ま
た、その出力信号ｉにも「１」が保持されるため、ゲー
ト91がONのままであり、クロック信号ｆがモジュロＮカ
ウンタ10に入力され、その結果計数値ｎは順番に1,2,3,
4,5,6となる。したがって、基準パターン信号ｄのパタ
ーンも順番にA,B,C,C,E,Fとなる。

そして、被測定パターン信号ｃのパターンが被測定伝
送路の何等かの影響を受けて、B,C,C,E,F,Aと１ビット
シフトしてしまったとすると、同期判定タイミングｊの
f12における同期判定結果ｋは同期外れとなる。

f13〜f18において での同期判定結果が同期外れであるために、判定信
号ｇは「０」になる。これにより、モジュロＮカウンタ
10はリセットされ、その計数値ｎは０になり、そして基
準パターン信号ｄのパターンも特定されない状態（×）
になる。また、判定信号ｇにより（Ｎ−Ｍ）ワンショッ
トカウンタ92もリセットされ、その計数値ｍが６になる
と同時に、出力信号ｉは「０」になり、この結果ゲート
91がOFFになる。次に、一致パルスｈにより、（Ｎ−
Ｍ）ワンショットカウンタ92がプリセットされと、その
計数値ｍは３になり、そしてクロック信号ｆが入力され
る毎に計数値ｍは2,1,0と変わる。そして、０となった
と同時に、出力信号ｉが「１」になるためにゲート91が
ONになり、モジュロＮカウンタ10にクロック信号ｆが入
力され、そしてその計数値ｎが１になり、基準パターン
信号ｄのパターンがＡとなる。一方、被測定パターン信
号ｃのパターンが丁度このときＡとなる。したがって、
この時点で基準パターン信号ｄで被測定パターン信号ｃ
のパターンが一致し、同期状態となる。即ち、（Ｎ−
Ｍ）ワンショトカウンタ92が一致パルスｈを入力した
後、クロック信号ｆをカウントダウンして０になった時
点で、基準パターン信号ｄの同期引き込み動作は完了す
る。

しかし、同期判定タイミングｊのf18における同期判
定結果ｋは、被測定パターン信号ｃのパターンがB,C,C,
E,F,Aに対し、基準パターン信号ｄのパターンが×，
×，×，×，×,Aであるために、同期外れとなる。

f19〜f24において での同期判定結果が同期外れであるために、判定信
号ｇは「０」を保持する。これにより、（Ｎ−Ｍ）ワン
ショットカウンタ92の計数値ｍには０が保持される。ま
た、出力信号ｉにも「１」が保持されるため、ゲート91
がONのままであり、クロック信号ｆがモジュロＮカウン
タ10に入力され、その結果計数値ｎは順番に2,3,4,5,6,
1となる。したがって、基準パターン信号ｄのパターン
も順番にB,C,C,E,F,Aとなる。

そして、被測定パターン信号ｃのパターンも、順番に
B,C,C,E,F,Aであるため、同期判定タイミングｊのf24に
おける同期判定結果ｋは同期状態となる。

f25〜f30において での同期判定結果が同期状態であるために、判定信
号ｇは「１」になる。これにより、（Ｎ−Ｍ）ワンショ
ットカウンタ92の計数値ｍには０が保持される。また、
出力信号ｉにも「１」が保持されるため、ゲート91がON
のままであり、クロック信号ｆがモジュロＮカウンタ10
に入力され、その結果計数値ｎは順番に2,3,4,5,6,1と
なる。したがって、基準パターン信号ｄのパターンも順
番にB,C,C,E,F,Aとなる。

そして、被測定ターン信号ｃのパターンも、順番にB,
C,C,E,F,Aであるため、同期判定タイミングｊのf30にお
ける同期判定結果ｋは同期状態となる。

このように、同期外れがおきても〜の手順で同期
引き込み動作が行われる。

次に、同期引き込み時間について述べる。

第３図のｋで示される同期判定結果から解るように、
f12で同期外れを検出し、同期引き込み動作を行った
後、f24で同期状態になったことを検出している。即
ち、パターン列の２周期分で同期引き込み動作が完了し
ている。このことより、任意のパターン列のパターン長
をＮ、クロック信号ｆの繰り返し周波数をfHzとした場
合、同期引き込み時間の最悪値Tmaxは、 Tmax＝2N÷ｆ ［SEC］ となる。例えば、Ｎ＝500Kbit、ｆ＝100MHzとすると、 Tmax＝２×（500×10³）÷（100×10⁶）＝0.01 となり、同期引き込み時間のTmaxは0.01秒であり、これ
は、従来技術のTmaxが5000秒であったのに対し、100万
分の２に改善され、実用的にも十分に短い時間である。

以上、本発明の一実施例を第２図及び第３図を用いて
説明した。なお、本発明はこれに限定されるものではな
く、以下のようなものであってもよい。

第２図において、制御部11を基準パターン信号発生回
路３に含むようにしたが、符号誤り測定装置104の全体
を制御するための制御部（図示してない）と兼ねても良
い。また、（Ｎ−Ｍ）ワンショトカウンタ92は、（Ｎ−
Ｍ）に限定されるものではなく、例えば（2N−Ｍ）とか
（Ｎ−（Ｍ＋１））のワンショトカウンタを用いても良
い。更に、同期判定回路５が行う同期判定の条件につい
ては、従来の技術の中で説明したような条件に限定され
るものではなく、パターン長や被測定伝送路102での誤
り発生状況などにより異なる条件を設定してもよい。

［発明の効果］ 以上説明したように、本発明の符号誤り測定装置は、
被測定パターン信号ｃの中から、任意パターン信号の所
定の位置に予め定義して設定した特定パターン、例えば
１又は０が何ビットも連続し、他との識別ができるよう
な特異なパターンの集まりを検出する特定パターン検出
回路８を備え、同期外れが生じたときには、特定パター
ン検出回路８から出力される一致パルスｈを基に同期引
き込み動作を行うようにしたために、例えば500Kbitの
ような長周期のパターン信号に対しても十分短い時間で
同期引き込みが出来るようになった。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の一実施例を示すブロック図、第３図は第２図に示す
ブロック図の各部の動作を示すタイミングチャート、第
４図は従来技術による符号誤り測定のブロック図、第５
図は任意パターン信号発生回路の一例を示すブロック
図、第６図は従来技術による同期引き込み動作を示すパ
ターン列の図である。 １……任意パターン信号発生回路、２……比較回路、３
……基準パターン信号発生回路、4,9……ゲート回路、
５……同期判定回路、６……誤り計数部、７……表示
部、８……特定パターン検出回路、10……モジュロＮカ
ウンタ、11……制御部、12……データ入力手段、13……
RAM、14……第Ｉのスイッチ、15……第２のスイッチ、8
1……シフトレジスタ、82……コンパレータ、83……特
定パターン設定手段、91……ゲート、92……（Ｎ−Ｍ）
ワンショトカウンタ、101……パターン発生装置、102…
…被測定伝送路、103,104……符号誤り測定装置、a,f…
…クロック信号、ｂ……任意パターン信号、ｃ……被測
定パターン信号、ｄ……基準パターン信号、ｅ……誤り
検出信号、ｇ……判定信号、ｈ……一致パルス、ｉ……
出力信号、ｊ……同期判定タイミング、ｋ……同期判定
結果、ｍ……（Ｎ−Ｍ）ワンショトカウンタ92の計数
値、ｎ……モジュロＮカウンタ10の計数値。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】比較回路（２）と、同期判定回路（５）
   と、基準パターン信号発生回路（３）と、ゲート回路
   （９）とから構成され、任意のパターン列が所定周期で
   繰り返される任意パターン信号を受信し、この受信した
   被測定ターン信号が含まれる符号誤りを検出する符号誤
   り測定装置において、 前記被測定パターン信号（ｃ）と前記基準パターン信号
   発生回路から出力される基準パターン信号（ｄ）を受け
   て、誤り検出を行う比較回路（２）と、 前記比較回路から出力される誤り検出の結果とクロック
   信号（ｆ）とにより、前記基準パターン信号が前記被測
   定パターン信号と同期状態か又は同期外れであるかを判
   定する同期判定回路（５）と、前記ゲート回路の出力信
   号をうけて、前記任意のパターン列と同一のパターンを
   前記任意パターン信号と同じ周期で繰り返す前記基準パ
   ターン信号を発生し、かつ前記同期判定回路からの信号
   によりその発生状態が制御される基準パターン信号発生
   回路（３）と、 前記被測定パターン信号の中から、前記任意パターン信
   号の所定の位置に予め定義して設定された特定パターン
   を検出する特定パターン検出回路（８）と、 前記同期判定回路及び前記特定パターン検出回路からの
   信号を基に、前記クロック信号を前記基準パターン信号
   発生回路に入力するか否かを制御するゲート回路（９）
   とを備えたことを特徴とする符号誤り測定装置。
2. 【請求項２】請求項１において、 前記基準パターン信号発生回路が、前記同期判定回路か
   ら前記同期状態を示す信号を受けたときは、前記ゲート
   回路から出力されるクロック信号を基に前記任意のパタ
   ーン列と同一のパターンを前記任意パターン信号と同じ
   周期で繰り返す前記基準パターン信号を発生し、かつ前
   記同期判定回路から前記同期外れを示す信号を受けたと
   きは、前記基準パターン信号を発生しない状態となり、 また前記ゲート回路が、前記同期判定回路から前記同期
   状態を示す信号を受けたときは、前記クロック信号を前
   記基準パターン信号発生回路に入力し、かつ前記同期判
   定回路から前記同期外れを示す信号を受けたときは、前
   記特定パターン検出回路からの出力信号に同期するよう
   に、前記クロック信号を前記基準パターン信号発生回路
   に入力することを特徴とする符号誤り測定装置。