JP2002026876A - ビットエラー位置測定法のビット値検査法 - Google Patents

ビットエラー位置測定法のビット値検査法

Info

Publication number
JP2002026876A
JP2002026876A JP2001153775A JP2001153775A JP2002026876A JP 2002026876 A JP2002026876 A JP 2002026876A JP 2001153775 A JP2001153775 A JP 2001153775A JP 2001153775 A JP2001153775 A JP 2001153775A JP 2002026876 A JP2002026876 A JP 2002026876A
Authority
JP
Japan
Prior art keywords
error
data stream
bit
data
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001153775A
Other languages
English (en)
Other versions
JP3993992B2 (ja
Inventor
Thomas E Waschura
トマス・イー・ワッシュラ
James Waschura
ジェームズ・ワッシュラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synthesis Research Inc
Original Assignee
Synthesis Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synthesis Research Inc filed Critical Synthesis Research Inc
Publication of JP2002026876A publication Critical patent/JP2002026876A/ja
Application granted granted Critical
Publication of JP3993992B2 publication Critical patent/JP3993992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 ビットエラー位置測定法のビット値検査法に
よりデジタルデータストリーム中のエラー位置を決定す
る。 【解決手段】 デジタルデータストリームの少なくとも
１のエラー位置を決定し、エラーの周囲のデータを識別
するビットエラー位置測定法のビット値検査法を開示す
る。このビット値検査法方法は、ユーザデータストリー
ムを選択する過程と、エラーを解析する過程と、ユーザ
データストリームからシードビットセグメントを選択す
る過程と、シードビットセグメントを基準データストリ
ームに変換する過程と、基準データストリームをユーザ
データストリームと同期させる過程と、エラーが存在す
るか否か決定する過程と、エラーが発生したとき、エラ
ーが発生したデータストリームの位置を演算する過程
と、エラーを含むデータストリームセグメントを基準デ
ータストリームと比較する過程と、エラーの周囲のデー
タを解析する過程と、位相、データ形式及びエラー位置
から実際のデータ値を演算する過程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ値のエラー
を決定する方法、特に、高速ビットストリームで送信さ
れるデータのエラーを決定する方法、より詳細には、高
速ビットストリームのエラーを包囲するデータを解析す
るビットエラー位置測定法のビット値検査法に属する。
【０００２】
【従来技術】ある位置から他の位置へデータを送信する
多くの方法が存在するが、現段階で最も一般的な送信手
段はデジタル送信である。コンピュータ、デジタル電話
及び他形式の電子装置の電子回路は、２つの状態（高電
圧と低電圧との）間の相違を検出し、２進法の２数：１
又は０の一方の数で２つの状態が表される。ビットは、
２進記数法による情報の基本単位であり、８ビットが１
バイトである。
【０００３】１と０との相違を示す信頼できる回路を構
築することは比較的容易であるので、コンピュータ及び
他のデジタル動作の電子デバイスは、内部処理機能が相
当に精密である。しかしながら、多くの理由でエラーが
発生する。例えば、装置の構成部品が故障することがあ
る。そのとき、故障を解析して構成部品の故障位置を判
断できることが重要であるが、装置の一部を通過すると
き発生したデジタルデータストリームを解析して故障位
置の判別を実現できる。
【０００４】ビットストリーム形式のビット情報を長距
離間送信する遠距離通信で、ある位置から他の位置まで
データを送信するときは常に、ビット（データ）ストリ
ームで発生する各エラーの本質又は特性を検出しかつ完
全に理解できることが重要である。
【０００５】ビットエラー検出器を使用して、デジタル
情報の記憶及び通信の特性を測定することができる。測
定中に判明したエラー数を計数するだけの初期のビット
エラー検出器は、測定中に検出したビット数を認識する
と共に平均エラー率を表示する。代表的な技術を示す米
国特許第3,976,864号明細書は、デジタル回路を検査す
る装置及び方法を開示する。米国特許第4,060,797号明
細書は、直列ビットストリーム符号検出器を開示する。
米国特許第4,847,877号明細書は、直列ビットストリー
ム内で所定のビットパターンを検出する方法及び装置を
開示する。米国特許第4,507,783号明細書は、デジタル
システムのエラー検出回路を開示する。
【０００６】本発明者による先行発明である米国特許第
5,414,713号の全体を本明細書に引用する。その特許
は、デジタルチャネルでエラー位置情報を識別し、記録
し及び調査する性能を有する装置を開示する。エラー位
置情報は、データストリームのエラーが発生する各ビッ
ト位置のリストを含む。データストリーム中及びそれ自
体のエラーイベントにより、データストリーム中のエラ
ー位置を識別できるが、エラーが発生するとき送信され
ている実際のデータを形成しない。エラーでのデータ値
及びエラーを包囲するデータ値は、ビットエラー位置と
共に使用してエラーをより完全に解析してその原因を決
定できる付加的情報である。設計及び製造すべき改善さ
れた装置及びデータ送信中の継続的な品質管理に対し
て、この種の知識が必要である。
【０００７】エラー位置に対して何がデータ値であるか
を認識することによって、エラーとデータパターンとの
間の相互関係を調査できる。データストリームで全ての
エラーがどこに発生するかを知る方法及びエラー位置又
はその周囲に何のデータがあるかを演算する手段を構築
することが本発明の主題である。
【０００８】
【発明が解決しようとする課題】本発明の目的は、デジ
タルデータストリーム中のエラー位置を決定するビット
エラー位置測定法のビット値検査法を提供することであ
る。
【０００９】本発明の他の目的は、デジタルデータスト
リームのエラー位置にあるデータ値及びエラー位置に隣
接するデータ値を演算するビットエラー位置測定法のビ
ット値検査法を提供することである。
【００１０】本発明の別の目的は、デジタルデータスト
リームの１又は２以上のエラーを包囲するデータの解析
法を提供することである。本発明の前記目的及び下記の
目的は下記の説明から明らかとなろう。
【００１１】
【課題を解決するための手段】デジタルデータストリー
ムの少なくとも１のエラー位置を決定して、エラーの両
側のデータを識別する本発明によるビットエラー位置測
定法のビット値検査法は、(a) 所定のデータ配列（シ
ーケンス）内の０又は１を有する線形ビットストリーム
から成りかつエラーを解析すべきユーザデータストリー
ムを選択する過程と、(b) ユーザデータストリームか
らビットシードセグメントを選択し、ビットシードセグ
メントを基準データストリームに変換する過程と、(c)
基準データストリームを検査対象のユーザデータスト
リームに同期させて、同時にユーザデータストリームの
位相及びデータ形式に関する付加的情報をコンピュータ
メモリバンクに記憶させる過程と、(d) エラーが存在
するか否かを決定する過程と、(e) エラーが存在すれ
ば、ユーザデータストリームのどこにエラーが発生した
かを演算（計算）する過程と、(f) コンピュータメモ
リバンクに記憶されるエラーを包囲するデータを解析す
る過程と、(g) 位相、データ形式及びエラー位置から
実際のデータ値を演算（計算）する過程とを含む。本発
明の好適な実施の形態では、ユーザの入力データ及び部
分的に形成される基準ビットストリームとして、３２ビ
ットワイドデータストリームを用いる。
【００１２】本発明の利点は、データストリーム内のエ
ラー位置を決定し、エラーに隣接するデータ値又はエラ
ーを包囲するデータ値を演算して、エラー位置に関する
正確な情報が得られる方法を提供することである。本発
明による方法は、装置の良好な保守及び得るべきデジタ
ルデータの更に効率的かつ信頼性のある送信を可能にす
る。
【００１３】
【発明の実施の形態】ビットエラー率検出器は、エラー
識別時に入力データストリームと比較する基準データス
トリームを認識することが必要である。データストリー
ム内の何らかの不測の結果がエラーイベントを招来する
ことは自明であると認められる。エラーイベント検出装
置は、前記米国特許第5,414,713に記載され、その中で
エラーイベントストリームフォーマットの定義が開示さ
れる。
【００１４】本発明によるビットエラー位置測定法のビ
ット値検査法では、解析すべきユーザビットストリーム
を選択する。ユーザビットストリームからシードビット
セグメントを抽出し、線形帰還シフトレジスタ（Linear
Feedback Shift Register：ＬＦＳＲ）のインストール
（ローディング）によって、シードビットセグメントか
ら基準ビットストリームを発生する。その後、基準ビッ
トストリームとユーザビットストリームとを同期させて
比較する。基準パターン及び許容されるデータストリー
ムは、根拠のない任意のデータ配列（シーケンス）では
ない。むしろ、基準パターン及び許容できるデータスト
リームをエラー検出器が速やかに同期できる制約方法に
投入し、実際のエラー率測定中にビット比較に使用する
部分的な基準データを形成することができる。
【００１５】前記シーケンスの制約例は、一般的な線形
帰還シフトレジスタによって容易に発生する擬似ランダ
ムシーケンス又はビットの数インターバル後に反復する
ユーザ定義のパターンを含む。
【００１６】同期させる過程は、ビットエラー率測定過
程に先行するので、同期段階の間にエラー位置は存在し
ない。このため、エラー位置の記録又は解析から乖離せ
ず、同じ記録機構を使用して同期が完了する位置、位相
及びデータ形式の十分な表示を記録し、後の解析により
エラー位置及び周囲のデータ値を演算することができ
る。基準データ形式はデータシーケンスを生成するアル
ゴリズムを形成し、位相情報はアルゴリズムをどこで開
始するかを定義し、エラー位置と再同期の終端位置との
差が各エラー位置のデータ値を演算するアルゴリズムの
いかに多くのステップ数を定義するので、データ実測値
を演算することができる。
【００１７】前記では、米国特許第5,414,713号明細書
で用いるエラーイベントストリームフォーマットの変更
態様を定める。変更されたエラーイベントストリームフ
ォーマットを用い、ユーザはデータストリームで全エラ
ーを位置づけできるだけでなく、エラーのデータ値及び
周囲のデータ値を演算できる。
【００１８】図１に示す本発明の実施装置5は、２入力
マルチプレクサ20に接続されかつ反転選択（インバート
セレクション）を行うインバータ10を備えている。ま
た、実施装置5は、第２のマルチプレクサ50、パイプラ
インレジスタ40、ＸＯＲ（排他的論理和）アレイ30、レ
ジスタ60、ＸＯＲ（排他的論理和）ゲート70、ＯＲゲー
ト80、マルチプレクサ100、ワード位置カウンタ110及び
エラーイベントログ120を含む。
【００１９】例示的な実施の形態では、３２ビットワイ
ド入力ユーザデータは、インバータ10及び２入力マルチ
プレクサ20の両方に供給される。マルチプレクサ20の反
転選択（インバートセレクション）は、入力データの反
転の有無を選択する。反転又は非反転のデータは、パイ
プラインレジスタ40と共に、他の３２ビット２入力マル
チプレクサ50に供給される。マルチプレクサ50は、マル
チプレクサ20から直接に非反転若しくは反転のユーザデ
ータ又はＸＯＲアレイ30で演算した演算結果の何れかを
選択し、レジスタ60の入力側に送出する。ＸＯＲアレイ
30は、パターンタイプ90により選択されるユーザ疑似ラ
ンダムソースを基準とする値を演算する。シーディング
過程の間、レジスタ60は、シード入力の制御によって、
真のユーザデータ又は反転されたユーザデータからデー
タを受信する。シーディングの間に、ユーザの真のデー
タ又は反転データがレジスタ60にプレインストールされ
るだけである。シードを一旦インストールすると、シー
ド入力を変更してレジスタ60へのその後の入力データを
ＸＯＲアレイ30で演算し、適正な線形帰還シフトレジス
タの疑似ランダムデータシーケンスを構築する。また、
パイプラインレジスタ40もマルチプレクサ20から真のユ
ーザデータ又は反転ユーザデータを受信する。また、パ
イプラインレジスタ40はシード／コントロールラインの
制御ロジック（図示せず）で論理値０を出力する。この
出力は、ＸＯＲゲート70の比較データとして全て論理０
となり、その結果、レジスタ60からのデータQ[ ]は、エ
ラーイベントログ120に流れる。
【００２０】良好なシードをインストールした後、レジ
スタ60の出力は、パイプラインレジスタ40の出力と比較
される。２つの３２ビット入力が同一であれば、比較Ｘ
ＯＲゲート70は、論理値「０」出力を示す。ユーザ入力
データ内にエラーが存在する時、比較ＸＯＲゲート70は
１又はそれ以上の論理値「１」を有する。ＯＲ（論理
和）ゲート80は、ＸＯＲゲート70で比較した出力から全
３２ビットを検出して、３２ビットの何れか又は２つ以
上が論理値「１」を有するとき、論理値１を出力する。
これはエラーを示し、通常動作では、制御過程でエラー
イベントログ120の行列にエラーイベント信号を加える
ことを指令するものである。
【００２１】３２ビット比較用ＸＯＲゲート70出力及び
ワード位置カウンタ110からのワード位置を保持する通
常動作の間、エラーイベントログ120はエラーイベント
信号を受信する。有効ＸＯＲビットを論理値１に設定す
るので、エラーイベントログ120の入力形式を識別する
ことができる。しかしながら、通常動作前に再同期を実
行しなければならない。再同期の間、シード入力は、あ
る時間間隔で切り換えられ、新しいユーザデータがレジ
スタ60に直接入力される。シード入力を実行した後、エ
ラーＯＲゲート80からのエラー出力を検査して、正しい
シードを実行したことを確認する。ユーザストリームの
エラーのときにシードの実行又はシードの検査を実行す
ると、エラーＯＲゲート80からのエラー出力は、シーデ
ィング過程を反復する制御論理を指令する「高」である
（図示せず）。
【００２２】シード入力を実行すると、シード／コント
ロールが設定されて、パイプラインレジスタ40からのデ
ータ出力を論理値「低」にシフトするので、レジスタ60
からのQ[ ]値はＸＯＲゲート70を通じてマルチプレクサ
100に供給される。再同期後のあるクロック周期の間、
マルチプレクサ100を制御して、ＸＯＲゲート70からエ
ラーイベントログ120へシーディング位相情報を含む３
２ビットデータを供給する。次のクロック周期の間、他
のエラーイベントが記録される。これによりマルチプレ
クサ100を変化させ、パターンタイプ90の反転状態（イ
ンバートステータス）を通りエラーイベントログ120に
送出されて記録される。各場合で何れかのエラーイベン
トが記録されると、ワード位置カウンタ110の現在値も
記録される。
【００２３】このように、再同期から生じる位相及びデ
ータ形式の情報と共にエラー位置を表し記録することが
できる。
【００２４】本発明によるビットエラー位置測定法のビ
ット値検査法の好適な実施の形態で具体化される様々な
ステップでは、ユーザの入力データ及び部分的に形成さ
れた基準データストリームとして３２ビットワイドデー
タストリームが用いられる。ユーザデータストリーム
は、真のデータストリーム又は論理的に反転されかつサ
ポートデータ疑似ランダムストリーム（例えば、２n-１
n＝７、１５、２０、２３及び３１）のリストから選
択された疑似ランダムデータストリームを使用できる。
疑似ランダムデータストリームは、定義付け多項式の程
度に依存する異なる数のビット数後に繰り返される。例
えば、２7-１のパターンは、2,147,483,647ビット毎に
２31-１パターンが繰り返す１２７ビット毎に繰り返
す。本実施の形態の基準データストリームは、３２ビッ
トワイド線形帰還シフトレジスタ（ＬＦＳＲ）を使用し
て演算される。ＬＦＳＲが３２ビットのデータシーケン
スでインストールされると、ＬＦＳＲの各継続する桁送
りシフト動作（クロック単位）により、シーケンスの次
の３２ビットを演算する。フィードバックシフトレジス
タ及びパターン発生器は、公知技術であり米国特許第5,
414,713号に開示される。
【００２５】表１に示す集合式は、２7−１パターンの
３２-ビットを発生するのに使用されるＬＦＳＲを形成
する。各ケースでは、下記３２のD[ ]値は、最新の３２
のQ[］値を用いて演算される。他の疑似ランダム多項式
は、フィードバックビット位置の排他的論理和（ＸＯ
Ｒ）の様々な組合せにより類似の方法で演算される。
【００２６】
【表１】
【００２７】これらの式を使用して、２7−１擬似ラン
ダムシーケンスは、２進数及び１６進数の値の両方で示
される（下記表２）。
【００２８】
【表２】
【００２９】入力データストリームに基準データストリ
ームを同期させるため、ＬＦＳＲ内の内容（情報）は、
最初に入力ユーザデータストリームから取り出されるシ
ングル３２ビット値（「シード」値）でインストールさ
れる。この同期シーディングを実行した後、基準ＬＦＳ
Ｒジェネレータは、ユーザ入力データストリームと協調
して３２ビットワイド基準データストリームを発生し、
３２ビットワイド基準データストリームを比較に使用し
て、入力データストリーム内の将来のエラーを識別する
ことができる。
【００３０】ユーザデータシーケンス内でまさに同期す
る「シード」値として使用される値内にエラーが発生す
る可能性がある。得られた基準データパターンが非常に
高いエラー率を生じかつ監視するアルゴリズムを使用し
て、新規なシード値が得られることを単に要求するの
で、エラーを直ちに発見することができる。適正な同期
に必要なサンプル数を最小化することが望ましいが、実
際、何十もの３２ビットサンプルを取り出すことが合理
的である。
【００３１】成功した同期の最後に、同期終了を示すワ
ードカウンタ値を使用して、基準データストリームから
の３２ビットデータ値を記録する。継続する記録では、
多項式の値（例えば２7−１）を表す値及びデータシー
ケンスを反転して同期操作を成功させるか否かを記録す
る。
【００３２】正確な同期及び同期情報記録の後、基準パ
ターンとユーザパターンとの間の３２ビットワイド比較
値を常時演算してエラーを発見することができる。前記
パターン間のいかなる組合せも、ワードの３２ビットエ
ラーに対する１つを構成する。ユーザ入力データと基準
パターン間の３２ビットワイド排他論理和及びワードカ
ウンタを記録して、全エラーの正確なビット位置を解析
することができる。
【００３３】下記表（表３）は本過程の一例である。各
列は３２ビットのデータを解析したある時間断片を表
す。データシーケンスを１６進法で示す。実際に、正し
いパターン7のシーケンスが22CEA7DOであるとき、ユー
ザがデータ22CEB7DOを入力する時間帯７でエラーが導入
される。これにより、ビットレベル０が予想されかつ１
を受信する第１２の位置でエラーに変換する。
【００３４】
【表３】
【００３５】下表４は、成功する同期の終了前に、第２
のシードを必要とする不充分な同期過程を加えた類似例
を示す。
【００３６】
【表４】
【００３７】次例は記録情報を使用してエラーが発生し
たときデータ値を演算する方法を示す。ワード７でエラ
ーが発見された。この例の完結したイベント記録は以下
の通りである。
【００３８】
【表５】
【００３９】このイベントレコードデータは、同期が発
見された位置（７−５＝２）から２ワード離れたワード
内にエラーが存在したことを示す。更に、そのワード内
のエラー位置は、１６進法で示すＸＯＲエラーマスク
（０００００１００）によって、第１２のビット位置中
にあることを示す。
【００４０】エラービットに対するデータ値を発見する
ため、PN7を定義付けしかつPN7シーケンスジェネレータ
の２位置を前進させる式のQ[ ]値として、単に34BB9957
を使用することができる。
【００４１】 34BB9957 Q[ ]のシード値 F020C28F PN7ジェネレータの第１前進 22CEA7DO PN7ジェネレータの第２前進
【００４２】エラーのワードが22CEA7DOの間、正確なワ
ードを送信すべきであった。第１２ビットがエラーであ
りかつ非反転データが使用されていたことを知れば、０
を予想しても実際には１を受信したことが導かれる。
【００４３】前記詳細な説明では、本発明による方法の
種々の実施の形態を示したが、前記説明は単に説明の便
宜に過ぎず、開示された発明を制限するものではないと
理解すべきである。主に疑似ランダムパターンビットス
トリームの使用法について本発明の方法を説明したが、
所定のシーケンスの複数のビット又はビットストリーム
を含むエラーに利用できる。ビットストリームを含むエ
ラーでは、複数のビット又はビットストリームは位相の
種類によって増加する。データ形式表示は、特定のビッ
トエラー位置情報を得ることができると共に、解析に用
いる１又は２以上のエラー又はエラー周囲のデータ情報
を提供する。従って、より完全にエラーを解析してその
原因を決定することが可能となる。
【００４４】
【発明の効果】前記のように、本発明によるビットエラ
ー位置測定法のビット値検査法では、デジタルデータス
トリーム中のエラー位置を決定し、デジタルデータスト
リームのエラー位置にあるデータ値及びエラー位置に隣
接するデータ値を演算し、デジタルデータストリームの
１又は２以上のエラーを包囲するデータの解析法を得る
ことができる。
【図面の簡単な説明】
【図１】 本発明のビットエラー位置測定法のビット値
検査法を示すブロック図
【符号の説明】
10・・インバータ、 20, 50, 100・・マルチプレク
サ、 30・・ＸＯＲアレイ、 40・・パイプラインレジ
スタ、 60・・レジスタ、 70・・ＸＯＲゲート、 80
・・0Rゲート、 90・・パターンタイプ、 110・・ワ
ード位置カウンタ、 120・・エラーイベントログ、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・ワッシュラ アメリカ合衆国94025カリフォルニア州メ ンロ・パーク、エディソン・ウェイ3475− ディー Ｆターム(参考） 5K014 AA01 AA05 EA01 EA07 GA02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 (a) 所定のシーケンスを形成する０及
    び１のビットストリームからなりかつエラーを解析すべ
    きユーザデータストリームを選択する過程と、 (b) データストリームからビットシードセグメントを
    選択し、ビットシードセグメントを基準データストリー
    ムに変換する過程と、 (c) 基準データストリームを検査すべきユーザデータ
    ストリームと同期させて、位相及びデータ形式に関する
    付加的情報をコンピュータメモリバンクに同時に記憶さ
    せる過程と、 (d) エラーが存在するか否かを決定する過程と、 (e) エラーが存在するとき、ユーザデータストリーム
    上のどこにエラーが発生したかを演算する過程と、 (f) コンピュータメモリバンクに記憶されたエラーを
    包囲するデータを解析する過程と、 (g) 位相、データ形式及びエラー位置から実際のデー
    タ値を演算する過程とを含み、デジタルデータストリー
    ムに含まれる少なくとも１つのエラー位置を決定すると
    共に、エラーを包囲するデータを識別することを特徴と
    するビットエラー位置測定法のビット値検査法。
  2. 【請求項２】 (a)のユーザデータストリーム及び(b)の
    基準データストリームは、各々３２ビットワイドデータ
    ストリームである請求項１に記載のビットエラー位置測
    定法のビット値検査法。
  3. 【請求項３】 ユーザデータストリームは、真のデータ
    ストリームである請求項２に記載のビットエラー位置測
    定法のビット値検査法。
  4. 【請求項４】 ユーザデータストリームは、多項式２n
    −１（ｎ＝７、１５、２０、２３及び３１）を有する１
    つから選択されかつ論理的に反転された疑似ランダムデ
    ータストリームである請求項２に記載のビットエラー位
    置測定法のビット値検査法。
  5. 【請求項５】 多項式は２7−１である請求項４に記載
    のビットエラー位置測定法のビット値検査法。
  6. 【請求項６】 線形帰還シフトレジスタにより同期させ
    る過程を実行する請求項１に記載のビットエラー位置測
    定法のビット値検査法。
  7. 【請求項７】 線形帰還シフトレジスタは、ユーザデー
    タストリームから得られる３２ビット値でインストール
    される請求項６に記載のビットエラー位置測定法のビッ
    ト値検査法。
  8. 【請求項８】 同期完了後、同期完了を表示するワード
    カウンタ値と共に、基準ストリームからの３２ビットデ
    ータ値を記録する請求項６に記載のビットエラー位置測
    定法のビット値検査法。
  9. 【請求項９】 同期完了後、多項式の形式を示す値及び
    データシーケンスを反転させて、同期を首尾よく発見す
    べきであったか否かを記録する請求項６に記載のビット
    エラー位置測定法のビット値検査法。
  10. 【請求項１０】 正確な同期後及び同期情報の記録後、
    基準パターンとユーザデータストリームとの３２ビット
    ワイド比較値を演算してエラーを検出する請求項６に記
    載のビットエラー位置測定法のビット値検査法。
JP2001153775A 2000-05-26 2001-05-23 ビットエラー位置測定法のビット値検査法 Expired - Fee Related JP3993992B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/580025 2000-05-26
US09/580,025 US6636994B1 (en) 2000-05-26 2000-05-26 Apparatus and method for examining bit values during bit error location measurements

Publications (2)

Publication Number Publication Date
JP2002026876A true JP2002026876A (ja) 2002-01-25
JP3993992B2 JP3993992B2 (ja) 2007-10-17

Family

ID=24319341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001153775A Expired - Fee Related JP3993992B2 (ja) 2000-05-26 2001-05-23 ビットエラー位置測定法のビット値検査法

Country Status (3)

Country Link
US (1) US6636994B1 (ja)
EP (1) EP1158717A3 (ja)
JP (1) JP3993992B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007691A (ko) * 2013-07-12 2015-01-21 에스케이하이닉스 주식회사 통신 에러 검출 장치 및 이를 구비하는 통신 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020136287A1 (en) * 2001-03-20 2002-09-26 Heath Robert W. Method, system and apparatus for displaying the quality of data transmissions in a wireless communication system
US7260746B2 (en) * 2003-10-21 2007-08-21 Massachusetts Institute Of Technology Specification based detection and repair of errors in data structures
US7404115B2 (en) * 2004-02-12 2008-07-22 International Business Machines Corporation Self-synchronising bit error analyser and circuit
US20070070877A1 (en) * 2005-09-27 2007-03-29 Thomas Sun Modulation type determination for evaluation of transmitter performance
US7733968B2 (en) * 2005-09-27 2010-06-08 Qualcomm Incorporated Evaluation of transmitter performance
US20070127358A1 (en) * 2005-11-23 2007-06-07 Qualcomm Incorporated Phase correction in a test receiver
US7734303B2 (en) * 2006-04-12 2010-06-08 Qualcomm Incorporated Pilot modulation error ratio for evaluation of transmitter performance
US8413036B2 (en) * 2008-11-28 2013-04-02 Agere Systems Llc Pseudorandom binary sequence checker with control circuitry for end-of-test check

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978319A (en) * 1975-10-29 1976-08-31 International Business Machines Corporation Universal self-clocking code reading method and apparatus
US4507783A (en) 1983-02-28 1985-03-26 At&T Bell Laboratories Error detection circuitry for digital systems
US5414713A (en) 1990-02-05 1995-05-09 Synthesis Research, Inc. Apparatus for testing digital electronic channels
US5297185A (en) 1992-02-13 1994-03-22 North American Philips Corporation Pattern detection and synchronization circuit
US5305323A (en) 1992-06-25 1994-04-19 Siemens Stromberg-Carlson Technique for digitally detecting bit-error densities that occur in a serial bit stream
US5761212A (en) * 1993-07-01 1998-06-02 Cirrus Logic, Inc. Channel quality
US5661763A (en) 1995-07-28 1997-08-26 Adtran, Inc. Apparatus and method for detecting programmable length bit pattern in serial digital data stream
US5751740A (en) * 1995-12-14 1998-05-12 Gorca Memory Systems Error detection and correction system for use with address translation memory controller
SE506241C2 (sv) 1996-03-04 1997-11-24 Ericsson Telefon Ab L M Förfarande och anordning för bitmönsterdetektering
US6084734A (en) * 1997-12-08 2000-07-04 Maxtor Corporation Data recovery using targeted ECC correction
US5973638A (en) * 1998-01-30 1999-10-26 Micronetics Wireless, Inc. Smart antenna channel simulator and test system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007691A (ko) * 2013-07-12 2015-01-21 에스케이하이닉스 주식회사 통신 에러 검출 장치 및 이를 구비하는 통신 시스템
KR102079729B1 (ko) * 2013-07-12 2020-02-20 에스케이하이닉스 주식회사 통신 에러 검출 장치 및 이를 구비하는 통신 시스템

Also Published As

Publication number Publication date
US6636994B1 (en) 2003-10-21
EP1158717A3 (en) 2006-06-07
EP1158717A2 (en) 2001-11-28
JP3993992B2 (ja) 2007-10-17

Similar Documents

Publication Publication Date Title
US5727018A (en) Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver
US7062696B2 (en) Algorithmic test pattern generator, with built-in-self-test (BIST) capabilities, for functional testing of a circuit
US8627156B1 (en) Method and system of testing bit error rate using signal with mixture of scrambled and unscrambled bits
US4920537A (en) Method and apparatus for non-intrusive bit error rate testing
US6675113B2 (en) Monobit-run frequency on-line randomness test
US20060133468A1 (en) Bit error rate tester and pseudo random bit sequences generator thereof
US7187192B2 (en) Semiconductor test device having clock recovery circuit
JP3993992B2 (ja) ビットエラー位置測定法のビット値検査法
US7017098B2 (en) Built-in self-test for multi-channel transceivers without data alignment
US20030200239A1 (en) Gap histogram on-line randomness test
EP1091518A2 (en) Apparatus and method for measuring bit errors
US20030187890A1 (en) Gap average on-line randomness test
EP1271828A1 (en) Apparatus and method for generating a checkbits for error detection using a pseudo-random sequence
KR100872861B1 (ko) Ｐｒｂｓ 패턴에서 비트 에러율 테스트 방법
JPH11289359A (ja) 信号解析方法
JPH04302242A (ja) 信号伝送方法及びその装置
JP7466605B2 (ja) 誤り検出装置および誤り検出方法
US5072448A (en) Quasi-random digital sequence detector
JPWO2007040111A1 (ja) 電子透かし検出装置
JP4575348B2 (ja) パケットエラー測定装置
JPH01231446A (ja) Ｔｄｍａ回線のビット誤り率測定装置
JP2004153592A (ja) パターン同期引き込み装置及びパターン同期引き込み方法
JP2008078761A (ja) 同期再生回路
JP2899869B2 (ja) 誤り検出装置
JP2004096426A (ja) 符号誤り率測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees