JP2004080764A - 混成集積回路を有する送受信機 - Google Patents

混成集積回路を有する送受信機 Download PDF

Info

Publication number
JP2004080764A
JP2004080764A JP2003203601A JP2003203601A JP2004080764A JP 2004080764 A JP2004080764 A JP 2004080764A JP 2003203601 A JP2003203601 A JP 2003203601A JP 2003203601 A JP2003203601 A JP 2003203601A JP 2004080764 A JP2004080764 A JP 2004080764A
Authority
JP
Japan
Prior art keywords
transceiver
signal
line
hybrid circuit
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003203601A
Other languages
English (en)
Other versions
JP4294404B2 (ja
Inventor
Thomas Ferianz
トーマス フェリアンツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004080764A publication Critical patent/JP2004080764A/ja
Application granted granted Critical
Publication of JP4294404B2 publication Critical patent/JP4294404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephonic Communication Services (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Dc Digital Transmission (AREA)
  • Telephone Function (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

【課題】特定の線路インピーダンス(ZLINE)を備えた信号回線を介して送信し得る送信及び受信信号用の送受信機を提供する。
【解決手段】送受信機は、信号回線を介して、送信信号を駆動するための回線ドライバ(6)と、送信信号によって生じるエコー信号に対する信号抑制用のアナログエコー消去フィルタ(15)と、を有し、回線ドライバ(6)は、合成出力インピーダンス(RSYN)を有し、また、アナログエコー消去フィルタ(15)を接続するための下流混成回路(11)を有する。
【選択図】    図2

Description

【0001】
【発明の属する技術分野】
本発明は、混成集積回路を有する送受信機又は送受信回路に関する。
【0002】
【従来の技術】
図1は、従来技術に基づく送受信回路又は送受信機を示す。
この送受信回路には、送信信号を回線信号ドライバLTに送る送信信号源が含まれる。回線ドライバは、差動設計であり、受信した送信信号を増幅する。回線ドライバの出力側は、抵抗器を介して、送受信信号を伝送するための送信信号回線に接続されている。信号回線は、特定の線路インピーダンスを有する。
【0003】
送受信回路には、信号回線を介して受信した信号のフィルタ処理を行なう受信フィルタが含まれる。回線ドライバLTと抵抗器Rとの間に接続されるエコー消去フィルタすなわち平衡フィルタは、送信信号が、ZLINEと受信フィルタの結果として、減算器の入力部に至るまでに遭遇する周波数応答をシミュレートするために用いられる。エコー消去フィルタは、回線ドライバLTによって増幅された送信信号のフィルタ処理を行なう。エコー消去フィルタでフィルタ処理された送信信号は、減算器によって、受信フィルタからの出力信号から減算され、こうして、受信フィルタからの出力信号に含まれる送信信号が補正される。次に、減算器の出力は、所望の受信信号を提供するが、この受信信号は、送受信機内の受信信号処理回路に供給され、更に信号処理される。
【0004】
ブロードバンド通信システムにおいて、特にxDSLシステムにおいて用いられる送受信回路すなわち送受信機は、電力損失に関する多大な要求を満足する必要がある。
【0005】
独国特許No.10045721には、低供給電圧のみを必要とし、電力損失が小さい差動回線ドライバ回路が記載されている。この特許に記載された差動回線ドライバ回路は、第1及び第2入力信号を印加するための2つの入力接続部を有する。また、差動回線ドライバ回路には、2つの演算増幅器が含まれる。第1演算増幅器の非反転入力部は、回線ドライバ回路の第1入力接続部に接続され、第1演算増幅器の信号出力部は、帰還抵抗器を介して、第1演算増幅器の反転入力部に接続されている。第2演算増幅器の非反転入力部は、回線ドライバ回路の第2入力接続部に接続されている。第2演算増幅器の信号出力部は、更に他の帰還抵抗器を介して、第2演算増幅器の反転入力部に接続されている。設定抵抗器を用いて利得を設定するが、この設定抵抗器は、これら2つの演算増幅器の反転入力部間に接続されている。更に、第1演算増幅器の信号出力部と回線ドライバ回路の出力接続部との間に接続された第1整合抵抗器が設けられている。第2整合抵抗器が、第2演算増幅器の信号出力部と回線ドライバ回路の第2出力接続部との間に設けられている。
【0006】
DE10045721の差動回線ドライバ回路は、第1及び第2正帰還抵抗器を有する。
第1正帰還抵抗器は、回線ドライバ回路の第1出力接続部と第2演算増幅器の反転入力部との間に接続されている。第2正帰還抵抗器は、回線ドライバ回路の第2出力接続部と第1演算増幅器の反転入力部との間に接続されている。従来の差動回線ドライバ回路の場合、DE10045721に記載されたように、回線ドライバ回路の出力インピーダンスは、信号回線のインピーダンスに整合されている。このため、出力インピーダンスは、出力インピーダンス合成係数と、これら2つの整合抵抗器におけるインピーダンスの和との積によって求められる。
【0007】
【特許文献1】
DE 100 50 336 C1
【特許文献2】
DE 100 49 331 C1
【特許文献3】
DE 100 45 721 C1
【0008】
【発明が解決しようとする課題】
図1に示した従来技術に基づく送受信機の場合、DE10045721に記載した差動回線ドライバ回路を用いることは不可能である。このことは、インピーダンス合成に回線ドライバLTを用いる場合、エコー消去フィルタは、回線ドライバの受信信号非依存出力部に直接接続することが、もはやできないためである。合成出力インピーダンスを有する回線ドライバLTは、受信信号非依存出力部を物理的に有さない。回線ドライバLTの非線形性が、もはや減算器で補正されないため、エコー消去フィルタを回線ドライバLTの信号入力部に接続することも同様に不可能である。このために、回線ドライバは、アナログエコー消去フィルタすなわち平衡フィルタのエコー抑制に関して、即ち、大きさが20デシベルと30デシベルとの間のオーダにおけるエコー抑制に関して、より線形の設計が必要である。このことによって、不都合なことに、回線ドライバLTの休止電流が大きくなり、また、従って、電力損失が大きくなる。また、合成部分(RSYN)と終端インピーダンスの物理的部分(R)との間にエコー消去フィルタを接続することが不可能である。この場合、受信信号の大部分が、減算器によって抑制される。
【0009】
従って、従来、上述した欠点のために、エコー消去フィルタを含むブロードバンド通信システムでは、合成回線ドライバLT、即ち、合成出力インピーダンスを有する回線ドライバが用いられなかった。
【0010】
従って、本発明の目的は、合成出力インピーダンスを有する差動設計の回線ドライバにより、電力損失が小さいエコー消去フィルタを備えた送受信機を提供することである。
【0011】
【課題を解決するための手段】
本発明は、特許請求項1に記載した特徴を有する送受信機によって、この目的を達成する。
【0012】
本発明は、信号回線を介して送信し得る送信及び受信信号用の送受信機を提供する。送受信機には、信号回線を介して、送信信号を駆動するための回線ドライバと、送信信号によって生じるエコー信号に対する信号抑制用のアナログエコー消去フィルタとが備えられている。回線ドライバは、合成出力インピーダンスを有し、また、アナログエコー消去フィルタを信号送信回線に接続するための混成回路が設けられている。
【0013】
本発明の送受信機には、混成回路が設けられており、この混成回路によって、合成出力インピーダンスを有するラインドライバを用いる場合でも、アナログエコー消去フィルタへの接続が可能である。
【0014】
本発明による送受信機の1つの好適な実施形態において、アナログエコー消去フィルタは、プログラム可能である。
本発明による送受信機の1つの特に好適な実施形態において、エコー消去フィルタの伝達関数は、プログラム可能な極点とプログラム可能な零点を有する。
【0015】
ラインドライバは、好適には、差動設計である。
合成出力インピーダンスは、好適には実数である。
本発明の送受信機に用いられる混成回路は、好適には、ラインドライバの出力部に接続するための第1の2極接続部、信号回線に接続するための第2の2極接続部、及びエコー消去フィルタに接続するための第3の2極接続部を有する。
【0016】
混成回路の第1接続部と混成回路の第2接続部は、好適には、これらの間に直列抵抗器を有し、直列抵抗器は、信号回線の線路インピーダンスZLINEと直列に接続される。
【0017】
好適には、混成回路の第1接続部及び混成回路の第2接続部は、これらの間に第1及び第2直列接続クロスカップリング抵抗器をそれぞれ有する。
エコー消去フィルタを接続するための混成回路の第3の2極接続部は、好適には、2つのそれぞれの直列接続クロスカップリング抵抗器の間から引き出される。
【0018】
混成回路に接続された抵抗器は、好適には、実抵抗器である。
1つの好適な実施形態において、混成回路は、対称設計である。
本発明の送受信機は、好適には、信号回線を介して受信された信号のフィルタ処理を行なうためのアナログ受信フィルタを有する。
本発明による送受信機の1つの好適な実施形態において、減算回路が設けられるが、この減算回路は、エコー信号が除去された受信信号を生成するために、アナログエコー消去フィルタによってフィルタ処理された送信信号を、受信フィルタからのフィルタ処理済み出力信号から減算する。
【0019】
本発明の送受信機は、好適には、ブロードバンド通信システムに用いられる。ブロードバンド通信システムは、好適には、xDSLブロードバンド通信システムである。
【0020】
本発明による送受信機の好適な実施形態が、本発明の基本的な特徴を説明するために、添付の図面を参照して以下に述べられる。
【0021】
【発明の実施の形態】
本発明に基づく送受信機すなわち送受信回路1は、図2に示すように、特定の線路インピーダンスZLINEを有する信号回線接続のための2つの接続部2a、2bを備えた回線インターフェイスを有する。送受信機1は、この信号回線を用いて、送信信号を送信し、受信信号を受信する。送受信機1は、送信信号源3を有し、送信信号源3の出力側は、回線4a、4bを介して、回線ドライバ6の入力接続部5a、5bに接続される。回線ドライバ6は、送信信号の信号増幅用に用いられ、好適には、差動設計である。信号増幅の場合、回線ドライバ6は、1つの好適な実施形態において、合成出力インピーダンス7a、7bを有する少なくとも1つの演算増幅器7を含み、電力損失を最小限にする。回線ドライバ6は、回線9a、9bを介して、混成回路11の第1の2極接続部10の接続端子10a、10bに接続される出力信号端子8a、8bを有する。混成回路11は、合計3つの2極接続部10a及び10b、12a及び12b、14a及び14bを有する。第1の2極接続部は、回線ドライバ6の出力部への接続に用いられる。接続端子12a、12bを有する第2の2極接続部12は、混成回路11を送受信機1の回線インターフェイス2a、2bに接続するために用いられる。このために、接続端子12a、12bは、信号回線13a、13bを介して、回線インターフェイス2の接続端子2a、2bに接続される。混成回路11は、アナログエコー消去フィルタすなわちB−フィルタ15を接続するための接続端子14a、14bを有する第3の2極接続部14を有する。エコー消去フィルタ15は、回線16a、16bを介して、混成回路11の接続端子14a、14bに接続される。エコー消去フィルタ15は、送信信号がもたらすエコー信号に対する信号抑制のために設けられたアナログフィルタである。
【0022】
アナログエコー消去フィルタ15は、好適には、プログラム可能である。この場合、エコー消去フィルタ15は、複素線路インピーダンスZLINEに整合し得る。エコー消去フィルタ15すなわちB−フィルタ15の1つの好適な実施形態において、このフィルタには、能動段及び受動回路部分が含まれる。エコー消去フィルタ15は、好適には、極点と零点を備えた伝達関数を有する。エコー消去フィルタ15は、送受信機1によって送信される送信信号をシミュレートし、回線17を介して、このシミュレートされた送信信号を減算回路19の第1入力部18に送信する。この場合、エコー消去フィルタ15は、送信信号がZLIN 及び受信フィルタの結果として減算器の入力部に至るまでに遭遇する周波数応答をシミュレートする。減算回路19は、回線21を介して受信フィルタ22の出力部に接続された更に他の入力20を有する。アナログ受信フィルタ22の入力側は、回線23a、23bを介して、送受信機1の回線インターフェイス2a、2bに接続される。受信フィルタ22は、回線インターフェイス2a、2bに存在する信号の中から受信信号のフィルタ処理を行なう。受信信号とその重畳送信信号が、受信フィルタ22の出力側から減算回路19の第2入力部20に送信される。減算回路19は、エコー消去フィルタによってフィルタ処理された送信信号を、重畳送信信号を有する受信信号から減算し、こうして、重畳信号に含まれる送信信号が補正される。減算回路19の出力側は、更に他の信号処理のために、回線24を介して、その純粋な受信信号を、送受信機に含まれる受信信号処理回路25に送信する。
【0023】
混成回路11は、アナログエコー消去フィルタ15を信号送信回線に接続するために設けられる。回線ドライバ回路6は、送信信号源3によって送信される送信信号を増幅し、それを非線形処理する。非線形処理された送信信号を回線ドライバ6の出力部において回線ドライバ6から得るために、混成回路11は、特別な設計仕様を有する。混成回路11は、第1の2極接続部10a、10bと第2の2極接続部12a、12bとの間に縦方向に接続された直列抵抗器R1、R1’を有する。直列抵抗器R1、R1’は、好適には、回線ドライバ6の整合抵抗器によって形成されるが、整合抵抗器は、インピーダンス合成用に設けられる。更に、混成回路11には、第1及び第2クロスカップリング抵抗器R2、R3、R2’、R3’が含まれる。この場合、図2から分かるように、2つのそれぞれのクロスカップリング抵抗器R2、R3’及びR3、R2’は、直列に接続されている。混成回路11の第3の2極接続部14は、回線26a、26bを介して、直列接続クロスカップリング抵抗器R2’、R3とR2、R3’との間から引き出される。混成回路11は、対称設計である。即ち、R1=R1’、R2=R2’、R3=R3’である。
【0024】
回線ドライバ回路6の合成出力インピーダンス7a、7b及び抵抗器R1、R1’は、送受信機1用の終端インピーダンスとして用いられる。混成回路11は、第3の2極接続部14a、14bにおいて回線ドライバ6によって増幅された送信信号を出力する。このことは、回線インターフェイス2a、2bにおいて、混成回路11の出力14a、14bに着信する受信信号を完全に除去することによって達成される。
【0025】
回線インターフェイス2a、2bにおいて送受信機1によって受信される信号は、抵抗器によって生じた電圧分配によって、回線インターフェイス2a、2bでの振幅と比較すると、回線ドライバ6の出力部では、F=RSYN/(RSYN+R1)倍小さい。受信信号が、混成回路11の出力接続部14a、14bにおいて如何なる動作も誘発しないように、抵抗器R2は、抵抗器R3の抵抗よりもF倍小さくなるように選択される。この設計の場合、直列抵抗器R1、R1’の抵抗値が、クロスカップリング抵抗器R2、R2’及びR3、R3’の抵抗値よりも大幅に小さい、例えば、約二百分の一よりも小さいという制約条件が当てはまる。
【0026】
混成回路11の1つの特に好適な実施形態の場合、後者は、対称設計であり、R1=R1’、R2=R2’、R3=R3’である。
更に、R1、R1’が、R2、R2’、R3、R3’よりも小さいという補足条件下において、抵抗値は、次の関係、即ち、R2=R3・RSYN/(R1+RSYN)を満足する。
【0027】
混成回路11が、前述の条件に基づき設計される場合、第3接続部14a、14bにおける混成回路からの出力信号は、受信信号成分から完全に取り除かれる。このことは、線路インピーダンスZLINEのあらゆるインピーダンス値に対しても当てはまる。従って、B−フィルタ15には、回線ドライバ6から、非線形処理された増幅送信信号が、排他的に供給される。B−フィルタすなわちエコー消去フィルタ15は、そこから送信信号を生成するが、この送信信号は、受信信号経路の周波数応答からシミュレートされ、また、減算器19に供給される。混成回路11によって、B−フィルタ15すなわちエコー消去フィルタ15を、合成出力インピーダンスを有する回線ドライバ6に対してさえ設けることが可能である。合成出力インピーダンスにより、送受信機1内の回線ドライバ6からの電力損失は小さい。
【0028】
【発明の効果】
このように、本発明の送受信機1は、低電力損失と、また、同時に高エコー信号抑制とによって特徴付けられる。従って、送受信機1は、ブロードバンド通信システム、特に、xDSL通信システムでの用途に、極めて適している。
【図面の簡単な説明】
【図1】従来技術に基づく送受信機を示す図。
【図2】本発明の送受信機の好適な実施形態を示す図。
【符号の説明】
1・・・送受信機、2・・・回線インターフェイス、3・・・送信信号源、4・・・回線、5・・・回線ドライバ入力部、6・・・回線ドライバ回路、7・・・演算増幅器、7a、7b・・・合成出力インピーダンス、8・・・回線ドライバ出力部、9a、9b・・・回線、10a、10b・・・混成回路接続部、11・・・混成回路、12a、12b・・・混成回路第2接続部、13a、13b・・・回線、14a、14b・・・混成回路第3接続部、15・・・エコー消去フィルタ、16a、16b・・・回線、17・・・回線、18・・・減算器入力部、19・・・減算器、20・・・減算器入力部、21・・・回線、22・・・受信フィルタ、23a、23b・・・回線、24・・・信号回線、25・・・受信信号処理回路、26a、26b・・・回線。

Claims (15)

  1. 特定の線路インピーダンス(ZLINE)を備えた信号回線を介して送信し得る送信及び受信信号用の送受信機において、
    a)信号回線を介して、送信信号を駆動するための回線ドライバ(6)と、
    b)送信信号によって生じるエコー信号に対する信号抑制用のアナログエコー消去フィルタ(15)と、を有する送受信機であって、
    回線ドライバ(6)は、合成出力インピーダンス(RSYN)を有し、また、アナログエコー消去フィルタ(15)を接続するための下流混成回路(11)を有することを特徴とする送受信機。
  2. 請求項1に記載の送受信機であって、
    アナログエコー消去フィルタ(15)は、プログラム可能であることを特徴とする送受信機。
  3. 請求項2に記載の送受信機であって、
    エコー消去フィルタ(15)の伝達関数は、プログラム可能な極点とプログラム可能な零点を有することを特徴とする送受信機。
  4. 請求項1に記載の送受信機であって、
    回線ドライバ(6)は、差動設計であることを特徴とする送受信機。
  5. 請求項1に記載の送受信機であって、
    回線ドライバ(6)の合成出力インピーダンス(RSYN)は、実数であることを特徴とする送受信機。
  6. 請求項1に記載の送受信機であって、混成回路(11)は、回線ドライバ(6)の出力部に隣接する第1の2極接続部(10a、10b)と、
    信号回線に接続するための第2の2極接続部(12a、12b)と、
    アナログエコー消去フィルタ(15)に接続するための第3の2極接続部(14a、14b)と、を有することを特徴とする送受信機。
  7. 請求項6に記載の送受信機であって、
    混成回路(11)の第1接続部(10a、10b)及び混成回路(11)の第2接続部(12a、12b)は、これらの間に直列抵抗器(R1、R1’)を有し、直列抵抗器(R1、R1’)は、信号回線の線路インピーダンス(ZLINE)と直列に接続されていることを特徴とする送受信機。
  8. 請求項6に記載の送受信機であって、
    混成回路(11)の第1接続部(10a、10b)及び混成回路の第2接続部(12a、12b)は、これらの間に第1及び第2直列接続クロスカップリング抵抗器(R2、R2’、R3、R3’)をそれぞれ有することを特徴とする送受信機。
  9. 請求項6に記載の送受信機であって、
    エコー消去フィルタ(15)を接続するための混成回路(11)の第3の2極接続部(14a、14b)は、直列接続クロスカップリング抵抗器(R2、R3’、R2’、R3)間から引き出されることを特徴とする送受信機。
  10. 請求項6に記載の送受信機であって、
    混成回路(11)に接続された抵抗器の抵抗値は、R1が、直列抵抗器の抵抗値、R2が、第1クロスカップリング抵抗器の抵抗値、R3が、第2クロスカップリング抵抗器の抵抗値、RSYNが、回線ドライバ(6)の合成出力インピーダンスである場合、R2=R3・RSYN/(R1+RSYN)の式を満足することを特徴とする送受信機。
  11. 請求項6に記載の送受信機であって、
    混成回路(11)に接続された抵抗器(R1、R1’、R2、R2’、R3、R3’)は、実抵抗器であることを特徴とする送受信機。
  12. 請求項6に記載の送受信機であって、
    混成回路(11)は、対称設計であることを特徴とする送受信機。
  13. 請求項1に記載の送受信機であって、
    受信フィルタ(22)が、信号回線を介して受信された信号のフィルタ処理を行なうために設けられていることを特徴とする送受信機。
  14. 請求項1に記載の送受信機であって、
    エコー信号が除去された受信信号を生成するために、エコー消去フィルタ(15)によってシミュレートされた送信信号を、受信フィルタ(22)からのフィルタ処理済み出力信号から減算する減算回路(19)が設けられていることを特徴とする送受信機。
  15. 請求項1に記載の送受信機の使用方法であって、ブロードバンド通信システム用、特にxDSLブロードバンド通信システム用に用いられる送受信機の使用方法。
JP2003203601A 2002-07-30 2003-07-30 混成集積回路を有する送受信機 Expired - Fee Related JP4294404B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234725A DE10234725B4 (de) 2002-07-30 2002-07-30 Transceiver mit integrierter Hybrid-Schaltung

Publications (2)

Publication Number Publication Date
JP2004080764A true JP2004080764A (ja) 2004-03-11
JP4294404B2 JP4294404B2 (ja) 2009-07-15

Family

ID=27763011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003203601A Expired - Fee Related JP4294404B2 (ja) 2002-07-30 2003-07-30 混成集積回路を有する送受信機

Country Status (7)

Country Link
US (1) US7486788B2 (ja)
JP (1) JP4294404B2 (ja)
CN (1) CN100386967C (ja)
DE (1) DE10234725B4 (ja)
FR (1) FR2843253B1 (ja)
GB (1) GB2392360B (ja)
TW (1) TWI227076B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176823B2 (en) * 2002-11-19 2007-02-13 Stmicroelectronics, Inc. Gigabit ethernet line driver and hybrid architecture
DE102004042994B4 (de) * 2004-09-06 2007-08-30 Infineon Technologies Ag Verfahren und Vorrichtung zur Echounterdrückung
US7486786B2 (en) * 2004-09-29 2009-02-03 Stmicroelectronics, Inc. Apparatus and method for performing impedance synthesis in a transmitter
SG178151A1 (en) * 2009-07-28 2012-03-29 Panasonic Corp Communication system and communication terminal
CN102771055B (zh) * 2010-02-17 2015-11-25 萨博公司 用于发射和接收电磁波的宽带发射机/接收机装置和用于发射和接收宽带电磁波的方法
US8879433B2 (en) * 2010-12-13 2014-11-04 Nec Laboratories America, Inc. Method for a canceling self interference signal using active noise cancellation in the air for full duplex simultaneous (in time) and overlapping (in space) wireless transmission and reception on the same frequency band

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2944686C2 (de) 1979-11-06 1982-05-13 Standard Elektrik Lorenz Ag, 7000 Stuttgart Einrichtung mit einer Gabelschaltung
US5952914A (en) 1997-09-10 1999-09-14 At&T Corp. Power line communication systems
KR100427231B1 (ko) 1999-02-05 2004-04-14 인피니온 테크놀로지스 아게 아날로그 에코 필터
EP1107464A1 (en) * 1999-12-06 2001-06-13 Alcatel Method and device for echo cancelling
DE10030123A1 (de) 2000-06-20 2002-01-03 Infineon Technologies Ag Schaltungsanordnung zur analogen Echounterdrückung
DE10045721C1 (de) * 2000-09-15 2002-03-07 Infineon Technologies Ag Differentielle Leitungstreiberschaltung
US6795495B2 (en) * 2000-09-25 2004-09-21 Tioga Technologies, Inc. Line driver with output impedance synthesis
DE10049331C1 (de) * 2000-10-05 2002-06-13 Infineon Technologies Ag Breitbandtreiber
DE10050336C1 (de) 2000-10-11 2002-07-25 Infineon Technologies Ag Programmierbares Echokompensationsfilter und Transceiver für xDSL-Signale
EP1466423A1 (en) * 2001-12-26 2004-10-13 GlobeSpan Virata, Inc. Simple adaptive hybrid circuit

Also Published As

Publication number Publication date
JP4294404B2 (ja) 2009-07-15
TW200402951A (en) 2004-02-16
GB2392360A (en) 2004-02-25
US20040053579A1 (en) 2004-03-18
GB0316508D0 (en) 2003-08-20
US7486788B2 (en) 2009-02-03
CN1484387A (zh) 2004-03-24
DE10234725B4 (de) 2004-09-23
DE10234725A1 (de) 2004-02-19
CN100386967C (zh) 2008-05-07
FR2843253A1 (fr) 2004-02-06
TWI227076B (en) 2005-01-21
FR2843253B1 (fr) 2014-06-06
GB2392360B (en) 2004-10-13

Similar Documents

Publication Publication Date Title
EP0799524B1 (en) Differential audio line receiver
EP0026931A1 (en) Transceiver for full duplex transmission of digital signals on a single line
WO1996019866B1 (en) Differential audio line receiver
EP2538567A1 (en) Coupling arrangement for phantom-mode transmission
JP2898165B2 (ja) ハイブリッド回路
US9310455B2 (en) Probe system with compensating network
US10069531B2 (en) Balancing sense amplifier for ethernet transceiver
JP2004080764A (ja) 混成集積回路を有する送受信機
US6426970B1 (en) Bi-directional signal coupler method and apparatus
JPS5816782B2 (ja) 電話器用送受信回路
JPH10145147A (ja) 低歪増幅回路
JPS59135961A (ja) 電話機用送話信号抑制回路
KR101121265B1 (ko) 증폭기 장치 및 증폭 방법
JP2984598B2 (ja) 信号伝送回路
KR100694632B1 (ko) 쌍방향 통신용 송수신기
TWI789045B (zh) 前饋式回波消除裝置與回波消除方法
CA2161117C (en) Differential audio line receiver
JP2558321B2 (ja) 信号処理装置
JPS6146629A (ja) 交流誘導雑音除去回路
JPS61252721A (ja) プリエンフアシス装置
JPH0396055A (ja) 2線4線回路
JPH0983271A (ja) 平衡増幅回路
JPS598083B2 (ja) 双方向増幅器
JPH01126024A (ja) ハイブリッド回路
JPH01195710A (ja) バランス型フィルタ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees