JP2004077390A - パターン検査装置 - Google Patents

パターン検査装置 Download PDF

Info

Publication number
JP2004077390A
JP2004077390A JP2002240858A JP2002240858A JP2004077390A JP 2004077390 A JP2004077390 A JP 2004077390A JP 2002240858 A JP2002240858 A JP 2002240858A JP 2002240858 A JP2002240858 A JP 2002240858A JP 2004077390 A JP2004077390 A JP 2004077390A
Authority
JP
Japan
Prior art keywords
pattern
die
data
inspection
repetition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002240858A
Other languages
English (en)
Other versions
JP3668215B2 (ja
Inventor
Hideo Tsuchiya
土屋 英雄
Kyoji Yamashita
山下 恭司
Toshiyuki Watanabe
渡辺 利之
Yasutada Isomura
磯村 育直
Toru Tojo
東條 徹
Yasushi Sanada
真田 恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002240858A priority Critical patent/JP3668215B2/ja
Priority to US10/642,760 priority patent/US7421109B2/en
Publication of JP2004077390A publication Critical patent/JP2004077390A/ja
Application granted granted Critical
Publication of JP3668215B2 publication Critical patent/JP3668215B2/ja
Priority to US11/674,025 priority patent/US7415149B2/en
Priority to US12/040,541 priority patent/US7551767B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】ダイ−ダイ比較方式におけるオペレータの操作ミスや設定のばらつきをなくすことができ、操作性及び検査精度の向上をはかる。
【解決手段】フォトマスク1に光を照射しその透過光をセンサ回路6で検出して得られる測定パターンデータに対し、設計データから得られる参照パターンデータと比較するダイ−データベース比較方式と、繰り返しの基となる領域を測定して得られる参照パターンデータと比較するダイ−ダイ比較方式とを併用するパターン検査装置において、設計データに含まれているレイアウト情報から、繰り返しパターン領域が複数個存在していることを検出し、繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取り、ダイ−ダイ比較方式における検査領域を自動的に取り込む。
【選択図】  図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の製造工程において使用されるフォトマスク等のように微細パターンが形成されている被検査試料のパターン欠陥を検査するパターン検査装置に関する。
【0002】
【従来の技術】
近年、大規模集積回路(LSI)のパターンサイズは年々微細化が進み、近い将来に最小線幅0.1ミクロン以下の製品が量産されると期待される。このような微細化に伴い、検出しなければならない欠陥寸法も極めて小さいものとなっており、LSIのパターン及びLSI製造に使用される転写用マスクのパターン欠陥を検査するパターン検査装置の開発は必要不可欠となっている。
【0003】
従来のパターン検査装置には大きく分けて、同じパターンが描かれた2つのチップをそれぞれ別の検出手段で観察し、その両者の違いを適当な欠陥検出アルゴリズムによって比較し検出する方法(ダイ−ダイ比較方式)と、パターンが描かれたチップを検出手段で観察し、これとパターンの設計データとを適当な欠陥検出アルゴリズムによって比較して欠陥を検出する方法(ダイ−データベース比較方式)とがある。
【0004】
ダイ−ダイ比較方式の場合、同じパターンが描かれた2つのチップをそれぞれ観察しているため、同じ欠陥が存在した場合、その欠陥部を検出できない欠点がある。一方、ダイ−データベース方式の場合、設計データとの比較を行っているためにこのような問題は生じないものの、センサデータと参照データを一致させることに難点があり、両者の不一致に起因する擬似欠陥を招くため高感度且つ高精度の検査が困難である。
【0005】
このように、ダイ−ダイ比較方式とダイ−データベース比較方式はそれぞれ長所と短所があり、これらをうまく併用できる検査装置が望まれていた。ところが、2つの方式を併用した場合、特にダイ−ダイ比較方式を行う際に次のような問題があった。
【0006】
即ち、検査すべきマスクにおけるチップ間のダイシング部分や寸法がまちまちであり、更に繰り返しパターンでない周辺回路部分が含まれているため、全体の合成されたチップ寸法を等分配するなどの簡便な工程をとることはできない。このため、指示書に基づくオペレータ操作でチップの繰り返し開始位置を装置に教示する必要があり、現状では特徴あるパターン形状を使って、各々のチップの開始位置や終了位置をオペレータが目視確認していた。従って、オペレータの操作ミスや設定のばらつきが生じ易く、検査精度が低下する問題があった。
【0007】
【発明が解決しようとする課題】
このように従来、ダイ−ダイ比較方式とダイ−データベース比較方式を併用する場合、ダイ−ダイ比較方式においてオペレータの操作ミスや設定のばらつきが伴い、これにより検査精度が低下するという問題があった。
【0008】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、ダイ−ダイ比較方式におけるオペレータの操作ミスや設定のばらつきをなくすことができ、操作性及び検査精度の向上をはかり得るパターン検査装置を提供することにある。
【0009】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は、次のような構成を採用している。
【0010】
即ち本発明は、ダイ−データベース比較方式とダイ−ダイ比較方式を併用するパターン検査装置において、パターンが形成されている被検査試料に光又は電子線を照射する手段と、前記試料からの反射光,透過光又は2次電子を検出して測定パターンデータを取得する手段と、前記試料にパターンを形成する際に用いられた設計データから前記測定パターンデータに対応する第1の参照パターンデータを発生する参照データ発生手段と、前記測定パターンデータと第1の参照パターンデータとを比較して前記試料に形成されたパターンの欠陥有無を判定する第1の判定手段と、前記試料上に繰り返しのパターン領域が存在する場合に、繰り返しの基となる領域を測定して得られるパターンデータを第2の参照パターンデータとして記憶する記憶手段と、前記測定パターンデータと第2の参照パターンデータとを比較して前記試料に形成されたパターンの欠陥有無を判定する第2の判定手段と、前記設計データ又は所定範囲の測定パターンデータから、第2の判定手段に必要な前記繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取り、第2の判定手段における検査領域を自動的に取り込む手段と、を備えたことを特徴とする。
【0011】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【0012】
(1) 検査領域を自動的に取り込む手段は、設計データに含まれているレイアウト情報から、繰り返しパターン領域が複数個存在していることを検出し、繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取る。
【0013】
より具体的には、複数チップからなるマスク検査領域で、設計データに繰り返しチップの記述があるデータが含まれている場合には、該データから各チップの余白や周辺回路領域を抽出し、そのレイアウト情報からダイ−ダイ比較方式に必要なチップの配置状態,チップ構成数,チップ寸法,繰り返しピッチなどを読み取り、装置の動作条件に自動的に取り込む方式を採用する。
【0014】
(2) 検査領域を自動的に取り込む手段は、設計データの階層構造を基に、所定のパターン範囲をセルとして定義し、セルの繰り返しを記述していることを利用して、設計データからセルの繰り返し記述を摘出することにより繰り返しセルの存在を検出し、繰り返しセルの開始位置,終了位置を判定し、この開始,終了が複数回存在することを検出し、繰り返しセルの配置状態、個数,寸法,繰り返しピッチを読み取る。
【0015】
より具体的には、複数のチップが格子状に配置されていない場合でも、検査のための設計データが階層構造で記述されていることを利用して、適当な大きさの繰り返しパターン(セル)を摘出する機構と、摘出した情報からダイ−ダイ比較方式でセル同士を比較検査できるためのセルの配置状態,セル構成数,セル寸法,繰り返しピッチなどを読み取り、自動で装置の動作条件に取り込む方式を採用する。
【0016】
(3) 検査領域を自動的に取り込む手段は、設計データを基にパターンメモリにデータ展開を行い、パターンマッチングで繰り返し特徴を抽出する画像フィルタリングを行い、1チップ内の繰り返しサブチップの配置状態,個数,寸法,繰り返しピッチを読み取る。
【0017】
より具体的には、検査のための設計データが階層構造で記述されていないとしても、繰り返し検査すべき指示があれば、実検査に先行して設計データから検査基準となるイメージパターンを発生させ、一般的なパターンマッチング技術を適用して繰り返しパターンの存在を検出し、検出した情報からダイ−ダイ比較方式でセンサ取り込みパターン同士を比較検査できるためのセルの配置状態,セル構成数,セル寸法,繰り返しピッチなどを読み取り、自動で装置の動作条件に取り込む方式を採用する。
【0018】
(4) 検査領域を自動的に取り込む手段は、試料の適当な位置で1ストライプ分のセンサ画像取り込みを行い、センサ画像をストライプ1本分備蓄して、センサ画像の繰り返し特徴を抽出する画像フィルタリングを行い、試料上に第2の判定手段で比較検査できる複数のチップが形成されていること、或いはチップ内のセルの繰り返しを検出し、1チップ内の繰り返しサブチップの配置状態,個数,寸法,繰り返しピッチ、或いはセルの繰り返し配置状態,個数,寸法,繰り返しピッチを読み取る。
【0019】
より具体的には、検査のための設計データが用意されていないとしても、マスクの適切な位置で1ストライプのセンサ画像を取り込み、ストライプ1本分を備蓄したうえで、一般的なパターンマッチング技術を適用して繰り返しパターンの存在を検出し、検出した情報からダイ−ダイ方式でセル同士を比較検査できるためのセルの配置状態,セル構成数,セル寸法,繰り返しピッチなどを読み取り、自動で装置の動作条件に取り込む方式を採用する。
【0020】
(5) 同一の測定パターン領域に対して第1の判定手段と第2の判定手段の両方を行うこと。
【0021】
(作用)
本発明によれば、設計データに含まれているレイアウト情報に繰り返しチップの記述がある場合には、そのレイアウト情報からダイ−ダイ比較方式に必要なチップの配置状態,チップ構成数,チップ寸法,繰り返しピッチなどを読み取り、ダイ−ダイ比較方式における検査領域を自動的に取り込む。このため、オペレータによるティーチングがなくとも自動でキャリブレーション,アライメント,ダイ−ダイ比較方式による欠陥検査を行うことができる。従って、ダイ−ダイ比較方式におけるオペレータの操作ミスや設定のばらつきをなくすことができ、操作性及び検査精度の向上をはかることが可能となる。
【0022】
また、レイアウト情報がない場合であっても、設計データの階層構造から、ダイ−ダイ比較方式に必要なチップの配置状態,チップ構成数,チップ寸法,繰り返しピッチなどを読み取ることができる。さらに、設計データに階層構造もない場合、設計データを基にラフにパターンメモリにデータ展開を行い、画像フィルタリングにより繰り返し特徴を抽出することにより、1チップ内の繰り返しサブチップの配置状態,チップ構成数,チップ寸法,繰り返しピッチを読み取ることができる。
【0023】
また、設計データを利用することなしに、試料の適当な位置で1ストライプ分のセンサ画像取り込みを行い、画像フィルタリングによりセンサ画像の繰り返し特徴を抽出することにより、チップ内の繰り返しサブチップの配置状態,チップ構成数,チップ寸法,繰り返しピッチ等を読み取ることができる。
【0024】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0025】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わるパターン検査装置を示す概略構成図である。
【0026】
この装置では顕微鏡などを用いてフォトマスク(被検査試料)11に形成されているパターンを拡大し、この拡大パターンを幅(W)200μm程度の細い短冊状のストライプに分割し、このストライプを連続的(実際はテーブルが連続的に動く)に走査することによって検査している。
【0027】
フォトマスク11は、XYθテーブル12上に載置され、テーブル12の移動によりXYθ方向に移動される。マスク11の情報には光源13が設置され、この光源13によってマスク11に形成されているパターンが照明される。マスク11を透過した光は、拡大光学系14を介してフォトダイオードアレイ15に入射される。従って、フォトダイオードアレイ15上には、マスク11のパターンの光学像が結像される。
【0028】
フォトダイオードアレイ15上に結像されたパターンの光学像は、フォトダイオードアレイ15によって光電変換され、さらにセンサ回路16によってA/D変換される。このセンサ回路16から出力された測定パターンデータは、位置回路17から出力されたXYθテーブル12上におけるフォトマスク11の位置を示すデータと共に比較回路18に送られる。
【0029】
一方、フォトマスク11へのパターン形成時に用いた設計データは、磁気ディスク19から制御計算機20を通してビット展開回路21に読み出される。ビット展開回路21では、設計データがビットパターンデータに展開され、このビットパターンデータは参照データ発生回路22に送られる。
【0030】
参照データ発生回路22では、展開回路21から送られてきた図形のビットパターンデータに適切なフィルタ処理を施すことにより、多値の参照パターンデータが生成される。参照データ発生回路22におけるフィルタは、拡大光学系14の解像特性やフォトダイオードアレイ15のアパーチャ効果、隣接画素間の干渉などによって生じるぼやけを模擬するものである。即ち、センサ回路16から得られた測定パターンデータにはこのぼやけが生じた状態にあるため、設計側のデータにもフィルタ処理を施して測定パターンデータに合わせるためである。
【0031】
比較回路18は、測定パターンデータと参照パターンデータとを適切なアルゴリズムに従って比較するものであり、これらが一致しない場合は欠陥ありと判定している。
【0032】
上記の構成に加え本実施形態では、センサ回路16と比較回路18との間にパターンメモリ30を介してデータを流すルートを追加している。比較回路18には、図2に示すように、ダイ−データベース比較用の回路18aとダイ−ダイ比較用の回路18bとが設けられている。ダイ−データベース比較用の回路18aには、参照データ発生回路22で得られる参照データ(第1の参照パターンデータ)とセンサ回路16で得られるセンサデータ(測定パターンデータ)が入力される。ダイ−ダイ比較用の回路18bには、センサデータ(測定パターンデータ)と、センサデータを一旦パターンメモリ30に格納して所定の条件が成立後から読み出されるセンサデータ(第2の参照パターンデータ)が入力される。
【0033】
そして比較回路18では、測定パターンデータと第1の参照パターンデータとを比較するダイ−データベース比較方式と、測定パターンデータと第2の参照パターンデータとを比較するダイ−ダイ比較方式との2つの検査モードを有し、これらの一方又は両方を同時に行うようになっている。
【0034】
パターンメモリ30は、ストライプを検査中にストライプ全長のセンサ画像を格納可能な容量を備えている。また、ストライプを検査中でパターン格納途上であっても、既に格納された、そのストライプの前半パターンを読み出すことと、新たに獲得中のストライプ後半パターンの書き込みとを並行可能に構成されている。
【0035】
なお、図中の23はオートローダ、24はオートローダ制御回路、25はテーブル制御回路、26はオートフォーカス制御回路、27はピエゾ素子、28はレーザ測長システム、31はフローピーディスク、32はCRT、33はプリンタを示している。
【0036】
このような構成において、ホスト計算機20では、ある程度の枚数分の被検査試料の作成に用いられた設計データを格納している。装置オペレータや他プログラムの指示で、ある被検査試料(露光用マスク)の検査を指示されると、ホスト計算機20は該当する設計データの解析に着手し、該マスクが複数チップで構成され、ダイ−ダイ比較方式を併用可能であると判断すると、チップの配置状態,チップ構成数,チップ寸法,繰り返しピッチなどをさらに抽出し、ソフトウェアのパラメータテーブルや、ハードウェアのレジスタなどに必要な情報を設定しダイ−ダイ比較、ダイ−データベース比較方式を併用する動作モードに入る。
【0037】
図3は、一般的な被検査マスクに描かれているパターンの構成を示す概念図である。1枚のマスク50(フォトマスク11)上に同じチップが2個描かれ、チップの内部はさらにセルと呼ぶ単位で繰り返しパターンが描かれている。マスク50に形成されるパターンは、周辺パターン51とメインパターン52とに分けられる。メインパターン52はさらにロジック・コントローラ部(周辺回路)53とメモリ部(セル)54とに分けられる。なお、図中の55はチップ原点、56はセル原点を示している。
【0038】
このような2個のチップ構成の場合、X方向或いはY方向に平行移動した関係に配置されることが一般的であり、図示しないが、4個や6個のチップを1枚のマスク上に形成する場合でも、X,Y繰り返して行列配置状に配置されることが普通である。
【0039】
本実施形態ではチップAという同じチップが検査ストライプ長さ方向の2箇所に配置されている場合を説明する。便宜上、第1のチップをA、第2のチップをA’と表現する。上述のとおり該マスクが複数チップで構成され、ダイ−ダイ比較方式を併用可能であると判断すると、ストライプ先頭からセンサ画像をパターンメモリ30に格納しながらまず、チップAの開始点からデータベース検査を行う。予め抽出して割り出してあるチップAとチップA’の境界点まではデータベース検査を行うが、境界点以降のストライプ後半は引き続きセンサから取り込んでいるセンサ像と、既にパターンメモリ30に格納された、そのストライプの前半パターンとを比較するダイ−ダイ比較方式も併用する。
【0040】
ここで、チップAの開始点、チップAとチップA’の境界点の座標を正確に取り扱い、ダイ−ダイ比較検査方式に必要な各チップ(ダイ)の位置合わせを行う必要がある。
【0041】
本実施形態のパターン検査装置では、従来の装置でオペレータが顕微鏡などの観察光学系を用いて被検査マスクを目視確認しながら座標特定していた工程を、設計データのデータ記述構成の特徴を利用して自動的に行う。
【0042】
設計データは、図4に示すようにチップの定義とセルの定義が階層構造になっている。なお、この例では、チップの配置座標は前記図3のように該チップの左下頂点と定義している。このようなデータ構造であれば、チップの配置座標の状況から、このマスクのチップは「チップAの配置原点座標1」及び「チップAの配置原点座標2」という具合に2箇所に配置されていることを読み取ることができる。
【0043】
このため、チップAのセンサ取り込みしながらデータベース検査する開始座標、チップA’の境界点でダイ−ダイ比較方式を併用開始する動作切換え座標、チップA’の領域を終了し、1ストライプ検査の終了座標をオペレータの教示なしで自動認識する。
【0044】
比較回路18は、チップA’の領域では、本来のダイ−データベース比較方式による欠陥検出とダイ−ダイ比較方式の両方で欠陥を検出するが、これらはそれぞれ異なる欠陥判定条件や欠陥判定しきい値を適用するのが良い。このため、描画装置の描画異常などによる複数チップに共通した欠陥はダイ−データベース比較方式により検出し、微細パターンの線幅異常などデータベース比較方式では検出感度を向上しにくい欠陥はタイ−ダイ比較方式で検出するなど、従来のダイ−データベース比較方式とタイ−ダイ比較方式の単機能機では実現し得なかった検出性能を実現できる。
【0045】
本実施形態のダイ−データベース比較方式とダイ−ダイ比較方式を併用する際の座標認識を自動化する趣旨は以上説明したチップが2つ配置されている場合に留まらず、3以上の複数回の繰り返し配置が定義されているマスクでも適用可能である。さらに、繰り返しを抽出するのは検査工程上のストライプ長さ方向のみでなく、ステップ方向にチップが複数回配置されていても同様に設計デー夕から配置情報を取り込み、ステージ・ステップ方向の開始位置、終了位置を取り込んで自動で動作するように適用可能である。
【0046】
次に、本実施形態による欠陥検査動作を更に詳しく説明する。
【0047】
本実施形態で抽出しようとしている被検査試料のデータベースの階層構造は、最小単位の図形、個々の図形の集合体のセル、セルの集合体のチップ、という具合になっている。マスク内にはチップが一つ配置されている場合と複数のチップが配置されている場合がある。複数のチップが配置されている場合、それらは同じチップを複数箇所に配置する場合と異なるチップの場合がある。
【0048】
本実施形態のダイ−ダイ比較方式による検査が対象とするのは同じチップを複数箇所に配置されているものである。1枚のマスクに複数チップが配置されていて、そのチップ同士を比較するため、ダイ−ダイ比較方式の場合、「ダイ」と「チップ」は同じになる。チップには周辺部とメインパターンとに分けられるが、2つのチップ同士を比較するには周辺部とメインパターンを区別することなくチップ全体を繰り返し形状として認識して処理する。
【0049】
検査に用いるデータベースは、描画に用いられた設計データである。検査に先立って、図5に示す工程でデータベースからチップ構成数,チップ寸法,繰り返しピッチ、或いはセルの繰り返し数,セル構成数,セル寸法,繰り返しピッチなどを読み取り、検査装置の動作を規定する検査条件ファイルにその情報を記述する。
【0050】
検査条件ファイルは、検査を実行するたびに、その検査の欠陥検出判定しきい値、透過光/反射光の照明方法、検査の倍率モードなどを記述し、検査実行プログラムが、先のデータベースと合わせて参照し動作するためのものである。図6は、検査条件ファイルの構成を説明する一例である。検査条件には、この図6に示すように、その検査毎に指定する項目が列挙されている。このうち、ダイ−ダイ検査併用モード(ON/OFF)でフラグがON、即ちダイ−ダイ検査併用すべきとの記述があると、本検査装置はダイの繰り返し抽出のための前処理を起動し、各ダイの開始/終了座標を解析して検査条件ファイルの所定欄、即ち図6の下4行分の如く座標値を書き込む。
【0051】
検査実行プログラムが参照するのは、この検査条件ファイルの他、計算機上に構成されるソフトウェアのパラメータテーブルや、検査装置ハードウェアのレジスタなどに書き込むべき情報テーブルなどがある。これれらを設定しダイ−ダイ比較方式、ダイ−データベース比較方式を併用する動作モードに入る。
【0052】
図7は、本実施形態の検査装置において、検査ストライプ1本分の工程を説明するためのタイムチャートである。ここで例示する被検査マスクのチップ構成は、前記図3に示す如く検査ストライプ長さ方向(X方向)に2つのチップが配置されているものとする。さらに、例示しているストライプは予めダイ−ダイ検査すべき指定が為されていて、検査開始前のダイ抽出工程においてもダイ−ダイ検査し得ることを検出済みとする。
【0053】
ダイ−ダイ検査し得る領域は時刻t4からt5の区間である。ダイ−データベース検査は時刻t1からt6の全期間に渡って行われる。時刻t1からダイ−データベース検査が始まり、時刻t2に達した時からダイ1の検出画像はパターンメモリ30にも取り込まれる。時刻t3でチップ(ダイ)の境界のダイシングと呼ばれる部分に差し掛かるため、パターンメモリ30への取り込みを完了させる。時刻t4でダイ−ダイ検査のため、パターンメモリ30からダイ1の検出パターン像を読み出して、ダイ−ダイ比較用回路18bに入力する。
【0054】
図8は、本実施形態の検査装置において、検査ストライプ長さ方向(X方向)に3つのチップが配置されている場合の検査ストライプ1本分の工程を説明するためのタイムチャートである。
【0055】
ダイ−データベース検査は時刻t1からt6の全期間に渡って行われる。時刻t1からダイ−データベース検査が始まり、時刻t2に達した時からダイ1の検出画像はパターンメモリ30にも取り込まれる。時刻t3でチップ(ダイ)の境界のダイシングと呼ばれる部分に差し掛かるため、パターンメモリ30への取り込みを完了させる。時刻t4にダイ2とのダイ−ダイ検査のため、先のパターンメモリ30からダイ1の検出パターン像を読み出して、ダイ−ダイ比較用回路18bに入力する。時刻t5でダイ2とダイ1とのダイ−ダイ比較を終える。時刻t6でダイ3とダイ1とのダイ−ダイ検査のため、先のパターンメモリ30から再度ダイ1の検出パターン像を読み出してダイ−ダイ比較回路用18bに入力する。時刻t7でダイ3とダイ1とのダイ−ダイ比較を終える。
【0056】
このように、ダイ−データベース検査が始まるタイミングとダイ−ダイ比較を行うタイミングには厳密には微妙な時間差が生じるが、検査ストライプのセンサデータ取り込み中にダイ−データベース比較方式とダイ−ダイ比較方式が併用されていることが本実施形態の特徴である。
【0057】
さらに、例えばデータベース発生に時間が掛る場合に備えて、ダイ−データベース比較方式を、検査ストライプのセンサデータ取り込みとは同期せずに実施することが考えられる。即ち、図9に示すタイムチャートの通り、時刻t1に検査ストライプ1本分のパターン取り込みとデータベース発生をスタートさせ、パターンメモリ30にはストライプパターン全面を読み込んでしまう。時刻t6に検査ストライプ1本分のパターン取り込みを終了するが、展開回路21で行うデータベース発生に時間が掛り、時刻t8まで掛ったとする。展開回路21で発生するデータベースとは図形データから図形パターンを発生させる行為であり、そのパターンデータは展開回路11内にストライプパターンメモリが存在して一時格納可能になっている。
【0058】
検査ストライプ1本分のパターン取り込みは時刻t6に終了しているので、ダイ−ダイ比較は時刻t7に開始できる。ダイ−データベース比較はデータベースが発生し終わったあと時刻t9から開始して時刻t11に終わる。データベースパターンを読み出す際には、発生時間が掛る心配はないので、時刻t1〜t8の所要時間より時刻t9〜t11の方が短時間に終了する。
【0059】
このように本実施形態によれば、設計データから、ダイ−ダイ比較方式に必要な繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取って検査領域を自動的に取り込むことにより、ダイ−ダイ比較方式におけるオペレータの操作ミスや設定のばらつきをなくすことができる。このため、装置としての操作性と欠陥検出性能を向上させることができる。その結果、露光用マスクや半導体素子、LCD生産歩留まりが向上すると共に製品の手戻りが減少し、総生産コストを削減することができる。
【0060】
(第2の実施形態)
第1の実施形態では、チップと呼ぶ比較的大きな領域の反復について領域抽出し自動で装置の動作に反映する例を説明した。ところで、前記図3のマスク内のレイアウトに例示するように、1つのチップ内には複数のセルと呼ぶ単位の繰り返し記述が含まれるケースが良くある。例えば、D−RAM,S−RAMと呼ばれるメモリ素子は、記憶保持を行うセル構造部分を多数配置しこれらセルへの信号入出力の配線パターンをセル部の周辺に配置する組み合わせが一般的である。
【0061】
このようなチップ内部のセルの繰り返しについても、セルが繰り返されていることを検査装置が階層構造で記述されているデータベース検査のデータから自動で読み取って検査装置の動作条件に取り込むことができる。即ち、前記図4のセル繰り返し記述情報からセルの配置状態,構成数,セルの寸法,繰り返しピッチを読み取る。
【0062】
第1の実施形態で説明した例はチップと呼ぶ比較的大きな領域の反復についてであったが、ここで説明する第2の実施形態は比較的多数の繰り返し構成となるセル同士をダイ−ダイ比較方式で検査する装置である。
【0063】
図10に示すような検査ストライプ58を検査する際に、チップAの最初のセルまでは取り込み画像はパターンメモリ30に格納しながらダイ−データベース比較方式で検査し、チップAの二つ目のセルは取り込み画像と先にパターンメモリ30に格納してあった最初のセルパターンとを比較するダイ−ダイ比較方式も併用させる。
【0064】
本実施形態においても、比較回路18はダイ−ダイ比較方式を併用している期間は、本来のダイ−データベース比較方式による欠陥検出とダイ−ダイ比較方式の両方で欠陥を検出するが、これらはそれぞれ異なる欠陥判定条件や欠陥判定しきい値を適用するのが良い。
【0065】
ストライプ58をチップAの二つ目のセル以降はセル同士のダイ−ダイ比較方式を併用して進めるが、図10のチップAとチップA’の境界部分のようにセルでない部分はダイ−データベース比較方式のみで検査する。
【0066】
これらの座標の抽出は、ホスト計算機20で行われる。ある被検査試料(露光用マスク)の検査を指示されると、ホスト計算機20は該当する設計データの解析に着手し、該マスクにセルの繰り返し定義などの特徴が存在し、階層構造のデータ記述であり、ダイ−ダイ比較方式を併用可能であると判断すると、セルの配置状態,構成数,寸法,繰り返しピッチなどをさらに抽出し、ソフトウェアのパラメータテーブルや、ハードウェアのレジスタなどに必要な情報を設定しダイ−ダイ比較方式、ダイ−データベース比較方式を併用する動作モードに入るのである。
【0067】
繰り返しを抽出するのは検査工程上のストライプ長さ方向のみでなく、ステップ方向にセルが繰り返し配置されていることも同様である。ストライプ幅以内でも、ステップ方向に小さなセルが繰り返し配置されている場合には、その小さなセルのパターンを単位として、ステップ方向とストライプ長さ方向の2次元マトリックス状にダイ−ダイ比較方式の動作を行える。
【0068】
(第3の実施形態)
第1及び第2の実施形態では、1枚のマスク上に複数のチップが配置されている場合を説明したが、マスクに1つのチップが配置されている場合がある。このように1つのチップになるケースは、
(1)図11に示すように、本当に1マスク=1チップの設計で製作されている場合、
(2)本来は複数チップが配置されているが、検査データの前処理過程で階層構造が崩されて、見かけ上1チップとして記述されている場合、
の2通りが考えられる。
【0069】
このうち、(1)の本来の1マスク=1チップの設計の場合には、第2の実施形態で説明した如くセルの繰り返しに注目してダイ−ダイ比較方式をセル単位で行わせれば良い。
【0070】
しかし、(2)の場合は即ち、前記図4に示したデータ構造で「チップAの配置原点座標1」と「チップAの配置原点座標2」の記述が無い状態である。この状態になるのは、設計データ全体にパターン寸法のリサイズ処理(パターン線幅を調整する処理)やOPC(光近接効果補正:Optical Proximity Correction)技術のための微小な図形パターンを付加する処理などの、何らかの前処理を施すため、一旦、階層構造を展開してから図形処理するためである。
【0071】
この前処理によっては、チップの階層構造は展開してしまうが、セルの繰り返しは温存している場合と、セルの繰り返しも展開してしまい、セル内の図形記述が並べられたフラットな階層になってしまうケースもある。このデータを本装置が処理するには、設計データ中に同じ図形コード及び辺の長さを持つ図形が繰り返し現れることやそのピッチが等間隔になっていることなどを根拠に繰り返し図形を抽出してセルの繰り返し情報を復元したり、セルの集合体が繰り返し存在することを検出してチップ単位の繰り返し情報を復元することで、第1の実施形態で示した如くの、繰り返しパターンを利用したダイ−ダイ比較方式とダイ−データベース比較方式を併用することが可能になる。
【0072】
検査のデータベースに用いる設計データのうち、図形は図12に示す如く図形コード,図形配置位置,図形の辺の長さを1セットにして表現されている。設計データはこのような図形が集積されたものであるから、図形配置位置のみが異なり、図形コードと各辺の長さが同一な図形が配置されていることは、この図形データ記述を検索することにより抽出可能である。
【0073】
この方式で抽出される図形の繰り返しは、前記図3及び図4に示すチップ・セル構成のうちのセルの繰り返しとチップの繰り返しの両方が含まれた状態になる。このため、セル繰り返し周期とチップ繰返し周期の規則性の違いを読み取り、チップの繰り返しに基づくダイ−ダイ比較方式用の情報を抽出して装置の動作に反映させることができる。
【0074】
セルの繰り返しと判断した場合には、セル同士をダイ−ダイ比較すべく装置の設定を行い、動作させることの可能である。これらの指定は、装置のパラメータとして予め規定するか、検査条件の項目に含めて装置に指示を与える。
【0075】
(第4の実施形態)
第3の実施形態では、階層構造が崩れてしまった図形データであっても、本検査装置で図形データを解析して繰り返し情報を再抽出し復元する方法を説明したが、図形データを解析する代わりに、設計データを一旦パターンメモリなどに図形イメージとして展開して、図形イメージの特徴抽出を行う手法を用いて繰り返しパターンの特徴を復元することが考えられる。
【0076】
本実施形態では、図13に示すように、展開回路21に、1ストライプ分の展開イメージを格納できるストライプパターンメモリ63を用意する。さらにこの展開回路21には、設計データを入力するための図形データメモリ61、図形データから図形パターンイメージを発生する図形データ展開回路62、繰り返しパターンの特徴を抽出する繰り返し特徴抽出回路64が設けられている。図形データ展開回路62は、展開結果をストライプパターンメモリ63に格納するものである。ストライプパターンメモリ63に格納された1ストライプ分の展開イメージに対し、繰り返し特徴抽出回路64によって一般的なパターンマッチングの手法により、繰り返し存在する図形の有無,その繰り返し数,ピッチなどを解析する。
【0077】
ここで、パターンマッチング手法では、パターンメモリ63に取り込んだ測定パターンデータの一部領域をテンプレートとして保持し、そのテンプレートをパターンメモリ全体に走査して、取り込んだ測定パターンと比較する。テンプレートとして保持する時にはそのテンプレートの座標も記録しておく。走査は短冊状のストライプ領域を2次元状に行い、テンプレートと一致するパターンを検出した時には、その座標を記録する。
【0078】
このようにして階層形式での記述がない設計データが検査データベースとして用いられたとしても、テンプレート走査して記録された座標から、チップ或いはセルに相当する繰り返しパターンが存在することを推定できる。解析した結果は図示しないが、ホスト計算機20に送られて、上記第1から第3の実施形態で説明した如くのセルの繰り返しやチップの繰り返しを利用したダイ−ダイ比較方式とダイ−データベース比較方式を併用する動作を行う。
【0079】
なお、展開回路21で行うパターン展開は、本来はデータベース検査の際の検査基準データを発生させるためのものである。このため、検査中は、検査基準データの微細なパターン形状を遜色なく発生させるために、展開の1画素の寸法を非常に細かくしている。しかし、本実施形態のように図形パターンの繰り返し特徴を解析する用途であれば、本番の検査中ほどの精密さは要求されないので、展開の1画素の寸法をやや大きめにして、ラフなパターンイメージを発生させても実用上問題ない。
【0080】
本実施形態では、上記の検査に先行して展開イメージを解析するためのストライプ展開と解析が完了すると、本来のデータベース検査のために展開の1画素の寸法を本来の値に戻して、所定の検査開始位置からの検査に着手する。
【0081】
また、上記解析を行うストライプ位置は、前記図11に示すようにチップの周辺部分はセルの繰り返し記述がない周辺パターンであることを考慮して、チップの中央付近を選ぶのが良い。但し、チップ構成が2×2の行列状になっている場合には、丁度中央部分にもセルの繰り返しが無い周辺パターンやダイシングと呼ばれる隙間領域に差し掛かって、繰り返し構成が解析できない恐れがある。このため、解析を行うストライプは中央付近からややはずれた位置で行うのが実用上有効である。
【0082】
(第5の実施形態)
第4の実施形態で展開パターンを使った繰り返しパターンの特徴抽出の代わりに、センサ取り込みパターンを使って繰り返しパターンの特徴抽出を行うことが考えられる。
【0083】
図14は、本発明の第5の実施形態に係わるパターン検査装置の要部構成を示すブロック図であり、パターンメモリ30に一時記憶された測定パターンデータに対して第4の実施形態で説明したような繰り返し特徴を抽出するための特徴抽出回路74が設けられている。
【0084】
図14に示すように、センサから取り込まれたパターンデータはパターンメモリ30に書き込まれ、ストライプ1本分が保持される。このパターンデータを基に、繰り返し特徴抽出回路74により一般的なパターンマッチングの手法により、繰り返し存在する図形の有無,その繰り返し数,ピッチなどを解析する。解析した結果は図示しないが、ホスト計算機20に送られて、上記第1から第3の実施形態で説明した如くのセルの繰り返しやチップの繰り返しを利用したダイ−ダイ比較方式とダイ−データベース比較方式を併用する動作を行う。
【0085】
このように本実施形態によれば、センサ取り込みパターンに基づいて繰り返しの特徴抽出を行う場合にも、上記第4の実施形態で説明した如く1画素当たりの寸法を細かくせずに、本来の光学系倍率よりも拡大率を緩和して、ラフな画像を取り込み、その画像からセルの繰り返しやチップの繰り返しを抽出する方法が採れる。
【0086】
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。測定パターンデータを取得するために検出するのは、必ずしも透過光に限定されず、反射光を用いてもよく、更には透過光と反射光の両方を同時に用いてもよい。検査に用いる光源は必ずしも光に限定されず、電子線を用いることもできる。光源として電子線を用いた場合は、反射光や透過光の代わりに2次電子を検出すればよい。さらに、光電変換部は単数とは限らず、複数用いることができる。
【0087】
また、被検査試料は必ずしもフォトマスクに限るものではなく、本発明は半導体基板や液晶基板などに形成された極小パターンの欠陥検査に適用することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【0088】
【発明の効果】
以上詳述したように本発明によれば、設計データ又は所定範囲の測定パターンデータから、ダイ−ダイ比較方式に必要な繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取って検査領域を自動的に取り込むことにより、ダイ−ダイ比較方式におけるオペレータの操作ミスや設定のばらつきをなくすことができる。このため、装置としての操作性と欠陥検出性能を向上させることができる。
【図面の簡単な説明】
【図1】第1の実施形態に係わるパターン検査装置を示す概略構成図。
【図2】図1のパターン検査装置に用いた比較回路の構成を示すブロック図。
【図3】一般的な被検査マスクに描かれているパターンの構成を示す模式図。
【図4】設計データの構造を示す概念図。
【図5】繰り返しを抽出する前処理工程の流れを示す概念図。
【図6】検査条件ファイルの構成を示す図。
【図7】検査ストライプ1本分の工程を説明するためのタイムチャート。
【図8】検査ストライプ1本分の工程を説明するためのタイムチャート。
【図9】データベース比較タイミングの変形例を示すタイムチャート。
【図10】第2の実施形態を説明するためのもので、被検査マスクに描かれているパターンに対する検査ストライプの例を示す図。
【図11】第3の実施形態を説明するためのもので、1マスクに1チップのみが配置されたパターンの構成を示す模式図。
【図12】図形コードの例を示す概念図。
【図13】第4の実施形態に用いたデータ展開回路の構成を示すブロック図。
【図14】第5の実施形態の要部構成を示すブロック図。
【符号の説明】
11…フォトマスク(被検査試料)
12…試料ステージ
13…光源
14…光学系
15…光電変換部
16…センサ回路
17…位置回路
18…比較回路
18a…ダイ−データベース比較用回路
18b…ダイ−ダイ比較用回路
19…磁気ディスク
20…ホスト計算機
21…ビット展開回路
22…参照データ発生部
30…パターンメモリ
58…検査ストライプ
61…図形データメモリ
62…図形データ展開回路
63…ストライプパターンメモリ
64,74…繰り返し特徴抽出回路

Claims (6)

  1. パターンが形成されている被検査試料に光又は電子線を照射する手段と、
    前記試料からの反射光,透過光又は2次電子を検出して測定パターンデータを取得する手段と、
    前記試料にパターンを形成する際に用いられた設計データから前記測定パターンデータに対応する第1の参照パターンデータを発生する参照データ発生手段と、
    前記測定パターンデータと第1の参照パターンデータとを比較して前記試料に形成されたパターンの欠陥有無を判定する第1の判定手段と、
    前記試料上に繰り返しのパターン領域が存在する場合に、繰り返しの基となる領域を測定して得られるパターンデータを第2の参照パターンデータとして記憶する記憶手段と、
    前記測定パターンデータと第2の参照パターンデータとを比較して前記試料に形成されたパターンの欠陥有無を判定する第2の判定手段と、
    前記設計データ又は所定範囲の測定パターンデータから、第2の判定手段に必要な前記繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取り、第2の判定手段における検査領域を自動的に取り込む手段と、
    を備えたことを特徴とするパターン検査装置。
  2. 前記検査領域を自動的に取り込む手段は、前記設計データに含まれているレイアウト情報から、前記繰り返しパターン領域が複数個存在していることを検出し、前記繰り返しパターン領域の配置状態,個数,寸法,繰り返しピッチを読み取ることを特徴とする請求項1記載のパターン検査装置。
  3. 前記検査領域を自動的に取り込む手段は、前記設計データの階層構造を基に、所定のパターン範囲をセルとして定義し、セルの繰り返しを記述していることを利用して、設計データからセルの繰り返し記述を摘出することにより繰り返しセルの存在を検出し、繰り返しセルの開始位置,終了位置を判定し、この開始,終了が複数回存在することを検出し、繰り返しセルの配置状態、個数,寸法,繰り返しピッチを読み取ることを特徴とする請求項1記載のパターン検査装置。
  4. 前記検査領域を自動的に取り込む手段は、前記設計データを基にパターンメモリにデータ展開を行い、パターンマッチングで繰り返し特徴を抽出する画像フィルタリングを行い、1チップ内の繰り返しサブチップの配置状態,個数,寸法,繰り返しピッチを読み取ることを特徴とする請求項1記載のパターン検査装置。
  5. 前記検査領域を自動的に取り込む手段は、前記試料の適当な位置で1ストライプ分のセンサ画像取り込みを行い、センサ画像をストライプ1本分備蓄して、センサ画像の繰り返し特徴を抽出する画像フィルタリングを行い、前記試料上に第2の判定手段で比較検査できる複数のチップが形成されていること、或いはチップ内のセルの繰り返しを検出し、1チップ内の繰り返しサブチップの配置状態,個数,寸法,繰り返しピッチ、或いはセルの繰り返し配置状態,個数,寸法,繰り返しピッチを読み取ることを特徴とする請求項1記載のパターン検査装置。
  6. 同一の測定パターン領域に対して第1の判定手段と第2の判定手段の両方を行うことを特徴とする請求項1〜5の何れかに記載のパターン検査装置。
JP2002240858A 2002-08-21 2002-08-21 パターン検査装置 Expired - Fee Related JP3668215B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002240858A JP3668215B2 (ja) 2002-08-21 2002-08-21 パターン検査装置
US10/642,760 US7421109B2 (en) 2002-08-21 2003-08-19 Pattern inspection apparatus
US11/674,025 US7415149B2 (en) 2002-08-21 2007-02-12 Pattern inspection apparatus
US12/040,541 US7551767B2 (en) 2002-08-21 2008-02-29 Pattern inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002240858A JP3668215B2 (ja) 2002-08-21 2002-08-21 パターン検査装置

Publications (2)

Publication Number Publication Date
JP2004077390A true JP2004077390A (ja) 2004-03-11
JP3668215B2 JP3668215B2 (ja) 2005-07-06

Family

ID=32023528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002240858A Expired - Fee Related JP3668215B2 (ja) 2002-08-21 2002-08-21 パターン検査装置

Country Status (2)

Country Link
US (3) US7421109B2 (ja)
JP (1) JP3668215B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006017798A (ja) * 2004-06-30 2006-01-19 Toppan Printing Co Ltd ハーフトーン型位相シフトマスク及びその検査方法
JP2006170664A (ja) * 2004-12-13 2006-06-29 Hoya Corp ムラ欠陥検査方法及びシステム、並びにフォトマスクの製造方法
JP2007067170A (ja) * 2005-08-31 2007-03-15 Hitachi High-Technologies Corp 回路パターンの検査装置
JP2007093305A (ja) * 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 金属箔張り積層板の検査装置
WO2008068895A1 (ja) * 2006-12-04 2008-06-12 Tokyo Electron Limited 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
WO2008068894A1 (ja) * 2006-12-04 2008-06-12 Tokyo Electron Limited 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
WO2008068896A1 (ja) * 2006-12-04 2008-06-12 Tokyo Electron Limited 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
JP2009294123A (ja) * 2008-06-06 2009-12-17 Advanced Mask Inspection Technology Kk パターン識別装置、パターン識別方法及び試料検査装置
US8036447B2 (en) 2005-02-01 2011-10-11 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
US8488866B2 (en) 2009-02-18 2013-07-16 Renesas Electronics Corporation Method of inspecting mask pattern and mask pattern inspection apparatus
JP2014181966A (ja) * 2013-03-18 2014-09-29 Nuflare Technology Inc 検査方法および検査装置
JP2014202482A (ja) * 2013-04-01 2014-10-27 株式会社ニューフレアテクノロジー 検査方法および検査装置
JP2019074540A (ja) * 2013-08-23 2019-05-16 ケーエルエー−テンカー コーポレイション ブロック間レチクル検査方法及びシステム
JP2020085454A (ja) * 2018-11-15 2020-06-04 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1779323A1 (en) * 2004-08-05 2007-05-02 Icos Vision Systems N.V. Method for inspecting surfaces
KR100567625B1 (ko) * 2004-10-19 2006-04-04 삼성전자주식회사 결함 검사 방법 및 이를 수행하기 위한 장치
DE102004055250A1 (de) * 2004-11-16 2006-05-18 Leica Microsystems Semiconductor Gmbh Verfahren zur Inspektion eines Wafers
DE102005014593A1 (de) * 2005-03-31 2006-10-05 Leica Microsystems Semiconductor Gmbh Vorrichtung zur Inspektion eines scheibenförmigen Objekts
JP4679243B2 (ja) * 2005-05-25 2011-04-27 株式会社東芝 マスク作成方法および半導体装置の製造方法
JP4828870B2 (ja) * 2005-06-09 2011-11-30 株式会社東芝 評価パタンの作成方法およびプログラム
JP4185516B2 (ja) * 2005-08-31 2008-11-26 アドバンスド・マスク・インスペクション・テクノロジー株式会社 試料検査装置、試料検査方法及びプログラム
JP4266971B2 (ja) * 2005-09-22 2009-05-27 アドバンスド・マスク・インスペクション・テクノロジー株式会社 パターン検査装置、パターン検査方法、及び検査対象試料
JP4336672B2 (ja) * 2005-09-26 2009-09-30 アドバンスド・マスク・インスペクション・テクノロジー株式会社 試料検査装置、試料検査方法及びプログラム
JP4822899B2 (ja) * 2006-03-28 2011-11-24 大日本スクリーン製造株式会社 製版印刷システムおよび製版印刷システムにおける検版方法
JP4866141B2 (ja) * 2006-05-11 2012-02-01 株式会社日立ハイテクノロジーズ Sem式レビュー装置を用いた欠陥レビュー方法及びsem式欠陥レビュー装置
JP4165580B2 (ja) * 2006-06-29 2008-10-15 トヨタ自動車株式会社 画像処理装置及び画像処理プログラム
US8260035B2 (en) * 2006-09-22 2012-09-04 Kla-Tencor Corporation Threshold determination in an inspection system
JP5414215B2 (ja) * 2008-07-30 2014-02-12 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターンの検査方法
JP4862031B2 (ja) * 2008-10-20 2012-01-25 株式会社ニューフレアテクノロジー マスク欠陥レビュー方法及びマスク欠陥レビュー装置
JP5543872B2 (ja) * 2010-07-27 2014-07-09 株式会社東芝 パターン検査方法およびパターン検査装置
CN102789999A (zh) * 2012-08-16 2012-11-21 上海华力微电子有限公司 利用图形特征扫描的缺陷检测方法和半导体芯片制造方法
JP5944850B2 (ja) 2013-03-11 2016-07-05 株式会社日立ハイテクノロジーズ 欠陥検査方法及びこれを用いた装置
US9607371B2 (en) 2013-04-01 2017-03-28 Kla-Tencor Corporation Mesoscopic defect detection for reticle inspection
CN103915361A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 芯片缺陷的检测方法
US20160110859A1 (en) * 2014-10-17 2016-04-21 Macronix International Co., Ltd. Inspection method for contact by die to database
JP6750937B2 (ja) * 2015-11-02 2020-09-02 株式会社ニューフレアテクノロジー パターン検査装置
JP6758929B2 (ja) * 2016-06-03 2020-09-23 株式会社ニューフレアテクノロジー 検査方法
JP7146367B2 (ja) * 2017-01-30 2022-10-04 オムロン株式会社 画像処理システム、情報処理装置、情報処理方法、および情報処理プログラム
JP2018124605A (ja) * 2017-01-30 2018-08-09 オムロン株式会社 画像処理システム、情報処理装置、情報処理方法、および、情報処理プログラム
WO2019016856A1 (ja) 2017-07-18 2019-01-24 株式会社日立ハイテクノロジーズ 欠陥検査装置およびパターンチップ
CN112446887B (zh) * 2019-09-05 2022-04-08 长鑫存储技术有限公司 晶圆切割晶片数计算方法及计算设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118440B2 (ja) 1986-07-09 1995-12-18 東芝機械株式会社 電子ビ−ム描画装置
JP3187827B2 (ja) * 1989-12-20 2001-07-16 株式会社日立製作所 パターン検査方法および装置
JP3274132B2 (ja) 1990-03-20 2002-04-15 株式会社日立製作所 外観検査用基準パターンの作成方法
JPH08250569A (ja) 1995-03-14 1996-09-27 Hitachi Ltd プロセス処理装置及びそのシステム並びに製品保管装置
JPH06265480A (ja) 1993-03-12 1994-09-22 Toshiba Corp パターン欠陥検査方法および検査装置
JPH10104168A (ja) 1996-09-26 1998-04-24 Toshiba Corp 設計データに基づく図形データ展開装置
JPH1183753A (ja) * 1997-07-09 1999-03-26 Toshiba Corp 光学式基板検査装置
JP2984633B2 (ja) * 1997-08-29 1999-11-29 日本電気株式会社 参照画像作成方法およびパターン検査装置
JP2000340626A (ja) * 1999-05-31 2000-12-08 Fujitsu Ltd パターン検査方法及び装置並びにパターン検査プログラムを記録した記録媒体
JP3927353B2 (ja) * 2000-06-15 2007-06-06 株式会社日立製作所 比較検査における画像の位置合せ方法、比較検査方法及び比較検査装置
JP3678133B2 (ja) 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
JP3762244B2 (ja) * 2001-03-29 2006-04-05 株式会社東芝 図形データ展開方法
JP3645547B2 (ja) * 2002-12-27 2005-05-11 株式会社東芝 試料検査装置
JP2004212221A (ja) * 2002-12-27 2004-07-29 Toshiba Corp パターン検査方法及びパターン検査装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006017798A (ja) * 2004-06-30 2006-01-19 Toppan Printing Co Ltd ハーフトーン型位相シフトマスク及びその検査方法
JP2006170664A (ja) * 2004-12-13 2006-06-29 Hoya Corp ムラ欠陥検査方法及びシステム、並びにフォトマスクの製造方法
JP4583155B2 (ja) * 2004-12-13 2010-11-17 Hoya株式会社 欠陥検査方法及びシステム、並びにフォトマスクの製造方法
US8036447B2 (en) 2005-02-01 2011-10-11 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
JP2007067170A (ja) * 2005-08-31 2007-03-15 Hitachi High-Technologies Corp 回路パターンの検査装置
JP4603448B2 (ja) * 2005-08-31 2010-12-22 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
JP2007093305A (ja) * 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 金属箔張り積層板の検査装置
US7783104B2 (en) 2006-12-04 2010-08-24 Tokyo Electron Limited Defect detecting apparatus, defect detecting method, information processing apparatus, information processing method, and program therefor
JP2008139203A (ja) * 2006-12-04 2008-06-19 Tokyo Electron Ltd 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
JP2008139202A (ja) * 2006-12-04 2008-06-19 Tokyo Electron Ltd 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
US7783102B2 (en) 2006-12-04 2010-08-24 Tokyo Electron Limited Defect detecting apparatus, defect detecting method, information processing apparatus, information processing method, and program therefor
JP2008139201A (ja) * 2006-12-04 2008-06-19 Tokyo Electron Ltd 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
WO2008068896A1 (ja) * 2006-12-04 2008-06-12 Tokyo Electron Limited 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
WO2008068894A1 (ja) * 2006-12-04 2008-06-12 Tokyo Electron Limited 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
WO2008068895A1 (ja) * 2006-12-04 2008-06-12 Tokyo Electron Limited 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム
JP2009294123A (ja) * 2008-06-06 2009-12-17 Advanced Mask Inspection Technology Kk パターン識別装置、パターン識別方法及び試料検査装置
US8488866B2 (en) 2009-02-18 2013-07-16 Renesas Electronics Corporation Method of inspecting mask pattern and mask pattern inspection apparatus
JP2014181966A (ja) * 2013-03-18 2014-09-29 Nuflare Technology Inc 検査方法および検査装置
JP2014202482A (ja) * 2013-04-01 2014-10-27 株式会社ニューフレアテクノロジー 検査方法および検査装置
US9767547B2 (en) 2013-04-01 2017-09-19 Nuflare Technology, Inc. Inspection method and inspection apparatus
JP2019074540A (ja) * 2013-08-23 2019-05-16 ケーエルエー−テンカー コーポレイション ブロック間レチクル検査方法及びシステム
KR20200028040A (ko) * 2013-08-23 2020-03-13 케이엘에이 코포레이션 블록-투-블록 레티클 검사
KR102195231B1 (ko) * 2013-08-23 2020-12-24 케이엘에이 코포레이션 블록-투-블록 레티클 검사
JP2020085454A (ja) * 2018-11-15 2020-06-04 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
JP7215882B2 (ja) 2018-11-15 2023-01-31 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法

Also Published As

Publication number Publication date
US7421109B2 (en) 2008-09-02
US20070127806A1 (en) 2007-06-07
JP3668215B2 (ja) 2005-07-06
US20040105578A1 (en) 2004-06-03
US20080166054A1 (en) 2008-07-10
US7551767B2 (en) 2009-06-23
US7415149B2 (en) 2008-08-19

Similar Documents

Publication Publication Date Title
JP3668215B2 (ja) パターン検査装置
JP6326465B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
US7760347B2 (en) Design-based method for grouping systematic defects in lithography pattern writing system
TWI701427B (zh) 經組態以偵測一樣品上之缺陷之系統、用於偵測一樣品上之缺陷之方法及其非暫時性電腦可讀媒體
US10483081B2 (en) Self directed metrology and pattern classification
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
US7904845B2 (en) Determining locations on a wafer to be reviewed during defect review
US8675949B2 (en) Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool
US20150110384A1 (en) Image inspection method of die to database
US20070052963A1 (en) Grouping systematic defects with feedback from electrical inspection
KR20170132841A (ko) 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션
TWI603078B (zh) 高準確性基於設計之分類
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
US20070071308A1 (en) Workpiece inspection apparatus, workpiece inspection method and computer-readable recording medium storing program
TWI781318B (zh) 經組態以產生在一樣品上偵測到之缺陷之一樣本的系統,非暫時性電腦可讀媒體,及方法
JP4778685B2 (ja) 半導体デバイスのパターン形状評価方法及びその装置
JP2003303868A (ja) 検査条件設定プログラムと検査装置と検査システム
IL257205A (en) Self-directed metrology and example classification
CN115943301A (zh) 设置样本的检验
JP4977123B2 (ja) 試料検査装置、試料検査方法及びプログラム
JP4199759B2 (ja) インデックス情報作成装置、試料検査装置、レビュー装置、インデックス情報作成方法及びプログラム
JP2000019121A (ja) パターン検査装置、パターン検査方法、パターン検査用プログラムを記録した記録媒体、及びパターン検査用データを記録した記録媒体
JP4554663B2 (ja) パターン検査装置及びパターン検査方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees