JP2004069541A

JP2004069541A - 容量式半導体センサ

Info

Publication number: JP2004069541A
Application number: JP2002229995A
Authority: JP
Inventors: Yoshihiko Isobe; 磯部　良彦; Kazuhiko Sugiura; 杉浦　和彦
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-08-07
Filing date: 2002-08-07
Publication date: 2004-03-04

Abstract

【課題】可動電極と固定電極を有する容量式加速度センサにおいて、可動電極と固定電極との間に生じるエアーダンピングを軽減することで応答性を改善できるようにする。
【解決手段】半導体基板１０に、互いの検出面１５ａ、１６ａにて対向する可動電極部１５及び固定電極１６を形成し、可動電極の検出面１５ａと固定電極の検出面１６ａとの間隔１７の変化に伴う容量変化を検出するようにした容量式加速度センサＳ１において、互いに対向する可動電極１５及び固定電極１６には、その検出面１５ａ、１６ａからこれとは反対側の面まで貫通する貫通孔１８が形成されている。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板に形成された可動部及び固定部の間の容量変化を検出する容量式半導体センサに関し、例えば、加速度センサや角速度センサ等に適用することができる。
【０００２】
【従来の技術】
この種の容量式半導体センサは、半導体基板に溝を形成することで可動部及び固定部を区画形成したものである。ここで、これら可動部と固定部は、それぞれ検出面を有し、可動部の検出面と固定部の検出面とが間隔を有して対向している。例えば、櫛歯構造の可動部と櫛歯構造の固定部とが噛み合って対向する構成が知られている。
【０００３】
このセンサにおいては、加速度等の力学量が印加されたときに可動部の検出面と固定部の検出面との間隔が変化し、この間隔変化に伴う容量変化を検出し、検出された容量変化に基づいて印加力学量を求めるようにしている。
【０００４】
【発明が解決しようとする課題】
このように、容量式半導体センサにおいては、対向する可動部検出面と固定部検出面との間に形成される容量を使用して検出を行っているが、対向する検出面の間には空気が充填されている。
【０００５】
速い応答性が求められる場合には、対向する可動部検出面と固定部検出面との間隔変化が速いこと、すなわち可動部と固定部とが素早く相対的に変位する必要があるが、上記した空気がダンパーとなって応答性が遅くなるというエアーダンピングの問題がある。
【０００６】
本発明は上記問題に鑑み、可動部と固定部を有する容量式半導体センサにおいて、可動部と固定部との間に生じるエアーダンピングを軽減することで応答性を改善できるようにすることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１０）に、互いの検出面（１５ａ、１６ａ）にて対向する可動部（１５）及び固定部（１６）を形成し、前記可動部の検出面と前記固定部の検出面との間隔（１７）の変化に伴う容量変化を検出するようにした容量式半導体センサにおいて、互いに対向する前記可動部及び前記固定部のうち少なくとも一方には、前記検出面からこれとは反対側の面まで貫通する貫通孔（１８）が形成されていることを特徴とする。
【０００８】
それによれば、互いに対向する可動部及び固定部の両方またはどちらか一方に貫通孔（１８）が形成された形になる。そのため、可動部検出面と固定部検出面との間の距離が縮むときには、両検出面の間に存在する空気が貫通孔を通じて排出され、空気が存在することで両検出面間の距離が縮むのを抑制しようとする力が低減される。
【０００９】
一方、可動部検出面と固定部検出面との間の距離が広がるときには、貫通孔を通じて両検出面の間に空気が流入し、空気が存在することで両検出面間の距離が広がるのを抑制しようとする力が低減される。
【００１０】
以上のように、本発明によれば、可動部と固定部との間に生じるエアーダンピングを軽減することが可能となり、応答性を改善することができる容量式半導体センサを提供することができる。
【００１１】
また、請求項２に記載の発明では、前記互いに対向する前記可動部（１５）及び前記固定部（１６）の両方に、前記貫通孔（１８）が形成されていることを特徴とする。
【００１２】
このように、貫通孔が、互いに対向する可動部及び固定部の両方に形成されていれば、どちらか一方のみに貫通孔が形成されている場合に比べて、エアーダンピングの軽減効果はより大きくなり好ましい。
【００１３】
ここで、請求項３に記載の発明のように、前記半導体基板（１０）として、第１のシリコン層（１１）の上に絶縁層（１３）を介して第２のシリコン層（１２）が積層されてなる基板を用い、前記可動部（１５）及び前記固定部（１６）は前記第２のシリコン層（１２）に溝（１４）を形成することで区画されたものにすることができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は本発明の実施形態に係る容量式半導体センサとしての容量式加速度センサＳ１の概略断面構成を示す図である。
【００１６】
このセンサＳ１は、半導体基板１０として、第１のシリコン層１１の上に絶縁層としての埋め込み酸化膜１３を介して第２のシリコン層１２が積層されてなる基板を有する。この基板１０は、両シリコン層１１、１２を熱酸化により接合したもので、ＳＯＩ（シリコンオンインシュレータ）基板といわれるものである。
【００１７】
第２のシリコン層１２には、その表面から厚さ方向に貫通する溝１４が、トレンチエッチングなどによって形成されており、当該溝１４を介して可動部としての可動電極１５と固定部としての固定電極１６とが区画されている。この可動及び固定電極１５、１６は、例えば良く知られている櫛歯状の梁構造体とすることができる。
【００１８】
そして、可動電極１５と固定電極１６とが対向する部分の溝１４は検出間隔１７として構成されており、この検出間隔１７を介して対向する両電極１５、１６の面は検出面１５ａ、１６ａとして構成されている。これら可動電極１５の検出面１５ａと固定電極１６の検出面１６ａとが対向し、これら両検出面１５ａ、１６ａ間に検出容量が形成されている。
【００１９】
ここにおいて、本実施形態では、互いに対向する可動電極１５及び固定電極１６のうち少なくとも一方には、当該少なくとも一方の電極における検出面１５ａ、１６ａからこれとは反対側の面まで貫通する貫通孔１８を形成するようにする。
【００２０】
図１に示す例では、可動電極１５及び固定電極１６の両方に、貫通孔１８を形成している。ここで、１個の可動電極１５又は固定電極１６について一方の検出面とは反対側の面も検出面である場合には、貫通孔１８は二つの検出面の間を貫通するものとなる。なお、変形例として、この貫通孔１８は、可動電極１５にのみ形成されていても良いし、固定電極１６にのみ形成されていても良い。
【００２１】
また、半導体基板１０において、可動電極１５及び固定電極１６に対応してこれら電極の下部に位置する埋め込み酸化膜１３及び第１のシリコン層１１の部分は除去されており、それによって空洞部１９が形成されている。この空洞部１９の上部において可動及び固定電極１５、１６は開放されている。
【００２２】
そして、図示しないが、空洞部１９以外の領域において、固定電極１６は、埋め込み酸化膜１３を介して第１のシリコン層１１に支持固定されており、可動電極１５は、埋め込み酸化膜１３を介して第１のシリコン層１１に対して梁部などのバネ部を介して弾性的に支持されている。これにより、可動電極１５は空洞部１９上において可動状態となっている。
【００２３】
このような容量式加速度センサＳ１においては、加速度が印加されたときには、可動電極の検出面１５ａと固定電極の検出面１６ａとの距離すなわち検出間隔１７が変化し、この間隔変化に伴う容量変化を検出し、検出された容量変化に基づいて印加加速度が求められるようになっている。
【００２４】
次に、この容量式加速度センサＳ１の製造方法について、図２に示す工程図を参照して述べる。図２中、（ａ）、（ｃ）は上記図１に対応した断面にて示し、（ｂ）は（ａ）のＡ矢視図である。なお、図２（ｂ）ではＳｉＯ_２層２０の部分に便宜上ハッチングを施してある。
【００２５】
［図２（ａ）、（ｂ）の工程］
まず、上記半導体基板１０を用意し、第２のシリコン層１２の内部において予め貫通孔１８を形成すべき深さのところにＳｉＯ_２層２０を形成する。
【００２６】
図示されているＳｉＯ_２層２０のうち符号２０ａで示すものは、貫通孔１８となる部位に形成されているＳｉＯ_２層２０ａであり、符号２０ｂで示すものは、ＳｉＯ_２層２０ａと同じ深さのところに位置し且つ上記溝１４を形成すべき領域に形成されていＳｉＯ_２層２０ｂである。
【００２７】
具体的なＳｉＯ_２層２０の形成方法は次のようである。図２（ａ）に示すＳｉＯ_２層２０の形状に対応したパターンを有するマスク（図示せず）により、第２のシリコン層１２の表面を被覆する。このようにマスキングした状態にて、第２のシリコン層１２の表面から酸素イオン注入を行う。
【００２８】
このときイオン注入エネルギーを調整して、第２のシリコン層１２のうちＳｉＯ_２層２０を形成すべき深さのところに酸素を蓄積させる。その後、半導体基板１０を熱処理することにより熱酸化が起こり、ＳｉＯ_２層２０（２０ａ、２０ｂ）が形成される。
【００２９】
次に、図２（ａ）に示すように、第２のシリコン層１２の表面からトレンチエッチングを行うことにより、上記溝１４の一部としてＳｉＯ_２層２０まで到達する溝１４ａを形成する。例えば、トレンチエッチングとしてはフッ素系のガス等を用いたプラズマエッチングを行うことでＳｉＯ_２層２０にてエッチングを選択的に停止させることができる。
【００３０】
［図２（ｃ）の工程］
次に、フッ酸等を用いたウェットエッチングを行うことにより、ＳｉＯ_２層２０を除去する。これにより、上記貫通孔１８が形成される。
【００３１】
この後、さらに、第２のシリコン層１２の表面から溝１４ａの部分をトレンチエッチングすることにより、埋め込み酸化膜１３にまで到達する上記溝１４を形成する。こうして、溝１４にて区画された可動電極１５及び固定電極１６が形成される。ここまでが図２に示す工程である。
【００３２】
その後、半導体基板１０のうち上記空洞部１９を形成すべき部位において、第１のシリコン層１１側から、第１のシリコン層１１をアルカリエッチング液等を用いて異方性エッチングし、さらに埋め込み酸化膜１３をドライエッチングにてて除去する。
【００３３】
それにより、空洞部１９が形成され、この空洞部１９によって可動電極１５及び固定電極１６が開放された状態となる。このようにして、可動状態となった可動電極１５を有する上記図１に示す容量式加速度センサＳ１が完成する。
【００３４】
ところで、本実施形態によれば、互いに対向する可動及び固定電極１５、１６のうち少なくとも一方に、検出面１５ａ、１６ａからこれとは反対側の面まで貫通する貫通孔１８が形成されていることを特徴としている。
【００３５】
それによれば、検出時において、可動電極の検出面１５ａと固定電極の検出面１６ａとの間の距離すなわち検出間隔１７が縮むときには、両検出面１５ａ、１６ａの間に存在する空気が貫通孔１８を通じて排出され、空気が存在することで両検出面１５ａ、１６ａ間の距離が縮むのを抑制しようとする力が低減される。
【００３６】
一方、可動電極の検出面１５ａと固定電極の検出面１６ａとの間の距離が広がるときには、貫通孔１８を通じて両検出面１５ａ、１６ａの間に空気が流入し、空気が存在することで両検出面１５ａ、１６ａ間の距離が広がるのを抑制しようとする力が低減される。
【００３７】
このように、本実施形態によれば、可動電極１５と固定電極１６との間に生じるエアーダンピングを軽減することが可能となり、応答性を改善することができる容量式半導体センサＳ１を提供することができる。
【００３８】
ここで、図１の例のように、貫通孔１８が可動電極１５及び固定電極１６の両方に形成されていれば、どちらか一方の電極のみに貫通孔１８が形成されている場合に比べて、上記した空気の排出、流入が行われやすくなってエアーダンピングの軽減効果はより大きくなり、好ましい。
【００３９】
なお、図１に示すセンサＳ１は半導体基板の表面からトレンチエッチングを行い、裏面から空洞部を形成する表裏両面加工型であるが、その他の例として、上記図２（ｂ）に示す工程の後、さらにトレンチエッチングを続けて、第２のシリコン層１２の下部すなわち埋め込み酸化膜１３と接する部分を除去することで可動電極１５及び固定電極１６を開放しても良い。あるいは、埋め込み酸化膜１３を犠牲層エッチングすることで可動電極１５及び固定電極１６を開放しても良い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る容量式半導体センサとしての容量式加速度センサの概略断面図である。
【図２】図１に示す容量式加速度センサの製造方法を示す工程図である。
【符号の説明】
１０…半導体基板、１１…第１のシリコン層、１２…第２のシリコン層、
１３…埋め込み酸化膜、１４…溝、１５…可動電極、
１５ａ…可動電極の検出面、１６…固定電極、１６ａ…固定電極の検出面、
１７…検出間隔、１８…貫通孔。

Claims

半導体基板（１０）に、互いの検出面（１５ａ、１６ａ）にて対向する可動部（１５）及び固定部（１６）を形成し、前記可動部の検出面と前記固定部の検出面との間隔（１７）の変化に伴う容量変化を検出するようにした容量式半導体センサにおいて、
互いに対向する前記可動部及び前記固定部のうち少なくとも一方には、前記検出面からこれとは反対側の面まで貫通する貫通孔（１８）が形成されていることを特徴とする容量式半導体センサ。
前記互いに対向する前記可動部（１５）及び前記固定部（１６）の両方に、前記貫通孔（１８）が形成されていることを特徴とする請求項１に記載の容量式半導体センサ。
前記半導体基板（１０）として、第１のシリコン層（１１）の上に絶縁層（１３）を介して第２のシリコン層（１２）が積層されてなる基板を用い、
前記可動部（１５）及び前記固定部（１６）は前記第２のシリコン層（１２）に溝（１４）を形成することで区画されたものであることを特徴とする請求項１または２に記載の容量式半導体センサ。