JP2004069542A - 可動部を有する力学量センサの製造方法 - Google Patents
可動部を有する力学量センサの製造方法 Download PDFInfo
- Publication number
- JP2004069542A JP2004069542A JP2002229996A JP2002229996A JP2004069542A JP 2004069542 A JP2004069542 A JP 2004069542A JP 2002229996 A JP2002229996 A JP 2002229996A JP 2002229996 A JP2002229996 A JP 2002229996A JP 2004069542 A JP2004069542 A JP 2004069542A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- movable
- oxide film
- groove
- movable portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
【課題】第1の基板と第2の基板とを積層してなる積層基板における第2の基板に、力学量の印加により可動する可動部と固定部とを形成してなる力学量センサにおいて、適切にスティッキングを防止しつつ可動部を可動状態とすることの可能な製造方法を提供する。
【解決手段】第1の基板としての半導体基板11の一面に、当該一面のうち可動部20に対応する領域では除去されたパターンを有する絶縁層としての埋め込み酸化膜13を形成し、この酸化膜13を介して半導体基板11と第2の基板としてのSOI層12とを接合する。次に、SOI層12のうち酸化膜13と接合されていない領域に、ドライエッチングによってSOI層12の厚さ方向に貫通する溝14を形成することにより、この溝14により可動部20及び固定部21を区画して形成する。
【選択図】 図2
【解決手段】第1の基板としての半導体基板11の一面に、当該一面のうち可動部20に対応する領域では除去されたパターンを有する絶縁層としての埋め込み酸化膜13を形成し、この酸化膜13を介して半導体基板11と第2の基板としてのSOI層12とを接合する。次に、SOI層12のうち酸化膜13と接合されていない領域に、ドライエッチングによってSOI層12の厚さ方向に貫通する溝14を形成することにより、この溝14により可動部20及び固定部21を区画して形成する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、第1の基板と第2の基板とを積層してなる積層基板における第2の基板に、力学量の印加により可動する可動部と固定部とを形成してなる力学量センサの製造方法に関する。
【0002】
【従来の技術】
この種の力学量センサとしては、例えば、第1の基板としての半導体基板上にに埋め込み酸化膜を介して第2の基板としてのSOI(シリコンオンインシュレータ)層を貼り合わせてなる積層基板、いわゆるSOI基板を用いた容量式の力学量センサが知られている。
【0003】
このものは、一般に、可動部と固定部とを画定するための溝を、SOI層の表面から埋め込み酸化膜まで到達するようにドライエッチングにて形成し、この溝を介して埋め込み酸化膜を犠牲層とした犠牲層エッチングを行って埋め込み酸化膜の一部を除去することで空洞部を形成し、この空洞部上の可動部を可動状態とするものである。
【0004】
そして、このようにして製造された力学量センサは、上記溝を介して可動部と固定部とが対向した形となり、加速度等の力学量がセンサに印加されたときに、可動部が変位して、可動部と固定部との間隔が変化したときの容量変化などに基づいて印加力学量を検出するものである。
【0005】
【発明が解決しようとする課題】
しかしながら、上記力学量センサにおいては、可動部と固定部との間は微小な間隔であるため、可動部を可動状態とするすなわちリリースするための上記犠牲層エッチングにおいて、可動部と固定部とが付着する現象、すなわちスティッキングが生じるという問題がある。
【0006】
この犠牲層エッチングにおいて、犠牲層となる埋め込み酸化膜を膜の面方向にウェットエッチングする場合、可動部と固定部との間すなわち上記溝に存在するエッチング液の表面張力により上記スティッキングが発生する。
【0007】
そのため、例えば、レジストなどの補強部材を可動部と固定部との間に形成し、可動部を保持した状態で上記犠牲層エッチングを行うことが考えられるが、この場合、別途、補強部材が必要であり、しかも、この補強部材自体も後でエッチングして除去する必要が生じる。
【0008】
また、上記犠牲層エッチングをドライエッチングにて行うことも考えられるが、その場合、埋め込み酸化膜をその膜の面方向にエッチングするためには、非常に長いエッチング時間がかかってしまい、実質的に実行不可能である。
【0009】
本発明は上記問題に鑑み、第1の基板と第2の基板とを積層してなる積層基板における第2の基板に、力学量の印加により可動する可動部と固定部とを形成してなる力学量センサにおいて、適切にスティッキングを防止しつつ可動部を可動状態とすることの可能な製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、第1の基板(11)と第2の基板(12)とを積層してなる積層基板(10)における前記第2の基板に、力学量の印加により可動する可動部(20)と固定部(21)とを形成してなる力学量センサの製造方法において、前記第1の基板の一面に、当該一面のうち前記可動部に対応する領域では除去されたパターンを有する絶縁層(13)を形成する工程と、前記絶縁層を介して前記第1の基板と前記第2の基板とを接合する工程と、前記第2の基板のうち前記絶縁層と接合されていない領域に、ドライエッチングによって前記第2の基板の厚さ方向に貫通する溝(14)を形成することにより、この溝により前記可動部を区画して形成する工程とを備えることを特徴とする。
【0011】
それによれば、第1の基板と第2の基板とを絶縁層を介して接合した状態では、既に絶縁層の無い部分が空洞部(15)として形成されているため、次に、この空洞部に対応する第2の基板にドライエッチングによって溝を形成することで、この溝により区画され且つ空洞部上にて可動状態となった可動部が形成される。
【0012】
そのため、従来のように可動部を形成した後に可動部を可動状態とするために犠牲層エッチングを行って空洞部を形成する必要がなくなり、上記した補強部材も不要となる。よって、本発明によれば、適切にスティッキングを防止しつつ可動部を可動状態とすることの可能な力学量センサの製造方法を提供することができる。
【0013】
ここで、請求項2に記載の発明のように、前記第1の基板および前記第2の基板として半導体基板(11、12)を用いることができる。
【0014】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0015】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る力学量センサS1の概略断面構成を示す図である。
【0016】
この力学量センサS1は、第1の基板としてのシリコン等からなる半導体基板11上に絶縁層としての埋め込み酸化膜13を介して第2の基板であり半導体基板としてのSOI(シリコンオンインシュレータ)層12を貼り合わせてなる積層基板10を用いた容量式の力学量センサであり、例えば、加速度検出を行うものにできる。
【0017】
SOI基板である積層基板10のSOI層12には、SOI層12の表面から埋め込み酸化膜13まで到達する溝14が形成されている。この溝14はプラズマエッチングなどのドライエッチングを利用した垂直トレンチエッチングによって形成することができる。
【0018】
そして、SOI層12の部分は、上記溝14を介して、可動部としての可動電極20と固定部としての固定電極21とに区画されている。本例では、このように区画された部分は、良く知られている櫛歯状の梁構造体を構成している。図1において、可動電極20と固定電極21とは交互に配置され、溝14を介して互いに隣り合って対向している。
【0019】
また、可動電極20及び固定電極21に対応してこれら電極の下部に位置する埋め込み酸化膜13の部分には、上記溝14と連通する空洞部15が形成されている。この空洞部15上において、可動電極20および固定電極21は半導体基板11から開放されている。
【0020】
そして、図示しないが、空洞部15以外の領域において、固定電極21は、埋め込み酸化膜13を介して半導体基板11に支持固定されており、可動電極20は、埋め込み酸化膜13を介して半導体基板11に対して梁部などのバネ部を介して弾性的に支持されている。これにより、可動電極20は空洞部15上において可動状態となっている。
【0021】
また、空洞部15以外の領域上において、SOI層12に形成されている溝14は、可動電極20と固定電極21とを絶縁分離するためのアイソレーション14aとして構成されている。
【0022】
また、図1に示すように、SOI層12の上にはパッド電極22が形成されている。このパッド電極22は、可動部20と固定部21との間の容量変化を検出して外部に取り出すためなどに用いられ、アルミなどからなる。
【0023】
このような容量式力学量センサS1において加速度を検出する場合、加速度の印加に伴い可動電極20が変位し、それによって可動電極20と固定電極21との間の距離が変化する。そして、この距離変化に基づく両電極20、21間の容量変化を検出することで、印加された上記加速度を求めることができる。
【0024】
次に、上記センサS1の製造方法について図2を参照して述べる。図2(a)〜(e)は本製造方法を上記図1に対応した断面にて示す工程図である。
【0025】
まず、図2(a)に示すように、第1の基板としての半導体基板11を用意し、熱酸化やスパッタなどにより半導体基板11の一面に、絶縁層としての埋め込み酸化膜13を形成する。図示例では、熱酸化により半導体基板11の一面とは反対の他面にも酸化膜13aが形成される。
【0026】
次に、図2(b)に示すように、半導体基板11の一面のうち可動部20の下部に位置すべき領域すなわち空洞部15となる領域において、埋め込み酸化膜13を除去する。この埋め込み酸化膜13の除去は、例えば、レジストなどにより可動部20及び固定部21に対応したパターンを有するマスクを形成し、フッ酸などを用いたエッチングを行うことによって可能である。
【0027】
なお、このようなパターニングされた埋め込み酸化膜13を形成することは、上述のように、全面成膜後パターニングすることで行っても良いが、その他、半導体基板11の一面の所定領域をマスクしてスパッタなどを行うことによって、成膜とパターニングとを同時に行うことも可能である。
【0028】
次に、図2(c)に示すように、パターニングされた埋め込み酸化膜13を介して半導体基板11と第2の基板としてのSOI層12とを接合する。この接合は、例えば大気中や減圧下で熱処理することにより、埋め込み酸化膜13とSOI層12とを共有結合させることにで可能である。また、この接合により、埋め込み酸化膜13が形成されていない部位にて空洞部15が形成される。
【0029】
そして、本例では、図2(c)中、破線にて示すように、SOI層12を研削、研磨することにより十数μm程度の厚さとする。このSOI層12の厚さは、後工程における熱履歴やトレンチエッチングによってSOI層12が割れたり組成変形しない程度とする。
【0030】
次に、図2(d)に示すように、SOI層12の表面に、アルミやAl−Siなどをスパッタにより成膜することにより上記パッド電極22を形成する。なお、SOI層12の表面にはパッド電極22とのコンタクトを良好とするため、予めリン(P)などの不純物を拡散しておいても良い。
【0031】
ここで、パッド電極22のパターンとパターニングされた埋め込み酸化膜13との位置合わせは、赤外線顕微鏡などを用いれば容易に可能である。それにより、SOI層12を透過してパターニングされた埋め込み酸化膜13を視認することができる。
【0032】
次に、図2(e)に示すように、SOI層12のうち埋め込み酸化膜13と接合されていない領域すなわち空洞部15の上に位置する領域に、ドライエッチングによってSOI層12の厚さ方向に貫通する上記溝14を形成する。また、このとき、上記アイソレーション14aとなる溝14も形成する。
【0033】
この溝14を形成するドライエッチングすなわちトレンチエッチングは、CF6などのエッチングガスを用いたプラズマエッチングなどにより容易に行うことができる。
【0034】
これにより、この溝14により可動部20および固定部21が区画して形成される。そして、可動部20は空洞部15上にてリリースされており、可動状態となる。こうして、上記図1に示す容量式の力学量センサS1が完成する。
【0035】
ところで、上記製造方法によれば、半導体基板11とSOI層12とを埋め込み酸化膜13を介して接合した状態では、既に埋め込み酸化膜13の無い部分が空洞部15として形成されているため、次に、この空洞部15に対応する半導体基板11にドライエッチングによって溝14を形成することで、この溝14により区画され且つ空洞部15上にて可動状態となった可動部20が形成される。
【0036】
そのため、従来のように可動部を形成した後に可動部を可動状態とするために犠牲層エッチングを行って空洞部を形成する必要がなくなり、上記したレジスト等の補強部材も不要となる。よって、本製造方法によれば、適切にスティッキングを防止しつつ可動部20を可動状態とすることの可能な力学量センサS1の製造方法を提供することができる。
【0037】
つまり、本製造方法によれば、可動部20をリリースする段階においてスティッキングの発生しないドライエッチングにて完結することができるので、可動部を保持するための補強部材等を使用しなくても可動部同士や可動部と固定部との微小間隔を確保することが可能となる。
【0038】
(他の実施形態)
なお、第1及び第2の基板としてアルミナやガラスなどからなるセラミック基板を用いてもよい。この場合、第1の基板である第1のセラミック基板の一面にパターニングされた絶縁層を成膜し、その上に絶縁層を介して第2の基板である第2のセラミック基板を接合する。
【0039】
そして、第2のセラミック基板をドライエッチングして可動部及び固定部を形成すればよい。なお、この場合、第2のセラミック基板の表面にアルミなどの導体膜を形成することで可動部及び固定部を電極として形成でき、容量式のセンサを構成することができる。
【0040】
また、本発明は、加速度センサ以外にも、角速度センサや圧力センサなどに適用される可動部を有する力学量センサの製造方法に対しても用いて良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る力学量センサの概略断面図である。
【図2】図1に示す力学量センサの製造方法を示す工程図である。
【符号の説明】
10…積層基板、11…半導体基板、12…SOI層、
13…埋め込み酸化膜、14…溝。
【発明の属する技術分野】
本発明は、第1の基板と第2の基板とを積層してなる積層基板における第2の基板に、力学量の印加により可動する可動部と固定部とを形成してなる力学量センサの製造方法に関する。
【0002】
【従来の技術】
この種の力学量センサとしては、例えば、第1の基板としての半導体基板上にに埋め込み酸化膜を介して第2の基板としてのSOI(シリコンオンインシュレータ)層を貼り合わせてなる積層基板、いわゆるSOI基板を用いた容量式の力学量センサが知られている。
【0003】
このものは、一般に、可動部と固定部とを画定するための溝を、SOI層の表面から埋め込み酸化膜まで到達するようにドライエッチングにて形成し、この溝を介して埋め込み酸化膜を犠牲層とした犠牲層エッチングを行って埋め込み酸化膜の一部を除去することで空洞部を形成し、この空洞部上の可動部を可動状態とするものである。
【0004】
そして、このようにして製造された力学量センサは、上記溝を介して可動部と固定部とが対向した形となり、加速度等の力学量がセンサに印加されたときに、可動部が変位して、可動部と固定部との間隔が変化したときの容量変化などに基づいて印加力学量を検出するものである。
【0005】
【発明が解決しようとする課題】
しかしながら、上記力学量センサにおいては、可動部と固定部との間は微小な間隔であるため、可動部を可動状態とするすなわちリリースするための上記犠牲層エッチングにおいて、可動部と固定部とが付着する現象、すなわちスティッキングが生じるという問題がある。
【0006】
この犠牲層エッチングにおいて、犠牲層となる埋め込み酸化膜を膜の面方向にウェットエッチングする場合、可動部と固定部との間すなわち上記溝に存在するエッチング液の表面張力により上記スティッキングが発生する。
【0007】
そのため、例えば、レジストなどの補強部材を可動部と固定部との間に形成し、可動部を保持した状態で上記犠牲層エッチングを行うことが考えられるが、この場合、別途、補強部材が必要であり、しかも、この補強部材自体も後でエッチングして除去する必要が生じる。
【0008】
また、上記犠牲層エッチングをドライエッチングにて行うことも考えられるが、その場合、埋め込み酸化膜をその膜の面方向にエッチングするためには、非常に長いエッチング時間がかかってしまい、実質的に実行不可能である。
【0009】
本発明は上記問題に鑑み、第1の基板と第2の基板とを積層してなる積層基板における第2の基板に、力学量の印加により可動する可動部と固定部とを形成してなる力学量センサにおいて、適切にスティッキングを防止しつつ可動部を可動状態とすることの可能な製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、第1の基板(11)と第2の基板(12)とを積層してなる積層基板(10)における前記第2の基板に、力学量の印加により可動する可動部(20)と固定部(21)とを形成してなる力学量センサの製造方法において、前記第1の基板の一面に、当該一面のうち前記可動部に対応する領域では除去されたパターンを有する絶縁層(13)を形成する工程と、前記絶縁層を介して前記第1の基板と前記第2の基板とを接合する工程と、前記第2の基板のうち前記絶縁層と接合されていない領域に、ドライエッチングによって前記第2の基板の厚さ方向に貫通する溝(14)を形成することにより、この溝により前記可動部を区画して形成する工程とを備えることを特徴とする。
【0011】
それによれば、第1の基板と第2の基板とを絶縁層を介して接合した状態では、既に絶縁層の無い部分が空洞部(15)として形成されているため、次に、この空洞部に対応する第2の基板にドライエッチングによって溝を形成することで、この溝により区画され且つ空洞部上にて可動状態となった可動部が形成される。
【0012】
そのため、従来のように可動部を形成した後に可動部を可動状態とするために犠牲層エッチングを行って空洞部を形成する必要がなくなり、上記した補強部材も不要となる。よって、本発明によれば、適切にスティッキングを防止しつつ可動部を可動状態とすることの可能な力学量センサの製造方法を提供することができる。
【0013】
ここで、請求項2に記載の発明のように、前記第1の基板および前記第2の基板として半導体基板(11、12)を用いることができる。
【0014】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0015】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る力学量センサS1の概略断面構成を示す図である。
【0016】
この力学量センサS1は、第1の基板としてのシリコン等からなる半導体基板11上に絶縁層としての埋め込み酸化膜13を介して第2の基板であり半導体基板としてのSOI(シリコンオンインシュレータ)層12を貼り合わせてなる積層基板10を用いた容量式の力学量センサであり、例えば、加速度検出を行うものにできる。
【0017】
SOI基板である積層基板10のSOI層12には、SOI層12の表面から埋め込み酸化膜13まで到達する溝14が形成されている。この溝14はプラズマエッチングなどのドライエッチングを利用した垂直トレンチエッチングによって形成することができる。
【0018】
そして、SOI層12の部分は、上記溝14を介して、可動部としての可動電極20と固定部としての固定電極21とに区画されている。本例では、このように区画された部分は、良く知られている櫛歯状の梁構造体を構成している。図1において、可動電極20と固定電極21とは交互に配置され、溝14を介して互いに隣り合って対向している。
【0019】
また、可動電極20及び固定電極21に対応してこれら電極の下部に位置する埋め込み酸化膜13の部分には、上記溝14と連通する空洞部15が形成されている。この空洞部15上において、可動電極20および固定電極21は半導体基板11から開放されている。
【0020】
そして、図示しないが、空洞部15以外の領域において、固定電極21は、埋め込み酸化膜13を介して半導体基板11に支持固定されており、可動電極20は、埋め込み酸化膜13を介して半導体基板11に対して梁部などのバネ部を介して弾性的に支持されている。これにより、可動電極20は空洞部15上において可動状態となっている。
【0021】
また、空洞部15以外の領域上において、SOI層12に形成されている溝14は、可動電極20と固定電極21とを絶縁分離するためのアイソレーション14aとして構成されている。
【0022】
また、図1に示すように、SOI層12の上にはパッド電極22が形成されている。このパッド電極22は、可動部20と固定部21との間の容量変化を検出して外部に取り出すためなどに用いられ、アルミなどからなる。
【0023】
このような容量式力学量センサS1において加速度を検出する場合、加速度の印加に伴い可動電極20が変位し、それによって可動電極20と固定電極21との間の距離が変化する。そして、この距離変化に基づく両電極20、21間の容量変化を検出することで、印加された上記加速度を求めることができる。
【0024】
次に、上記センサS1の製造方法について図2を参照して述べる。図2(a)〜(e)は本製造方法を上記図1に対応した断面にて示す工程図である。
【0025】
まず、図2(a)に示すように、第1の基板としての半導体基板11を用意し、熱酸化やスパッタなどにより半導体基板11の一面に、絶縁層としての埋め込み酸化膜13を形成する。図示例では、熱酸化により半導体基板11の一面とは反対の他面にも酸化膜13aが形成される。
【0026】
次に、図2(b)に示すように、半導体基板11の一面のうち可動部20の下部に位置すべき領域すなわち空洞部15となる領域において、埋め込み酸化膜13を除去する。この埋め込み酸化膜13の除去は、例えば、レジストなどにより可動部20及び固定部21に対応したパターンを有するマスクを形成し、フッ酸などを用いたエッチングを行うことによって可能である。
【0027】
なお、このようなパターニングされた埋め込み酸化膜13を形成することは、上述のように、全面成膜後パターニングすることで行っても良いが、その他、半導体基板11の一面の所定領域をマスクしてスパッタなどを行うことによって、成膜とパターニングとを同時に行うことも可能である。
【0028】
次に、図2(c)に示すように、パターニングされた埋め込み酸化膜13を介して半導体基板11と第2の基板としてのSOI層12とを接合する。この接合は、例えば大気中や減圧下で熱処理することにより、埋め込み酸化膜13とSOI層12とを共有結合させることにで可能である。また、この接合により、埋め込み酸化膜13が形成されていない部位にて空洞部15が形成される。
【0029】
そして、本例では、図2(c)中、破線にて示すように、SOI層12を研削、研磨することにより十数μm程度の厚さとする。このSOI層12の厚さは、後工程における熱履歴やトレンチエッチングによってSOI層12が割れたり組成変形しない程度とする。
【0030】
次に、図2(d)に示すように、SOI層12の表面に、アルミやAl−Siなどをスパッタにより成膜することにより上記パッド電極22を形成する。なお、SOI層12の表面にはパッド電極22とのコンタクトを良好とするため、予めリン(P)などの不純物を拡散しておいても良い。
【0031】
ここで、パッド電極22のパターンとパターニングされた埋め込み酸化膜13との位置合わせは、赤外線顕微鏡などを用いれば容易に可能である。それにより、SOI層12を透過してパターニングされた埋め込み酸化膜13を視認することができる。
【0032】
次に、図2(e)に示すように、SOI層12のうち埋め込み酸化膜13と接合されていない領域すなわち空洞部15の上に位置する領域に、ドライエッチングによってSOI層12の厚さ方向に貫通する上記溝14を形成する。また、このとき、上記アイソレーション14aとなる溝14も形成する。
【0033】
この溝14を形成するドライエッチングすなわちトレンチエッチングは、CF6などのエッチングガスを用いたプラズマエッチングなどにより容易に行うことができる。
【0034】
これにより、この溝14により可動部20および固定部21が区画して形成される。そして、可動部20は空洞部15上にてリリースされており、可動状態となる。こうして、上記図1に示す容量式の力学量センサS1が完成する。
【0035】
ところで、上記製造方法によれば、半導体基板11とSOI層12とを埋め込み酸化膜13を介して接合した状態では、既に埋め込み酸化膜13の無い部分が空洞部15として形成されているため、次に、この空洞部15に対応する半導体基板11にドライエッチングによって溝14を形成することで、この溝14により区画され且つ空洞部15上にて可動状態となった可動部20が形成される。
【0036】
そのため、従来のように可動部を形成した後に可動部を可動状態とするために犠牲層エッチングを行って空洞部を形成する必要がなくなり、上記したレジスト等の補強部材も不要となる。よって、本製造方法によれば、適切にスティッキングを防止しつつ可動部20を可動状態とすることの可能な力学量センサS1の製造方法を提供することができる。
【0037】
つまり、本製造方法によれば、可動部20をリリースする段階においてスティッキングの発生しないドライエッチングにて完結することができるので、可動部を保持するための補強部材等を使用しなくても可動部同士や可動部と固定部との微小間隔を確保することが可能となる。
【0038】
(他の実施形態)
なお、第1及び第2の基板としてアルミナやガラスなどからなるセラミック基板を用いてもよい。この場合、第1の基板である第1のセラミック基板の一面にパターニングされた絶縁層を成膜し、その上に絶縁層を介して第2の基板である第2のセラミック基板を接合する。
【0039】
そして、第2のセラミック基板をドライエッチングして可動部及び固定部を形成すればよい。なお、この場合、第2のセラミック基板の表面にアルミなどの導体膜を形成することで可動部及び固定部を電極として形成でき、容量式のセンサを構成することができる。
【0040】
また、本発明は、加速度センサ以外にも、角速度センサや圧力センサなどに適用される可動部を有する力学量センサの製造方法に対しても用いて良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る力学量センサの概略断面図である。
【図2】図1に示す力学量センサの製造方法を示す工程図である。
【符号の説明】
10…積層基板、11…半導体基板、12…SOI層、
13…埋め込み酸化膜、14…溝。
Claims (2)
- 第1の基板(11)と第2の基板(12)とを積層してなる積層基板(10)における前記第2の基板に、力学量の印加により可動する可動部(20)と固定部(21)とを形成してなる力学量センサの製造方法において、
前記第1の基板の一面に、当該一面のうち前記可動部に対応する領域では除去されたパターンを有する絶縁層(13)を形成する工程と、
前記絶縁層を介して前記第1の基板と前記第2の基板とを接合する工程と、
前記第2の基板のうち前記絶縁層と接合されていない領域に、ドライエッチングによって前記第2の基板の厚さ方向に貫通する溝(14)を形成することにより、この溝により前記可動部を区画して形成する工程とを備えることを特徴とする可動部を有する力学量センサの製造方法。 - 前記第1の基板および前記第2の基板として半導体基板(11、12)を用いることを特徴とする請求項1に記載の可動部を有する力学量センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229996A JP2004069542A (ja) | 2002-08-07 | 2002-08-07 | 可動部を有する力学量センサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229996A JP2004069542A (ja) | 2002-08-07 | 2002-08-07 | 可動部を有する力学量センサの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004069542A true JP2004069542A (ja) | 2004-03-04 |
Family
ID=32016204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002229996A Pending JP2004069542A (ja) | 2002-08-07 | 2002-08-07 | 可動部を有する力学量センサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004069542A (ja) |
-
2002
- 2002-08-07 JP JP2002229996A patent/JP2004069542A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7387737B2 (en) | Method for fabricating an isolated microelectromechanical system (MEMS) device using an internal void | |
JP4929753B2 (ja) | 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ | |
KR20030053467A (ko) | 박막 센서를 제조하는 방법 | |
WO2002057180A3 (en) | Soi/glass process for forming thin silicon micromachined structures | |
KR100348177B1 (ko) | 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법 | |
JP2014090514A (ja) | マイクロメカニカルマイクロフォン構造体を有する素子、および、マイクロメカニカルマイクロフォン構造体を有する素子の製造方法 | |
US20080185669A1 (en) | Silicon Microphone | |
EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
US6846724B2 (en) | Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge | |
JP6151541B2 (ja) | Mems素子およびその製造方法 | |
JP2009154289A (ja) | プレリリース構造デバイス | |
JP2000155030A (ja) | 角速度センサの製造方法 | |
EP1333008B1 (en) | Systems and methods for thermal isolation of a silicon structure | |
US20070128757A1 (en) | Method for forming comb electrodes using self-alignment etching | |
TW202029289A (zh) | 一種用於製作包含上覆薄膜之凹穴之元件之方法 | |
JP4852220B2 (ja) | ミクロ構造、およびこれを製造する方法 | |
US7413920B2 (en) | Double-sided etching method using embedded alignment mark | |
JPH1131825A (ja) | 半導体力学量センサの製造方法 | |
JP2000133817A (ja) | 半導体圧力センサおよびその製造方法 | |
JP2004069542A (ja) | 可動部を有する力学量センサの製造方法 | |
CN112591705A (zh) | 一种soi型mems结构及其加工方法 | |
JP2000040830A (ja) | 力学量センサとその製造方法 | |
WO2003015183A1 (fr) | Procede de fabrication d'une structure a couches minces | |
JP2018118356A (ja) | Mems素子およびその製造方法 | |
JP2004093494A (ja) | 半導体力学量センサおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040826 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |