JP4852220B2 - ミクロ構造、およびこれを製造する方法 - Google Patents

ミクロ構造、およびこれを製造する方法 Download PDF

Info

Publication number
JP4852220B2
JP4852220B2 JP2002510382A JP2002510382A JP4852220B2 JP 4852220 B2 JP4852220 B2 JP 4852220B2 JP 2002510382 A JP2002510382 A JP 2002510382A JP 2002510382 A JP2002510382 A JP 2002510382A JP 4852220 B2 JP4852220 B2 JP 4852220B2
Authority
JP
Japan
Prior art keywords
substrate
conductive layer
layer
microstructure
mounting anchor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002510382A
Other languages
English (en)
Other versions
JP2004503391A (ja
Inventor
ベルツ,アンドレアス
ゲッスナー,トーマス
キュフラー,マティアス
クノフラー,ローマン
Original Assignee
メムスファブ ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メムスファブ ゲーエムベーハー filed Critical メムスファブ ゲーエムベーハー
Publication of JP2004503391A publication Critical patent/JP2004503391A/ja
Application granted granted Critical
Publication of JP4852220B2 publication Critical patent/JP4852220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0323Grooves
    • B81B2203/033Trenches
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/016Passivation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Materials For Medical Uses (AREA)

Description

【0001】
(技術分野)
本発明は、請求項1および21の上位概念に基づくミクロ構造、およびこれを製造する方法に関する。
【0002】
ミクロ構造は、半導体工学で加工されるシリコンウェーハをベースにすれば、小型化されたセンサやアクチュエータとしても非常にうまく製造、利用することができる。このとき機械的な用途のためには、一般に、所定の弾性部分と取付アンカーとを介して基板と連結された機械的に可動な部分を製造することが必要である。この場合、機械的に可動な部分の取付はできるだけ堅固かつ確実に行うのが望ましいのに対して、弾性部分はミクロ構造の所定の運動性を許容する。このようなミクロ構造を製造するには、従来、シリコンウェーハをウェーハの厚さ全体にわたって利用するテクノロジーが主に採用されている。バルクミクロ工学と呼ばれるこのテクノロジーは、一般に、少なくとも3つのウェーハと、異方性ウェットエッチングプロセスとを用いることを特徴としている。しかしながら現在、いっそうの小型化とコスト削減を進めるために、シリコンウェーハの表面付近または表面領域だけを活用するテクノロジーの採用が増えている。この後者のテクノロジーは、追加の層の分離を基本にしているのが普通であり、この追加の層のうち、一方の層は後でミクロ工学コンポーネントの機能層としての役目をするのに対して、他方の層はいわゆる犠牲層としてのみ用いられ、エッチングによって除去された後に機能層のミクロ工学コンポーネントを解放する。このテクノロジーは部分的にはすでに製造に導入されて成功しているものの、特に機能層の機械的特性などは、多くの用途にとっては単結晶シリコンの機械的特性ほどには好ましくない。とりわけ弾性部分の観点から、特に、実質的に疲労がないこと、層応力がないこと、そして破壊力が強いことといった条件が挙げられている。このような理由から、事前にウェーハ結合技術によって絶縁層を介して支持体ウェーハと結合されている第2のウェーハの単結晶シリコンによって、機能層が部分的に置き換えられる。しかし、このようなSOIウェーハと呼ばれる複合体では、結合技術に関して、および残留厚さがわずかになるまで第2のウェーハを研磨することに関して、非常に高い要求が課せられる。そこで代替的な解決法が開発されており、この場合、ミクロ工学コンポーネントはシリコンウェーハの表面付近の領域から切り離され、こうして少なくともコア部分では単結晶シリコンからなっている。このことはたとえばWO91/03074に記載されており、この場合、異方性エッチングステップと等方性エッチングステップの連続によって、パシベーション層との関連でシリコン内部の構造を表面付近で露出させることができる。しかしそこには電気接触や、基板ないし他の構造に対する絶縁をするための解決法、ならびに機械的な取付をするための解決法は何ら記載されていない。それに対してUS5,846,849では、表面と側面の金属層がいずれも露出していて、その部位に絶縁層を備えている構造が提案されている。この金属層を介して、ミクロ構造を制御するため、またはたとえば機械的な運動による電気測定信号の電位変化を検出するために、電気的な電位の案内を行うことができる。このとき電位分離は、ボンディングパッドを含めて、この構造のすべての部材を取り囲む絶縁溝によって行われる。しかしながら、この比較的簡単かつ低コストなプロセス進行は、それによって製造されるミクロ工学コンポーネントの利用性に関して2つの本質的な欠点を伴う。すなわち、シリコンの上に追加的に塗布される絶縁層および金属層が存在しているために、ミクロ構造が垂直方向または水平方向で歪むことにつながりかねない機械的な層応力が生成される。また、これとの関連で(Sridhar,U.他:Single Crystal Silicon Microstructures using Trench Isolation. Proceedings of the Transducers,99,Sendai,Japan,S.258−261)、温度変化に対するこのような構造の高い脆弱性が指摘されている。さらに、絶縁層全体にわたって金属で被覆されているシリコン構造の広い表面に起因して、金属とシリコン基板の間の好ましくない寄生キャパシタンスが非常に大きくなる。このことがとりわけ危険である理由は、特に、センサ工学やアクチュエータ工学の用途のためのミクロ構造の利用が、kHz領域の交流電圧の使用と優先的に結びついているためである。
【0003】
(背景技術)
以上に述べた欠点は、US5,930,595に基づき、第1のステップで、3つの側および底面にある取付アンカーをシリコン基板から切り離すことによって大幅に回避される。次いで、絶縁材料による絶縁間隔部の充填が行われ、最後に、取付アンカーの絶縁されていない第4の側でセンサ構造が定義され、同じくシリコン基板から切り離される。シリコンに生じる構造は非常に細く、ないしはパーフォレーションを備えているので、このことは、取付アンカーの露出した構造に対するセンサ構造の割当精度に関して、非常に高い要求を課すことになる。切り離しは、WO91/03074に記載されているのと同様に、ここでも二重に行われる。そのためにこの方法の主な欠点は、収量の低下と結びつく非常に高い技術コストである。そのうえ、絶縁溝の充填は少なくとも部分的に熱酸化によって優先的に達成されており、このことは電子集積回路との統合を阻む。
【0004】
単結晶シリコンからなるさらに別の公知のミクロ構造は、ブリッジによって(DE199 28 291)ないしはウェブによって(DE195 40 120)形成された、基板とミクロ構造との導電接続部を有している。しかしいずれも場合にも、単結晶シリコンからなるミクロ構造の一部が基板と結合されたまま残り、そのようにしてミクロ構造の機械的な固定部を形成すると同時に、全面的な絶縁の中断部も形成している。
【0005】
WO99/36941では、ミクロ構造の全面的な電気絶縁が実現されている。しかしこの場合、導電性ブリッジの下に絶縁材料で充填された溝が設けられており、この溝が、他のところでは完全に絶縁間隙によって包囲されているミクロ構造の機械的な固定部を形成する。
【0006】
(発明の開示)
本発明の課題は、ミクロ構造を製造する方法を大幅に簡素化し、その際に、好ましくないミクロ構造の寄生キャパシタンスを最低限に抑えるとともに、好ましくないミクロ構造の変形を回避し、機能部材ないし取付アンカーへの確実な位置固定を保証することである。
【0007】
この課題は、請求項1および21の構成要件によって解決される。有利な発展例は従属請求項に記載されている。
【0008】
このミクロ構造は、特に単結晶のドーピングされたシリコンからなる有利には導電性の基板に配置された、少なくとも1つの機能部材で構成されている。本発明によれば、この機能部材は絶縁間隙によって基板から全面的に機械的かつ電気的に分離されており、少なくとも1つの位置で導電性層の構造と結合されており、この構造によって基板に対して位置固定されている。機能部材には少なくとも1つの電極が構成されていてよい。少なくとも1つの弾性部分を介して、少なくとも1つのたとえば電極として作用する質量部分が結合された取付アンカーとして、機能部材を構成するという可能性もある。
【0009】
この場合、同じく取付アンカー、弾性部材、および質量部分が絶縁間隙によって基板から分離される。このとき基板と、機能部材の側面との間、ないし取付アンカー、弾性部材、および質量部分のそれぞれの側面との間には第1の側方の絶縁間隙があり、基板と、機能部材ないし取付アンカー、弾性部材、および質量部分のそれぞれの底面との間には第2の絶縁間隙がある。このとき、取付アンカー、弾性部分、および質量部分を取り囲むこれらの絶縁間隙は互いに移行し合っており、特にガスで充填され、もしくは排気されている。もっとも単純な場合、絶縁間隙は空気で充填される。
【0010】
機能部材(ないし取付アンカー)は、少なくとも1つの位置で、第1の側方の絶縁間隙から突出する、導電性層の第1の構造(接触部)と結合され、この層によって基板に対して位置固定されている。このとき導電性層としては、有利には、特にアルミニウムからなる金属層が使用される。
【0011】
基板から絶縁された機能部材と、基板から絶縁層によって絶縁されている、導電性層の第2の構造との間で、第1の側方の絶縁間隙を橋渡しする導電性層の第1の構造は、少なくとも絶縁間隙の領域の上で、パーフォレーションまたはスリットを備える構造として施工される。このような構造は、たとえば、有利にはトラック幅が1μm以下である多数の非常に細いトラックの形態で施工することができる。絶縁間隙を橋渡しするための単純な導電性層(第1の構造)に代えて、少なくとも1つの導電性層と少なくとも1つの絶縁層からなる積重ね層を適用することもできる。
【0012】
基板と導電性層の間に配置された絶縁層は、有利には、酸化物または窒化物または酸化窒化物層でできている。
【0013】
導電性層の接触は、有利には周辺接続部を介して行われる。
【0014】
基板としては、有利には、電気抵抗率が0,1Ωcmよりも低いシリコンが使用される。
【0015】
少なくとも1つの機能部材を備える、特に単結晶のドーピングされたシリコンからなる有利には導電性の基板にミクロ構造を製造する方法は、基板に対して全面的に絶縁間隙が存在するように機能部分が基板から切り離され、導電性層が、機能部材と結合されてこれを確実に位置固定するように塗布されることによって行われる。
【0016】
基板から機能部材を切り離すために、有利には次の方法ステップが実行される:
−機能部材と、後でこれを取り囲む基板と機能部材の間の第1の側方の絶縁間隙とを定義する領域での構造化によって、開口部を備える絶縁層を基板の上に生成し、
−絶縁層の上に、および機能部材を形成することになる絶縁層を備えていない領域の上に、導電性層を塗布し、それと同時に、または引き続いて、
−少なくとも1つの位置で、生成されるべき機能部材に対して導電性層の第1の構造の結合部が残されるように導電性層を構造化し、この結合部は、基板と機能部材との間の後の第1の側方の絶縁間隙を介して延びており、そして、第1の構造と結合された、導電性層の第2の構造を構成し、必要な場合には、絶縁層を備える基板の上に導電トラック構造を構成し、
−少なくとも1つのパシベーション層との関連でエッチングプロセスの連続によって基板から機能部材を完全に電気的かつ機械的に分離し、それによって絶縁間隙を形成し、このとき、導電性層の第1の構造によって生成される機能部材との結合部が少なくとも1つの位置でブリッジ状に残されており、それによって機能部材がこの結合部により確実に位置固定される。
【0017】
取付アンカーとして機能部材を構成する場合、これに構成される弾性部分と質量部分は、基板からの取付アンカーの切り離しと同時に完全に電気的および機械的に分離される。
【0018】
エッチングのときに除去されるべきでない垂直方向の領域は、パシベーション層を備えている。
【0019】
絶縁層は、シリコンの熱酸化または化学的な気相析出によって製作される。
【0020】
機能部材ないし取付アンカーの機械的な固定部を除いて、導電性層の第1の構造によって機能部材または取付アンカー、弾性部分、および質量部分を基板から完全に電気的および機械的に分離するために、次のプロセスが実行される:
−第1の側方の絶縁間隙を形成するために、構造化された表面層のマスキング作用によって生成されるマスクと同時にフォトリソグラフィで製作されたマスクを用いて基板に凹部をエッチングし、
−第1の側方の絶縁間隙の垂直方向および水平方向の面にパシベーション層を塗布し、
−少なくとも第1の側方の絶縁間隙の底面でパシベーション層を除去する目的のためにパシベーション層をエッチングし、基板と、機能部材または取付アンカー、弾性部分、および質量部分のそれぞれの底面との間に第2の絶縁間隙を生成するために、側面および表面で保護されているミクロ構造の下で基板材料をアンダーエッチングする。
【0021】
このとき基板への凹部のエッチングは、有利には、反応性イオンエッチングプロセスによって基板表面に対して垂直方向に行われる。反応性イオンエッチングプロセスによる、基板表面に対して有利には垂直方向への基板のエッチングと平行して、またはその後で、導電性層から基板を完全に電気的に絶縁するために、基板材料の所定の等方性エッチングが行われる。
【0022】
凹部をエッチングするために(絶縁間隙を形成するために)、フッ素または炭素を含むガス、または代替的に塩素またはフッ素を含むガスが利用される。ドライエッチングプロセスによって、または湿式化学的なエッチング溶液を利用して等方性エッチングをした後、たとえばドライエッチングプロセスによって、パシベーション層(たとえばプラズマ重合体)が導電性層の表面から完全に除去される。
【0023】
導電性層の接触は、多くの場合、周辺接続部を後から取り付けることによって行われる。しかしその一方で周辺接続部は、周囲の基板にすでに存在していてもよい。
【0024】
本発明の方法により製造プロセスが大幅に簡素化され、寄生キャパシタンスがわずかしかないミクロ構造が製作される。特に自己整合の原理を一貫して適用することによって、基板材料からのミクロ構造の切り離しが、取付アンカーの切り離しに対して平行に行われることが達成される。このことは、パシベーションのために複数のエッチングステップおよび少なくとも1回の析出プロセスが省略可能なことを意味しており、このことは同時に収量の向上に匹敵している。しかも、ミクロ構造とその取付アンカーが同じリソグラフィステップで定義される。したがって、この両者の間にいかなる整合誤差も生じることがなく、このことはミクロ構造の機能性と信頼性を高める。側面および構造底面における取付アンカーと基板の間の絶縁が実質的にエアギャップないし真空ギャップによって達成されるので、その上に作用する好ましくないキャパシタンスは、誘電率が低くなることだけですでに、SiO層を使用した場合の約4分の1まで低減する。そのうえ、絶縁材料での充填が行われないので、取付アンカーと基板の間隔を広げることができるが、このことは経済的な理由から数マイクロメートルの間隙幅までにおいてのみ実用的である。取付アンカーおよび基板を絶縁するため、ないし電気的に分離するための酸化を全般的に省略することができる。したがって、金属を含まない可動な構造を製作して利用することができるのに対して、パシベーション層の除去も、湿式プロセスを適用することなしに可能である。湿式プロセスは、特に毛管力の作用によって構造の好ましくない接着につながる可能性がある。したがって、最終的に層応力によって機能性が損なわれることのない機能性の高いミクロ構造が提案される。
【0025】
本発明による方法は、たとえば集積回路等の構造がすでに存在しているシリコンウェーハに適用することができ、あるいは裸のシリコンウェーハに適用することができる。いずれのケースでも、絶縁材がまだ存在していないときには、シリコンウェーハの表面に絶縁材が設けられる。せいぜいのところ、前者のケースで絶縁層のない接触開口部が存在している可能性があるにすぎない。この絶縁層は本発明によれば、以後のプロセス進行で、取付アンカーを含むミクロ構造および第1の側方の絶縁間隙が生じるべき個所で除去される。
【0026】
このような的確な層除去は、それ自体公知のリソグラフィプロセスとエッチングプロセスによって行うことができる。その次に、導電性層の塗布とその構造化が続く。導電性層は、たとえばアルミニウム等の金属からなっていてよい。同じくそれ自体公知のリソグラフィプロセスとエッチングプロセスをベースとするこの構造化のとき、後で取付アンカーとしての役目をする面が導電トラックによって電気接触される。導電トラックの他方の側は、すでにウェーハの上に存在している電気接触面まで通されるか、または、たとえばいわゆるボンディングパッド等の外部の接触面を形成するために利用される。このとき注意すべき点は、後で取付アンカーの絶縁溝を形成することになる個所で導電トラックにパーフォレーションを施すか、または導電トラックを非常に細く構成することによって、後にこのトラックの下で、できるだけ少ないシリコンしかエッチングによって除去しなくてもよいようにすることである。このステップの後に、たとえば20μmの深さのシリコンのエッチングと、パシベーション層によるパシベーションと、最後にミクロ構造およびその取付アンカーの露出とが続く。このときのエッチングステップでは、特に金属層への本質的な作用が行われてはならない。そうしないと、この導電性層のレジストで保護されていない第1の領域(接触フィンガ)が損傷したり、ないしは剥離する可能性があるからである。こうして機能部材の深さまでシリコンをエッチングしたときに生じる開口部が、第1の側方の絶縁間隙を生じさせ、ないしは、コンデンサ電極として作用するので多くの利用ケースで重要になる可能性がある側面を生じさせ、ならびに、効果的な露出のために必要な、取付アンカーを含むミクロ構造のパーフォレーションを生じさせる。このとき、厳密に調整されたエッチングプロセスを適用したい場合には、接触フィンガの下のシリコンをそのまま残しておき、後から等方性エッチングによって側方に除去しなくてはならない。したがって、導電性層の第1の構造がたとえば幅が0,8μmの接触フィンガの形態をとる場合、必要な側方の剥離は少なくとも0,4μmとなる。その際に生じるミクロ構造の幅の減少は、ミクロ構造に対する予備寸法によって考慮に入れることができる。この場合であれば、ミクロ構造の個別部材を、その完成後に希望する構造幅より少なくとも0,4μmだけエッジごとに広く設計する。このことは、深さへのエッチングと並行して少なくとも所望の値だけ側方のエッチングが行われる、シリコンをエッチングする方法を適用する場合にも当てはまる。例外となるのは、フォトレジストで覆われていない領域の下でのみ、つまりたとえば金属の接触フィンガの下でのみ、側方の剥離が行われるエッチング方法だけである。このケースでは、フォトレジストでマスキングされているどのミクロ構造についても、追加の予備寸法を考慮する必要はない。
【0027】
格別に好都合な実施例では、パシベーション層は、炭素とフッ素を含んでいてプラズマ作用のもとで形成される有機ポリマーからなっている。このポリマー層は、ミクロ構造を露出させた後、有利にはプラズマ活性化された酸素によって除去することができる。それにより、一方では湿式プロセスが不要になり、また他方では、ミクロ構造が最終的にシリコンだけで構成される。さらに、レジストマスキングの前に、シリコンを深さへとエッチングするために、さらに追加のパシベーション層を塗布するのが目的に適っている場合があり、この追加のパシベーション層はこのマスクの上にもエッチングされ、後でシリコンを等方性エッチングをするときに、導電性層の第1の構造(たとえば接触フィンガ)と、機能部材ないし取付アンカーの上面との間の接触面のアウトラインのところでエッチング剤が側方から作用するのを防止する。
【0028】
ミクロ構造の利用分野によっては、シリコン基板が十分に強くドーピングされるのが望ましく、ないしは、ここで説明しているプロセス進行の途中または後でこのようなドーピングを得ることが望ましい。多くの用途にとっては、1cmあたり1017個のドーピング原子があれば十分である。
【0029】
次に、一実施例と添付の図面を参照しながら本発明について詳しく説明する。
【0030】
図1から図6には、シリコンウェーハの形態の基板1に構成された機能部材2.1を備えるミクロ構造を製造するための個々のステップが示されている。基板1は、たとえば0,1Ωcmの電気抵抗率と150mmの直径とを有しており、まず、熱酸化によって全面的に、すなわち表面aの上に、厚さが300nmの絶縁層3としての二酸化珪素SiOが設けられる。図1に示すようにこの絶縁層3は、機能部材2.1のために意図されている基板1の領域で除去される。このことは有利には、従来技術に基づくプラズマエッチングプロセスおよびプラズマアッシングとの関連で、フォトリソグラフィによって行われる。次のステップでは、まず、従来式のスパッタリング法により、たとえば厚さ800nmのアルミニウム層の形態の導電性層Sの全面的な析出が行われる。この導電性層Sはさらにフォトリソグラフィによって、絶縁層3の既存の構造に対して所定の位置を有する図示しないレジストマスクを施される。マスクを用いた反応性イオンエッチングによって導電性層Sに生じる構造は、後の機能部材2.1の表面と結合された第1の構造4aと、後で機能部材2.1を包囲する第1の側方の絶縁間隙5の回りに延びる第2の構造4bと、後の接触部のための導電トラック構造4cとを形成する。このとき、導電性層Sの第1の構造4aは、図2に示すように、それぞれたとえば800nmの構造幅を有し、長さに関しては、後で機能部材を形成する絶縁層を備えていない基板1の領域の表面aの上に部分的に位置している接触フィンガ4aの形態で構成される。この場合にも通常のプラズマアッシングが後続して行われる。
【0031】
図3に示す次のステップでは、フォトリソグラフィによってさらに別のレジストマスク6が塗布され、このレジストマスクは、マスキングをするように作用する導電性層Sとともに、基板1から切り離されるべき構造全体の形態を規定する。一例として図7に示すミクロ構造の構成では弾性部分7、質量部分8、および取付アンカー2.1がこれに含まれる。このレジストマスク6の位置は、導電性層Sの第1の構造4a(ここでは接触フィンガ4a)の位置に対して、その端部ができるだけすべて均等に約2μmの長さでフォトレジストで覆われるようにアライメントされる。
【0032】
これに続く深さ約20μmまでのシリコンエッチングが図4に示されており、選択性の理由から、このエッチングはフッ素ベースの交互のエッチングプロセスとコーディングプロセスによって実施するのが有利である。それ自体公知であるこのエッチングプロセスは、ほぼ垂直方向のエッチングプロフィルを可能にする。このエッチングプロフィルは、実質的に、後の第1の側方の絶縁間隙5(図5参照)と、機能部材のパーフォレーションPとを生成する。ただし、このとき接触フィンガ4aの下にはシリコン基板が残され、このシリコン基板は後続する等方性エッチング(図5)で規定されて除去され、それによって側方の絶縁間隙5が完全に構成されることになる。すでに説明したように、本実施例では1つの構造エッジにつき少なくとも0,4μmのこの等方性の剥離は、すべてのミクロ構造の幅が減少することにもつながる。
【0033】
したがってミクロ構造の所定の最終寸法を維持するためには、この後からの剥離をすでに設計のときに考慮しなくてはならない。
【0034】
特別な実施例では、等方性エッチングと異方性エッチングを1回のステップで実施することができる。たとえば、フッ素ベースのシリコンエッチングのとき、同時に所定の側方の剥離も設定可能であることが公知である。この格別に好都合な実施例では、この側方の剥離は、フォトレジストでマスキングされていない領域の下で、たとえば他ならぬ接触フィンガ4aの下で、特別に高くなっている。そうすれば、設計時における側方の剥離の考慮を少なくすることができ、もしくは完全に省略することができる。この場合にも、フォトレジストはエッチングプロセスの後に再び除去される。
【0035】
そして、プラズマCVD法と、第1の側方の絶縁間隙5の底面のところでSiO層を開口させるための異方性SiOエッチングと、パーフォレーションPと、フッ素ベースのエッチングプロセスをベースとするシリコンの等方性エッチングとで、パシベーションとして作用する厚さ750nmの図示しないSiO層を析出することによって、機能部材の公知の露出が行われる。このとき注意すべきは、ここで説明している実施例では開口部の高いアスペクト比が前提となっていることである。すなわちエッチング深さは、開口部の幅よりも約10倍大きい。このことは、SiO層が、第1の絶縁間隙5およびパーフォレーションPの底面のところで、構造表面aにおける厚さのおよそ半分の厚さしかなくなるという利点がある。それにより、第1の側方の絶縁間隙5およびパーフォレーションPの底面のところでSiO層を除去するための異方性SiOエッチングの後にSiO層は開口するのに対して、構造の表面aはまだパシベーション層6の残りで覆われた状態に保たれることが達成される。露出をした後、すなわち、機能部材(2.1)の底面cの下に第2の絶縁間隙5a(図6参照)が生成された後、マスクを使わないエッチングプロセスによって残留酸化物が少なくともミクロ構造の表面から除去される。
【0036】
図6は、生成されたミクロ構造の部分断面を、接触フィンガ4aを介して基板1に固定された機能部材2.1とともに示している。機能部材2.1は、その側面bと基板1との間に周回する第1の側方の絶縁間隙5を有するとともに、底面cと基板1との間には第2の絶縁間隙5aを有しており、したがって基板1から完全に分離されている。さらに機能部材2.1には、アンダーエッチングのために必要だったパーフォレーションPがある。導電性層Sの接触フィンガ4aは機能部材2.1の上面1aと結合されており、第1の側方の絶縁間隙5を橋渡ししており、絶縁層3の上に配置されていて第1の側方の絶縁間隙5を包囲する導電性層Sの第2の構造4bに連通している。導電性層Sの第2の構造4bの後には、接触の役目をする導電トラック構造4cが続いている。機能部材2.1には、電極が直接構成されていてよい。
【0037】
本発明によるミクロ構造は、驚くべきことに、非常に高い機械的安定性とともに、非常に有利な電気特性を含めて、期待される高い平坦性をも備えている。本発明のミクロ構造については10オームの絶縁抵抗が測定されており、約5pFの基板に対する検証可能な寄生キャパシタンスは、実質的に、底面とシリコン基板との間のキャパシタンスに帰すべきものであった。
【0038】
図7は三次元の図面、図8はこれに対応するA−A長手断面図で、取付アンカー2.1の形態の機能部材2.1と、弾性部材7を介してこれに取り付けられた質量部分8とを備えるミクロ構造をそれぞれ示している。
【0039】
基板1では、取付アンカー2.1、弾性部分7、および質量部分8が切り離されており、それにより、これらは基板1に対して全面的に間隔をおいている。基板1と、取付アンカー2.1、弾性部分7、および質量部分8のそれぞれの側壁bとの間には、第1の周回する側方の絶縁間隙5が配置されており、基板1と、取付アンカー2.1、弾性部分7、および質量部分8のそれぞれの底面cとの間には、第2の絶縁間隙5aが配置されている。基板1の表面aの上には絶縁層3があり、さらにその上には構造化された導電性層Sがある。導電性層Sの第1の構造は接触フィンガ4aの形態で構成されており、基板材料からなる取付アンカー2.1の上面a1と結合されているので、この取付アンカー2.1は確実に位置固定されている。接触フィンガ4aは、絶縁間隙5を介して、取付アンカー2.1を包囲する導電性層Sの第2の構造4bに達している。さらに導電性層Sは、接触のための導電トラック構造4cを備えている。第2の絶縁間隙5aを形成する全面的なアンダーエッチングを保証するために、取付アンカー2.1と質量部分8はパーフォレーションPを備えている。
【0040】
上ですでに説明したように、利用ケースによっては、弾性部分7を介して可動な質量部分8の形態をとる電極の代わりに、電極を不動かつ直接的に機能部材2.1に配置するという可能性もある。
【0041】
同様に、弾性部分7が質量部分8を形成することもできる
【0042】
図示しない実施例では、取付アンカー2.1に、複数の同様に構成された、または別様に構成された質量部分8が弾性部分7を介して配置されていてもよい。
【図面の簡単な説明】
【図1】 図1は、塗布されて構造化された絶縁層3を備える基板1である。
【図2】 図2は、すでに構造化された導電性層Sを備える基板1である。
【図3】 図3は、機能部材を構成するためのレジストマスク6を備える基板1である。
【図4】 図4は、エッチングで施された垂直方向の凹部を備える基板1である。
【図5】 図5は、接触フィンガ4aの下でシリコンが切り離された基板1である。
【図6】 図6は、アンダーエッチングによって基板1から切り離された機能部材2.1を備えるミクロ構造である。
【図7】 図7は、取付アンカー2.1の形態の機能部材と、弾性部分7を介してこれに取り付けられた質量部分8とを備えるミクロ構造である。
【図8】 図8は、図7のA−A断面である。

Claims (37)

  1. 単結晶のドーピングされたシリコンからなる導電性の層()のミクロ構造であって、基板材料からなる少なくとも1つの取付アンカー(2.1)である第1の機能部材を備えており、前記取付アンカーの後には、基板(1)との間に絶縁間隙(5,5a)を有することによって、基板(1)から機械的および電気的に分離された少なくとも1つの別の機能部材(7,8)が接続されており、前記取付アンカー(2.1)は、基板(1)から電気的に絶縁されている導電性の層(S)の第1の構造(4a)を介して、基板(1)と取付アンカー(2.1)との間に絶縁間隙(5,5a)を有する状態で基板(1)に固定されていることにより、基板(1)から全面的に機械的および電気的に分離されていることを特徴とするミクロ構造。
  2. 取付アンカー(2.1)である第1の機能部材に、別の機能部材(7,8)が結合され、前記別の機能部材(7,8)少なくとも1つの面が電極として構成されている、請求項1に記載のミクロ構造。
  3. 前記別の機能部材(7,8)は、質量部分(8)である第2の機能部材、および弾性部分(7)である第3の機能部材であり、前記質量部分(8)が弾性部分(7)と結合されており、前記弾性部分(7)が前記取付アンカー(2.1)と結合されており、前記質量部分(8)と前記弾性部分(7)は、前記質量部分(8)、前記弾性部分(7)と基板(1)との間に絶縁間隙(5,5a)を有することによって機械的および電気的に基板(1)から全面的に分離されていることを特徴とする請求項1または2に記載のミクロ構造。
  4. 基板(1)と取付アンカー(2.1)の側面(b)との間に第1の側方の絶縁間隙(5)が存在しており、基板(1)と取付アンカー(2.1)の底面(c)の間には第2の絶縁間隙(5a)が存在している、請求項1から3のいずれか1項に記載のミクロ構造。
  5. 絶縁間隙(5,5a)が、取付アンカー(2.1)、弾性部分(7)、および質量部分(8)の回りで互いに接続されている、請求項に記載のミクロ構造。
  6. 絶縁間隙(5,5a)がガス充填または排気されている、請求項1から5のいずれか1項に記載のミクロ構造。
  7. 基板(1)の表面(a)に塗布された絶縁層(3)の上に導電性層(S)が配置され、取付アンカー(2.1)を固定する導電性層(S)の第1の構造(4a)は、前記絶縁層(3)の上から、取付アンカー(2.1)を包囲する第1の側方の絶縁間隙(5)へと少なくとも1つの位置で突出して取付アンカー(2.1)と結合されていることを特徴とする請求項1から6のいずれか1項に記載のミクロ構造。
  8. 導電性層(S)の第1の構造(4a)が、機能部材である取付アンカー(2.1)の上面(a1)に取り付けられている、請求項1から7のいずれか1項に記載のミクロ構造。
  9. 導電性層(S)の第1の構造(4a)が、絶縁層(3)の上にある導電性層(S)の第2の構造(4b)と結合されている、請求項1から8のいずれか1項に記載のミクロ構造。
  10. 導電性層(S)の第2の構造(4b)が、第1の機能部材の回りを通る第1の側方の絶縁間隙(5)を全面的または部分的に取り囲む状態で配置され、導電性層(S)は、前記第2の構造(4b)と連通している導電トラック構造(4c)を有することを特徴とする請求項8に記載のミクロ構造。
  11. 導電性層(S)として金属層が使用される、請求項1から10のいずれか1項に記載のミクロ構造。
  12. 導電性層(S)としてドーピングされた多結晶シリコンが使用される、請求項1から10のいずれか1項に記載のミクロ構造。
  13. 導電性層(S)の第1の構造(4a)が、パーフォレーションを有している、あるいは、非常に細い多数のトラックまたは接触フィンガ(4a)の形態で構成されている、あるいは、パーフォレーションと、非常に細い多数のトラックまたは接触フィンガ(4a)の形態を組み合わせたもののいずれかであることを特徴とする請求項1から12のいずれか1項に記載のミクロ構造。
  14. 接触フィンガ(4a)が1μm以下の幅を有している、請求項13に記載のミクロ構造。
  15. 導電性層(S)が周辺接続部と電気的に接触している、請求項1から14のいずれか1項に記載のミクロ構造。
  16. 絶縁層(3)が酸化物、窒化物、または酸化窒化物層でできている、請求項1から15のいずれか1項に記載のミクロ構造。
  17. 基板(1)として、電気抵抗率が0,1Ωcmよりも低いシリコンが使用される、請求項1から16のいずれか1項に記載のミクロ構造。
  18. 基板(1)から絶縁されている取付アンカー(2.1)と、絶縁層(3)から絶縁されている基板(1)とが、少なくとも1つの導電性層と少なくとも1つの絶縁層とからなる積重ね層によって橋渡しされる、請求項1から17のいずれか1項に記載のミクロ構造。
  19. 弾性部分(7)が同時に質量部分(8)の機能も引き受ける、請求項3に記載のミクロ構造。
  20. 単結晶のドーピングされたシリコンからなる導電性の層()に、ミクロ構造を製造する方法であって、
    基板(1)の表面(a)に絶縁層(3)を生成し、
    絶縁層(3)の上の一部、および第1の機能部材であり、弾性部分(7)が接続される取付アンカー(2.1)を形成することになる絶縁層(3)を備えていない領域の基板(1)の表面(a)の上の一部に、導電性層(S)を形成し、
    生成されるべき取付アンカー(2.1)と基板(1)を結合する結合部となる、導電性層(S)の第1の構造(4a)が形成されるように導電性層(S)を構造化し、
    少なくとも1つのパシベーション層を用いたエッチングプロセスの連続によって、絶縁間隙(5,5a)を形成し、基板(1)から取付アンカー(2.1)を完全に電気的かつ機械的に分離した状態で形成する、
    という各方法ステップを実行し、
    導電性層(S)の第1の構造(4a)によって生成される取付アンカー(2.1)と基板(1)との結合部が少なくとも1つの位置でブリッジ状に残されており、それによって取付アンカー(2.1)が前記結合部により確実に位置固定されることを特徴とする方法。
  21. 前記第1の構造(4a)を形成する際に、絶縁層(3)の上に、第1の構造(4a)と結合された、導電性層(S)の第2の構造(4b)を形成することを特徴とする請求項20に記載の方法。
  22. 前記第1の構造(4a)を形成する際に、絶縁層(3)の上に、前記第2の構造(4b)と連通している、導電性層(S)の導電トラック構造(4c)を形成することを特徴とする請求項21に記載の方法。
  23. 絶縁層(3)がシリコンの熱酸化によって生成される、または化学的な気相析出によって生成される、請求項20から22のいずれか1項に記載の方法。
  24. 前記取付アンカー(2.1)を形成するステップにおいて、前記取付アンカー(2.1)と接続された弾性部分(7)と、前記弾性部分(7)を介して前記取付アンカー(2.1)と結合された質量部分(8)を前記取付アンカー(2.1)と同時に形成することで、質量部分(8)である第2の機能部材、および弾性部分(7)である第3の機能部材を形成し、
    前記弾性部分(7)と質量部分(8)が、取付アンカー(2.1)の切り離しと同時に基板(1)から完全に電気的および機械的に分離されることを特徴とする請求項20から23のいずれか1項に記載の方法。
  25. 機能部材である取付アンカー(2.1)の機械的な固定部を除いて、導電性層(S)の第1の構造(4a)によって、取付アンカー(2.1)、弾性部分(7)、および質量部分(8)を基板(1)から完全に電気的および機械的に分離するために、次のプロセス、−基板(1)と取付アンカー(2.1)の側面(b)との間に第1の側方の絶縁間隙(5)を形成するために、構造化された表面層のマスキング作用によって生成されるマスクと同時に、フォトリソグラフィで製作されたマスクを用いて基板(1)に凹部をエッチングし、
    −第1の側方の絶縁間隙(5)の垂直方向および水平方向の面にパシベーション層を塗布し、
    −少なくとも第1の側方の絶縁間隙(5)の底面でパシベーション層を除去する目的のためにパシベーション層をエッチングし、基板(1)と、アンカー(2.1)である第1の機能部材、弾性部分(7)である第の機能部材、質量部分(8)である第の機能部材のそれぞれの底面(c)との間の全て、あるいはいずれかに第2の絶縁間隙(5a)を生成するために、生成されるべき機能部材である取付アンカー(2.1)、弾性部分(7)、および質量部分(8)の、側面(b)および表面(a)で保護されているミクロ構造の下で基板材料をアンダーエッチングする、
    という各ステップを実行する、請求項24に記載の方法。
  26. 第1の側方の絶縁間隙(5)を生成するための、基板表面に対して垂直方向の基板(1)への凹部のエッチングが、反応性イオンエッチングプロセスによって行われる、請求項20から25のいずれか1項に記載の方法。
  27. 基板(1)への反応性イオンエッチングプロセスによる、基板(1)の表面(a)に対して垂直なエッチングと同時に、またはこれに引き続いて、導電性層(S)から基板(1)を完全に電気的に絶縁するために基板材料の所定の等方性エッチングが行われる、請求項20から26のいずれか1項に記載の方法。
  28. 基板(1)に第1の側方の絶縁間隙(5)をエッチングするためにフッ素または炭素を含有するガスが使用される、請求項20から27のいずれか1項に記載の方法。
  29. 基板(1)に絶縁間隙(5,5a)をエッチングするために塩素またはフッ素を含有するガスが使用される、請求項20から28のいずれか1項に記載の方法。
  30. 所定の等方性エッチングをするためにドライエッチングプロセス、湿式化学エッチング溶液のいずれかあるいは両方が使用される、請求項20から29のいずれか1項に記載の方法。
  31. 基板材料のアンダーエッチングの後、導電性層(S)の表面からパシベーション層が完全に除去される、請求項20から30のいずれか1項に記載の方法。
  32. パシベーション層が、等方性エッチングの後でドライエッチングプロセスによって導電性層の表面から完全に除去される有機材料でできている、請求項20から31のいずれか1項に記載の方法。
  33. パシベーション層がプラズマ重合体でできている、請求項20から32までのいずれか1項に記載の方法。
  34. 導電性層(S)が後から周辺接続部によって電気的に接触させられる、請求項20から33のいずれか1項に記載の方法。
  35. 導電性層(S)が、すでに周囲の基板(1)に存在している周辺接続部によって電気的に接続させられる、請求項20から34のいずれか1項に記載の方法。
  36. 導電性層(S)を塗布してこの層を構造化した後、追加的な第2のパシベーション層が塗布され、引き続いて基板(1)に凹部をエッチングする直前に、この第2のパシベーション層が、基板(1)に第1の側方の絶縁間隙(5)をエッチングするためのマスクと同じマスクで構造化される、請求項20から35のいずれか1項に記載の方法。
  37. 前記追加的な第2のパシベーション層が前記パシベーション層とともに少なくとも導電性層(S)の表面から除去される、請求項20から36のいずれか1項に記載の方法。
JP2002510382A 2000-06-13 2001-06-13 ミクロ構造、およびこれを製造する方法 Expired - Fee Related JP4852220B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10029012A DE10029012C2 (de) 2000-06-13 2000-06-13 Mikrostruktur und Verfahren zu deren Herstellung
DE10029012.4 2000-06-13
PCT/DE2001/002237 WO2001096232A1 (de) 2000-06-13 2001-06-13 Mikrostruktur und verfahren zu deren herstellung

Publications (2)

Publication Number Publication Date
JP2004503391A JP2004503391A (ja) 2004-02-05
JP4852220B2 true JP4852220B2 (ja) 2012-01-11

Family

ID=7645520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002510382A Expired - Fee Related JP4852220B2 (ja) 2000-06-13 2001-06-13 ミクロ構造、およびこれを製造する方法

Country Status (8)

Country Link
US (1) US6969628B2 (ja)
EP (1) EP1289876B1 (ja)
JP (1) JP4852220B2 (ja)
CN (1) CN1198756C (ja)
AT (1) ATE384024T1 (ja)
AU (1) AU2001272342A1 (ja)
DE (2) DE10029012C2 (ja)
WO (1) WO2001096232A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101861426B1 (ko) 2015-05-28 2018-05-25 인피니언 테크놀로지스 아게 미세 기계 구조체 및 그것을 제조하는 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10242661A1 (de) * 2002-09-13 2004-03-25 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen von Isolationsstrukturen
DE10257098B4 (de) * 2002-12-05 2005-05-25 X-Fab Semiconductor Foundries Ag Verfahren zum Erzeugen hermetisch dicht geschlossener dielektrisch isolierender Trenngräben
DE102009030224A1 (de) 2008-10-29 2010-05-06 Fink, Rainer H.A., Prof.-Dr. Vorrichtung mit einem Emitter-Kontakt, einem Kollektor-Kontakt und einem Spalt und Verfahren zu ihrer Herstellung
KR20100077859A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 경화 폴리머 레지듀 제거 방법
US8610211B2 (en) 2010-07-23 2013-12-17 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure
US11496820B2 (en) * 2016-12-29 2022-11-08 Gmems Tech Shenzhen Limited MEMS device with quadrilateral trench and insert

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143946A (ja) * 1983-02-07 1984-08-17 Richo Seiki Kk ガス検出装置
WO1995010770A1 (en) * 1993-10-08 1995-04-20 Csir A catalytic gas sensor
JPH0926372A (ja) * 1995-06-07 1997-01-28 Ssi Technol Inc シリコン・ダイアフラムを有するトランスデューサ及びそのトランスデューサを形成する方法
JPH10135488A (ja) * 1996-10-29 1998-05-22 Murata Mfg Co Ltd 半導体加工部品の製造方法
JPH10284771A (ja) * 1997-04-07 1998-10-23 Nissan Motor Co Ltd 微小装置の製造方法および微小装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4186439A (en) * 1977-12-29 1980-01-29 Casio Computer Co., Ltd. Electronic cash register for totalizing sales data on a time zone basis
CA1216330A (en) * 1983-02-07 1987-01-06 Junji Manaka Low power gas detector
DE4000496A1 (de) * 1989-08-17 1991-02-21 Bosch Gmbh Robert Verfahren zur strukturierung eines halbleiterkoerpers
US5129983A (en) * 1991-02-25 1992-07-14 The Charles Stark Draper Laboratory, Inc. Method of fabrication of large area micromechanical devices
ATE269588T1 (de) * 1993-02-04 2004-07-15 Cornell Res Foundation Inc Mikrostrukturen und einzelmask, einkristall- herstellungsverfahren
US6199874B1 (en) * 1993-05-26 2001-03-13 Cornell Research Foundation Inc. Microelectromechanical accelerometer for automotive applications
JP3305516B2 (ja) * 1994-10-31 2002-07-22 株式会社東海理化電機製作所 静電容量式加速度センサ及びその製造方法
SG68630A1 (en) * 1996-10-18 1999-11-16 Eg & G Int Isolation process for surface micromachined sensors and actuators
US6201629B1 (en) * 1997-08-27 2001-03-13 Microoptical Corporation Torsional micro-mechanical mirror system
JP2002510139A (ja) * 1998-01-15 2002-04-02 コーネル・リサーチ・ファンデーション・インコーポレイテッド ミクロ加工デバイスのトレンチアイソレーション
NO992688L (no) * 1998-06-26 1999-12-27 Motorola Inc Sensor struktur og framgangsmåte for sammenkobling av isolerte strukturer
US6704431B1 (en) * 1998-09-04 2004-03-09 Nippon Telegraph And Telephone Corporation Method and apparatus for digital watermarking

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143946A (ja) * 1983-02-07 1984-08-17 Richo Seiki Kk ガス検出装置
WO1995010770A1 (en) * 1993-10-08 1995-04-20 Csir A catalytic gas sensor
JPH0926372A (ja) * 1995-06-07 1997-01-28 Ssi Technol Inc シリコン・ダイアフラムを有するトランスデューサ及びそのトランスデューサを形成する方法
JPH10135488A (ja) * 1996-10-29 1998-05-22 Murata Mfg Co Ltd 半導体加工部品の製造方法
JPH10284771A (ja) * 1997-04-07 1998-10-23 Nissan Motor Co Ltd 微小装置の製造方法および微小装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101861426B1 (ko) 2015-05-28 2018-05-25 인피니언 테크놀로지스 아게 미세 기계 구조체 및 그것을 제조하는 방법
US10106398B2 (en) 2015-05-28 2018-10-23 Infineon Technologies Ag Micromechanical structure comprising carbon material and method for fabricating the same

Also Published As

Publication number Publication date
DE10029012C2 (de) 2002-06-06
EP1289876B1 (de) 2008-01-16
EP1289876A1 (de) 2003-03-12
DE10029012A1 (de) 2002-01-17
US20030176007A1 (en) 2003-09-18
WO2001096232A1 (de) 2001-12-20
AU2001272342A1 (en) 2001-12-24
JP2004503391A (ja) 2004-02-05
ATE384024T1 (de) 2008-02-15
US6969628B2 (en) 2005-11-29
DE50113508D1 (de) 2008-03-06
CN1436150A (zh) 2003-08-13
CN1198756C (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
EP2221852B1 (en) Trench isolation for micromechanical devices
CN101849289B (zh) 制备三层梁的方法和设备
JP4447940B2 (ja) マイクロスイッチング素子製造方法およびマイクロスイッチング素子
US8199963B2 (en) Microphone arrangement and method for production thereof
JP2009150863A (ja) 多層シリコン・オン・インシュレータ基板中に位置非依存の駆動装置電極を有するセンサ
US8470629B2 (en) Method for manufacturing micromachine
US6846724B2 (en) Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge
US7387737B2 (en) Method for fabricating an isolated microelectromechanical system (MEMS) device using an internal void
JP4567126B2 (ja) 集積デバイスの製造方法および集積デバイス
CN101917175A (zh) Mems振子及其制造方法
JP4852220B2 (ja) ミクロ構造、およびこれを製造する方法
JP2010135634A (ja) 半導体装置の製造方法及び半導体装置
US6815243B2 (en) Method of fabricating a microelectromechanical system (MEMS) device using a pre-patterned substrate
JP2009507658A (ja) Mems装置及び製造方法
US20060180882A1 (en) MEMS device and manufacturing method of MEMS device
JP2007222956A (ja) Memsデバイスおよびmemsデバイスの製造方法
US9917243B2 (en) Method of fabricating piezoelectric MEMS devices
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
WO2003015183A1 (en) Method for manufacturing thin-film structure
TW200522262A (en) Apparatus and method of forming a device layer
CN118265670A (zh) 微机械构件
JP2007222957A (ja) Memsデバイスの製造方法
WO2002091439A9 (en) Fabrication of a microelectromechanical system (mems) device
JP2004069542A (ja) 可動部を有する力学量センサの製造方法
JP2007111831A (ja) Mems素子の製造方法およびmems素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees