JP2004077432A - 可動部を有する半導体センサ - Google Patents
可動部を有する半導体センサ Download PDFInfo
- Publication number
- JP2004077432A JP2004077432A JP2002241842A JP2002241842A JP2004077432A JP 2004077432 A JP2004077432 A JP 2004077432A JP 2002241842 A JP2002241842 A JP 2002241842A JP 2002241842 A JP2002241842 A JP 2002241842A JP 2004077432 A JP2004077432 A JP 2004077432A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor layer
- layer
- semiconductor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
【解決手段】第1のシリコン層11と第2のシリコン層12とが埋め込み酸化膜14aを介して積層されてなるSOI基板10を用い、第1のシリコン層11の表面からエッチングを行うことにより、SOI基板10の表面側の部位に可動部20を形成してなる半導体センサにおいて、第1のシリコン層11の表面から第1のシリコン層11及び第1の埋め込み酸化膜14aを貫通する溝15がエッチングによって形成されており、溝15の側壁は側壁絶縁膜16により被覆されており、可動部20は、溝15によって区画された第1のシリコン層11及び第1の埋め込み酸化膜14aにより形成されており、可動20部に対応する第2のシリコン層12の部分には、溝15と連通する空洞部17が形成されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体基板の表面側からエッチングを行うことにより該半導体基板の表面側の部位に可動部を形成してなる半導体センサ、いわゆる表面加工型の可動部を有する半導体センサおよびその製造方法に関し、特に、SOI(シリコンオンインシュレータ)基板などの第1の半導体層と第2の半導体層とが絶縁層を介して積層されてなる半導体基板を用いた半導体センサに関する。
【0002】
【従来の技術】
SOI基板を用いた半導体センサとして、特開平11−326365号公報に記載のものがある。このものは、SOI基板において表面側に位置する第1の半導体層を垂直エッチングし、裏面側に位置する第2の半導体層を異方性エッチングすることで、第2の半導体層に開口部としての空洞部を形成し、当該空洞部に対応する第1の半導体層を可動部として構成するものである。
【0003】
このような半導体センサは、SOI基板の裏面側から異方性エッチング加工を行うため、空洞部としての開口部の側面は、開口する側に向かって拡がったテーパ形状となる。そのため、近年要望されているセンサの小型化にとっては、このテーパ形状の開口部が弊害となっている。
【0004】
このような加工方式の半導体センサに対して、例えば特開平11−274142号公報に記載されているような表面加工型の半導体センサ(加速度センサ)が提案されている。
【0005】
この表面加工型のものは、SOI基板において第1の半導体層の表面から垂直トレンチエッチングを行うことにより、絶縁層まで達する溝を形成し、さらにエッチングを続け、溝の底部にノッチを形成していくことによって、SOI基板の表面側の部位に可動部を形成するものである。
【0006】
この可動部形成の様子を図5に示す。図5(a)に示すように、SOI基板の表面側である第1の半導体層11の上に、可動部に対応したパターンを有するレジスト30を形成する。そして、このレジスト30をマスクとして垂直トレンチエッチングを行い、絶縁層14に到達する溝15を形成する。なお、図5中、矢印Yはエッチングイオンの軌跡を模式的に示すものである。
【0007】
さらに、エッチングを続けると、図5(b)に示すように、絶縁層14の帯電分布によりエッチングイオンが絶縁層14から跳ね返って溝15の底部の周辺部に当たる。例えば、絶縁層14がプラスに帯電すれば、プラスのエッチングイオンが跳ね返る。
【0008】
そして、溝15の底部の周辺部にエッチングイオンが当たることで、当該周辺部がエッチングされてノッチNが形成されていき、最後には、図5(c)に示すように、当該周辺部にて上記ノッチ同士がつながることにより、絶縁層14から離れた第1の半導体層11の部分すなわち溝15にて区画された第1の半導体層11の部分が、可動部として形成されることになる。
【0009】
【発明が解決しようとする課題】
しかしながら、このノッチNの形状は精度良く制御することは難しく、そのため、可動部を、所望の形状や大きさに精度良く形成することが困難である。このことは、例えば、可動部を利用した容量式のセンサにおいては、有効電極面積を確保できず、初期容量ばらつきや規制容量値が変わってしまうなどの問題につながる。
【0010】
本発明は上記問題に鑑み、可動部を精度良く所望のサイズにすることができる表面加工型の半導体センサおよびそのような半導体センサを適切に製造することのできる半導体センサの製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、第1の半導体層(11)と第2の半導体層(12)とが絶縁層(14a)を介して積層されてなる半導体基板(10、10’)を用い、第1の半導体層の表面からエッチングを行うことにより、半導体基板の表面側の部位に可動部(20)を形成してなる半導体センサにおいて、第1の半導体層の表面から第1の半導体層及び絶縁層を貫通する溝(15)がエッチングによって形成されており、溝の側壁は側壁絶縁膜(16)により被覆されており、可動部は、溝によって区画された第1の半導体層及び絶縁層により形成されており、可動部に対応する第2の半導体層の部分には、溝と連通する空洞部(17)が形成されていることを特徴とする。
【0012】
それによれば、エッチングによって形成された第1の半導体層及び前記絶縁層を貫通する溝によって、可動部が区画され、この可動部はその下に形成された空洞部によって可動状態となる。
【0013】
このような構成においては、可動部を区画する溝を形成するとともに当該溝の側壁に側壁絶縁膜を形成した後、当該溝を介して第2の半導体層をエッチングすれば、第2の半導体層に空洞部を形成することができる。
【0014】
そして、このエッチングにおいては、エッチング選択性のある側壁絶縁膜及び絶縁層が可動部をマスクするマスク材となってエッチングが行われる。そのため、空洞部の形成を行っても、可動部はほとんどエッチングされない。このように、可動部のサイズは側壁絶縁膜及び絶縁層によって規定される。
【0015】
よって、本発明によれば、可動部を精度良く所望のサイズにすることができる半導体センサを提供することができる。
【0016】
また、請求項2に記載の発明では、請求項1に記載の半導体基板(10)が、第1の半導体層(11)と第2の半導体層(12)との間に介在する絶縁層を第1の絶縁層(14a)としたとき、この第1の絶縁層とは反対側の第2の半導体層の面に第2の絶縁層(14b)が形成されているものであることを特徴とする。
【0017】
それによれば、第2の絶縁層によって第2の半導体層の厚み方向における空洞部のサイズを規定することができ、好ましい。
【0018】
また、請求項3に記載の発明は、第1の半導体層(11)と第2の半導体層(12)とが絶縁層(14a)を介して積層されてなる半導体基板(10、10’)を用い、第1の半導体層及び絶縁層を第1の半導体層の表面から形成された溝(15)によって区画し、溝により区画された第1の半導体層及び絶縁層を可動部(20)とするようにした半導体センサの製造方法であって、
エッチング用のガスとして第1の半導体層をエッチングするためのガスと第1の半導体層に絶縁膜を成膜させるためのガスとを交互に導入しながら、第1の半導体層の表面からエッチングを行うことにより、第1の半導体層の表面から絶縁層に到達する第1の溝(15a)を形成する工程と、
第1の半導体層の表面から第1の溝を介して絶縁層をエッチングすることにより、絶縁層を貫通して第2の半導体層に到達する第2の溝(15b)を形成する工程と、
第1の半導体層の表面から第1の溝及び第2の溝を介して第2の半導体層をエッチングすることにより、第2の半導体層に空洞部(17)を形成する工程とを備えることを特徴とする。
【0019】
それによれば、第1の半導体層の表面からエッチングを行うことにより、第1の半導体層の表面から絶縁層に到達する第1の溝を形成するにあたって、第1の半導体層をエッチングするためのガスと第1の半導体層に絶縁膜を成膜させるためのガスとを交互に導入しながらエッチングすることで、第1の半導体層に形成された第1の溝の側壁には絶縁膜(16)が形成されたものとなる。つまり、この絶縁膜は、溝の側壁を被覆する側壁絶縁膜として構成される。
【0020】
次に、第1の半導体層の表面から第1の溝を介して絶縁層をエッチングして、絶縁層を貫通して第2の半導体層に到達する第2の溝を形成することで、第1の溝と第2の溝とが一体につながり、この一体となった第1及び第2の溝は、第1の半導体層の表面から第1の半導体層及び前記絶縁層を貫通し且つ可動部を区画する溝(15)として形成される。
【0021】
そして、第1の半導体層の表面から第1の溝及び第2の溝を介して第2の半導体層をエッチングして、第2の半導体層に空洞部(17)を形成することにより、可動部を可動状態とすることができる。
【0022】
このように、本発明によれば、請求項1又は請求項2に記載の半導体センサを適切に製造することのできる製造方法が提供される。
【0023】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0024】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る半導体センサとしての容量式加速度センサS1の概略断面構成を示す図である。
【0025】
センサS1は、本発明でいう半導体基板としてのSOI(シリコン−オン−インシュレータ)基板10を備えている。このSOI基板10は、埋め込み酸化膜を2層有するもので、当該2層は、図1中の上側に位置する第1の絶縁層(請求項1でいう絶縁層)としての第1の埋め込み酸化膜14a、下側に位置する第2の絶縁層としての第2の埋め込み酸化膜14bからなる。
【0026】
そして、SOI基板10は、図1中の上から順に第1、第2、第3のシリコン層11、12、13を有し、第1の半導体層としての第1のシリコン層11と第2の半導体層としての第2のシリコン層12とが第1の埋め込み酸化膜14aを介して積層され、第2のシリコン層12と第3の半導体層としての第3のシリコン層13とが第2の埋め込み酸化膜14bを介して積層されている。
【0027】
このような埋め込み酸化膜14a、14bを2層有するSOI基板10は、例えば、第1及び第2のシリコン層11、12となる2枚のシリコン基板を用意し、これらシリコン基板の貼り合わせ界面を研削・研磨して鏡面仕上げした後、熱酸化により接合し、この接合体に対して、さらに、もう一枚の第3のシリコン層13となるシリコン基板を同様に熱酸化により接合することで製造できる。
【0028】
このような基板10において、第1のシリコン層11の表面から溝15が形成されている。この溝15は第1のシリコン層11及びその下の第1の埋め込み酸化膜14aを貫通するものであり、プラズマエッチングなどのドライエッチングを利用した垂直トレンチエッチングによって形成することができる。
【0029】
そして、この溝15の側壁すなわち溝15の内面は側壁絶縁膜16により被覆されている。この側壁絶縁膜16は、第1のシリコン層11の側壁にカーボン系の絶縁膜を形成したものである。
【0030】
本実施形態の容量式加速度センサS1においては、第1のシリコン層11及び第1の埋め込み酸化膜14aの部分は、上記溝15を介して、可動部としての可動電極20と固定部としての固定電極21およびこれら電極20、21の周辺部22とに区画されている。
【0031】
本例では、このように区画された部分は、良く知られている櫛歯状の梁構造体を構成している。図1において、可動電極20と固定電極21とは交互に配置され、溝15を介して互いに隣り合って対向している。
【0032】
また、可動電極20及び固定電極21に対応してこれら電極の下部に位置する第2のシリコン層12の部分には、上記溝15と連通する空洞部17が形成されている。この空洞部17上において、可動電極20および固定電極21は第2のシリコン層12から開放されている。
【0033】
そして、図示しないが、空洞部17以外の領域において、固定電極21は、第1の埋め込み酸化膜14aを介して第2のシリコン層12に支持固定されており、可動電極20は、第1の埋め込み酸化膜14aを介して第2のシリコン層12に対して梁部などのバネ部を介して弾性的に支持されている。これにより、可動電極20は空洞部17上において可動状態となっている。
【0034】
このような容量式加速度センサS1の場合、加速度の印加に伴い可動電極20が変位し、それによって可動電極20と固定電極21との間の距離が変化する。
そして、この距離変化に基づく両電極20、21間の容量変化を検出することで、印加された上記加速度を求めることができる。
【0035】
次に、上記センサS1の製造方法について図2、図3を参照して述べる。図2(a)〜(c)は本製造方法を上記図1に対応した断面にて示す工程図、図3は溝15の形成方法を示す図である。
【0036】
まず、図2(a)に示すように、SOI基板10を用意し、SOI基板10の表面側である第1のシリコン層11の上に、上記可動電極20や固定電極21に対応したパターンを有するレジスト30を形成する(レジスト形成工程)。
【0037】
次に、図2(b)に示すように、このレジスト30をマスクとして第1のシリコン層11の表面から垂直トレンチエッチングを行い、第1のシリコン層11及び第1の埋め込み酸化膜14aを貫通して第2のシリコン層12に到達する溝15を形成する(溝形成工程)。
【0038】
この溝形成工程の詳細は、図3を参照して述べる。まず、エッチング用のガスとして第1のシリコン層11をエッチングするためのガスと第1のシリコン層11に絶縁膜を成膜させるためのガスとを交互に導入しながら、第1のシリコン層11の表面からエッチングを行うことにより、第1のシリコン層11の表面から第1の埋め込み酸化膜14aに到達する第1の溝15aを形成する。
【0039】
具体的に、第1のシリコン層11をエッチングするためのガスの一例としてCF6を主原料とするガス、第1のシリコン層11にカーボン系絶縁膜を形成させるためのガスの一例としてCF4を主原料とするガスを用いることができる。
【0040】
例えば、これらのガスを交互にプラズマエッチング装置に導入して垂直トレンチエッチングを行うことで、図3(d)に示す第1の溝15aを形成することができる。
【0041】
まず、図3(a)に示すように、第1のシリコン層11をエッチングするためのガスを導入して、第1のシリコン層11をその表面からある程度エッチングする。
【0042】
次に、図3(b)に示すように、第1のシリコン層11に絶縁膜を形成させるためのガスを導入して、上記図3(a)にて形成された溝の側壁にカーボン系絶縁膜16aを形成する。
【0043】
そして、図3(c)に示すように、再び、CF6を主原料とするガス導入によるシリコンエッチングを行う。このようなシリコンエッチング、側壁保護を交互に進めることにより、図3(d)に示すように、第1のシリコン層11を貫通する第1の溝15aが形成されるとともに、当該第1の溝15aの側壁には、上記絶縁膜16aがつながって構成された側壁絶縁膜16が形成される。
【0044】
次に、図3(e)に示すように、第1のシリコン層11の表面から第1の溝15aを介して第1の埋め込み酸化膜14aをエッチングして、第1の埋め込み酸化膜14aを貫通して第2のシリコン層12に到達する第2の溝15bを形成する。
【0045】
この第1の埋め込み酸化膜14aのエッチングは、例えば酸化シリコンを選択的にエッチング可能なガスをエッチング用ガスとして用いたプラズマエッチングなどにより可能である。
【0046】
このようにして第2の溝15bを形成する結果、第1の溝15aと第2の溝15bとが一体につながり、この一体となった第1及び第2の溝15a、15dは、上記した可動部を区画する溝15として形成される。そして、このときの全体の様子が上記図2(b)に示されている。
【0047】
次に、図2(c)に示すように、第1のシリコン層11の表面から第1の溝15a及び第2の溝15bすなわち溝15を介して、第2のシリコン層12をエッチングすることにより、第2のシリコン層12に空洞部17を形成する(空洞部形成工程)。
【0048】
この空洞部17を形成するためのエッチング用ガスとしては、例えば上記したCF6を主原料とするガスを用いることができる。空洞部17のエッチングにおいては、第2のシリコン層12がその厚み方向にエッチングされるとともに、第2の埋め込み酸化膜14bにおいて上記したエッチングイオンの跳ね返りが生じ、第2のシリコン層12はその面方向にもエッチングされる。
【0049】
こうして、空洞部17が形成され、それにより可動部としての可動電極20が可動状態となる。そして、この後、必要に応じてレジスト30を剥離液などを用いて除去するなどの工程を行うことで、上記図1に示した容量式加速度センサS1が完成する。
【0050】
なお、上記した各エッチング用のガスの例はあくまで一例であり、当業者であれば、その他のガスを適宜用いて、上記同様のエッチングを行うことは十分に可能である。
【0051】
以上述べてきたように、本実施形態によれば、可動部を区画する溝15を形成するとともに当該溝15の側壁に側壁絶縁膜16を形成した後、当該溝15を介して第2のシリコン層12をエッチングすれば、第2のシリコン層12に空洞部17を形成することができる。
【0052】
そして、このエッチングにおいては、エッチング選択性のある側壁絶縁膜16及び第1の埋め込み酸化膜14aがマスク材となってエッチングが行われる。そのため、空洞部17の形成を行っても、マスクされた部分すなわち可動電極20や固定電極21などはほとんどエッチングされない。
【0053】
このように、本実施形態では、可動電極20や固定電極21のサイズは側壁絶縁膜16及び第1の埋め込み酸化膜14aによって規定されるため、可動部である可動電極20を精度良く所望のサイズにすることができる半導体センサS1を提供することができる。また、そのようなセンサを適切に製造する製造方法を提供することができる。
【0054】
次に、本実施形態の変形例を示しておく。図4は本実施形態の変形例としての容量式加速度センサS2の概略断面構成を示す図である。
【0055】
このセンサS2は、上記図1に示すセンサS1が2層の埋め込み酸化膜14a、14bを有するSOI基板10を用いたのに対し、埋め込み酸化膜14aが1層のもの、つまり通常のSOI基板10’を用いたことが異なる。
【0056】
この変形例のセンサS2も、上記同様、レジスト形成工程(図2(a)参照)、溝形成工程(図2(b)、図3参照)、空洞部形成工程(図2(c)参照)を行うことにより、製造することができる。そして、この変形例においても、上記図1に示すものと同様の効果を奏することができる。
【0057】
なお、上記図1に示すセンサS1では、第1の埋め込み酸化膜14aとは反対側の第2のシリコン層12の面に第2の埋め込み酸化膜14bが形成されている。
【0058】
そのため、空洞部形成工程において、エッチング選択性を有する第2の埋め込み酸化膜14bがストッパとなって第2のシリコン層12の厚み方向における空洞部17のサイズを規定することができるという点で、上記図1に示すセンサS1の方が、図4に示す変形例のセンサS2よりも好ましい。
【0059】
(他の実施形態)
なお、上記第1実施形態では、2層の埋め込み酸化膜を有するSOI基板を用いたが、3層以上の埋め込み酸化膜を有するSOI基板を用いることもできる。
【0060】
また、可動部を区画する溝15の形成は、例えば垂直異方性を有するRIE(反応性イオンエッチング)などにより、第1のシリコン層11の表面から第1の埋め込み酸化膜14aに到達する溝15を形成した後、熱酸化などにより当該溝15の側壁に側壁絶縁膜としての酸化膜16を形成してもよい。
【0061】
ただし、垂直異方性を有するエッチング手法であっても、第1のシリコン層11はその面方向へ多少なりともエッチングされる。その点、上述したシリコンエッチング、側壁保護を交互に行うエッチング方法では、より確実に面方向へのエッチングを抑制することができる。
【0062】
また、上記実施形態では、第1の半導体層および第2の半導体層はシリコン半導体層であり、側壁絶縁膜及び各絶縁層は酸化膜であったが、材質としてはこれに限定されない。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体センサとしての容量式加速度センサの概略断面構成を示す図である。
【図2】図1に示すセンサの製造方法を示す工程図である。
【図3】図1に示すセンサの製造方法における溝形成工程を示す図である。
【図4】上記実施形態の変形例としての容量式加速度センサの概略断面構成を示す図である。
【図5】従来の表面加工型の可動部を有する半導体センサにおける可動部形成の様子を示す図である。
【符号の説明】
10、10’…SOI基板、11…第1のシリコン層、
12…第2のシリコン層、14a…第1の埋め込み酸化膜、
14b…第2の埋め込み酸化膜、15…溝、15a…第1の溝、
15b…第2の溝、16…側壁絶縁膜、17…空洞部、20…可動電極。
Claims (3)
- 第1の半導体層(11)と第2の半導体層(12)とが絶縁層(14a)を介して積層されてなる半導体基板(10、10’)を用い、
前記第1の半導体層の表面からエッチングを行うことにより、前記半導体基板の表面側の部位に可動部(20)を形成してなる半導体センサにおいて、
前記第1の半導体層の表面から前記第1の半導体層及び前記絶縁層を貫通する溝(15)が前記エッチングによって形成されており、
前記溝の側壁は側壁絶縁膜(16)により被覆されており、
前記可動部は、前記溝によって区画された前記第1の半導体層及び前記絶縁層により形成されており、
前記可動部に対応する前記第2の半導体層の部分には、前記溝と連通する空洞部(17)が形成されていることを特徴とする可動部を有する半導体センサ。 - 前記半導体基板(10)は、前記第1の半導体層(11)と前記第2の半導体層(12)との間に介在する前記絶縁層を第1の絶縁層(14a)としたとき、
この第1の絶縁層とは反対側の前記第2の半導体層の面に第2の絶縁層(14b)が形成されているものであることを特徴とする請求項1に記載の可動部を有する半導体センサ。 - 第1の半導体層(11)と第2の半導体層(12)とが絶縁層(14a)を介して積層されてなる半導体基板(10、10’)を用い、前記第1の半導体層及び前記絶縁層を前記第1の半導体層の表面から形成された溝(15)によって区画し、前記溝により区画された前記第1の半導体層及び前記絶縁層を可動部(20)とするようにした半導体センサの製造方法であって、
エッチング用のガスとして前記第1の半導体層をエッチングするためのガスと前記第1の半導体層に絶縁膜を成膜させるためのガスとを交互に導入しながら、前記第1の半導体層の表面からエッチングを行うことにより、前記第1の半導体層の表面から前記絶縁層に到達する第1の溝(15a)を形成する工程と、
前記第1の半導体層の表面から前記第1の溝を介して前記絶縁層をエッチングすることにより、前記絶縁層を貫通して前記第2の半導体層に到達する第2の溝(15b)を形成する工程と、
前記第1の半導体層の表面から前記第1の溝及び前記第2の溝を介して前記第2の半導体層をエッチングすることにより、前記第2の半導体層に空洞部(17)を形成する工程とを備えることを特徴とする可動部を有する半導体センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241842A JP2004077432A (ja) | 2002-08-22 | 2002-08-22 | 可動部を有する半導体センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241842A JP2004077432A (ja) | 2002-08-22 | 2002-08-22 | 可動部を有する半導体センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004077432A true JP2004077432A (ja) | 2004-03-11 |
Family
ID=32024212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002241842A Pending JP2004077432A (ja) | 2002-08-22 | 2002-08-22 | 可動部を有する半導体センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004077432A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005279919A (ja) * | 2004-03-03 | 2005-10-13 | Japan Aviation Electronics Industry Ltd | 微小可動デバイス及びその作製方法 |
JP2006047284A (ja) * | 2004-07-06 | 2006-02-16 | Denso Corp | 半導体力学量センサおよびその製造方法 |
JP2007298407A (ja) * | 2006-04-28 | 2007-11-15 | Matsushita Electric Works Ltd | 静電容量式センサ |
JP2010175482A (ja) * | 2009-01-30 | 2010-08-12 | Rohm Co Ltd | Memsセンサ |
JP2010185667A (ja) * | 2009-02-10 | 2010-08-26 | Dainippon Printing Co Ltd | 力学量センサ及びその製造方法 |
US7952972B2 (en) | 2003-08-05 | 2011-05-31 | Lg Electronics Inc. | Write-once optical disc, and method and apparatus for recording/playback management information on/from optical disc |
JP2012058127A (ja) * | 2010-09-10 | 2012-03-22 | Yokogawa Electric Corp | 振動式トランスデューサとその製造方法 |
JP2012198036A (ja) * | 2011-03-18 | 2012-10-18 | Yokogawa Electric Corp | 振動式トランスデューサ |
-
2002
- 2002-08-22 JP JP2002241842A patent/JP2004077432A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7952972B2 (en) | 2003-08-05 | 2011-05-31 | Lg Electronics Inc. | Write-once optical disc, and method and apparatus for recording/playback management information on/from optical disc |
JP2005279919A (ja) * | 2004-03-03 | 2005-10-13 | Japan Aviation Electronics Industry Ltd | 微小可動デバイス及びその作製方法 |
US7973373B2 (en) | 2004-03-03 | 2011-07-05 | Japan Aviation Electronics Industry Limited | Microminiature moving device |
US8043882B2 (en) | 2004-03-03 | 2011-10-25 | Japan Aviation Electronics Industry Limited | Method of making microminiature moving device |
JP2006047284A (ja) * | 2004-07-06 | 2006-02-16 | Denso Corp | 半導体力学量センサおよびその製造方法 |
JP2007298407A (ja) * | 2006-04-28 | 2007-11-15 | Matsushita Electric Works Ltd | 静電容量式センサ |
JP2010175482A (ja) * | 2009-01-30 | 2010-08-12 | Rohm Co Ltd | Memsセンサ |
JP2010185667A (ja) * | 2009-02-10 | 2010-08-26 | Dainippon Printing Co Ltd | 力学量センサ及びその製造方法 |
JP2012058127A (ja) * | 2010-09-10 | 2012-03-22 | Yokogawa Electric Corp | 振動式トランスデューサとその製造方法 |
JP2012198036A (ja) * | 2011-03-18 | 2012-10-18 | Yokogawa Electric Corp | 振動式トランスデューサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100275096B1 (ko) | 반도체 장치 및 그 제조방법 | |
US7361524B2 (en) | Method of manufacturing floating structure | |
CN100573849C (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
JPS6376330A (ja) | 半導体装置の製造方法 | |
KR20060104112A (ko) | 반도체 장치의 소자분리 구조 및 그 형성방법 | |
TWI631619B (zh) | 利用電漿對多層材料蝕刻的方法 | |
US20070004167A1 (en) | Method of manufacturing semiconductor device | |
TW201205689A (en) | Method of etching and singulating a cap wafer | |
EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
JP2004077432A (ja) | 可動部を有する半導体センサ | |
US5245504A (en) | Methodology for manufacturing hinged diaphragms for semiconductor sensors | |
CN101847600B (zh) | 制造多个集成半导体构件的方法 | |
CN102431956A (zh) | 一种不等高硅结构与集成电路的单片集成加工方法 | |
TW202029289A (zh) | 一種用於製作包含上覆薄膜之凹穴之元件之方法 | |
CN111108758B (zh) | Mems麦克风系统 | |
US7541255B2 (en) | Method for manufacturing semiconductor device | |
JP4161857B2 (ja) | 半導体装置の製造方法 | |
US20020030290A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2004363517A (ja) | 半導体ウェハのチップ化方法 | |
JPH023956A (ja) | 半導体装置の製造方法 | |
KR101867462B1 (ko) | 트렌치 분리 구조의 제조 방법 | |
US20230232159A1 (en) | Top notch slit profile for mems device | |
TWI313040B (en) | Etching method for forming deep trench. | |
KR100876785B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
JP2005153062A (ja) | 半導体構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
A977 | Report on retrieval |
Effective date: 20051122 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Effective date: 20060127 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |