JP2004064738A - 非可逆回路素子の構造 - Google Patents
非可逆回路素子の構造 Download PDFInfo
- Publication number
- JP2004064738A JP2004064738A JP2003149551A JP2003149551A JP2004064738A JP 2004064738 A JP2004064738 A JP 2004064738A JP 2003149551 A JP2003149551 A JP 2003149551A JP 2003149551 A JP2003149551 A JP 2003149551A JP 2004064738 A JP2004064738 A JP 2004064738A
- Authority
- JP
- Japan
- Prior art keywords
- laminated substrate
- electrode
- center
- electrodes
- center electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電気特性を劣化することなく小型化と量産性とを実現する。
【解決手段】互いに交差するように重ね合わせ配置される少なくとも３つの中心電極１２ａ〜１２ｃを設ける。中心電極１２ａ〜１２ｃそれぞれの一端に並列接続されるコンデンサ６ａ〜６ｃを設ける。中心電極１２ａ〜１２ｃそれぞれの他端に接続されるとともに、中心電極１２ａ〜１２ｃの間に少なくとも１つずつ配置される接地電極１３ａ，１３ｂを設ける。中心電極１２ａ〜１２ｃと接地電極１３ａ，１３ｂとの間それぞれに配置される電気分離層αを設ける。中心電極１２ａ〜１２ｃに近接して配置されるフェライト部材２を設ける。フェライト部材２に直流磁界を印加する磁石３を設ける。フェライト部材２と磁石３とに組み合わされて磁気回路を構成するヨーク材４を設ける。これにより電気特性を劣化することなく小型化と量産性を実現する。
【選択図】 図１
【解決手段】互いに交差するように重ね合わせ配置される少なくとも３つの中心電極１２ａ〜１２ｃを設ける。中心電極１２ａ〜１２ｃそれぞれの一端に並列接続されるコンデンサ６ａ〜６ｃを設ける。中心電極１２ａ〜１２ｃそれぞれの他端に接続されるとともに、中心電極１２ａ〜１２ｃの間に少なくとも１つずつ配置される接地電極１３ａ，１３ｂを設ける。中心電極１２ａ〜１２ｃと接地電極１３ａ，１３ｂとの間それぞれに配置される電気分離層αを設ける。中心電極１２ａ〜１２ｃに近接して配置されるフェライト部材２を設ける。フェライト部材２に直流磁界を印加する磁石３を設ける。フェライト部材２と磁石３とに組み合わされて磁気回路を構成するヨーク材４を設ける。これにより電気特性を劣化することなく小型化と量産性を実現する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は磁性体を用いて信号の伝送に方向性を与える非可逆回路素子およびそれを回路素子として備える通信回路モジュールに関する。
【０００２】
【従来の技術】
移動体通信機器のアンテナに接続されるフロントエンド部として用いられるサーキュレータ，アイソレータなどの非可逆回路素子は、小型・薄型化とともに電気的特性の向上が求められる。特に端末機における電池寿命を左右する挿入損失特性に対する要望は厳しくなってきており、そのような要求に対して様々な改善取り組みがなされている。
【０００３】
従来のサーキュレータ１の分解斜視図が図２７に示される。従来のサーキュレータ１は、円板状のフェライト部材２と、磁石３と、平行平板コンデンサ６と、入出力端子部７と、ヨーク材４，８とを備える。磁石３はフェライト部材２に対向して配置される。平行平板コンデンサ６は整合用コンデンサを構成する。入出力端子部７は、図示しない外部回路に接続される入出力端子７ａ，７ｂ，７ｃを有する。ヨーク材４，８はフェライト部材２，磁石３などを内包し磁気回路を構成する。
【０００４】
ヨーク材４，８は互いに嵌合して一体となるが、図２７では、これらヨーク材４，８を分解した状態が示される。フェライト部材２の周囲には、３つの中心電極５ａ，５ｂ，５ｃが配置される。中心電極５ａ〜５ｃは導電性の薄板材で構成される。中心電極５ａ〜５ｃは互いに電気的に絶縁されて１２０度の角度で交差して重ね合わせ配置される。
【０００５】
中心電極５ａ〜５ｃとフェライト部材２との構成が図２８に示される。中心電極５ａと中心電極５ｂとの間に絶縁層９ａが配置される。中心電極５ｂと中心電極５ｃとの間に絶縁層９ｂが配置される。中心電極５ａ〜５ｃのそれぞれの一端は、フェライト部材２の下方に配置された接地円板５ｐに接続される。中心電極５ａ〜５ｃ間に配置される絶縁層９ａ，９ｂは、図２７において図示省略される。接地円板５ｐはフェライト部材２の下面に設けられるため図３０において図示されない。
【０００６】
全体構成の説明に戻る。図２７において、３個の平行平板コンデンサ６ａ，６ｂ，６ｃの下部電極は、ヨーク材８の所定の位置に配置されてヨーク材８に接続される。中心電極５ａ〜５ｃの他端は、平行平板コンデンサ６ａ〜６ｃの上部電極に接続される。フェライト部材２のヨーク材８側の接地円板５ｐはヨーク材８上の所定の位置に接続される。ヨーク材８に接地端子８ｄ，８ｅ，８ｆが形成される。接地端子８ｄ，８ｅ，８ｆは図示しない外部回路に接続されて信号が入出力される。入出力端子部７には、フェライト部材２を収納する孔Ｈが形成される。ＯＬＥ＿ＬＩＮＫ１入出力端子７ａ〜７ｃはインサート成型で樹脂構造体内に構成される。入出力端子部７の下面において、入出力端子７ａ〜７ｃから延長された３つの電極は、平行平板コンデンサ６ａ〜６ｃ上に接続された中心電極５ａ〜５ｃの各先端に接続される。図２７において入出力端子７ｃは隠れた位置にあるため図示していないが、この入出力端子７ｃは、接地端子８ｅ，８ｆ間に配置される。
ＯＬＥ＿ＬＩＮＫ１ 図において各部品は、図中の各部品付された数字に添付されたアルファベットによって互いに対応付けられる。
【０００７】
なお、図２７では、サーキュレータの構成を説明した。しかしながら、サーキュレータの構成において、入出力端子のうちの１つを抵抗器で終端することによってアイソレータが構成される。
【０００８】
以上が従来の非可逆回路素子の基本的な構成である。最近の技術動向においては、非可逆回路素子の一層の小型化と量産性の向上を目的として、中心電極部分やコンデンサ部分、あるいはその両方を一つの基板中に組み込む構成が提案されている。具体的には、積層技術を用いて立体的に電極を配置することで中心電極部分やコンデンサ部分、あるいはその両方を一つの基板中に組み込む構造が各種提案されている（例えば、特許文献１参照）。
【０００９】
積層基板を用いて中心電極部分を一体化した構成が図２９に示される。積層基板の要部構成が図３０に示される。図２９の基本的な構成は図２７で説明されたサーキュレータと同じである。図３０に示される積層基板２６５において、中心電極２７５ａ，２７５ｂ，２７５ｃは図示しない絶縁層を介して積層形成される。中心電極２７５ａ〜２７５ｃは互いに１２０度の角度で交差するように配置される。積層基板２６５の下表面には、内部接続用端子電極２７１ａ，２７１ｂ，２７１ｃ，２７１ｄ，２７１ｅ，２７１ｆがそれぞれ配置される。これら内部接続用端子電極２７１ａ〜２７１ｆは、ビアホール導体を介して中心電極２７５ａ〜２７５ｃの端部に接続される。図３０において、ビアホール導体を介して接続される電極同士の接続状態が破線で概念的に示される。また、図２９中で、積層基板２６５の下表面に構成された各内部接続用端子電極２７１ａ〜２７１ｆは、入出力端子部２６７上面に構成された電極２６６ａ，２６６ｂ，２６６ｃ，２６６ｄ，２６６ｅ，２６６ｆに接続される。電極２６６ａ〜２６６ｃは入出力端子部２６７下面に延長されて、平行平板コンデンサ６ａ〜６ｃの上部電極に接続される。さらに電極２６６ａ〜２６６ｃは延長されて、入出力端子２６７ａ〜２６７ｃに接続される。図２９において入出力端子２６７ｃは図示されない。電極２６６ｄ〜２６６ｆは入出力端子部２６７の下面に延長されてヨーク材８に接続される。図において各部品は、図中の各部品に付された数字に添付されたアルファベットによって互いに対応付けられる。
【００１０】
積層基板を用いて中心電極とコンデンサ部分とを一体化した構成が図３１に示される。積層基板の要部構成が図３２に示される。図３１の基本的な構成は図２７で説明されたサーキュレータと同じである。図３２に示される積層基板２８５において、中心電極２９５ａ，２９５ｂ，２９５ｃは、絶縁層を介して積層形成される。中心電極２９５ａ，２９５ｂ，２９５ｃは、その長手方向が互いに平面視１２０度の角度で交差するように配置される。電極２９６ａ，２９６ｂ，２９６ｃは接地電極２９２と対向して形成される。積層基板２８５の下表面には、内部接続用端子電極２９１ａ，２９１ｂ，２９１ｃ，２９１ｄ，２９１ｅ，２９１ｆがそれぞれ配置される。中心電極２９５ａ〜２９５ｃの各一端は、ビアホール導体を介して電極２９６ａ〜２９６ｃと、内部接続用端子電極２９１ａ〜２９１ｃとに接続される。中心電極２９５ａ〜２９５ｃの各他端は、ビアホール電極を介して電極２９２と内部接続用端子電極２９１ｄ〜２９１ｆとに接続される。図３１中で、積層基板２８５の下表面に構成される各内部接続用端子電極２９１ａ〜２９１ｆは、入出力端子部２８７上面に構成された電極２８６ａ，２８６ｂ，２８６ｃ，２８６ｄ，２８６ｅ，２８６ｆに接続される。電極２８６ａ〜２８６ｃは入出力端子部２８７中に設けられる。電極２８６ａ〜２８６ｃは入出力端子２８７ａ〜２８７ｃに接続される。入出力端子２８７ｃは図示されない。電極２８６ｄ〜２８６ｆは入出力端子部２８７下面に延長され、ヨーク材８に接続される。図において各部品は、図中の各部品に付された数字に添付されたアルファベットによって互いに対応付けられる。
【００１１】
以上、説明したような非可逆回路素子を代表とする単品部品の小型化と並行して、フロントエンド部などを構成する無線回路中のいくつかの回路部品を取り込んで一体化した通信回路モジュールを形成することが行われている。これは、部品点数の削減と省スペースを実現しようとする試みである。特に、単品部品として構成した非可逆回路素子を含んで通信回路モジュールを構成する場合には、通信回路モジュールを構成する基板上に非可逆回路素子を実装してパッケージ化している。
【００１２】
【特許文献１】
特開２００１−２０３５０９（請求項１、図１、段落００２１）
【００１３】
【発明が解決しようとする課題】
図２９や図３１に示される改良された従来のサーキュレータ（積層基板を用いている）では、図２７のサーキュレータに比べて部品点数が削減され、組立の煩雑さも解消されていることから、量産性が向上し小型化にも対応できる。しかしながら、金属箔で構成された中心電極の接地端をフェライト部材の下面まで延長し共通の接地円板に接続する構造に比べて、改良された従来のサーキュレータは、各中心電極の接地端の等電位性が不十分になる。そのため、改良された従来のサーキュレータでは、電気特性の劣化やアースインピーダンスの上昇を招くおそれがある。
【００１４】
また、非可逆回路素子を備えた通信回路モジュールを構成する際、非可逆回路素子を単品部品として構成する限り、非可逆回路素子の基板上での占有スペースを小さくすることに限度があり、このことが通信回路モジュールの小型化の妨げになる。これは、非可逆回路素子を通信回路モジュールに実装する際に、周りに配置される部品との距離をある程度とらなければならないという実装上の理由に因る。
【００１５】
また、通信回路モジュールにパワーアンプなどの発熱する部品が含まれる場合、その放熱対策のため、主構造材として使用する積層基板の材料や構成に制限があり、回路構成の自由度が下がり、集積化が困難となる。
【００１６】
【課題を解決するための手段】
本発明の一態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極の一端に並列接続されるコンデンサと、前記中心電極の他端に接続されるとともに、前記中心電極の間に少なくとも１つずつ配置される接地電極と、前記中心電極と前記接地電極との間に配置される電気分離層と、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材とを有して非可逆回路素子が構成される。
【００１７】
上記の構成によれば、別々の層に形成された３つの中心電極の各層間に、１つ以上の接地電極が形成されているため、各中心電極の接地側の等電位性が向上し、積層基板を用いて中心電極を形成しても電気特性を劣化することなく非可逆回路素子を実現することができる。また、アースインピーダンスの小さい非可逆回路素子が実現される。
【００１８】
また、本発明の他の態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極どうしの間に配置される電気分離層と、前記中心電極の一端に並列接続されるコンデンサと、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、前記中心電極と前記電気分離層とを含む積層基板と、前記積層基板内に設けられて、前記中心電極両端の接続箇所を含むこの積層基板内の接続箇所における層間接続を行うビアホール導体とを有して非可逆回路素子が構成される。さらに、前記中心電極の他端に接続される前記ビアホール導体は、他の前記ビアホール導体よりも電気抵抗が低い。
【００１９】
以上の構成によれば、前記積層基板中の各層の電極パターンはビアホール導体で接続されるため、別途側面電極を構成する場合と比べ、基板の形成と一括して非可逆回路素子を製造できるので、その量産性が格段に向上する。また、その際、中心電極のの他端に接続されるビアホール導体は、他のビアホール導体よりも電気抵抗が低く構成されるので、同一導電性のビアホール導体で画一的に接続されたものと比べて、アースインピーダンスが低減され、電気特性の優れた非可逆回路素子が実現される。
【００２０】
なお、前記中心電極の他端に接続するビアホール導体は、前記中心電極の一端に接続するビアホール導体、あるいは、前記積層基板中のその他の電極パターンに接続するビアホール導体よりも総断面積が大きいのが好ましい。
【００２１】
このような非可逆回路素子によれば、他の前記ビアホール導体よりも電気抵抗が低いビアホール導体を比較的容易に形成できるようになり、その量産性が格段に向上する。
【００２２】
また、本発明の他の態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極それぞれの一端に並列接続されるコンデンサと、前記中心電極どうしの間それぞれに配置される電気分離層と、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、前記中心電極と前記電気分離層とを含む積層基板と、前記積層基板の端面に設けられる接地電極とを有して非可逆回路素子が構成される。さらには、前記中心電極それぞれの他端を前記積層基板の端面まで延出させて前記接地電極に接続される。
【００２３】
上記の構成によれば、別々の層に形成される３つの中心電極の他端は、積層基板の端面に形成される接地電極に接続されるので、各中心電極の接地側の等電位性が向上し、積層基板を用いて中心電極部を形成しても電気特性を劣化することなく非可逆回路素子を実現することができる。また、アースインピーダンスの小さい非可逆回路素子が実現できる。
【００２４】
なお、前記コンデンサは前記積層基板中に積層形成されているのが好ましい。そうすれば、非可逆回路素子のさらなる小型化を図ることができる。
【００２５】
本発明の他の態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極どうしの間に配置される電気分離層と、
前記中心電極の一端に並列接続されるコンデンサと、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、前記中心電極と前記電気分離層とを含む積層基板とを有して非可逆回路素子が構成される。さらには、前記コンデンサは、対向配置される一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有する。コンデンサは前記積層基板と一体に成形される。一方の前記対向電極は前記中心電極の一端に接続される。他方の前記対向電極は前記積層基板の表面に露出される。
【００２６】
この構成によれば、コンデンサの接地側の電極を最短距離で外部の接地電位の電極と接続することができるので、アースインピーダンスが低減される。この場合、コンデンサが１対の対向電極と誘電体層で構成されるので、複数の対向電極を用いて積層構造でコンデンサを構成したものと比べ、不要なインダクタンス成分を含まない純粋な容量性素子を構成できる。これにより、電気特性の優れた非可逆回路素子を実現できる。
【００２７】
なお、積層基板中にコンデンサを積層形成する際、前記コンデンサを構成する誘電体層は、前記電気分離層より誘電率の高い材料から構成されているのが好ましい。そうすれば、コンデンサを単層構造で構成しても十分な容量値を得ることができる。
【００２８】
なお、前記誘電体層を除く前記積層基板の他の層の間に接地電極を設け、この接地電極を前記中心電極の他端に接続するのが好ましい。そうすれば、中心電極のそれぞれの他端が接続される接地電極を設けたので、各中心電極の接地側の等電位性が向上し、より電気特性の優れた非可逆回路素子を実現することができる。
【００２９】
なお、前記積層基板の表面に露出配置されて前記中心電極の他端に接続される表面電極をさらに有し、前記ヨーク材を導電性材料から構成し、このヨーク材を前記表面電極に当接させることで接続するのが好ましい。そうすれば、接地電極を直接ヨーク材に電気接続することで、ヨーク材の低インピーダンスを利用して積層基板のアースインピーダンスを下げることができ、電気特性の優れた非可逆回路素子を実現することができる。
【００３０】
なお、本発明の通信回路モジュールでは、積層基板を前記通信回路モジュールの主構造材とするのが好ましい。そうすれば、通信回路モジュールの主構造材となる積層基板に非可逆回路素子が内蔵されることになり、従来のように単品部品としての非可逆回路素子を基板上に実装する場合と比べて、周りに配置される部品との位置関係を配慮する必要性が軽減される。その結果、電気特性の優れた上記本発明の非可逆回路素子を実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能となる。
【００３１】
なお、前記積層基板内に前記中心電極を含む電極パターンを設け、前記中心電極の電極厚みを、積層基板内に設けられる他の前記電極パターンの電極厚みの平均値より厚くするのが好ましい。
【００３２】
そうすれば、必要最小限の工程追加により、非可逆回路素子部分の中心電極の導体抵抗を下げることができる。これにより、伝送損失を低減することができ、電気特性の優れた非可逆回路素子を内蔵した通信回路モジュールを容易に実現できる。
【００３３】
なお、通信回路モジュールを構成する場合、前記積層基板上に実装部品を実装し、この実装部品の少なくとも１つを、前記ヨーク材に当接させるのが好ましい。そうすれば、実装部品の熱をヨーク材を介して外部に効率よく放熱することが可能となる。これにより、特定の積層基板材料や積層構造を用いることなく、高効率の放熱構造を構築できる結果、回路構成の自由度が高く、集積度の高い通信回路モジュールを実現することができる。
【００３４】
なお、前記発熱する部品がパワーアンプである場合にはその放熱性が非常に重要になるため、本発明を用いた場合の効果が顕著に発揮される。
【００３５】
なお、通信回路モジュールを構成する場合、複数の非可逆回路素子を設けるのが好ましい。そうすれば、通信回路モジュールがデュアルバンド、トリプルバンドなどの複数の周波数帯を利用するものであっても、周りに配置される部品との位置関係を配慮する必要性が軽減されて、複数の非可逆回路素子を実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能となる。その結果、集積化された小型のマルチバンド通信回路モジュールを実現することができる。
【００３６】
なお、複数の非可逆回路素子で別々にヨーク材を用意するのではなく、１組のヨーク材を共有利用することが好ましい。さらには、磁石も１組の磁石を共有利用することが好ましい。
【００３７】
そうすれば、部品点数を削減することができるので、量産性、コストの面で優れた複数の非可逆回路素子を内蔵したマルチバンド通信回路モジュールを実現することができる。
【００３８】
なお、積層基板に、前記フェライト部材と前記ヨーク材との一部もしくは全部を、これら部材の表面を前記積層基板から突出させることなく収納する収納凹部を設けるのが好ましい。または、前記積層基板に、前記磁石と前記ヨーク材との一部もしくは全部を、これら部材の表面を前記積層基板から突出させることなく収納する収納凹部を設けるのが好ましい。そうすれば、通信回路モジュールの実装面に実装上問題になる突起部を無くすことができるので、携帯電話等の回路基板への実装を容易に実現することができる。
【００３９】
以上説明した本発明では、電気特性を劣化することなく小型化と量産性を実現する非可逆回路素子を提供することができる。また、電気特性を劣化することなく実効的な占有スペースを小さくできるようにして非可逆回路素子を有する通信回路モジュールを提供することができる。また、積層基板の材料や構成に制約を受けることなく簡易な方法で実装部品の放熱対策が可能となる通信回路モジュールを提供することができる。
【００４０】
なお、本発明における電気分離層は、電気絶縁層や誘電体層等といった層から構成できる。また、本発明においては、フェライト部材と中心電極との間の離間間隔を両者が近接する間隔とした。この間隔は、フェライト部材を含んで構成される磁気回路が発する磁気的影響を十分に中心電極が受ける程度の間隔をいう。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４２】
（第１の実施の形態）
第１の実施の形態では、中心電極部分のみを積層基板で形成した例について説明される。図１に第１の実施の形態におけるサーキュレータの積層基板１０の構成が示される。サーキュレータ全体の構成は、従来の技術で説明された図２９のサーキュレータの積層基板２６５を図１に示される積層基板１０で置き換えた構造である。そのため、本実施の形態のサーキュレータの全体の構成についてはその詳細な説明が省略される。
【００４３】
中心電極１２ａ，１２ｂ，１２ｃは平面視細長矩形の枠状に形成される。中心電極１２ａ〜１２ｃは、平面視その長手方向が互いに１２０度の角度で交差するように積層配置される。中心電極１２ａ〜１２ｃの間には、それぞれ接地電極１３ａ，２３ｂが配置される。接地電極１３ａ，１３ｂと中心電極１２ａ〜１２ｃとの間には電気分離層である絶縁層αが設けられている。この状態で中心電極１２ａ〜１２ｃと絶縁層αと接地電極２３ａ，１３ｂとが積層される。中心電極１２ａと中心電極１２ｃとの積層方向外側位置にも絶縁層αが積層配置される。これにより積層基板１０が構成される。
【００４４】
積層基板１０の下表面には、内部接続用端子電極１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆがそれぞれ配置される。中心電極１２ａの一端はビアホール導体γにより内部接続用端子電極１１ａに接続される。中心電極１２ｂの一端はビアホール導体γにより内部接続用端子電極１１ｂに接続される。中心電極１２ｃの一端はビアホール導体γを介して内部接続用端子電極１１ｃに接続される。
【００４５】
中心電極１２ａ〜１２ｃの他端は、ビアホール導体γにより接地電極１３ａ，１３ｂに接続される。中心電極１２ａ〜１２ｃの他端は、内部接地端子電極１１ｄ〜１１ｆにそれぞれ接続される。図中、ビアホール導体γによる接続個所は、細線の破線で概念的に示される。
【００４６】
本実施の形態のサーキュレータでは、
・中心電極１２ａ〜１２ｃの間に接地電極１３ａ，１３ｂが配置される、
・中心電極１２ａ〜１２ｃの一端が接地電極１３ａ，１３ｂに接続される、
という構成を備えることで、各中心電極１２ａ〜１２ｃの接地側の等電位性が向上し、挿入損失特性が改善される。
【００４７】
本実施の形態のサーキュレータと、図３０に示される積層基板２６５を用いた従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表１に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【００４８】
【表１】
【００４９】
本実施の形態のサーキュレータは、従来例に比べて各中心電極１２ａ〜１２ｃの接地側の等電位性が向上し、挿入損失特性が改善されている。
【００５０】
なお、本実施の形態では中心電極１２ａ〜１２ｃの各層間に１層ずつ接地電極１３ａ，１３ｂが配置されたが、中心電極１２ａ〜１２ｃの各層間に接地電極が複数層配置されてもよい。
【００５１】
また、本実施の形態で示した各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。例えば、図２に示されるようにビアホール導体γではなく積層基板２０の外側面に形成された電極パターンεにより、各層の電極パターンが接続されてもよい。
【００５２】
図２において、積層基板２０の下表面には、内部接続用端子電極２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆがそれぞれ配置される。電極２１ａ〜２１ｆの一端は積層基板２０の端縁まで延出する。中心電極２２ａ〜２２ｃの一端は、積層基板２０の外側面に形成された接続用の電極パターンεにより電極２１ａ〜２１ｃに接続される。中心電極２２ａ〜２２ｃの他端は、積層基板２０の外側面に形成された接続用の電極パターンεにより接地電極２３ａ，２３ｂに接続される。同時に中心電極２２ａ〜２２ｃの他端は、接続用の電極パターンεにより内部接続端子電極２１ｄ〜２１ｆにそれぞれ接続される。図中、接続用の電極パターンεによる接続箇所は、破線で概念的に示される。
【００５３】
（第２の実施の形態）
第２の実施の形態は、中心電極とコンデンサ部分とを積層基板で形成した構成である。図３には、第２の実施の形態の第１の構成であるサーキュレータの積層基板３０が示される。図４には、第２の実施の形態の第２の構成であるサーキュレータの積層基板４０の構成が示される。サーキュレータ全体の構成は、従来例で説明された図３１のサーキュレータの積層基板２８５を図３の積層基板３０、あるいは図４の積層基板４０に置き換えた構造である。そのため、サーキュレータ全体の詳細な説明は省略される。
【００５４】
本実施の形態の第１の構成である積層基板３０は、中心電極３２ａ，３２ｂ，３２ｃと、接地電極３３ａ，３３ｂと、内部接続用端子電極３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆとを備えている。これら電極３２ａ〜３２ｃ，３３ａ，３３ｂ，３１ａ〜３１ｆの構造は、基本的には第１の実施の形態における中心電極１２ａ〜１２ｃ，接地電極１３ａ，１３ｂ， および内部接続用端子電極１１ａ〜１１ｆの構造と同様である。積層基板３０では、接地電極３３ｃと内部接続用端子電極３１ａ〜３１ｆとの間にコンデンサ形成用の対向電極３６ａ，３６ｂ，３６ｃが設けられる。対向電極３６ａ〜３６ｃは誘電体層βを間にして接地電極３３ｃに対向して配置される。この場合、接地電極３３ｃと対向電極３６ａ〜３６ｃとその間に配置される誘電体層βによりコンデンサが構成される。
【００５５】
中心電極３２ａの一端は、ビアホール導体γにより電極３６ａと電極３１ａとに接続される。中心電極３２ｂの一端は、ビアホール導体γにより電極３６ｂと電極３１ｂとに接続される。中心電極３２ｃの一端は、ビアホール導体γにより電極３６ｃと電極３１ｃとに接続される。
【００５６】
中心電極３２ａ〜３２ｃの他端はビアホール導体γにより接地電極３３ａ〜３３ｃに接続される。また、中心電極３２ａの他端は、ビアホール導体γにより電極３１ｅに接続される。中心電極３２ｂの他端は、ビアホール導体γにより電極３１ｆに接続される。中心電極３２ｃの他端は、ビアホール導体γにより電極３１ｄに接続される。図中、ビアホール導体γによる接続箇所は、細線の破線で概念的に示される。
【００５７】
本実施の形態の第２の構成である積層基板４０は、図４に示されるように、基本的には、第１の構成である積層基板３０と同様の構成を備えている。そこで、図４では、積層基板３０で３０番台の符号が付されている各部分の同様の部分に４０番台の符号が付されており、積層基板４０（図４）の各部分に付された符号の一桁目の数字およびその末尾に付されたアルファベットは積層基板３０（図３）と共通化される。
【００５８】
積層基板４０は、もう一つの接地電極４３ｄが設けられる。接地電極４３ｄは最上層に設けられた中心電極４３ｂのさらに上層に絶縁層αを間にして積層配置される。接地電極４３ｄはビアホール導体γにより他の接地電極４３ａ〜４３ｃに接続される。接地電極４３ｄはビアホール導体γにより中心電極４２ａ〜４２ｃの他端にそれぞれ接続される。図中、ビアホール導体γによる接続については、細線の破線で概念的に示される。
【００５９】
本実施の形態のサーキュレータでは、
・中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの間に接地電極３３ａ，３３ｂ，４３ａ，４３ｂが配置される、
・中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの一端が接地電極３３ａ〜３３ｃ，４３ａ〜４３ｄに接続される、
という構成を有することで、各中心電極３２ａ〜３２ｃ，４３ａ〜４３ｃの接地側の等電位性が向上し、挿入損失特性が改善する。
【００６０】
本実施の形態のサーキュレータと、図３１に示される従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表２に示される。測定は、中心周波数１．９６ＧＨｚ、素子サイズ３ｍｍ角において実施された。
【００６１】
【表２】
【００６２】
本実施の形態のサーキュレータは、各中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの接地側の等電位性が向上し、挿入損失特性が改善していることがわかる。また、積層基板４０に示されるように、中心電極４２ａ〜４２ｃが形成される層間以外の層間に、コンデンサ形成用の対向電極とならない接地電極４３ｄをさらに設けた場合には、さらに良好な効果が得られる。
【００６３】
なお、本実施の形態では、中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの各層間に１層ずつ接地電極３３ａ〜３３ｃ，４３ａ〜４３ｃを配置したが、中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの各層間に接地電極を複数層形成してもよい。
【００６４】
また、中心電極が形成される層間以外に配置される接地電極やコンデンサが形成される誘電体層β以外に配置される接地電極を、複数層形成してもよい。
【００６５】
本実施の形態で示した各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。
【００６６】
例えば、図５の積層基板５０に示されるように、コンデンサ形成用の対向電極５６ａ，５６ｂ，５６ｃが最上層の中心電極５２ｃより上部に配置されてもよい。また、図６の積層基板６０に示されるように、コンデンサ形成用の対向電極が複数組（図６では対向電極６６ａ〜６６ｃ，６７ａ〜６７ｃの二組）設けられ、各コンデンサ形成用の対向電極が接地電極６３ｃ，６３ｄに積層基板６０の厚み方向に沿って誘電体層βを間にして対向配置されることでコンデンサが形成されてもよい。
【００６７】
図６に示される積層基板６０では、対向電極６６ａ〜６６ｃと、接地電極６３ｃとにより第１のコンデンサが形成され、対向電極６６ａ〜６６ｃと、接地電極６３ｄとにより第２のコンデンサが形成され、対向電極６７ａ〜６７ｃと、接地電極６３ｄとにより第３のコンデンサが形成される。
【００６８】
なお、図６に示される積層基板６０では、大きな容量を形成するすることができるものの、コンデンサを積層構造にすることにより、コンデンサ部分に不要なインダクタンス成分が生じる可能性がある。そのため、不要なインダクタンスの抑制を優先する場合には、図３〜図５に示されるようにコンデンサを単層構造にするのがのが好ましい。その際、構成しようとする非可逆回路素子の中心周波数、素子サイズによっては、コンデンサ容量が不足する場合がある。そのような場合は、コンデンサが形成される層間に配置される誘電体層βを、その他の層間を構成する電気分離層（絶縁体層）より高誘電率の材料で形成すればよい。そうすれば、十分な容量値を得ることができる。
【００６９】
（第３の実施の形態）
第３の実施の形態は、ヨーク材の低インピーダンスを利用して積層基板中のアースインピーダンスを低減した構成である。図７〜図９は、第３の実施の形態であるサーキュレータが示される。
【００７０】
図７の基本的な構成は図２７で説明されたサーキュレータと同じである。図７に示されるサーキュレータの縦断面図は図８に示される。
【００７１】
ヨーク材７８に、入出力端子部７７が収納される。入出力端子部７７の中央に円形状の孔Ｈが形成される。円形状のフェライト部材２が孔Ｈに収納される。入出力端子部７７上に積層基板７５が載置される。積層基板７５上に磁石３が載置される。この状態でヨーク材７８にヨーク材４が取り付けられる。入出力端子部７７とフェライト部材２と積層基板７５と磁石３とは、一体化されたヨーク材７８，４の内部に収納される。
【００７２】
積層基板７５の構成が図９を参照して説明される。積層基板７５は、図３を参照して説明された第２の実施の形態の積層基板３０と同様の構成を備える。そこで、図９では、積層基板３０において３０番台の符号が付される各部分と同様の部分に９０番台の符号が付され、積層基板７５（図９）の各部分に付された符号の一桁目の数字およびその末尾に付されたアルファベットは積層基板３０（図３）と共通化される。
【００７３】
積層基板７５が上述した第２の実施の形態の積層基板３０と異なるのは、積層基板７５の上表面にヨーク材接続用電極９４が配置される点である。ヨーク材接続用電極９４は、ビアホール導体γにより中心電極９２ａ，９２ｂ，９２ｃの他端に接続される。
【００７４】
このように構成される積層基板７５は、図７に示されるように入出力端子部７７に接続される。入出力端子部７７は、樹脂構造体に入出力端子７７ａ，７７ｂ，７７ｃを収納することで構成される。入出力端子部７７は、図示しない外部回路に接続される入出力端子７７ａ〜７７ｃを有する。入出力端子７７ａ〜７７ｃは、例えばインサート成型によって樹脂構造体に収納される。図７において入出力端子７７ｃは隠れた位置にあるため図示されていない。入出力端子部７７の図中の上面には入出力電極７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅ，７６ｆが設けられる。入出力電極７６ａ〜７６ｃは入出力端子部７７内で延長されて入出力端子７７ａ〜７７ｃにそれぞれ接続される。入出力電極７６ｄ〜７６ｆは入出力端子部７７下面まで延長されてヨーク材７８に接続される。
【００７５】
積層基板７５の図中下側の表面に配置される内部接続用端子電極９１ａ〜９１ｆは、入出力電極７６ａ〜７６ｆに接続される。ヨーク材７８は、本体部７８ａと屈曲部７８ｂとを備える。本体部７８ａは平板形状を有する。屈曲部７８ｂは本体部７８ａの両端からほぼ直角に屈曲される。屈曲部７８ｂの先端に突起７８ｈ，７８ｉが設けられる。突起７８ｈ，７８ｉは、図７，図８に図示されるように、入出力端子部７７，フェライト部材２，積層基板７５がヨーク材７８の内に組み込まれた後に積層基板７５上面で折り曲げられる。折り曲げられた突起７８ｈ，７８ｉは積層基板７５上に形成されたヨーク材接続用電極９４に接続される。
【００７６】
本実施の形態のサーキュレータでは、
・中心電極９２ａ〜９２ｃの間に接地電極９３ａ，９３ｂが配置される、
・中心電極９２ａ〜９２ｃの一端に接地電極９３ａ，９３ｂが接続される、
・積層基板７５の表面に設けられたヨーク材接続用電極９４（接地電極９３ａ〜９３ｃに接続されている）が直接ヨーク材７８に接続される、
という構成を備えることで、各中心電極９２ａ〜９２ｃの接地側の等電位性が向上し、挿入損失特性が改善する。さらには、ヨーク材４，７８の低インピーダンスを利用して積層基板７５中のアースインピーダンスが低減され、挿入損失特性が改善される。
【００７７】
本実施の形態のサーキュレータと、第２の実施の形態のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表３に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【００７８】
【表３】
【００７９】
本実施の形態のサーキュレータでは、積層基板７５の表面に設けたヨーク材接続用電極９４（接地電極９３ａ〜９３ｃに接続されている）を直接ヨーク材７８に接続することで、第２の実施の形態に比べて、積層基板７５中のアースインピーダンスが低減され、挿入損失特性が改善されている。
【００８０】
なお、ヨーク材４，７８と積層基板７５の接地電極との間の接続構造は、本実施の形態の構成に限定されるものではなく、上下いずれかのヨーク材４，７８に直接積層基板７５の接地電位電極９３ａ〜９３ｃが接続される構成であれば同様の効果が得られる。
【００８１】
上述した第１〜第３の実施の形態は次のように構成されるのがさらに好ましい。第１〜第３の実施の形態では、ビアホール導体γとして次のものが設けられる。
・中心電極の接地電極接続端（他端）に接続されるビアホール導体γ（以下、第１のビアホール導体γという）。
・中心電極の接地電極接続端（他端）ではなく積層基板中のその他の電極パターンに接続されるビアホール導体γ（以下、第２のビアホール導体γという）。
・中心電極の接地電極接続端ではなく中心電極のコンデンサ接続端（一端）に接続されるビアホール導体γ（以下、第３のビアホール導体γという）。
【００８２】
以上のビアホール導体γにおいて、第１のビアホール導体γは、第２，第３のビアホール導体γより電気抵抗を低くするのが好ましい。ビアホール導体γの電気抵抗は、例えば、ビアホール導体γの総断面積を大きくすることで低くすることができる。また、ビアホール導体γの導体材料を調整することで電気抵抗を低くすることができる。これにより、積層基板中のアースインピーダンスを低減することができる。
【００８３】
図１０Ａは第１〜第３の実施の形態におけるビアホール導体γの形状および配置図が示される。図１０Ｂは、ビアホール導体γの第１の改良例の形状および配置図が示される。図１０Ｃは、ビアホール導体γの第２の改良例の形状および配置図が示される。これらの図は、積層基板の平面方向に沿った断面図である。これらのビアホール導体γで接続される積層基板中の電極パターンはすべて図３で示される電極パターンが採用される。サーキュレータ全体の構成は、従来例で説明された図３１のサーキュレータの構造が採用される。図１０Ａ〜図１０Ｃにおいて、符号（１０１ａ，１０１ｂ，１０１ｃ），（１０２ａ，１０２ｂ，１０２ｃ），（１０３ａ，１０３ｂ，１０３ｃ）は、図３中の内部接続用端子電極３１ａ，３１ｂ，３１ｃに接続されて、接地電極に接続されない第２，第３のビアホール導体γが示される。符号（１０１ｄ，１０１ｅ，１０１ｆ），（１０２ｄ，１０２ｅ，１０２ｆ），（１０３ｄ，１０３ｅ，１０３ｆ）は、接地電極に接続される第１のビアホール導体γが示される。
【００８４】
図１０Ａの構成においては、すべてのビアホール導体１０１ａ〜１０１ｆは同一径で各１個ずつ構成される。
【００８５】
図１０Ｂの第１の改良例においては、
・第２，第３のビアホール導体１０２ａ〜１０２ｃは図１０Ａにおける第２，第３のビアホール導体１０１ａ〜１０１ｃと同一径である、
・第１のビアホール導体１０２ｄ〜１０２ｆは、図１０Ａにおける第１のビアホール導体１０１ｄ〜１０１ｆより大径（この例では２倍径）で各１個ずつ構成される、
という構成を備える。
【００８６】
図１０Ｃの第２の改良例においては、
・すべてのビアホール導体１０３ａ〜１０３ｆは同一径である、
・第２，第３のビアホール導体１０３ａ〜１０３ｃは各１個ずつ形成される、
・第１のビアホール導体１０３ｄ〜１０３ｆは各３個ずつ構成される、
という構成を備える。
【００８７】
なお、図３に示される電極パターンは図１０ａのビアホール導体１０１ａ〜１０１ｆの形状および配置に対応したものである。図３の構成において、図１０ｂ，図１０ｃに示される第１，第２の改良例のビアホール導体の構成を採用する場合には、ビアホール導体に接続される積層基板の電極パターンの形状をビアホール導体の形状変更に応じて変更する必要がある。
【００８８】
ビアホール導体の第１，第２の改良例を用いたサーキュレータは、これら改良例を採用していないサーキュレータに比べて、接地電極に接続されるビアホール導体の総断面積が大きくてその電気抵抗が低いので、積層基板中のアースインピーダンスが低減され、挿入損失特性が改善される。
【００８９】
上述したビアホール導体の第１，第２の改良例を第２の実施の形態の第１の構成に採用したサーキュレータの挿入損失特性をそれぞれ測定した結果が表４に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【００９０】
【表４】
【００９１】
ビアホール導体の第１，第２の改良例を採用したサーキュレータは、これらの改良例を採用していないサーキュレータに比べて、積層基板中のアースインピーダンスが低減されて挿入損失特性が改善されている。
【００９２】
なお、第１の改良例の構成において、すべてのビアホール導体１０１ａ〜１０１ｆの直径を同一径にした状態でその径を大径にしても同様の特性改善効果が得られると考えられるが、そうすると、次のような不都合が生じる。
・プロセス上の問題として、素子断面積中に占めるビアホール導体γの総断面積が大きくなって基板中にクラックが入りやすくなる。
・回路上の問題として、入出力端子に接続される側のビアホール導体γの断面積が増大して伝送線路上に不要容量が重畳しやすくなる。
【００９３】
このような観点から、上述した第１改良例（接地電極が接続される側のビアホール導体γの総断面積を大きくする）を採用するのが好ましい。
【００９４】
なお、ビアホール導体γの第１，第２の改良例は、上述した第１〜第３の実施の形態に記載されたサーキュレータにおいて実施できるだけではなく、従来例のように中心電極の各層間に接地電極がない構成において実施しても同様の効果が得られる。
【００９５】
上述した第１，第２の改良例の構成はこれに限定されるものではなく、本発明の範囲であれば同様の効果が得られる。また、各ビアホール導体γの総断面積を同じにしたうえで、第１のビアホール導体γを構成する導体材料を、第２，第３のビアホール導体γを構成する導体材料より導電率の大きい導体材料としてもよい。
【００９６】
（第４の実施の形態）
本発明の第４の実施の形態は、中心電極の接地側端部（他端）が積層基板の端面まで延長され、積層基板端面に形成した接地電極に接続された非可逆回路素子である。図１１に第４の実施の形態におけるサーキュレータの積層基板１１０の構成が示される
。サーキュレータ全体の構成は従来例で説明された図２９のサーキュレータと同一であるので、その詳細な説明は省略される。
【００９７】
積層基板１１０は、平面視細長矩形の枠状に形成される中心電極１１２ａ，１１２ｂ，１１２ｃを備える。中心電極１１２ａ〜１１２ｃそれぞれは平面視その長手方向が１２０度の角度で交差するように積層配置される。中心電極１１２ａ〜１１２ｃは、絶縁層αを介してそれぞれ積層配置される。
【００９８】
積層基板１１０の下表面に、内部接続用端子電極１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，１１１ｅ，１１１ｆが配置される。これら内部接続用端子電極のうち、電極１１１ｄ〜１１１ｆの一端は積層基板１１０の端面まで延長される。
【００９９】
中心電極１１２ａ〜１１２ｃの一端は、ビアホール導体γにより内部接続用端子電極１１１ａ〜１１１ｃに接続される。中心電極１１２ａ〜１１２ｃの他端は積層基板１１０の端面まで延長される。積層基板１１０の上下面を除く４端面の全面に接地電極１１３ａ，１１３ｂ，１１３ｃ，１１３ｄが形成される。中心電極１１２ａ〜１１２ｃの他端は接地電極１１３ａ〜１１３ｄに接続される。中心電極１１２ａ〜１１２ｃは接地電極１１３ａ〜１１３ｄを介して内部接地端子電極１１１ｄ〜１１１ｆに接続される。図中、ビアホール導体γによる接続については、細線の破線で概念的に示される。
【０１００】
本実施の形態のサーキュレータは、
・別々の層に形成された３組の中心電極１１２ａ〜１１２ｃの他端が、積層基板１１０の端面に形成される接地電極１１３ａ〜１１３ｄに接続される、
という構成を備えることで、各中心電極１１２ａ〜１１２ｃの接地側の等電位性が向上し、挿入損失特性が改善される。
【０１０１】
本実施の形態のサーキュレータと、図２９に示される従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表５に示される。測定は、中心周波数は１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【０１０２】
【表５】
【０１０３】
本実施の形態のサーキュレータは、各中心電極の接地側の等電位性が向上し、挿入損失特性が改善されている。
【０１０４】
なお、本実施の形態で示された各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。例えば、従来例として図３１を参照して説明されたコンデンサを積層基板内に一体化した構成においても、本実施の形態を応用することができる。
（第５の実施の形態）
本発明の第５の実施の形態は、
・中心電極とコンデンサ部分とが積層基板で形成される、
・コンデンサが誘電体層βを挟んで対向配置された一対の対向電極から構成される、
・対向電極のうち接地される側の対向電極が、積層基板の表層に露出する状態で構成される、
という構成を有する非可逆回路素子である。
【０１０５】
本実施の形態のサーキュレータの構成が、図１２〜図１４を参照して説明される。
【０１０６】
積層基板１２５は、中心電極とコンデンサ部分とが内部に積層形成される。積層基板１２５は外部接続端子と入出力端子部とを備える。図１３の断面図に示されるように、積層基板１２５の図中下面にキャビティ１２９，１３０とが形成される。キャビティ１２９はフェライト部材１２２を収納する。キャビティ１３０はヨーク材１２８を収納する。フェライト部材１２２とヨーク材１２８とがキャビティ１２９，１３０とに収納されることにより、積層基板１２５の図中下面に設けられる外部接続端子は素子の実装面に当接する。
【０１０７】
積層基板１２５の構成が図１４に示される。積層基板１２５は、中心電極１４２ａ，１４２ｂ，１４２ｃを備える。中心電極１４２ａ〜１４２ｃは平面視その長手方向が１２０度の角度で交差するように絶縁層αを間にして積層される。コンデンサ形成用の電極１４６ａ，１４６ｂ，１４６ｃが絶縁層αを間にして中心電極１４２ａに対向配置される。接地電極１４３が誘電体層βを間にして対向電極１４６ａ〜１４６ｃに対向配置される。外部接続用端子電極１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ，１４１ｅ，１４１ｆが、絶縁層αを間にして接地電極１４３の平面方向の両端にそれぞれ対向配置される。接地電極１４３の平面方向の中央は、積層基板１２５の図中下面に露出する。接地電極１４３の両端だけに絶縁層αと電極１４１ａ〜１４１ｆとが設けられることで、積層基板１２５の図中下面の中央（接地電極１４３の露出部位）にキャビティ１３０が形成される。キャビティ１３０にヨーク材１２８が収納される。収納されるヨーク材１２８は、接地電極１４３に当接して接続される。
【０１０８】
中心電極１４２ａ〜１４２ｃの一端は、積層基板１２５の側面に形成された接続用の電極パターンεにより、コンデンサ形成用の対向電極１４６ａ，１４６ｂ，１４６ｃと外部接続用端子電極１４１ａ，１４１ｂ，１４１ｃとに接続される。電極１４６ａ〜１４６ｃと電極１４１ａ〜１４１ｃとは、積層基板１２５の側面において横方向位置が同一となったものどうしが接続用電極パターンεにより接続される。図１４において、接続される電極１４６ａ〜１４６ｃと電極１４１ａ〜１４１ｃとに付された符号の末尾には同一のアルファベットが配される。
【０１０９】
中心電極１４２ａ〜１４２ｃの他端は、積層基板１２５の側面に形成された接続用の電極パターンεにより接地電極１４３に接続される。同時に、中心電極１４２ａ〜１４２ｃの他端は接続用の電極パターンεにより外部接続用端子電極１４１ｄ〜１４１ｆに接続される。
【０１１０】
中心電極１４２ａより下の各層にはキャビティ１２９を形成する開口１４８が設けられる。図１４において、接続用の電極パターンεは、破線で概念的に示される。
【０１１１】
本実施の形態のサーキュレータは、
・積層基板表面に露出させたコンデンサの接地側電極をヨーク材の低インピーダンスを利用して接地する、
という構成を備えることで、積層基板１２５中のアースインピーダンスが低減されて挿入損失特性が改善される。
【０１１２】
本実施の形態のサーキュレータと、図３１に示される従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表６に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【０１１３】
【表６】
【０１１４】
本実施の形態のサーキュレータは、積層基板中のアースインピーダンスが低減され、挿入損失特性が改善されている。
【０１１５】
なお、本実施の形態で示された各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。
【０１１６】
第１〜第５の実施の形態においては、代表的な非可逆回路素子として、中心周波数１．９６ＧＨｚ，素子サイズ３ｍｍ角のサーキュレータを例に挙げて本発明が説明された。しかしながら、その他の中心周波数，素子サイズにおいても本発明は有効である。また、入出力端子の１つが抵抗器で終端されているアイソレータにおいて本発明は同様の効果を発揮する。さらに、積層基板以外の非可逆回路素子の構成要素についても、特に限定されることなく本発明は実施される。
（第６の実施の形態）
本発明の第６の実施の形態は非可逆回路素子を備えた通信回路モジュールである。一般に、通信回路モジュールは、移動体通信機器の無線部を構成するデバイスと回路素子とが積層基板等の中に少なくとも２つ以上一体化されて構成される。
【０１１７】
デバイスとしては、デュプレクサ，ＬＰＦ（ロー・パス・フィルタ），ＢＰＦ（バンド・パス・フィルタ），スイッチ，ＰＡ（パワー・アンプ）などが例として挙げられる。回路素子としては、コンデンサ，インダクタ，抵抗などが例として挙げられる。
【０１１８】
近年では回路部品のＩＣ化が進んでいるため、通信回路モジュールとしては次の構成を有するものがある。この通信回路モジュールは、ＩＣ等を実装するためのランドパターンが実装基板表面に設けられる。設けられたランドパターンにＩＣが実装されたうえで、ＩＣ実装面が樹脂モールドされてパッケージ化される。
【０１１９】
以下の説明において、非可逆回路素子が内蔵される部分以外の通信回路モジュールの構成については、本発明の効果に影響を与えるものではないので特別には言及しない。
【０１２０】
本実施の形態の第１の構成が、図１５〜図１７を参照して説明される。図１５において、積層基板１５５には、サーキュレータの中心電極とコンデンサ部分とが形成される。積層基板１５５は通信回路モジュール全体の主構造材としても機能する。各種チップなどの実装部品が積層基板１５５の表面に実装され、さらには内部に回路素子が組み込まれる。サーキュレータが構成されている通信回路モジュールの要部の断面図が図１６Ａに、その裏面図が図１６Ｂにそれぞれ示される。
【０１２１】
積層基板１５５には、円板状のフェライト部材１５２を収納するキャビティ１５６と、ヨーク材１５８を埋設するキャビティ１５７とが設けられる。キャビティ１５６は、フェライト部材１５２を収納する大きさを備えており、積層基板１５５の一方面に形成される。
【０１２２】
ヨーク材１５８は、平板状の本体１５８ａと、屈曲部１５８ｂとを備える。屈曲部１５８ｂは本体１５８ａの両端からほぼ直角に屈曲され、積層基板１５５がその厚み方向に挿通可能な長さ寸法を備える。
【０１２３】
キャビティ１５７は、積層基板１５５の一方面に設けられてキャビティ１５６を横切る溝部１５７ａと、溝部１５７ａの両端に設けられて積層基板１５５を貫通する貫通孔１５７ｂとを有する。溝部１５７ａは、ヨーク材１５８の厚みと同等の深さと、ヨーク材１５８の本体１５８ａを収納可能な縦×横寸法とを備える。
【０１２４】
貫通孔１５７ｂは、ヨーク材１５８の屈曲部１５８ｂを挿通可能な大きさを備える。両貫通孔１５７ｂ，１５７ｂの離間間隔は、屈曲部１５８ｂの形成間隔と同等に設定される。
【０１２５】
キャビティ１５６にフェライト部材１５２が収納された状態でキャビティ１５７にヨーク材１５８が収納される。この状態でヨーク材１５８はキャビティ１５７に装着される。具体的には屈曲部１５８ｂを貫通孔１５７ｂに挿通させて本体１５８ａが溝部１５７ａに収納される。キャビティ１５６の深さ寸法と溝部１５７ａの深さ寸法とを合計した深さ寸法は、フェライト部材１５２の厚み寸法とヨーク材１５８の厚み寸法とを加算した厚み寸法と同等かもしくは若干ながら大きな寸法に設定される。そのため、フェライト部材１５２とヨーク材１５８とを積層基板１５５に収納した状態において、ヨーク材１５８は積層基板１５５の表面から突出しない。
【０１２６】
一方、積層基板１５５の孔形成面の反対側に位置する表面に磁石１５３が配置される。磁石１５３は積層基板１５５を挟んでフェライト部材１５２と対向配置される。積層基板１５５上の磁石１５３を覆ってヨーク材１５４が配置される。貫通孔１５７ｂを挿通するヨーク材１５８の屈曲部１５８ｂの先端はヨーク材１５４に連結される。
【０１２７】
このように構成される通信回路モジュールは、モジュールを他の部材に実装する面（キャビティ形成面が相当する）が面一となる。これは、フェライト部材１５２とヨーク材１５８とが、キャビティ１５６とキャビティ１５７とに収納されて、ヨーク材１５８がモジュール実装面から突出しないためである。
【０１２８】
積層基板１５５の構成が図１７に示される。中心電極１７２ａ，１７２ｂ，１７２ｃはその長手方向が平面視互いに１２０度の角度で交差するように積層配置される。積層される中心電極１７２ａ〜１７２ｃの間にはそれぞれ接地電極１７３ａ，１７３ｂが一層ずつ配置される。積層配置される中心電極１７２ａ〜１７２ｃ， 接地電極１７３ａ，１７３ｂの間に電気分離層である絶縁層αが配置される。
【０１２９】
端部に配置された中心電極１７２ａのさらに外側にはコンデンサ形成用の対向電極１７６ａ，１７６ｂ，１７６ｃが積層配置される。電極１７６ａ〜１７６ｃは同一平面上に配置される。対向電極１７６ａ〜１７６ｃは絶縁層αを介して中心電極１７２ａに対向配置される。対向電極１７６ａ〜１７６ｃのさらに外側には接地電極１７３ｃが積層配置される。接地電極１７３ｃは誘電体層βを介して対向電極１７６ａ〜１７６ｃに対向配置される。
【０１３０】
対向電極１７６ａ〜１７６ｃと接地電極１７３ｃとの間に配置される誘電体層βと接地電極１７３ｃとには、キャビティ１５６を形成する開口１７８が設けられる。接地電極１７３ｃの積層基板外側には絶縁層αが設けられる。この絶縁層αに、キャビティ１５７の溝部１５７ａとなる開口１７１が設けられる。接地電極１７３ｃは、開口１７１により形成された溝部１５７ａにより、積層基板１５５の表面に露出する。積層基板１５５を構成する各絶縁層αには、キャビティ１５７の貫通孔１５７ｂとなる開口１７７が設けられる。
【０１３１】
中心電極１７２ａ〜１７２ｃの一端は、ビアホール導体γにより接地電極１７３〜１７３ｃに接続される。中心電極１７２ａ，１７２ｂ，１７２ｃの他端は対向電極１７６ａ〜１７６ｃにビアホール導体γによりそれぞれ接続される。接続される中心電極１７２ａ〜１７２ｃと対向電極１７６ａ〜１７６ｃとに付された符号の末尾には同一のアルファベットが配される。また、中心電極１７２ａ〜１７２ｃの他端は通信回路モジュール内の所定の回路と結合するため、引き出し線路が接続される。
【０１３２】
本実施の形態の第２の構成が図１８〜図２０を参照して説明される。第２の構成は、基本的には上述した第１の構成と同一である。第２の構成を示す図１８〜図２０においては、１８０番台の符号と２００番台の符号とが付される。１８０番台の符号が付される部品は、第１の構成における１５０番台の符号が付される部品に相当し、２００番台の符号が付される部品は、第１の構成における１７０番台の符号が付される部品に相当する。ここで、対応する符号において１桁目の番号および末尾に付されるアルファベットは、第１の構成と第２の構成との間で共通化される。
【０１３３】
図１８において、積層基板１８５には、サーキュレータの中心電極が形成される。積層基板１８５は通信回路モジュール全体の主構造材として機能する。各種チップなどの実装部品が積層基板１８５の表面に実装され、さらには内部に回路素子が組み込まれる。サーキュレータが構成されている通信回路モジュールの要部の断面図が図１９Ａに、その裏面図が図１９Ｂにそれぞれ示される。
【０１３４】
積層基板１８５の一方面には、磁石１８３とヨーク材１８４とを収納するキャビティ１８７が設けられる。キャビティ１８７は、磁石１８３とヨーク材１８４とを収納する大きさを備える。キャビティ１８７の深さ寸法は、磁石１８３の厚み寸法とヨーク材１８４の厚み寸法とを加算した寸法と同等もしくはそれより若干大きい寸法を備える。
【０１３５】
ヨーク材１８４は、平板状の本体１８４ａと、屈曲部１８４ｂとを備える。屈曲部１８４ｂは本体１８４ａの両端からほぼ直角に屈曲され、積層基板１８５をその厚み方向に挿通可能な長さ寸法を備える。
【０１３６】
キャビティ１８７は、本体１８７ａと本体１８７ａの両端に設けられて積層基板１８５を貫通する貫通孔１８７ｂとを有する。
【０１３７】
貫通孔１８７ｂは、ヨーク材１８４の屈曲部１８４ｂを挿通可能な大きさを備える。両貫通孔１８７ｂ，１８７ｂの離間間隔は、屈曲部１８４ｂの形成間隔と同等に設定される。
【０１３８】
キャビティ１８７の本体１８７ａに磁石１８３が収納された状態でキャビティ１８７にヨーク材１８４が収納される。具体的には屈曲部１８４ｂを貫通孔１８７ｂに挿通させて本体１８４ａが本体１８７ａに収納される。キャビティ１８７の深さ寸法は、磁石１８３の厚み寸法とヨーク材１８４の厚み寸法とを加算した厚み寸法と同等かもしくは若干ながら大きな寸法に設定される。そのため、磁石１８３とヨーク材１８４とを積層基板１８５に収納した状態において、ヨーク材１８４は積層基板１８５の表面から突出しない。
【０１３９】
一方、積層基板１８５のキャビティ形成面の反対側面にフェライト部材１８２が配置される。フェライト部材１８２は積層基板１８５を挟んで磁石１８３と対向配置される。積層基板１８５上のフェライト部材１８２を覆ってヨーク材１８８が配置される。貫通孔１８７ｂを挿通するヨーク材１８４の屈曲部１８４ｂの先端はヨーク材１８８に連結される。
【０１４０】
このように構成される通信回路モジュールは、モジュールを他の部材に実装する面（キャビティ形成面が相当する）が面一となる。これは、磁石１８３とヨーク材１８４とが、キャビティ１８７とに収納されて、ヨーク材１８４がモジュール実装面から突出しないためである。
【０１４１】
積層基板１８５の構成が図２０に示される。中心電極２０２ａ，２０２ｂ，２０２ｃはその長手方向が平面視互いに１２０度の角度で交差するように積層配置される。積層される中心電極２０２ａ〜２０２ｃの間にはそれぞれ接地電極２０３ａ，２０３ｂが一層ずつ配置される。積層配置される中心電極２０２ａ〜２０２ｃ， 接地電極２０３ａ，２０３ｂの間に絶縁層αが配置される。
【０１４２】
端部に配置される中心電極２０２ｃのさらに外側にはヨーク材接続用電極２０４が積層配置される。ヨーク材接続用電極２０４は絶縁層αを介して中心電極２０２ｃに対向配置される。
【０１４３】
中心電極２０２ａの積層基板厚み外側には絶縁層αが設けられる。この絶縁層αに、キャビティ１８７の本体１８７ａとなる開口２０１が設けられる。中心電極２０２ａは、開口２０１により形成されるキャビティ１８７の本体１８７ａにより、積層基板１８５の表面に露出する。なお、キャビティ１８７の本体１８７ａと中心導体２０２ａとの間にさらに絶縁層αを設けてもよい。積層基板１８５を構成する各絶縁層αには、キャビティ１８７の貫通孔１８７ｂとなる開口２０７が設けられる。
【０１４４】
中心電極２０２ａ〜２０２ｃの一端は、ビアホール導体γにより接地電極２０３ａ，２０３ｂとヨーク材接続用電極２０４とに接続される。中心電極２０２ａ，２０２ｂの一端は、引き出し線路により積層基板１８５内に構成されたコンデンサ（図示省略）に並列接続される。中心電極２０２ａ，２０２ｂの他端は通信回路モジュール内の所定の回路と結合するため、引き出し線路が接続される。
【０１４５】
積層基板１８５の表面に露出するヨーク材接続用電極２０４は、ヨーク材１８８に設けられた突起１８８ｈ，１８８ｉに接続される。
【０１４６】
本実施の形態における第１の構成と第２の構成とは、フェライト部材と磁石との配置位置が逆になっており、それに伴って、積層基板の構成および積層基板に設けられたキャビティの構成が互いに若干ながら異なっている。
【０１４７】
本実施の形態の通信回路モジュールは、通信回路モジュールの実装面に実装上問題になる突起部が無い。具体的には、積層基板内に収納するヨーク材が積層基板と面一になる。このような構成の通信回路モジュールは携帯電話等の回路基板への実装が容易になる。
【０１４８】
本実施の形態の通信回路モジュールは、従来のように単品部品としてのサーキュレータ子を基板上に実装する場合と比べ、周りに配置される部品との位置関係を配慮する必要性が軽減される。そのため、サーキュレータを実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能になる。
【０１４９】
本実施の形態の通信回路モジュールは、積層基板中でサーキュレータの中心電極が形成される層間に各中心電極の一端が接続される接地電極を設けているので、電気特性の優れた非可逆回路素子を内蔵することができる。
【０１５０】
（第７の実施の形態）
本発明の第７の実施の形態は積層基板の構成に特徴を有する。図２１は本実施の形態の第１の構成である。図２２は本実施の形態の第２の構成である。
【０１５１】
図２１に示されるように、本実施の形態の第１の構成では、積層基板２３２において中心電極が形成される層におけるすべての電極パターン２３０の電極厚みが、その他の層の電極パターン２３１の電極厚みより厚く設定される。これにより、中心電極部分の導体損失が低減し、サーキュレータ部分の低損失化を図ることができる。
【０１５２】
このような構成を実現する具体的な方法としては、
・中心電極を含む同一平面位置の電極パターン２３０を選択的に複数回印刷形成する、
・中心電極を含む同一平面位置の電極パターン２３０を形成する際、電極パターン２３０が厚塗りされるように印刷スクリーンのメッシュや印刷条件を調節する、
といった方法がある。
【０１５３】
図２１の構成を採用したことによる効果は、その形成方法によらず有効である。
【０１５４】
本実施の形態の第２の構成は、図２２に示されるように、積層基板２４２において中心電極となる電極パターン２４０の電極厚みだけが、選択的にその他の電極パターン２４１の電極厚みより厚く設定される。この場合、その他の電極パターン２４１は、電極パターン２４０と同一層（同一平面位置）にある他の電極パターンが含まれる。
【０１５５】
これにより、中心電極部分の導体損失が低減し、サーキュレータ部分の低損失化を図ることができる。
【０１５６】
このような構成を実現する具体的な方法としては、中心電極の部分だけ複数回印刷形成するの方法がある。図２２の構成を採用したみとによる効果は、その形成方法によらず有効である。
【０１５７】
（第８の実施の形態）
本発明の第８の実施の形態は、非可逆回路素子を備えた通信回路モジュールである。る。本実施の形態の通信回路モジュールが、図２３，図２４を参照して説明される。
【０１５８】
本実施の形態の積層基板２１５は、サーキュレータの中心電極とコンデンサ部分とがその内部に形成される。積層基板２１５は通信回路モジュール全体の主構造材を構成する。積層基板層基板２１５の表面には、各種チップなどの実装部品のほかパワーアンプ２１９が実装される。サーキュレータが構成される部分の電極構成や断面構成は他の実施の形態と同様であるので説明は省略される。
【０１５９】
積層基板２１５に、円板状のフェライト部材２１２を収納するキャビティ２１６と、ヨーク材２１８を埋設するキャビティ２１７とが設けられる。キャビティ２１６は、フェライト部材２１２を収納する大きさを備えており、積層基板２１５の一方面に形成される。
【０１６０】
ヨーク材２１８は、平板状の本体２１８ａと、屈曲部２１８ｂとを備える。屈曲部２１８ｂは本体２１８ａの両端からほぼ直角に屈曲され、積層基板２１５をその厚み方向に挿通可能な長さ寸法を備える。
【０１６１】
キャビティ２１７は、積層基板２１５の一方面に設けられてキャビティ２１６を横切る溝部２１７ａと、溝部２１７ａの両端に設けられて積層基板２１５を貫通する貫通孔２１７ｂとを有する。溝部２１７ａは、ヨーク材２１８の厚みと同等の深さと、ヨーク材２１８の本体２１８ａを収納可能な縦×横寸法とを備える。
【０１６２】
貫通孔２１７ｂは、ヨーク材２１８の屈曲部２１８ｂを挿通可能な大きさを備える。両貫通孔２１７ｂ，２１７ｂの離間間隔は、屈曲部２１８ｂの形成間隔と同等に設定される。
【０１６３】
キャビティ２１６にフェライト部材２１２が収納された状態でキャビティ２１７にヨーク材２１８が収納される。この状態でヨーク材２１８はキャビティ２１７に装着される。具体的には屈曲部２１８ｂを貫通孔２１７ｂに挿通させて本体２１８ａが溝部２１７ａに収納される。キャビティ２１６の深さ寸法と溝部２１７ａの深さ寸法とを合計した深さ寸法は、フェライト部材２１２の厚み寸法とヨーク材２１８の厚み寸法とを加算した厚み寸法と同等かもしくは若干ながら大きな寸法に設定される。そのため、フェライト部材２１２とヨーク材２１８とを積層基板２１５に収納した状態において、ヨーク材２１８は積層基板２１５の表面から突出しない。
【０１６４】
一方、積層基板２１５のキャビティ形成面の反対側の表面に磁石２１３が配置される。磁石２１３は積層基板２１５を挟んでフェライト部材２１２と対向配置される。積層基板２１５上の磁石２１３を覆ってヨーク材２１４が配置される。貫通孔２１７ｂを挿通するヨーク材２１８の屈曲部２１８ｂの先端はヨーク材２１４に連結される。
【０１６５】
以上の基本構成を備える通信回路モジュールにおいて、本実施の形態は、積層基板２１５のキャビティ形成面の反対側に位置する表面にキャビティ２１５Ｈが設けられる。キャビティ２１５Ｈは、一方の貫通孔２１７ｂの開口端に連通して形成される。キャビティ２１５Ｈは、他方の貫通孔２１７ｂ側ではなくてその反対側に配置される。キャビティ２１５Ｈは、一方の貫通孔２１７ｂから突出する屈曲部２１８ｂの先端２１８ｈを収納する大きさを備える。キャビティ２１５Ｈの深さ寸法は、屈曲部２１８ｂの厚み寸法と同等に設定される。
【０１６６】
ヨーク材２１８は屈曲部２１８ｂを貫通孔２１７ｂに挿通させた状態で積層基板２１５に装着される。この状態で一方の屈曲部２１８ｂの先端２１８ｈがキャビティ２１５Ｈ側に屈曲されて、キャビティ２１５Ｈに収納される。このとき、先端２１８ｈの表面と積層基板２１５の表面とは面一となる。この状態で，キャビティ２１５Ｈ上にパワーアンプ２１９が実装される。実装されたパワーアンプ２１９とヨーク材２１８の先端２１８ｈとは当接する。
【０１６７】
本実施の形態の通信回路モジュールは、パワーアンプ２１９のように発熱する部品が含まれる場合でも、ヨーク材２１８の先端部２１８ｈを介して、パワーアンプ２１９の熱を効率よく実装基板側に放熱することができる。そのため、熱伝導率に優れた積層基板材料を採用したり、サーマルビアなどを用いることなく、良好な放熱構造を実現できる。そのため、回路構成の自由度が高くなり、集積度の高い通信回路モジュールが実現される。
【０１６８】
なお、ヨーク材２１８と発熱する実装部品（パワーアンプ２１９）との接触構造は、本実施の形態の構成に限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。
【０１６９】
（第９の実施の形態）
本発明の第９の実施の形態は、非可逆回路素子を備えた通信回路モジュールである。本実施の形態が、図２５，図２６を参照して説明される。
【０１７０】
本実施の形態の構成は、基本的には上述した第６，第８の実施の形態の構成と同一である。本実施の形態の構成を示す図２５，図２６においては、２２０番台の符号が付されている。２２０番台の符号が付された各部品は、第６の実施の形態における１５０番台，１８０番台、第８の実施の形態における２１０番台の符号が付された部品に相当する。ここで、対応する符号において１桁目の番号および末尾に付されるアルファベットは、第６，第８，第９の実施の形態の間で共通化される。
【０１７１】
第６，第８の実施の形態は、積層基板層１５５，１８５の内部に単一のサーキュレータを内蔵した通信回路モジュールである。本実施の形態は、積層基板２２５の内部に、複数のサーキュレータを内蔵する。具体的には、使用する周波数帯の異なる２つのサーキュレータの中心電極とコンデンサ部分とが積層基板層２２５に設けられる。積層基板２２５には、フェライト部材２２２Ａ，２２２Ｂをそれぞれ収納する一対のキャビティ２２６Ａ，２２６Ｂとヨーク材２２８を埋設するキャビティ２２７とが設けられる。磁気回路を構成するヨーク材２２４，２２８とフェライト部材２２２Ａ，２２２Ｂを磁化する磁石２２３とは両フェライト部材２２２Ａ，２２２Ｂで共用される。
【０１７２】
積層基板２２５は２つのサーキュレータを構成する電極構成が内蔵される。電極構成は、第６の実施の形態において図１７を参照して説明した積層基板１５５の電極構成と同様である。ただし、本実施の形態では、サーキュレータ数（２）に合わせて複数の電極構成が積層基板２２５に内蔵される。
【０１７３】
本実施の形態の通信回路モジュールは、異なった周波数帯で動作する複数のサーキュレータを１つのモジュール中に一体化する。そのため、単品部品としてのサーキュレータを基板上に複数実装する場合と比べ、周りに配置される部品との位置関係を配慮する必要性が軽減される。したがって、複数のサーキュレータを実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能となり、集積化された小型のデュアルバンド通信回路モジュールを実現することができる。各サーキュレータは１組のヨーク材２２４，２２８と１つの磁石２２３とを共有するので、これらを別々に用意する場合より部品点数を削減できる。これにより、量産性、コストの面で優れた複数のサーキュレータを内蔵したデュアルバンド通信回路モジュールを実現できる。
【０１７４】
【発明の効果】
以上説明した本発明によれば、電気特性を劣化することなく小型化と量産性を実現する非可逆回路素子を得ることができる。電気特性を劣化することなく実効的な占有スペースを小さくできる非可逆回路素子を備えた通信回路モジュールを得ることができる。積層基板の材料や構成に制約を受けることなく簡易な方法で実装部品の放熱対策が可能となる通信回路モジュールを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図２】第１の実施の形態の変形例を示すサーキュレータを構成する積層基板の分解斜視図。
【図３】本発明の第２の実施の形態の第１の構成におけるサーキュレータを構成する積層基板の分解斜視図。
【図４】第２の実施の形態の第２の構成におけるサーキュレータを構成する積層基板の分解斜視図。
【図５】第２の実施の形態の第１の変形例におけるサーキュレータを構成する積層基板の分解斜視図。
【図６】第２の実施の形態の第２の変形例におけるサーキュレータを構成する積層基板の分解斜視図。
【図７】本発明の第３の実施の形態におけるサーキュレータを構成する分解斜視図。
【図８】第３の実施の形態におけるサーキュレータの縦断面図。
【図９】本発明の第３の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図１０】（Ａ）〜（Ｃ）は、第１〜第３の実施の形態の変形例である積層基板中のビアホール導体の形状および配置を示す平面図。
【図１１】本発明の第４の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図１２】本発明の第５の実施の形態におけるサーキュレータの分解斜視図。
【図１３】第５の実施の形態のサーキュレータの縦断面図。
【図１４】第５の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図１５】本発明の第６の実施の形態における通信回路モジュールの分解斜視図。
【図１６】（Ａ）は、第６の実施の形態の第１の構成における通信回路モジュールの非可逆回路素子部の断面図、（Ｂ）は、第６の実施の形態の第１の構成における通信回路モジュールの非可逆回路素子部の平面図。
【図１７】第６の実施の形態の第１の構成における通信回路モジュールの積層基板中の非可逆回路素子部の第１の構成の一部破断分解斜視図。
【図１８】第６の実施の形態の第２の構成における通信回路モジュールの分解斜視図。
【図１９】（Ａ）は、第６の実施の形態の第２の構成における通信回路モジュールの非可逆回路素子部の断面図、（Ｂ）は、第６の実施の形態の第２の構成における通信回路モジュールの非可逆回路素子部の平面図。
【図２０】第６の実施の形態の第２の構成における通信回路モジュールの積層基板中の非可逆回路素子部の一部破断分解斜視図。
【図２１】本発明の第７の実施の形態の第１の構成における接層基板の断面図。
【図２２】本発明の第７の実施の形態の第２の構成における接層基板の断面図。
【図２３】本発明の第８の実施の形態における通信回路モジュールの分解斜視図。
【図２４】第８の実施の形態における通信回路モジュールの断面図。
【図２５】本発明の第９の実施の形態における通信回路モジュールの分解斜視図。
【図２６】第９の実施の形態における通信回路モジュールの非可逆回路素子部の断面図。
【図２７】サーキュレータの第１の従来例の分解斜視図。
【図２８】第１の従来例のサーキュレータの中心電極部の分解斜視図。
【図２９】第１の従来例におけるサーキュレータの分解斜視図。
【図３０】第１の従来例のサーキュレータの積層基板の分解斜視図。
【図３１】第２の従来例におけるサーキュレータの分解斜視図。
【図３２】第２の従来例のサーキュレータの積層基板の分解斜視図。
【符号の説明】
１ サーキュレータ
２，１２２，１５２，１８２，２１２，２２１，２２２ フェライト部材
３，１２３，１５３，１８３，２１３，２２３ 磁石
４，８，７８，１２４，，１２８，１５４，１５８，１８４，１８８，２１４，２１８， ２２４，２２８ ヨーク材
５ａ〜５ｃ 中心電極 ５ｐ 接地円板
６ａ〜６ｃ 平行平板コンデンサ ７，２６７ 入出力端子部
７ａ，７ｂ，７ｃ 入出力端子
８ｄ〜８ｆ 接地端子 ９ａ，９ｂ 絶縁層
１０，２０，３０，４０，５０，６０，７５，１１０，１２５，１５５，１８５，２１５，２２５，２６５，２８５ 積層基板
１１ａ〜１１ｆ，２１ａ〜２１ｆ，３１ａ〜３１ｆ，４１ａ〜４１ｆ，５１ａ〜５１ｆ，６１ａ〜６１ｆ，９１ａ〜９１ｆ，１１１ａ〜１１１ｆ，２７１ａ〜２７１ｆ ２９１ａ〜２９１ｆ 内部接続用端子電極
１２ａ〜１２ｃ，２２ａ〜２２ｃ，３２ａ〜３２ｃ，４２ａ〜４２ｃ，５２ａ〜５２ｃ，６２ａ〜６２ｃ，９２ａ〜９２，１１２ａ〜１１２ｃｃ，１４２ａ〜１４２ｃ，１７２ａ〜１７２ｃ，２０２ａ〜２０２ｃ，２７５ａ〜２７５ｃ，２９５ａ〜２９５ｃ 中心電極
１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ，４３ａ，４３ｂ，５３ａ，５３ｂ，６３ａ〜６３ｄ，９３ａ〜９３ｃ，１４３，１７３ａ〜１７３ｃ，２０３ａ，２０３ｂ，２９２ 接地電極
３６ａ〜３６ｃ，４６ａ〜４６ｃ，５６ａ〜５６ｃ，６６ａ〜６６ｃ，６７ａ〜６７ｃ，９６ａ〜９６ｃ，１４６ａ〜１４６ｃ，１７６ａ〜１７６ｃ，２９６ａ〜２９６ｃ コンデンサ形成用電極
７６ａ〜７６ｆ，２６６ａ〜２６６ｆ，２８６ａ〜２８６ｆ 電極
７７，２８７ 入出力端子部 ７７ａ〜７７ｃ 入出力端子
７８ｄ〜７８ｆ 接地端子
７８ｈ，７８ｉ，１８８ｈ，１８８ｉ，２１８ｈ 突起
９４，２０４ ヨーク材接続用電極
１０１ａ〜１０１ｆ，１０２ａ〜１０２ｆ ビアホール導体
１４１ａ〜１４１ｆ 外部接続用端子電極
１４８，１７１，１７８，２０１，２１５Ｈ キャビティ
１７７，２０７ 孔 ２１６ パワー・アンプ
２６７ａ〜２６７ｃ，２８７ａ〜２８７ｃ 入出力端子
α 絶縁層
【発明の属する技術分野】
本発明は磁性体を用いて信号の伝送に方向性を与える非可逆回路素子およびそれを回路素子として備える通信回路モジュールに関する。
【０００２】
【従来の技術】
移動体通信機器のアンテナに接続されるフロントエンド部として用いられるサーキュレータ，アイソレータなどの非可逆回路素子は、小型・薄型化とともに電気的特性の向上が求められる。特に端末機における電池寿命を左右する挿入損失特性に対する要望は厳しくなってきており、そのような要求に対して様々な改善取り組みがなされている。
【０００３】
従来のサーキュレータ１の分解斜視図が図２７に示される。従来のサーキュレータ１は、円板状のフェライト部材２と、磁石３と、平行平板コンデンサ６と、入出力端子部７と、ヨーク材４，８とを備える。磁石３はフェライト部材２に対向して配置される。平行平板コンデンサ６は整合用コンデンサを構成する。入出力端子部７は、図示しない外部回路に接続される入出力端子７ａ，７ｂ，７ｃを有する。ヨーク材４，８はフェライト部材２，磁石３などを内包し磁気回路を構成する。
【０００４】
ヨーク材４，８は互いに嵌合して一体となるが、図２７では、これらヨーク材４，８を分解した状態が示される。フェライト部材２の周囲には、３つの中心電極５ａ，５ｂ，５ｃが配置される。中心電極５ａ〜５ｃは導電性の薄板材で構成される。中心電極５ａ〜５ｃは互いに電気的に絶縁されて１２０度の角度で交差して重ね合わせ配置される。
【０００５】
中心電極５ａ〜５ｃとフェライト部材２との構成が図２８に示される。中心電極５ａと中心電極５ｂとの間に絶縁層９ａが配置される。中心電極５ｂと中心電極５ｃとの間に絶縁層９ｂが配置される。中心電極５ａ〜５ｃのそれぞれの一端は、フェライト部材２の下方に配置された接地円板５ｐに接続される。中心電極５ａ〜５ｃ間に配置される絶縁層９ａ，９ｂは、図２７において図示省略される。接地円板５ｐはフェライト部材２の下面に設けられるため図３０において図示されない。
【０００６】
全体構成の説明に戻る。図２７において、３個の平行平板コンデンサ６ａ，６ｂ，６ｃの下部電極は、ヨーク材８の所定の位置に配置されてヨーク材８に接続される。中心電極５ａ〜５ｃの他端は、平行平板コンデンサ６ａ〜６ｃの上部電極に接続される。フェライト部材２のヨーク材８側の接地円板５ｐはヨーク材８上の所定の位置に接続される。ヨーク材８に接地端子８ｄ，８ｅ，８ｆが形成される。接地端子８ｄ，８ｅ，８ｆは図示しない外部回路に接続されて信号が入出力される。入出力端子部７には、フェライト部材２を収納する孔Ｈが形成される。ＯＬＥ＿ＬＩＮＫ１入出力端子７ａ〜７ｃはインサート成型で樹脂構造体内に構成される。入出力端子部７の下面において、入出力端子７ａ〜７ｃから延長された３つの電極は、平行平板コンデンサ６ａ〜６ｃ上に接続された中心電極５ａ〜５ｃの各先端に接続される。図２７において入出力端子７ｃは隠れた位置にあるため図示していないが、この入出力端子７ｃは、接地端子８ｅ，８ｆ間に配置される。
ＯＬＥ＿ＬＩＮＫ１ 図において各部品は、図中の各部品付された数字に添付されたアルファベットによって互いに対応付けられる。
【０００７】
なお、図２７では、サーキュレータの構成を説明した。しかしながら、サーキュレータの構成において、入出力端子のうちの１つを抵抗器で終端することによってアイソレータが構成される。
【０００８】
以上が従来の非可逆回路素子の基本的な構成である。最近の技術動向においては、非可逆回路素子の一層の小型化と量産性の向上を目的として、中心電極部分やコンデンサ部分、あるいはその両方を一つの基板中に組み込む構成が提案されている。具体的には、積層技術を用いて立体的に電極を配置することで中心電極部分やコンデンサ部分、あるいはその両方を一つの基板中に組み込む構造が各種提案されている（例えば、特許文献１参照）。
【０００９】
積層基板を用いて中心電極部分を一体化した構成が図２９に示される。積層基板の要部構成が図３０に示される。図２９の基本的な構成は図２７で説明されたサーキュレータと同じである。図３０に示される積層基板２６５において、中心電極２７５ａ，２７５ｂ，２７５ｃは図示しない絶縁層を介して積層形成される。中心電極２７５ａ〜２７５ｃは互いに１２０度の角度で交差するように配置される。積層基板２６５の下表面には、内部接続用端子電極２７１ａ，２７１ｂ，２７１ｃ，２７１ｄ，２７１ｅ，２７１ｆがそれぞれ配置される。これら内部接続用端子電極２７１ａ〜２７１ｆは、ビアホール導体を介して中心電極２７５ａ〜２７５ｃの端部に接続される。図３０において、ビアホール導体を介して接続される電極同士の接続状態が破線で概念的に示される。また、図２９中で、積層基板２６５の下表面に構成された各内部接続用端子電極２７１ａ〜２７１ｆは、入出力端子部２６７上面に構成された電極２６６ａ，２６６ｂ，２６６ｃ，２６６ｄ，２６６ｅ，２６６ｆに接続される。電極２６６ａ〜２６６ｃは入出力端子部２６７下面に延長されて、平行平板コンデンサ６ａ〜６ｃの上部電極に接続される。さらに電極２６６ａ〜２６６ｃは延長されて、入出力端子２６７ａ〜２６７ｃに接続される。図２９において入出力端子２６７ｃは図示されない。電極２６６ｄ〜２６６ｆは入出力端子部２６７の下面に延長されてヨーク材８に接続される。図において各部品は、図中の各部品に付された数字に添付されたアルファベットによって互いに対応付けられる。
【００１０】
積層基板を用いて中心電極とコンデンサ部分とを一体化した構成が図３１に示される。積層基板の要部構成が図３２に示される。図３１の基本的な構成は図２７で説明されたサーキュレータと同じである。図３２に示される積層基板２８５において、中心電極２９５ａ，２９５ｂ，２９５ｃは、絶縁層を介して積層形成される。中心電極２９５ａ，２９５ｂ，２９５ｃは、その長手方向が互いに平面視１２０度の角度で交差するように配置される。電極２９６ａ，２９６ｂ，２９６ｃは接地電極２９２と対向して形成される。積層基板２８５の下表面には、内部接続用端子電極２９１ａ，２９１ｂ，２９１ｃ，２９１ｄ，２９１ｅ，２９１ｆがそれぞれ配置される。中心電極２９５ａ〜２９５ｃの各一端は、ビアホール導体を介して電極２９６ａ〜２９６ｃと、内部接続用端子電極２９１ａ〜２９１ｃとに接続される。中心電極２９５ａ〜２９５ｃの各他端は、ビアホール電極を介して電極２９２と内部接続用端子電極２９１ｄ〜２９１ｆとに接続される。図３１中で、積層基板２８５の下表面に構成される各内部接続用端子電極２９１ａ〜２９１ｆは、入出力端子部２８７上面に構成された電極２８６ａ，２８６ｂ，２８６ｃ，２８６ｄ，２８６ｅ，２８６ｆに接続される。電極２８６ａ〜２８６ｃは入出力端子部２８７中に設けられる。電極２８６ａ〜２８６ｃは入出力端子２８７ａ〜２８７ｃに接続される。入出力端子２８７ｃは図示されない。電極２８６ｄ〜２８６ｆは入出力端子部２８７下面に延長され、ヨーク材８に接続される。図において各部品は、図中の各部品に付された数字に添付されたアルファベットによって互いに対応付けられる。
【００１１】
以上、説明したような非可逆回路素子を代表とする単品部品の小型化と並行して、フロントエンド部などを構成する無線回路中のいくつかの回路部品を取り込んで一体化した通信回路モジュールを形成することが行われている。これは、部品点数の削減と省スペースを実現しようとする試みである。特に、単品部品として構成した非可逆回路素子を含んで通信回路モジュールを構成する場合には、通信回路モジュールを構成する基板上に非可逆回路素子を実装してパッケージ化している。
【００１２】
【特許文献１】
特開２００１−２０３５０９（請求項１、図１、段落００２１）
【００１３】
【発明が解決しようとする課題】
図２９や図３１に示される改良された従来のサーキュレータ（積層基板を用いている）では、図２７のサーキュレータに比べて部品点数が削減され、組立の煩雑さも解消されていることから、量産性が向上し小型化にも対応できる。しかしながら、金属箔で構成された中心電極の接地端をフェライト部材の下面まで延長し共通の接地円板に接続する構造に比べて、改良された従来のサーキュレータは、各中心電極の接地端の等電位性が不十分になる。そのため、改良された従来のサーキュレータでは、電気特性の劣化やアースインピーダンスの上昇を招くおそれがある。
【００１４】
また、非可逆回路素子を備えた通信回路モジュールを構成する際、非可逆回路素子を単品部品として構成する限り、非可逆回路素子の基板上での占有スペースを小さくすることに限度があり、このことが通信回路モジュールの小型化の妨げになる。これは、非可逆回路素子を通信回路モジュールに実装する際に、周りに配置される部品との距離をある程度とらなければならないという実装上の理由に因る。
【００１５】
また、通信回路モジュールにパワーアンプなどの発熱する部品が含まれる場合、その放熱対策のため、主構造材として使用する積層基板の材料や構成に制限があり、回路構成の自由度が下がり、集積化が困難となる。
【００１６】
【課題を解決するための手段】
本発明の一態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極の一端に並列接続されるコンデンサと、前記中心電極の他端に接続されるとともに、前記中心電極の間に少なくとも１つずつ配置される接地電極と、前記中心電極と前記接地電極との間に配置される電気分離層と、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材とを有して非可逆回路素子が構成される。
【００１７】
上記の構成によれば、別々の層に形成された３つの中心電極の各層間に、１つ以上の接地電極が形成されているため、各中心電極の接地側の等電位性が向上し、積層基板を用いて中心電極を形成しても電気特性を劣化することなく非可逆回路素子を実現することができる。また、アースインピーダンスの小さい非可逆回路素子が実現される。
【００１８】
また、本発明の他の態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極どうしの間に配置される電気分離層と、前記中心電極の一端に並列接続されるコンデンサと、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、前記中心電極と前記電気分離層とを含む積層基板と、前記積層基板内に設けられて、前記中心電極両端の接続箇所を含むこの積層基板内の接続箇所における層間接続を行うビアホール導体とを有して非可逆回路素子が構成される。さらに、前記中心電極の他端に接続される前記ビアホール導体は、他の前記ビアホール導体よりも電気抵抗が低い。
【００１９】
以上の構成によれば、前記積層基板中の各層の電極パターンはビアホール導体で接続されるため、別途側面電極を構成する場合と比べ、基板の形成と一括して非可逆回路素子を製造できるので、その量産性が格段に向上する。また、その際、中心電極のの他端に接続されるビアホール導体は、他のビアホール導体よりも電気抵抗が低く構成されるので、同一導電性のビアホール導体で画一的に接続されたものと比べて、アースインピーダンスが低減され、電気特性の優れた非可逆回路素子が実現される。
【００２０】
なお、前記中心電極の他端に接続するビアホール導体は、前記中心電極の一端に接続するビアホール導体、あるいは、前記積層基板中のその他の電極パターンに接続するビアホール導体よりも総断面積が大きいのが好ましい。
【００２１】
このような非可逆回路素子によれば、他の前記ビアホール導体よりも電気抵抗が低いビアホール導体を比較的容易に形成できるようになり、その量産性が格段に向上する。
【００２２】
また、本発明の他の態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極それぞれの一端に並列接続されるコンデンサと、前記中心電極どうしの間それぞれに配置される電気分離層と、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、前記中心電極と前記電気分離層とを含む積層基板と、前記積層基板の端面に設けられる接地電極とを有して非可逆回路素子が構成される。さらには、前記中心電極それぞれの他端を前記積層基板の端面まで延出させて前記接地電極に接続される。
【００２３】
上記の構成によれば、別々の層に形成される３つの中心電極の他端は、積層基板の端面に形成される接地電極に接続されるので、各中心電極の接地側の等電位性が向上し、積層基板を用いて中心電極部を形成しても電気特性を劣化することなく非可逆回路素子を実現することができる。また、アースインピーダンスの小さい非可逆回路素子が実現できる。
【００２４】
なお、前記コンデンサは前記積層基板中に積層形成されているのが好ましい。そうすれば、非可逆回路素子のさらなる小型化を図ることができる。
【００２５】
本発明の他の態様においては、互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、前記中心電極どうしの間に配置される電気分離層と、
前記中心電極の一端に並列接続されるコンデンサと、前記中心電極に近接して配置されるフェライト部材と、前記フェライト部材に直流磁界を印加する磁石と、前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、前記中心電極と前記電気分離層とを含む積層基板とを有して非可逆回路素子が構成される。さらには、前記コンデンサは、対向配置される一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有する。コンデンサは前記積層基板と一体に成形される。一方の前記対向電極は前記中心電極の一端に接続される。他方の前記対向電極は前記積層基板の表面に露出される。
【００２６】
この構成によれば、コンデンサの接地側の電極を最短距離で外部の接地電位の電極と接続することができるので、アースインピーダンスが低減される。この場合、コンデンサが１対の対向電極と誘電体層で構成されるので、複数の対向電極を用いて積層構造でコンデンサを構成したものと比べ、不要なインダクタンス成分を含まない純粋な容量性素子を構成できる。これにより、電気特性の優れた非可逆回路素子を実現できる。
【００２７】
なお、積層基板中にコンデンサを積層形成する際、前記コンデンサを構成する誘電体層は、前記電気分離層より誘電率の高い材料から構成されているのが好ましい。そうすれば、コンデンサを単層構造で構成しても十分な容量値を得ることができる。
【００２８】
なお、前記誘電体層を除く前記積層基板の他の層の間に接地電極を設け、この接地電極を前記中心電極の他端に接続するのが好ましい。そうすれば、中心電極のそれぞれの他端が接続される接地電極を設けたので、各中心電極の接地側の等電位性が向上し、より電気特性の優れた非可逆回路素子を実現することができる。
【００２９】
なお、前記積層基板の表面に露出配置されて前記中心電極の他端に接続される表面電極をさらに有し、前記ヨーク材を導電性材料から構成し、このヨーク材を前記表面電極に当接させることで接続するのが好ましい。そうすれば、接地電極を直接ヨーク材に電気接続することで、ヨーク材の低インピーダンスを利用して積層基板のアースインピーダンスを下げることができ、電気特性の優れた非可逆回路素子を実現することができる。
【００３０】
なお、本発明の通信回路モジュールでは、積層基板を前記通信回路モジュールの主構造材とするのが好ましい。そうすれば、通信回路モジュールの主構造材となる積層基板に非可逆回路素子が内蔵されることになり、従来のように単品部品としての非可逆回路素子を基板上に実装する場合と比べて、周りに配置される部品との位置関係を配慮する必要性が軽減される。その結果、電気特性の優れた上記本発明の非可逆回路素子を実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能となる。
【００３１】
なお、前記積層基板内に前記中心電極を含む電極パターンを設け、前記中心電極の電極厚みを、積層基板内に設けられる他の前記電極パターンの電極厚みの平均値より厚くするのが好ましい。
【００３２】
そうすれば、必要最小限の工程追加により、非可逆回路素子部分の中心電極の導体抵抗を下げることができる。これにより、伝送損失を低減することができ、電気特性の優れた非可逆回路素子を内蔵した通信回路モジュールを容易に実現できる。
【００３３】
なお、通信回路モジュールを構成する場合、前記積層基板上に実装部品を実装し、この実装部品の少なくとも１つを、前記ヨーク材に当接させるのが好ましい。そうすれば、実装部品の熱をヨーク材を介して外部に効率よく放熱することが可能となる。これにより、特定の積層基板材料や積層構造を用いることなく、高効率の放熱構造を構築できる結果、回路構成の自由度が高く、集積度の高い通信回路モジュールを実現することができる。
【００３４】
なお、前記発熱する部品がパワーアンプである場合にはその放熱性が非常に重要になるため、本発明を用いた場合の効果が顕著に発揮される。
【００３５】
なお、通信回路モジュールを構成する場合、複数の非可逆回路素子を設けるのが好ましい。そうすれば、通信回路モジュールがデュアルバンド、トリプルバンドなどの複数の周波数帯を利用するものであっても、周りに配置される部品との位置関係を配慮する必要性が軽減されて、複数の非可逆回路素子を実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能となる。その結果、集積化された小型のマルチバンド通信回路モジュールを実現することができる。
【００３６】
なお、複数の非可逆回路素子で別々にヨーク材を用意するのではなく、１組のヨーク材を共有利用することが好ましい。さらには、磁石も１組の磁石を共有利用することが好ましい。
【００３７】
そうすれば、部品点数を削減することができるので、量産性、コストの面で優れた複数の非可逆回路素子を内蔵したマルチバンド通信回路モジュールを実現することができる。
【００３８】
なお、積層基板に、前記フェライト部材と前記ヨーク材との一部もしくは全部を、これら部材の表面を前記積層基板から突出させることなく収納する収納凹部を設けるのが好ましい。または、前記積層基板に、前記磁石と前記ヨーク材との一部もしくは全部を、これら部材の表面を前記積層基板から突出させることなく収納する収納凹部を設けるのが好ましい。そうすれば、通信回路モジュールの実装面に実装上問題になる突起部を無くすことができるので、携帯電話等の回路基板への実装を容易に実現することができる。
【００３９】
以上説明した本発明では、電気特性を劣化することなく小型化と量産性を実現する非可逆回路素子を提供することができる。また、電気特性を劣化することなく実効的な占有スペースを小さくできるようにして非可逆回路素子を有する通信回路モジュールを提供することができる。また、積層基板の材料や構成に制約を受けることなく簡易な方法で実装部品の放熱対策が可能となる通信回路モジュールを提供することができる。
【００４０】
なお、本発明における電気分離層は、電気絶縁層や誘電体層等といった層から構成できる。また、本発明においては、フェライト部材と中心電極との間の離間間隔を両者が近接する間隔とした。この間隔は、フェライト部材を含んで構成される磁気回路が発する磁気的影響を十分に中心電極が受ける程度の間隔をいう。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４２】
（第１の実施の形態）
第１の実施の形態では、中心電極部分のみを積層基板で形成した例について説明される。図１に第１の実施の形態におけるサーキュレータの積層基板１０の構成が示される。サーキュレータ全体の構成は、従来の技術で説明された図２９のサーキュレータの積層基板２６５を図１に示される積層基板１０で置き換えた構造である。そのため、本実施の形態のサーキュレータの全体の構成についてはその詳細な説明が省略される。
【００４３】
中心電極１２ａ，１２ｂ，１２ｃは平面視細長矩形の枠状に形成される。中心電極１２ａ〜１２ｃは、平面視その長手方向が互いに１２０度の角度で交差するように積層配置される。中心電極１２ａ〜１２ｃの間には、それぞれ接地電極１３ａ，２３ｂが配置される。接地電極１３ａ，１３ｂと中心電極１２ａ〜１２ｃとの間には電気分離層である絶縁層αが設けられている。この状態で中心電極１２ａ〜１２ｃと絶縁層αと接地電極２３ａ，１３ｂとが積層される。中心電極１２ａと中心電極１２ｃとの積層方向外側位置にも絶縁層αが積層配置される。これにより積層基板１０が構成される。
【００４４】
積層基板１０の下表面には、内部接続用端子電極１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆがそれぞれ配置される。中心電極１２ａの一端はビアホール導体γにより内部接続用端子電極１１ａに接続される。中心電極１２ｂの一端はビアホール導体γにより内部接続用端子電極１１ｂに接続される。中心電極１２ｃの一端はビアホール導体γを介して内部接続用端子電極１１ｃに接続される。
【００４５】
中心電極１２ａ〜１２ｃの他端は、ビアホール導体γにより接地電極１３ａ，１３ｂに接続される。中心電極１２ａ〜１２ｃの他端は、内部接地端子電極１１ｄ〜１１ｆにそれぞれ接続される。図中、ビアホール導体γによる接続個所は、細線の破線で概念的に示される。
【００４６】
本実施の形態のサーキュレータでは、
・中心電極１２ａ〜１２ｃの間に接地電極１３ａ，１３ｂが配置される、
・中心電極１２ａ〜１２ｃの一端が接地電極１３ａ，１３ｂに接続される、
という構成を備えることで、各中心電極１２ａ〜１２ｃの接地側の等電位性が向上し、挿入損失特性が改善される。
【００４７】
本実施の形態のサーキュレータと、図３０に示される積層基板２６５を用いた従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表１に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【００４８】
【表１】
本実施の形態のサーキュレータは、従来例に比べて各中心電極１２ａ〜１２ｃの接地側の等電位性が向上し、挿入損失特性が改善されている。
【００５０】
なお、本実施の形態では中心電極１２ａ〜１２ｃの各層間に１層ずつ接地電極１３ａ，１３ｂが配置されたが、中心電極１２ａ〜１２ｃの各層間に接地電極が複数層配置されてもよい。
【００５１】
また、本実施の形態で示した各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。例えば、図２に示されるようにビアホール導体γではなく積層基板２０の外側面に形成された電極パターンεにより、各層の電極パターンが接続されてもよい。
【００５２】
図２において、積層基板２０の下表面には、内部接続用端子電極２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆがそれぞれ配置される。電極２１ａ〜２１ｆの一端は積層基板２０の端縁まで延出する。中心電極２２ａ〜２２ｃの一端は、積層基板２０の外側面に形成された接続用の電極パターンεにより電極２１ａ〜２１ｃに接続される。中心電極２２ａ〜２２ｃの他端は、積層基板２０の外側面に形成された接続用の電極パターンεにより接地電極２３ａ，２３ｂに接続される。同時に中心電極２２ａ〜２２ｃの他端は、接続用の電極パターンεにより内部接続端子電極２１ｄ〜２１ｆにそれぞれ接続される。図中、接続用の電極パターンεによる接続箇所は、破線で概念的に示される。
【００５３】
（第２の実施の形態）
第２の実施の形態は、中心電極とコンデンサ部分とを積層基板で形成した構成である。図３には、第２の実施の形態の第１の構成であるサーキュレータの積層基板３０が示される。図４には、第２の実施の形態の第２の構成であるサーキュレータの積層基板４０の構成が示される。サーキュレータ全体の構成は、従来例で説明された図３１のサーキュレータの積層基板２８５を図３の積層基板３０、あるいは図４の積層基板４０に置き換えた構造である。そのため、サーキュレータ全体の詳細な説明は省略される。
【００５４】
本実施の形態の第１の構成である積層基板３０は、中心電極３２ａ，３２ｂ，３２ｃと、接地電極３３ａ，３３ｂと、内部接続用端子電極３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆとを備えている。これら電極３２ａ〜３２ｃ，３３ａ，３３ｂ，３１ａ〜３１ｆの構造は、基本的には第１の実施の形態における中心電極１２ａ〜１２ｃ，接地電極１３ａ，１３ｂ， および内部接続用端子電極１１ａ〜１１ｆの構造と同様である。積層基板３０では、接地電極３３ｃと内部接続用端子電極３１ａ〜３１ｆとの間にコンデンサ形成用の対向電極３６ａ，３６ｂ，３６ｃが設けられる。対向電極３６ａ〜３６ｃは誘電体層βを間にして接地電極３３ｃに対向して配置される。この場合、接地電極３３ｃと対向電極３６ａ〜３６ｃとその間に配置される誘電体層βによりコンデンサが構成される。
【００５５】
中心電極３２ａの一端は、ビアホール導体γにより電極３６ａと電極３１ａとに接続される。中心電極３２ｂの一端は、ビアホール導体γにより電極３６ｂと電極３１ｂとに接続される。中心電極３２ｃの一端は、ビアホール導体γにより電極３６ｃと電極３１ｃとに接続される。
【００５６】
中心電極３２ａ〜３２ｃの他端はビアホール導体γにより接地電極３３ａ〜３３ｃに接続される。また、中心電極３２ａの他端は、ビアホール導体γにより電極３１ｅに接続される。中心電極３２ｂの他端は、ビアホール導体γにより電極３１ｆに接続される。中心電極３２ｃの他端は、ビアホール導体γにより電極３１ｄに接続される。図中、ビアホール導体γによる接続箇所は、細線の破線で概念的に示される。
【００５７】
本実施の形態の第２の構成である積層基板４０は、図４に示されるように、基本的には、第１の構成である積層基板３０と同様の構成を備えている。そこで、図４では、積層基板３０で３０番台の符号が付されている各部分の同様の部分に４０番台の符号が付されており、積層基板４０（図４）の各部分に付された符号の一桁目の数字およびその末尾に付されたアルファベットは積層基板３０（図３）と共通化される。
【００５８】
積層基板４０は、もう一つの接地電極４３ｄが設けられる。接地電極４３ｄは最上層に設けられた中心電極４３ｂのさらに上層に絶縁層αを間にして積層配置される。接地電極４３ｄはビアホール導体γにより他の接地電極４３ａ〜４３ｃに接続される。接地電極４３ｄはビアホール導体γにより中心電極４２ａ〜４２ｃの他端にそれぞれ接続される。図中、ビアホール導体γによる接続については、細線の破線で概念的に示される。
【００５９】
本実施の形態のサーキュレータでは、
・中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの間に接地電極３３ａ，３３ｂ，４３ａ，４３ｂが配置される、
・中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの一端が接地電極３３ａ〜３３ｃ，４３ａ〜４３ｄに接続される、
という構成を有することで、各中心電極３２ａ〜３２ｃ，４３ａ〜４３ｃの接地側の等電位性が向上し、挿入損失特性が改善する。
【００６０】
本実施の形態のサーキュレータと、図３１に示される従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表２に示される。測定は、中心周波数１．９６ＧＨｚ、素子サイズ３ｍｍ角において実施された。
【００６１】
【表２】
本実施の形態のサーキュレータは、各中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの接地側の等電位性が向上し、挿入損失特性が改善していることがわかる。また、積層基板４０に示されるように、中心電極４２ａ〜４２ｃが形成される層間以外の層間に、コンデンサ形成用の対向電極とならない接地電極４３ｄをさらに設けた場合には、さらに良好な効果が得られる。
【００６３】
なお、本実施の形態では、中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの各層間に１層ずつ接地電極３３ａ〜３３ｃ，４３ａ〜４３ｃを配置したが、中心電極３２ａ〜３２ｃ，４２ａ〜４２ｃの各層間に接地電極を複数層形成してもよい。
【００６４】
また、中心電極が形成される層間以外に配置される接地電極やコンデンサが形成される誘電体層β以外に配置される接地電極を、複数層形成してもよい。
【００６５】
本実施の形態で示した各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。
【００６６】
例えば、図５の積層基板５０に示されるように、コンデンサ形成用の対向電極５６ａ，５６ｂ，５６ｃが最上層の中心電極５２ｃより上部に配置されてもよい。また、図６の積層基板６０に示されるように、コンデンサ形成用の対向電極が複数組（図６では対向電極６６ａ〜６６ｃ，６７ａ〜６７ｃの二組）設けられ、各コンデンサ形成用の対向電極が接地電極６３ｃ，６３ｄに積層基板６０の厚み方向に沿って誘電体層βを間にして対向配置されることでコンデンサが形成されてもよい。
【００６７】
図６に示される積層基板６０では、対向電極６６ａ〜６６ｃと、接地電極６３ｃとにより第１のコンデンサが形成され、対向電極６６ａ〜６６ｃと、接地電極６３ｄとにより第２のコンデンサが形成され、対向電極６７ａ〜６７ｃと、接地電極６３ｄとにより第３のコンデンサが形成される。
【００６８】
なお、図６に示される積層基板６０では、大きな容量を形成するすることができるものの、コンデンサを積層構造にすることにより、コンデンサ部分に不要なインダクタンス成分が生じる可能性がある。そのため、不要なインダクタンスの抑制を優先する場合には、図３〜図５に示されるようにコンデンサを単層構造にするのがのが好ましい。その際、構成しようとする非可逆回路素子の中心周波数、素子サイズによっては、コンデンサ容量が不足する場合がある。そのような場合は、コンデンサが形成される層間に配置される誘電体層βを、その他の層間を構成する電気分離層（絶縁体層）より高誘電率の材料で形成すればよい。そうすれば、十分な容量値を得ることができる。
【００６９】
（第３の実施の形態）
第３の実施の形態は、ヨーク材の低インピーダンスを利用して積層基板中のアースインピーダンスを低減した構成である。図７〜図９は、第３の実施の形態であるサーキュレータが示される。
【００７０】
図７の基本的な構成は図２７で説明されたサーキュレータと同じである。図７に示されるサーキュレータの縦断面図は図８に示される。
【００７１】
ヨーク材７８に、入出力端子部７７が収納される。入出力端子部７７の中央に円形状の孔Ｈが形成される。円形状のフェライト部材２が孔Ｈに収納される。入出力端子部７７上に積層基板７５が載置される。積層基板７５上に磁石３が載置される。この状態でヨーク材７８にヨーク材４が取り付けられる。入出力端子部７７とフェライト部材２と積層基板７５と磁石３とは、一体化されたヨーク材７８，４の内部に収納される。
【００７２】
積層基板７５の構成が図９を参照して説明される。積層基板７５は、図３を参照して説明された第２の実施の形態の積層基板３０と同様の構成を備える。そこで、図９では、積層基板３０において３０番台の符号が付される各部分と同様の部分に９０番台の符号が付され、積層基板７５（図９）の各部分に付された符号の一桁目の数字およびその末尾に付されたアルファベットは積層基板３０（図３）と共通化される。
【００７３】
積層基板７５が上述した第２の実施の形態の積層基板３０と異なるのは、積層基板７５の上表面にヨーク材接続用電極９４が配置される点である。ヨーク材接続用電極９４は、ビアホール導体γにより中心電極９２ａ，９２ｂ，９２ｃの他端に接続される。
【００７４】
このように構成される積層基板７５は、図７に示されるように入出力端子部７７に接続される。入出力端子部７７は、樹脂構造体に入出力端子７７ａ，７７ｂ，７７ｃを収納することで構成される。入出力端子部７７は、図示しない外部回路に接続される入出力端子７７ａ〜７７ｃを有する。入出力端子７７ａ〜７７ｃは、例えばインサート成型によって樹脂構造体に収納される。図７において入出力端子７７ｃは隠れた位置にあるため図示されていない。入出力端子部７７の図中の上面には入出力電極７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅ，７６ｆが設けられる。入出力電極７６ａ〜７６ｃは入出力端子部７７内で延長されて入出力端子７７ａ〜７７ｃにそれぞれ接続される。入出力電極７６ｄ〜７６ｆは入出力端子部７７下面まで延長されてヨーク材７８に接続される。
【００７５】
積層基板７５の図中下側の表面に配置される内部接続用端子電極９１ａ〜９１ｆは、入出力電極７６ａ〜７６ｆに接続される。ヨーク材７８は、本体部７８ａと屈曲部７８ｂとを備える。本体部７８ａは平板形状を有する。屈曲部７８ｂは本体部７８ａの両端からほぼ直角に屈曲される。屈曲部７８ｂの先端に突起７８ｈ，７８ｉが設けられる。突起７８ｈ，７８ｉは、図７，図８に図示されるように、入出力端子部７７，フェライト部材２，積層基板７５がヨーク材７８の内に組み込まれた後に積層基板７５上面で折り曲げられる。折り曲げられた突起７８ｈ，７８ｉは積層基板７５上に形成されたヨーク材接続用電極９４に接続される。
【００７６】
本実施の形態のサーキュレータでは、
・中心電極９２ａ〜９２ｃの間に接地電極９３ａ，９３ｂが配置される、
・中心電極９２ａ〜９２ｃの一端に接地電極９３ａ，９３ｂが接続される、
・積層基板７５の表面に設けられたヨーク材接続用電極９４（接地電極９３ａ〜９３ｃに接続されている）が直接ヨーク材７８に接続される、
という構成を備えることで、各中心電極９２ａ〜９２ｃの接地側の等電位性が向上し、挿入損失特性が改善する。さらには、ヨーク材４，７８の低インピーダンスを利用して積層基板７５中のアースインピーダンスが低減され、挿入損失特性が改善される。
【００７７】
本実施の形態のサーキュレータと、第２の実施の形態のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表３に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【００７８】
【表３】
本実施の形態のサーキュレータでは、積層基板７５の表面に設けたヨーク材接続用電極９４（接地電極９３ａ〜９３ｃに接続されている）を直接ヨーク材７８に接続することで、第２の実施の形態に比べて、積層基板７５中のアースインピーダンスが低減され、挿入損失特性が改善されている。
【００８０】
なお、ヨーク材４，７８と積層基板７５の接地電極との間の接続構造は、本実施の形態の構成に限定されるものではなく、上下いずれかのヨーク材４，７８に直接積層基板７５の接地電位電極９３ａ〜９３ｃが接続される構成であれば同様の効果が得られる。
【００８１】
上述した第１〜第３の実施の形態は次のように構成されるのがさらに好ましい。第１〜第３の実施の形態では、ビアホール導体γとして次のものが設けられる。
・中心電極の接地電極接続端（他端）に接続されるビアホール導体γ（以下、第１のビアホール導体γという）。
・中心電極の接地電極接続端（他端）ではなく積層基板中のその他の電極パターンに接続されるビアホール導体γ（以下、第２のビアホール導体γという）。
・中心電極の接地電極接続端ではなく中心電極のコンデンサ接続端（一端）に接続されるビアホール導体γ（以下、第３のビアホール導体γという）。
【００８２】
以上のビアホール導体γにおいて、第１のビアホール導体γは、第２，第３のビアホール導体γより電気抵抗を低くするのが好ましい。ビアホール導体γの電気抵抗は、例えば、ビアホール導体γの総断面積を大きくすることで低くすることができる。また、ビアホール導体γの導体材料を調整することで電気抵抗を低くすることができる。これにより、積層基板中のアースインピーダンスを低減することができる。
【００８３】
図１０Ａは第１〜第３の実施の形態におけるビアホール導体γの形状および配置図が示される。図１０Ｂは、ビアホール導体γの第１の改良例の形状および配置図が示される。図１０Ｃは、ビアホール導体γの第２の改良例の形状および配置図が示される。これらの図は、積層基板の平面方向に沿った断面図である。これらのビアホール導体γで接続される積層基板中の電極パターンはすべて図３で示される電極パターンが採用される。サーキュレータ全体の構成は、従来例で説明された図３１のサーキュレータの構造が採用される。図１０Ａ〜図１０Ｃにおいて、符号（１０１ａ，１０１ｂ，１０１ｃ），（１０２ａ，１０２ｂ，１０２ｃ），（１０３ａ，１０３ｂ，１０３ｃ）は、図３中の内部接続用端子電極３１ａ，３１ｂ，３１ｃに接続されて、接地電極に接続されない第２，第３のビアホール導体γが示される。符号（１０１ｄ，１０１ｅ，１０１ｆ），（１０２ｄ，１０２ｅ，１０２ｆ），（１０３ｄ，１０３ｅ，１０３ｆ）は、接地電極に接続される第１のビアホール導体γが示される。
【００８４】
図１０Ａの構成においては、すべてのビアホール導体１０１ａ〜１０１ｆは同一径で各１個ずつ構成される。
【００８５】
図１０Ｂの第１の改良例においては、
・第２，第３のビアホール導体１０２ａ〜１０２ｃは図１０Ａにおける第２，第３のビアホール導体１０１ａ〜１０１ｃと同一径である、
・第１のビアホール導体１０２ｄ〜１０２ｆは、図１０Ａにおける第１のビアホール導体１０１ｄ〜１０１ｆより大径（この例では２倍径）で各１個ずつ構成される、
という構成を備える。
【００８６】
図１０Ｃの第２の改良例においては、
・すべてのビアホール導体１０３ａ〜１０３ｆは同一径である、
・第２，第３のビアホール導体１０３ａ〜１０３ｃは各１個ずつ形成される、
・第１のビアホール導体１０３ｄ〜１０３ｆは各３個ずつ構成される、
という構成を備える。
【００８７】
なお、図３に示される電極パターンは図１０ａのビアホール導体１０１ａ〜１０１ｆの形状および配置に対応したものである。図３の構成において、図１０ｂ，図１０ｃに示される第１，第２の改良例のビアホール導体の構成を採用する場合には、ビアホール導体に接続される積層基板の電極パターンの形状をビアホール導体の形状変更に応じて変更する必要がある。
【００８８】
ビアホール導体の第１，第２の改良例を用いたサーキュレータは、これら改良例を採用していないサーキュレータに比べて、接地電極に接続されるビアホール導体の総断面積が大きくてその電気抵抗が低いので、積層基板中のアースインピーダンスが低減され、挿入損失特性が改善される。
【００８９】
上述したビアホール導体の第１，第２の改良例を第２の実施の形態の第１の構成に採用したサーキュレータの挿入損失特性をそれぞれ測定した結果が表４に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【００９０】
【表４】
ビアホール導体の第１，第２の改良例を採用したサーキュレータは、これらの改良例を採用していないサーキュレータに比べて、積層基板中のアースインピーダンスが低減されて挿入損失特性が改善されている。
【００９２】
なお、第１の改良例の構成において、すべてのビアホール導体１０１ａ〜１０１ｆの直径を同一径にした状態でその径を大径にしても同様の特性改善効果が得られると考えられるが、そうすると、次のような不都合が生じる。
・プロセス上の問題として、素子断面積中に占めるビアホール導体γの総断面積が大きくなって基板中にクラックが入りやすくなる。
・回路上の問題として、入出力端子に接続される側のビアホール導体γの断面積が増大して伝送線路上に不要容量が重畳しやすくなる。
【００９３】
このような観点から、上述した第１改良例（接地電極が接続される側のビアホール導体γの総断面積を大きくする）を採用するのが好ましい。
【００９４】
なお、ビアホール導体γの第１，第２の改良例は、上述した第１〜第３の実施の形態に記載されたサーキュレータにおいて実施できるだけではなく、従来例のように中心電極の各層間に接地電極がない構成において実施しても同様の効果が得られる。
【００９５】
上述した第１，第２の改良例の構成はこれに限定されるものではなく、本発明の範囲であれば同様の効果が得られる。また、各ビアホール導体γの総断面積を同じにしたうえで、第１のビアホール導体γを構成する導体材料を、第２，第３のビアホール導体γを構成する導体材料より導電率の大きい導体材料としてもよい。
【００９６】
（第４の実施の形態）
本発明の第４の実施の形態は、中心電極の接地側端部（他端）が積層基板の端面まで延長され、積層基板端面に形成した接地電極に接続された非可逆回路素子である。図１１に第４の実施の形態におけるサーキュレータの積層基板１１０の構成が示される
。サーキュレータ全体の構成は従来例で説明された図２９のサーキュレータと同一であるので、その詳細な説明は省略される。
【００９７】
積層基板１１０は、平面視細長矩形の枠状に形成される中心電極１１２ａ，１１２ｂ，１１２ｃを備える。中心電極１１２ａ〜１１２ｃそれぞれは平面視その長手方向が１２０度の角度で交差するように積層配置される。中心電極１１２ａ〜１１２ｃは、絶縁層αを介してそれぞれ積層配置される。
【００９８】
積層基板１１０の下表面に、内部接続用端子電極１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，１１１ｅ，１１１ｆが配置される。これら内部接続用端子電極のうち、電極１１１ｄ〜１１１ｆの一端は積層基板１１０の端面まで延長される。
【００９９】
中心電極１１２ａ〜１１２ｃの一端は、ビアホール導体γにより内部接続用端子電極１１１ａ〜１１１ｃに接続される。中心電極１１２ａ〜１１２ｃの他端は積層基板１１０の端面まで延長される。積層基板１１０の上下面を除く４端面の全面に接地電極１１３ａ，１１３ｂ，１１３ｃ，１１３ｄが形成される。中心電極１１２ａ〜１１２ｃの他端は接地電極１１３ａ〜１１３ｄに接続される。中心電極１１２ａ〜１１２ｃは接地電極１１３ａ〜１１３ｄを介して内部接地端子電極１１１ｄ〜１１１ｆに接続される。図中、ビアホール導体γによる接続については、細線の破線で概念的に示される。
【０１００】
本実施の形態のサーキュレータは、
・別々の層に形成された３組の中心電極１１２ａ〜１１２ｃの他端が、積層基板１１０の端面に形成される接地電極１１３ａ〜１１３ｄに接続される、
という構成を備えることで、各中心電極１１２ａ〜１１２ｃの接地側の等電位性が向上し、挿入損失特性が改善される。
【０１０１】
本実施の形態のサーキュレータと、図２９に示される従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表５に示される。測定は、中心周波数は１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【０１０２】
【表５】
本実施の形態のサーキュレータは、各中心電極の接地側の等電位性が向上し、挿入損失特性が改善されている。
【０１０４】
なお、本実施の形態で示された各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。例えば、従来例として図３１を参照して説明されたコンデンサを積層基板内に一体化した構成においても、本実施の形態を応用することができる。
（第５の実施の形態）
本発明の第５の実施の形態は、
・中心電極とコンデンサ部分とが積層基板で形成される、
・コンデンサが誘電体層βを挟んで対向配置された一対の対向電極から構成される、
・対向電極のうち接地される側の対向電極が、積層基板の表層に露出する状態で構成される、
という構成を有する非可逆回路素子である。
【０１０５】
本実施の形態のサーキュレータの構成が、図１２〜図１４を参照して説明される。
【０１０６】
積層基板１２５は、中心電極とコンデンサ部分とが内部に積層形成される。積層基板１２５は外部接続端子と入出力端子部とを備える。図１３の断面図に示されるように、積層基板１２５の図中下面にキャビティ１２９，１３０とが形成される。キャビティ１２９はフェライト部材１２２を収納する。キャビティ１３０はヨーク材１２８を収納する。フェライト部材１２２とヨーク材１２８とがキャビティ１２９，１３０とに収納されることにより、積層基板１２５の図中下面に設けられる外部接続端子は素子の実装面に当接する。
【０１０７】
積層基板１２５の構成が図１４に示される。積層基板１２５は、中心電極１４２ａ，１４２ｂ，１４２ｃを備える。中心電極１４２ａ〜１４２ｃは平面視その長手方向が１２０度の角度で交差するように絶縁層αを間にして積層される。コンデンサ形成用の電極１４６ａ，１４６ｂ，１４６ｃが絶縁層αを間にして中心電極１４２ａに対向配置される。接地電極１４３が誘電体層βを間にして対向電極１４６ａ〜１４６ｃに対向配置される。外部接続用端子電極１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ，１４１ｅ，１４１ｆが、絶縁層αを間にして接地電極１４３の平面方向の両端にそれぞれ対向配置される。接地電極１４３の平面方向の中央は、積層基板１２５の図中下面に露出する。接地電極１４３の両端だけに絶縁層αと電極１４１ａ〜１４１ｆとが設けられることで、積層基板１２５の図中下面の中央（接地電極１４３の露出部位）にキャビティ１３０が形成される。キャビティ１３０にヨーク材１２８が収納される。収納されるヨーク材１２８は、接地電極１４３に当接して接続される。
【０１０８】
中心電極１４２ａ〜１４２ｃの一端は、積層基板１２５の側面に形成された接続用の電極パターンεにより、コンデンサ形成用の対向電極１４６ａ，１４６ｂ，１４６ｃと外部接続用端子電極１４１ａ，１４１ｂ，１４１ｃとに接続される。電極１４６ａ〜１４６ｃと電極１４１ａ〜１４１ｃとは、積層基板１２５の側面において横方向位置が同一となったものどうしが接続用電極パターンεにより接続される。図１４において、接続される電極１４６ａ〜１４６ｃと電極１４１ａ〜１４１ｃとに付された符号の末尾には同一のアルファベットが配される。
【０１０９】
中心電極１４２ａ〜１４２ｃの他端は、積層基板１２５の側面に形成された接続用の電極パターンεにより接地電極１４３に接続される。同時に、中心電極１４２ａ〜１４２ｃの他端は接続用の電極パターンεにより外部接続用端子電極１４１ｄ〜１４１ｆに接続される。
【０１１０】
中心電極１４２ａより下の各層にはキャビティ１２９を形成する開口１４８が設けられる。図１４において、接続用の電極パターンεは、破線で概念的に示される。
【０１１１】
本実施の形態のサーキュレータは、
・積層基板表面に露出させたコンデンサの接地側電極をヨーク材の低インピーダンスを利用して接地する、
という構成を備えることで、積層基板１２５中のアースインピーダンスが低減されて挿入損失特性が改善される。
【０１１２】
本実施の形態のサーキュレータと、図３１に示される従来のサーキュレータとにおける挿入損失特性をそれぞれ測定した結果が表６に示される。測定は、中心周波数１．９６ＧＨｚ、サーキュレータの素子サイズ３ｍｍ角において実施された。
【０１１３】
【表６】
本実施の形態のサーキュレータは、積層基板中のアースインピーダンスが低減され、挿入損失特性が改善されている。
【０１１５】
なお、本実施の形態で示された各電極の電極パターンおよび配置は、これに限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。
【０１１６】
第１〜第５の実施の形態においては、代表的な非可逆回路素子として、中心周波数１．９６ＧＨｚ，素子サイズ３ｍｍ角のサーキュレータを例に挙げて本発明が説明された。しかしながら、その他の中心周波数，素子サイズにおいても本発明は有効である。また、入出力端子の１つが抵抗器で終端されているアイソレータにおいて本発明は同様の効果を発揮する。さらに、積層基板以外の非可逆回路素子の構成要素についても、特に限定されることなく本発明は実施される。
（第６の実施の形態）
本発明の第６の実施の形態は非可逆回路素子を備えた通信回路モジュールである。一般に、通信回路モジュールは、移動体通信機器の無線部を構成するデバイスと回路素子とが積層基板等の中に少なくとも２つ以上一体化されて構成される。
【０１１７】
デバイスとしては、デュプレクサ，ＬＰＦ（ロー・パス・フィルタ），ＢＰＦ（バンド・パス・フィルタ），スイッチ，ＰＡ（パワー・アンプ）などが例として挙げられる。回路素子としては、コンデンサ，インダクタ，抵抗などが例として挙げられる。
【０１１８】
近年では回路部品のＩＣ化が進んでいるため、通信回路モジュールとしては次の構成を有するものがある。この通信回路モジュールは、ＩＣ等を実装するためのランドパターンが実装基板表面に設けられる。設けられたランドパターンにＩＣが実装されたうえで、ＩＣ実装面が樹脂モールドされてパッケージ化される。
【０１１９】
以下の説明において、非可逆回路素子が内蔵される部分以外の通信回路モジュールの構成については、本発明の効果に影響を与えるものではないので特別には言及しない。
【０１２０】
本実施の形態の第１の構成が、図１５〜図１７を参照して説明される。図１５において、積層基板１５５には、サーキュレータの中心電極とコンデンサ部分とが形成される。積層基板１５５は通信回路モジュール全体の主構造材としても機能する。各種チップなどの実装部品が積層基板１５５の表面に実装され、さらには内部に回路素子が組み込まれる。サーキュレータが構成されている通信回路モジュールの要部の断面図が図１６Ａに、その裏面図が図１６Ｂにそれぞれ示される。
【０１２１】
積層基板１５５には、円板状のフェライト部材１５２を収納するキャビティ１５６と、ヨーク材１５８を埋設するキャビティ１５７とが設けられる。キャビティ１５６は、フェライト部材１５２を収納する大きさを備えており、積層基板１５５の一方面に形成される。
【０１２２】
ヨーク材１５８は、平板状の本体１５８ａと、屈曲部１５８ｂとを備える。屈曲部１５８ｂは本体１５８ａの両端からほぼ直角に屈曲され、積層基板１５５がその厚み方向に挿通可能な長さ寸法を備える。
【０１２３】
キャビティ１５７は、積層基板１５５の一方面に設けられてキャビティ１５６を横切る溝部１５７ａと、溝部１５７ａの両端に設けられて積層基板１５５を貫通する貫通孔１５７ｂとを有する。溝部１５７ａは、ヨーク材１５８の厚みと同等の深さと、ヨーク材１５８の本体１５８ａを収納可能な縦×横寸法とを備える。
【０１２４】
貫通孔１５７ｂは、ヨーク材１５８の屈曲部１５８ｂを挿通可能な大きさを備える。両貫通孔１５７ｂ，１５７ｂの離間間隔は、屈曲部１５８ｂの形成間隔と同等に設定される。
【０１２５】
キャビティ１５６にフェライト部材１５２が収納された状態でキャビティ１５７にヨーク材１５８が収納される。この状態でヨーク材１５８はキャビティ１５７に装着される。具体的には屈曲部１５８ｂを貫通孔１５７ｂに挿通させて本体１５８ａが溝部１５７ａに収納される。キャビティ１５６の深さ寸法と溝部１５７ａの深さ寸法とを合計した深さ寸法は、フェライト部材１５２の厚み寸法とヨーク材１５８の厚み寸法とを加算した厚み寸法と同等かもしくは若干ながら大きな寸法に設定される。そのため、フェライト部材１５２とヨーク材１５８とを積層基板１５５に収納した状態において、ヨーク材１５８は積層基板１５５の表面から突出しない。
【０１２６】
一方、積層基板１５５の孔形成面の反対側に位置する表面に磁石１５３が配置される。磁石１５３は積層基板１５５を挟んでフェライト部材１５２と対向配置される。積層基板１５５上の磁石１５３を覆ってヨーク材１５４が配置される。貫通孔１５７ｂを挿通するヨーク材１５８の屈曲部１５８ｂの先端はヨーク材１５４に連結される。
【０１２７】
このように構成される通信回路モジュールは、モジュールを他の部材に実装する面（キャビティ形成面が相当する）が面一となる。これは、フェライト部材１５２とヨーク材１５８とが、キャビティ１５６とキャビティ１５７とに収納されて、ヨーク材１５８がモジュール実装面から突出しないためである。
【０１２８】
積層基板１５５の構成が図１７に示される。中心電極１７２ａ，１７２ｂ，１７２ｃはその長手方向が平面視互いに１２０度の角度で交差するように積層配置される。積層される中心電極１７２ａ〜１７２ｃの間にはそれぞれ接地電極１７３ａ，１７３ｂが一層ずつ配置される。積層配置される中心電極１７２ａ〜１７２ｃ， 接地電極１７３ａ，１７３ｂの間に電気分離層である絶縁層αが配置される。
【０１２９】
端部に配置された中心電極１７２ａのさらに外側にはコンデンサ形成用の対向電極１７６ａ，１７６ｂ，１７６ｃが積層配置される。電極１７６ａ〜１７６ｃは同一平面上に配置される。対向電極１７６ａ〜１７６ｃは絶縁層αを介して中心電極１７２ａに対向配置される。対向電極１７６ａ〜１７６ｃのさらに外側には接地電極１７３ｃが積層配置される。接地電極１７３ｃは誘電体層βを介して対向電極１７６ａ〜１７６ｃに対向配置される。
【０１３０】
対向電極１７６ａ〜１７６ｃと接地電極１７３ｃとの間に配置される誘電体層βと接地電極１７３ｃとには、キャビティ１５６を形成する開口１７８が設けられる。接地電極１７３ｃの積層基板外側には絶縁層αが設けられる。この絶縁層αに、キャビティ１５７の溝部１５７ａとなる開口１７１が設けられる。接地電極１７３ｃは、開口１７１により形成された溝部１５７ａにより、積層基板１５５の表面に露出する。積層基板１５５を構成する各絶縁層αには、キャビティ１５７の貫通孔１５７ｂとなる開口１７７が設けられる。
【０１３１】
中心電極１７２ａ〜１７２ｃの一端は、ビアホール導体γにより接地電極１７３〜１７３ｃに接続される。中心電極１７２ａ，１７２ｂ，１７２ｃの他端は対向電極１７６ａ〜１７６ｃにビアホール導体γによりそれぞれ接続される。接続される中心電極１７２ａ〜１７２ｃと対向電極１７６ａ〜１７６ｃとに付された符号の末尾には同一のアルファベットが配される。また、中心電極１７２ａ〜１７２ｃの他端は通信回路モジュール内の所定の回路と結合するため、引き出し線路が接続される。
【０１３２】
本実施の形態の第２の構成が図１８〜図２０を参照して説明される。第２の構成は、基本的には上述した第１の構成と同一である。第２の構成を示す図１８〜図２０においては、１８０番台の符号と２００番台の符号とが付される。１８０番台の符号が付される部品は、第１の構成における１５０番台の符号が付される部品に相当し、２００番台の符号が付される部品は、第１の構成における１７０番台の符号が付される部品に相当する。ここで、対応する符号において１桁目の番号および末尾に付されるアルファベットは、第１の構成と第２の構成との間で共通化される。
【０１３３】
図１８において、積層基板１８５には、サーキュレータの中心電極が形成される。積層基板１８５は通信回路モジュール全体の主構造材として機能する。各種チップなどの実装部品が積層基板１８５の表面に実装され、さらには内部に回路素子が組み込まれる。サーキュレータが構成されている通信回路モジュールの要部の断面図が図１９Ａに、その裏面図が図１９Ｂにそれぞれ示される。
【０１３４】
積層基板１８５の一方面には、磁石１８３とヨーク材１８４とを収納するキャビティ１８７が設けられる。キャビティ１８７は、磁石１８３とヨーク材１８４とを収納する大きさを備える。キャビティ１８７の深さ寸法は、磁石１８３の厚み寸法とヨーク材１８４の厚み寸法とを加算した寸法と同等もしくはそれより若干大きい寸法を備える。
【０１３５】
ヨーク材１８４は、平板状の本体１８４ａと、屈曲部１８４ｂとを備える。屈曲部１８４ｂは本体１８４ａの両端からほぼ直角に屈曲され、積層基板１８５をその厚み方向に挿通可能な長さ寸法を備える。
【０１３６】
キャビティ１８７は、本体１８７ａと本体１８７ａの両端に設けられて積層基板１８５を貫通する貫通孔１８７ｂとを有する。
【０１３７】
貫通孔１８７ｂは、ヨーク材１８４の屈曲部１８４ｂを挿通可能な大きさを備える。両貫通孔１８７ｂ，１８７ｂの離間間隔は、屈曲部１８４ｂの形成間隔と同等に設定される。
【０１３８】
キャビティ１８７の本体１８７ａに磁石１８３が収納された状態でキャビティ１８７にヨーク材１８４が収納される。具体的には屈曲部１８４ｂを貫通孔１８７ｂに挿通させて本体１８４ａが本体１８７ａに収納される。キャビティ１８７の深さ寸法は、磁石１８３の厚み寸法とヨーク材１８４の厚み寸法とを加算した厚み寸法と同等かもしくは若干ながら大きな寸法に設定される。そのため、磁石１８３とヨーク材１８４とを積層基板１８５に収納した状態において、ヨーク材１８４は積層基板１８５の表面から突出しない。
【０１３９】
一方、積層基板１８５のキャビティ形成面の反対側面にフェライト部材１８２が配置される。フェライト部材１８２は積層基板１８５を挟んで磁石１８３と対向配置される。積層基板１８５上のフェライト部材１８２を覆ってヨーク材１８８が配置される。貫通孔１８７ｂを挿通するヨーク材１８４の屈曲部１８４ｂの先端はヨーク材１８８に連結される。
【０１４０】
このように構成される通信回路モジュールは、モジュールを他の部材に実装する面（キャビティ形成面が相当する）が面一となる。これは、磁石１８３とヨーク材１８４とが、キャビティ１８７とに収納されて、ヨーク材１８４がモジュール実装面から突出しないためである。
【０１４１】
積層基板１８５の構成が図２０に示される。中心電極２０２ａ，２０２ｂ，２０２ｃはその長手方向が平面視互いに１２０度の角度で交差するように積層配置される。積層される中心電極２０２ａ〜２０２ｃの間にはそれぞれ接地電極２０３ａ，２０３ｂが一層ずつ配置される。積層配置される中心電極２０２ａ〜２０２ｃ， 接地電極２０３ａ，２０３ｂの間に絶縁層αが配置される。
【０１４２】
端部に配置される中心電極２０２ｃのさらに外側にはヨーク材接続用電極２０４が積層配置される。ヨーク材接続用電極２０４は絶縁層αを介して中心電極２０２ｃに対向配置される。
【０１４３】
中心電極２０２ａの積層基板厚み外側には絶縁層αが設けられる。この絶縁層αに、キャビティ１８７の本体１８７ａとなる開口２０１が設けられる。中心電極２０２ａは、開口２０１により形成されるキャビティ１８７の本体１８７ａにより、積層基板１８５の表面に露出する。なお、キャビティ１８７の本体１８７ａと中心導体２０２ａとの間にさらに絶縁層αを設けてもよい。積層基板１８５を構成する各絶縁層αには、キャビティ１８７の貫通孔１８７ｂとなる開口２０７が設けられる。
【０１４４】
中心電極２０２ａ〜２０２ｃの一端は、ビアホール導体γにより接地電極２０３ａ，２０３ｂとヨーク材接続用電極２０４とに接続される。中心電極２０２ａ，２０２ｂの一端は、引き出し線路により積層基板１８５内に構成されたコンデンサ（図示省略）に並列接続される。中心電極２０２ａ，２０２ｂの他端は通信回路モジュール内の所定の回路と結合するため、引き出し線路が接続される。
【０１４５】
積層基板１８５の表面に露出するヨーク材接続用電極２０４は、ヨーク材１８８に設けられた突起１８８ｈ，１８８ｉに接続される。
【０１４６】
本実施の形態における第１の構成と第２の構成とは、フェライト部材と磁石との配置位置が逆になっており、それに伴って、積層基板の構成および積層基板に設けられたキャビティの構成が互いに若干ながら異なっている。
【０１４７】
本実施の形態の通信回路モジュールは、通信回路モジュールの実装面に実装上問題になる突起部が無い。具体的には、積層基板内に収納するヨーク材が積層基板と面一になる。このような構成の通信回路モジュールは携帯電話等の回路基板への実装が容易になる。
【０１４８】
本実施の形態の通信回路モジュールは、従来のように単品部品としてのサーキュレータ子を基板上に実装する場合と比べ、周りに配置される部品との位置関係を配慮する必要性が軽減される。そのため、サーキュレータを実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能になる。
【０１４９】
本実施の形態の通信回路モジュールは、積層基板中でサーキュレータの中心電極が形成される層間に各中心電極の一端が接続される接地電極を設けているので、電気特性の優れた非可逆回路素子を内蔵することができる。
【０１５０】
（第７の実施の形態）
本発明の第７の実施の形態は積層基板の構成に特徴を有する。図２１は本実施の形態の第１の構成である。図２２は本実施の形態の第２の構成である。
【０１５１】
図２１に示されるように、本実施の形態の第１の構成では、積層基板２３２において中心電極が形成される層におけるすべての電極パターン２３０の電極厚みが、その他の層の電極パターン２３１の電極厚みより厚く設定される。これにより、中心電極部分の導体損失が低減し、サーキュレータ部分の低損失化を図ることができる。
【０１５２】
このような構成を実現する具体的な方法としては、
・中心電極を含む同一平面位置の電極パターン２３０を選択的に複数回印刷形成する、
・中心電極を含む同一平面位置の電極パターン２３０を形成する際、電極パターン２３０が厚塗りされるように印刷スクリーンのメッシュや印刷条件を調節する、
といった方法がある。
【０１５３】
図２１の構成を採用したことによる効果は、その形成方法によらず有効である。
【０１５４】
本実施の形態の第２の構成は、図２２に示されるように、積層基板２４２において中心電極となる電極パターン２４０の電極厚みだけが、選択的にその他の電極パターン２４１の電極厚みより厚く設定される。この場合、その他の電極パターン２４１は、電極パターン２４０と同一層（同一平面位置）にある他の電極パターンが含まれる。
【０１５５】
これにより、中心電極部分の導体損失が低減し、サーキュレータ部分の低損失化を図ることができる。
【０１５６】
このような構成を実現する具体的な方法としては、中心電極の部分だけ複数回印刷形成するの方法がある。図２２の構成を採用したみとによる効果は、その形成方法によらず有効である。
【０１５７】
（第８の実施の形態）
本発明の第８の実施の形態は、非可逆回路素子を備えた通信回路モジュールである。る。本実施の形態の通信回路モジュールが、図２３，図２４を参照して説明される。
【０１５８】
本実施の形態の積層基板２１５は、サーキュレータの中心電極とコンデンサ部分とがその内部に形成される。積層基板２１５は通信回路モジュール全体の主構造材を構成する。積層基板層基板２１５の表面には、各種チップなどの実装部品のほかパワーアンプ２１９が実装される。サーキュレータが構成される部分の電極構成や断面構成は他の実施の形態と同様であるので説明は省略される。
【０１５９】
積層基板２１５に、円板状のフェライト部材２１２を収納するキャビティ２１６と、ヨーク材２１８を埋設するキャビティ２１７とが設けられる。キャビティ２１６は、フェライト部材２１２を収納する大きさを備えており、積層基板２１５の一方面に形成される。
【０１６０】
ヨーク材２１８は、平板状の本体２１８ａと、屈曲部２１８ｂとを備える。屈曲部２１８ｂは本体２１８ａの両端からほぼ直角に屈曲され、積層基板２１５をその厚み方向に挿通可能な長さ寸法を備える。
【０１６１】
キャビティ２１７は、積層基板２１５の一方面に設けられてキャビティ２１６を横切る溝部２１７ａと、溝部２１７ａの両端に設けられて積層基板２１５を貫通する貫通孔２１７ｂとを有する。溝部２１７ａは、ヨーク材２１８の厚みと同等の深さと、ヨーク材２１８の本体２１８ａを収納可能な縦×横寸法とを備える。
【０１６２】
貫通孔２１７ｂは、ヨーク材２１８の屈曲部２１８ｂを挿通可能な大きさを備える。両貫通孔２１７ｂ，２１７ｂの離間間隔は、屈曲部２１８ｂの形成間隔と同等に設定される。
【０１６３】
キャビティ２１６にフェライト部材２１２が収納された状態でキャビティ２１７にヨーク材２１８が収納される。この状態でヨーク材２１８はキャビティ２１７に装着される。具体的には屈曲部２１８ｂを貫通孔２１７ｂに挿通させて本体２１８ａが溝部２１７ａに収納される。キャビティ２１６の深さ寸法と溝部２１７ａの深さ寸法とを合計した深さ寸法は、フェライト部材２１２の厚み寸法とヨーク材２１８の厚み寸法とを加算した厚み寸法と同等かもしくは若干ながら大きな寸法に設定される。そのため、フェライト部材２１２とヨーク材２１８とを積層基板２１５に収納した状態において、ヨーク材２１８は積層基板２１５の表面から突出しない。
【０１６４】
一方、積層基板２１５のキャビティ形成面の反対側の表面に磁石２１３が配置される。磁石２１３は積層基板２１５を挟んでフェライト部材２１２と対向配置される。積層基板２１５上の磁石２１３を覆ってヨーク材２１４が配置される。貫通孔２１７ｂを挿通するヨーク材２１８の屈曲部２１８ｂの先端はヨーク材２１４に連結される。
【０１６５】
以上の基本構成を備える通信回路モジュールにおいて、本実施の形態は、積層基板２１５のキャビティ形成面の反対側に位置する表面にキャビティ２１５Ｈが設けられる。キャビティ２１５Ｈは、一方の貫通孔２１７ｂの開口端に連通して形成される。キャビティ２１５Ｈは、他方の貫通孔２１７ｂ側ではなくてその反対側に配置される。キャビティ２１５Ｈは、一方の貫通孔２１７ｂから突出する屈曲部２１８ｂの先端２１８ｈを収納する大きさを備える。キャビティ２１５Ｈの深さ寸法は、屈曲部２１８ｂの厚み寸法と同等に設定される。
【０１６６】
ヨーク材２１８は屈曲部２１８ｂを貫通孔２１７ｂに挿通させた状態で積層基板２１５に装着される。この状態で一方の屈曲部２１８ｂの先端２１８ｈがキャビティ２１５Ｈ側に屈曲されて、キャビティ２１５Ｈに収納される。このとき、先端２１８ｈの表面と積層基板２１５の表面とは面一となる。この状態で，キャビティ２１５Ｈ上にパワーアンプ２１９が実装される。実装されたパワーアンプ２１９とヨーク材２１８の先端２１８ｈとは当接する。
【０１６７】
本実施の形態の通信回路モジュールは、パワーアンプ２１９のように発熱する部品が含まれる場合でも、ヨーク材２１８の先端部２１８ｈを介して、パワーアンプ２１９の熱を効率よく実装基板側に放熱することができる。そのため、熱伝導率に優れた積層基板材料を採用したり、サーマルビアなどを用いることなく、良好な放熱構造を実現できる。そのため、回路構成の自由度が高くなり、集積度の高い通信回路モジュールが実現される。
【０１６８】
なお、ヨーク材２１８と発熱する実装部品（パワーアンプ２１９）との接触構造は、本実施の形態の構成に限定されるものではなく、本発明の構成内であれば変更可能であり同様の効果が得られる。
【０１６９】
（第９の実施の形態）
本発明の第９の実施の形態は、非可逆回路素子を備えた通信回路モジュールである。本実施の形態が、図２５，図２６を参照して説明される。
【０１７０】
本実施の形態の構成は、基本的には上述した第６，第８の実施の形態の構成と同一である。本実施の形態の構成を示す図２５，図２６においては、２２０番台の符号が付されている。２２０番台の符号が付された各部品は、第６の実施の形態における１５０番台，１８０番台、第８の実施の形態における２１０番台の符号が付された部品に相当する。ここで、対応する符号において１桁目の番号および末尾に付されるアルファベットは、第６，第８，第９の実施の形態の間で共通化される。
【０１７１】
第６，第８の実施の形態は、積層基板層１５５，１８５の内部に単一のサーキュレータを内蔵した通信回路モジュールである。本実施の形態は、積層基板２２５の内部に、複数のサーキュレータを内蔵する。具体的には、使用する周波数帯の異なる２つのサーキュレータの中心電極とコンデンサ部分とが積層基板層２２５に設けられる。積層基板２２５には、フェライト部材２２２Ａ，２２２Ｂをそれぞれ収納する一対のキャビティ２２６Ａ，２２６Ｂとヨーク材２２８を埋設するキャビティ２２７とが設けられる。磁気回路を構成するヨーク材２２４，２２８とフェライト部材２２２Ａ，２２２Ｂを磁化する磁石２２３とは両フェライト部材２２２Ａ，２２２Ｂで共用される。
【０１７２】
積層基板２２５は２つのサーキュレータを構成する電極構成が内蔵される。電極構成は、第６の実施の形態において図１７を参照して説明した積層基板１５５の電極構成と同様である。ただし、本実施の形態では、サーキュレータ数（２）に合わせて複数の電極構成が積層基板２２５に内蔵される。
【０１７３】
本実施の形態の通信回路モジュールは、異なった周波数帯で動作する複数のサーキュレータを１つのモジュール中に一体化する。そのため、単品部品としてのサーキュレータを基板上に複数実装する場合と比べ、周りに配置される部品との位置関係を配慮する必要性が軽減される。したがって、複数のサーキュレータを実効的な占有スペースを下げて通信回路モジュールに取り込むことが可能となり、集積化された小型のデュアルバンド通信回路モジュールを実現することができる。各サーキュレータは１組のヨーク材２２４，２２８と１つの磁石２２３とを共有するので、これらを別々に用意する場合より部品点数を削減できる。これにより、量産性、コストの面で優れた複数のサーキュレータを内蔵したデュアルバンド通信回路モジュールを実現できる。
【０１７４】
【発明の効果】
以上説明した本発明によれば、電気特性を劣化することなく小型化と量産性を実現する非可逆回路素子を得ることができる。電気特性を劣化することなく実効的な占有スペースを小さくできる非可逆回路素子を備えた通信回路モジュールを得ることができる。積層基板の材料や構成に制約を受けることなく簡易な方法で実装部品の放熱対策が可能となる通信回路モジュールを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図２】第１の実施の形態の変形例を示すサーキュレータを構成する積層基板の分解斜視図。
【図３】本発明の第２の実施の形態の第１の構成におけるサーキュレータを構成する積層基板の分解斜視図。
【図４】第２の実施の形態の第２の構成におけるサーキュレータを構成する積層基板の分解斜視図。
【図５】第２の実施の形態の第１の変形例におけるサーキュレータを構成する積層基板の分解斜視図。
【図６】第２の実施の形態の第２の変形例におけるサーキュレータを構成する積層基板の分解斜視図。
【図７】本発明の第３の実施の形態におけるサーキュレータを構成する分解斜視図。
【図８】第３の実施の形態におけるサーキュレータの縦断面図。
【図９】本発明の第３の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図１０】（Ａ）〜（Ｃ）は、第１〜第３の実施の形態の変形例である積層基板中のビアホール導体の形状および配置を示す平面図。
【図１１】本発明の第４の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図１２】本発明の第５の実施の形態におけるサーキュレータの分解斜視図。
【図１３】第５の実施の形態のサーキュレータの縦断面図。
【図１４】第５の実施の形態におけるサーキュレータを構成する積層基板の分解斜視図。
【図１５】本発明の第６の実施の形態における通信回路モジュールの分解斜視図。
【図１６】（Ａ）は、第６の実施の形態の第１の構成における通信回路モジュールの非可逆回路素子部の断面図、（Ｂ）は、第６の実施の形態の第１の構成における通信回路モジュールの非可逆回路素子部の平面図。
【図１７】第６の実施の形態の第１の構成における通信回路モジュールの積層基板中の非可逆回路素子部の第１の構成の一部破断分解斜視図。
【図１８】第６の実施の形態の第２の構成における通信回路モジュールの分解斜視図。
【図１９】（Ａ）は、第６の実施の形態の第２の構成における通信回路モジュールの非可逆回路素子部の断面図、（Ｂ）は、第６の実施の形態の第２の構成における通信回路モジュールの非可逆回路素子部の平面図。
【図２０】第６の実施の形態の第２の構成における通信回路モジュールの積層基板中の非可逆回路素子部の一部破断分解斜視図。
【図２１】本発明の第７の実施の形態の第１の構成における接層基板の断面図。
【図２２】本発明の第７の実施の形態の第２の構成における接層基板の断面図。
【図２３】本発明の第８の実施の形態における通信回路モジュールの分解斜視図。
【図２４】第８の実施の形態における通信回路モジュールの断面図。
【図２５】本発明の第９の実施の形態における通信回路モジュールの分解斜視図。
【図２６】第９の実施の形態における通信回路モジュールの非可逆回路素子部の断面図。
【図２７】サーキュレータの第１の従来例の分解斜視図。
【図２８】第１の従来例のサーキュレータの中心電極部の分解斜視図。
【図２９】第１の従来例におけるサーキュレータの分解斜視図。
【図３０】第１の従来例のサーキュレータの積層基板の分解斜視図。
【図３１】第２の従来例におけるサーキュレータの分解斜視図。
【図３２】第２の従来例のサーキュレータの積層基板の分解斜視図。
【符号の説明】
１ サーキュレータ
２，１２２，１５２，１８２，２１２，２２１，２２２ フェライト部材
３，１２３，１５３，１８３，２１３，２２３ 磁石
４，８，７８，１２４，，１２８，１５４，１５８，１８４，１８８，２１４，２１８， ２２４，２２８ ヨーク材
５ａ〜５ｃ 中心電極 ５ｐ 接地円板
６ａ〜６ｃ 平行平板コンデンサ ７，２６７ 入出力端子部
７ａ，７ｂ，７ｃ 入出力端子
８ｄ〜８ｆ 接地端子 ９ａ，９ｂ 絶縁層
１０，２０，３０，４０，５０，６０，７５，１１０，１２５，１５５，１８５，２１５，２２５，２６５，２８５ 積層基板
１１ａ〜１１ｆ，２１ａ〜２１ｆ，３１ａ〜３１ｆ，４１ａ〜４１ｆ，５１ａ〜５１ｆ，６１ａ〜６１ｆ，９１ａ〜９１ｆ，１１１ａ〜１１１ｆ，２７１ａ〜２７１ｆ ２９１ａ〜２９１ｆ 内部接続用端子電極
１２ａ〜１２ｃ，２２ａ〜２２ｃ，３２ａ〜３２ｃ，４２ａ〜４２ｃ，５２ａ〜５２ｃ，６２ａ〜６２ｃ，９２ａ〜９２，１１２ａ〜１１２ｃｃ，１４２ａ〜１４２ｃ，１７２ａ〜１７２ｃ，２０２ａ〜２０２ｃ，２７５ａ〜２７５ｃ，２９５ａ〜２９５ｃ 中心電極
１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ，４３ａ，４３ｂ，５３ａ，５３ｂ，６３ａ〜６３ｄ，９３ａ〜９３ｃ，１４３，１７３ａ〜１７３ｃ，２０３ａ，２０３ｂ，２９２ 接地電極
３６ａ〜３６ｃ，４６ａ〜４６ｃ，５６ａ〜５６ｃ，６６ａ〜６６ｃ，６７ａ〜６７ｃ，９６ａ〜９６ｃ，１４６ａ〜１４６ｃ，１７６ａ〜１７６ｃ，２９６ａ〜２９６ｃ コンデンサ形成用電極
７６ａ〜７６ｆ，２６６ａ〜２６６ｆ，２８６ａ〜２８６ｆ 電極
７７，２８７ 入出力端子部 ７７ａ〜７７ｃ 入出力端子
７８ｄ〜７８ｆ 接地端子
７８ｈ，７８ｉ，１８８ｈ，１８８ｉ，２１８ｈ 突起
９４，２０４ ヨーク材接続用電極
１０１ａ〜１０１ｆ，１０２ａ〜１０２ｆ ビアホール導体
１４１ａ〜１４１ｆ 外部接続用端子電極
１４８，１７１，１７８，２０１，２１５Ｈ キャビティ
１７７，２０７ 孔 ２１６ パワー・アンプ
２６７ａ〜２６７ｃ，２８７ａ〜２８７ｃ 入出力端子
α 絶縁層
Claims (34)
- 互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、
前記中心電極の一端に並列接続されるコンデンサと、
前記中心電極の他端に接続されるとともに、前記中心電極の間に少なくとも１つずつ配置される接地電極と、
前記中心電極と前記接地電極との間に配置される電気分離層と、
前記中心電極に近接して配置されるフェライト部材と、
前記フェライト部材に直流磁界を印加する磁石と、
前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、
を有する非可逆回路素子。 - 前記中心電極と前記接地電極と前記電気分離層とは積層基板を構成する、
請求項１に記載に記載の非可逆回路素子。 - 前記コンデンサを、前記積層基板内に積層形成する、
請求項２に記載の非可逆回路素子。 - 前記コンデンサは、対向配置された一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有し、このコンデンサを前記積層基板と一体に成形し、
前記誘電体層と前記電気分離層とを除く前記積層基板の他の層の間に、他の接地電極を設け、前記他の接地電極を前記中心電極の他端に接続する、
請求項３に記載の非可逆回路素子。 - 前記積層基板の表面に露出配置されて前記中心電極の他端に接続される表面電極をさらに有し、
前記ヨーク材を導電性材料から構成し、このヨーク材を前記表面電極に当接させることで接続する、
請求項２に記載の非可逆回路素子。 - 互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、
前記中心電極どうしの間に配置される電気分離層と、
前記中心電極の一端に並列接続されるコンデンサと、
前記中心電極に近接して配置されるフェライト部材と、
前記フェライト部材に直流磁界を印加する磁石と、
前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、
前記中心電極と前記電気分離層とを含む積層基板と、
前記積層基板内に設けられて、前記中心電極両端の接続箇所を含むこの積層基板内の接続箇所における層間接続を行うビアホール導体と、
を有し、
前記中心電極の他端に接続される前記ビアホール導体は、他の前記ビアホール導体よりも電気抵抗が低い、非可逆回路素子。 - 前記中心電極の他端に接続されるビアホール導体は、他の前記ビアホール導体よりビア総断面積が大きい、
請求項６に記載の非可逆回路素子。 - 前記コンデンサを前記積層基板内に積層形成する、
請求項６に記載の非可逆回路素子。 - 前記コンデンサは、対向配置される一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有し、このコンデンサを前記積層基板に一体に成形し、
前記積層基板の層間に接地電極を設け、この接地電極を前記中心電極の他端に接続する、
請求項８に記載の非可逆回路素子。 - 前記積層基板の表面に露出配置されて前記中心電極の他端に接続される表面電極をさらに有し、
前記ヨーク材を導電性材料から構成し、このヨーク材を前記表面電極に当接させることで接続する、
請求項６に記載の非可逆回路素子。 - 互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、
前記中心電極それぞれの一端に並列接続されるコンデンサと、
前記中心電極どうしの間それぞれに配置される電気分離層と、
前記中心電極に近接して配置されるフェライト部材と、
前記フェライト部材に直流磁界を印加する磁石と、
前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、
前記中心電極と前記電気分離層とを含む積層基板と、
前記積層基板の端面に設けられる接地電極と、
を有し、
前記中心電極それぞれの他端を前記積層基板の端面まで延出させて前記接地電極に接続する、非可逆回路素子。 - 前記コンデンサを、前記積層基板中に積層形成する、
請求項１１に記載の非可逆回路素子。 - 前記コンデンサは、対向配置された一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有しており、このコンデンサを前記積層基板に一体に成形し、
前記誘電体層と前記電気分離層とを除く前記積層基板の他の層の間に、他の接地電極を設け、前記他の接地電極を前記中心電極の他端に接続する、
請求項１２に記載の非可逆回路素子。 - 互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、
前記中心電極どうしの間に配置される電気分離層と、
前記中心電極の一端に並列接続されるコンデンサと、
前記中心電極に近接して配置されるフェライト部材と、
前記フェライト部材に直流磁界を印加する磁石と、
前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、
前記中心電極と前記電気分離層とを含む積層基板と、
を有し、
前記コンデンサは、対向配置される一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有し、このコンデンサを前記積層基板と一体に成形し、
一方の前記対向電極を前記中心電極の一端に接続し、他方の前記対向電極を前記積層基板の表面に露出させる、非可逆回路素子。 - 前記誘電体層を、前記電気分離層より誘電率の高い材料から構成する、
請求項１４に記載の非可逆回路素子。 - 前記誘電体層を除く前記積層基板の他の層の間に接地電極を設け、この接地電極を前記中心電極の他端に接続する、
請求項１４に記載の非可逆回路素子。 - 非可逆回路素子を備え、
前記非可逆回路素子は、
互いに交差するように重ね合わせ配置される少なくとも３つの中心電極と、
前記中心電極の一端に並列接続されるコンデンサと、
前記中心電極どうしの間に配置される電気分離層と、
前記中心電極に近接して配置されるフェライト部材と、
前記フェライト部材に直流磁界を印加する磁石と、
前記フェライト部材と前記磁石とに組み合わされて磁気回路を構成するヨーク材と、
前記中心電極と前記電気分離層とを含む積層基板と、
を有し、
前記積層基板がモジュール主構造材として機能する、通信回路モジュール。 - 前記中心電極の他端に接続されるとともに前記中心電極の間に少なくとも１つずつ配置される接地電極をさらに有し、
前記電気分離層を、前記中心電極と前記接地電極との間に配置し、
前記積層基板が前記中心電極と前記接地電極と前記電気分離層とを含む、
請求項１７に記載の通信回路モジュール。 - 前記コンデンサを、前記積層基板内に積層形成する、
請求項１７に記載の通信回路モジュール。 - 前記コンデンサは、対向配置される一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有しており、このコンデンサを前記積層基板に一体に成形し、
前記誘電体層と前記電気分離層とを除く前記積層基板の他の層の間に、他の接地電極を設け、前記他の接地電極を前記中心電極の他端に接続する、
請求項１８に記載の通信回路モジュール。 - 前記積層基板の表面に露出配置されて前記中心電極の他端に接続される表面電極をさらに有し、
前記ヨーク材を導電性材料から構成し、このヨーク材を前記表面電極に当接させることで接続する、
請求項１８に記載の通信回路モジュール。 - 前記積層基板内に設けられて、前記中心電極両端の接続箇所を含むこの積層基板内の接続箇所の層間接続を行うビアホール導体をさらに有し、前記中心電極の他端に接続される前記ビアホール導体は、他の前記ビアホール導体よりも電気抵抗が低い、
請求項１７に記載の通信回路モジュール。 - 前記中心電極の他端に接続されるビアホール導体は、他の前記ビアホール導体よりビア総断面積が大きい、
請求項２２に記載の通信回路モジュール。 - 前記コンデンサは、対向配置された一対の対向電極と、前記対向電極どうしの間に挟み込まれる誘電体層とを有しており、このコンデンサを前記積層基板と一体に成形し、
一方の前記対向電極を前記中心電極の一端に接続し、他方の前記対向電極を前記積層基板の表層に露出させる、
請求項１９に記載の通信回路モジュール - 前記誘電体層を、前記電気分離層より誘電率の高い材料から構成する、
請求項２４に記載の非可逆回路素子。 - 前記誘電体層と前記電気分離層とを除く前記積層基板の他の層の間に他の接地電極を設け、前記他の接地電極を前記中心電極の他端に接続する、
請求項２４に記載の通信回路モジュール。 - 前記積層基板内に前記中心電極を含む電極パターンを設け、
前記中心電極の電極厚みを、積層基板内に設けられる他の前記電極パターンの電極厚みの平均値より厚くする、
請求項１７に記載の通信回路モジュール。 - 前記積層基板上に実装部品を実装し、この実装部品の少なくとも１つを、前記ヨーク材に当接させる、
請求項１７に記載の通信回路モジュール。 - 前記ヨーク材に当接させる実装部品をパワーアンプとする、
請求項２８に記載の通信回路モジュール。 - 複数の前記非可逆回路素子を有する、
請求項１７に記載の通信回路モジュール。 - 前記複数の非可逆回路素子に対して、前記ヨーク材を一つ設ける、
請求項３０に記載の通信回路モジュール。 - 前記複数の非可逆回路素子に対して前記磁石を一つ設ける、
請求項３０に記載の通信回路モジュール。 - 前記積層基板に、前記フェライト部材と前記ヨーク材との一部もしくは全部を、これら部材の表面を前記積層基板から突出させることなく収納する収納凹部を設ける、
請求項１７に記載の通信回路モジュール。 - 前記積層基板に、前記磁石と前記ヨーク材との一部もしくは全部を、これら部材の表面を前記積層基板から突出させることなく収納する収納凹部を設ける、
請求項１７に記載の通信回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003149551A JP2004064738A (ja) | 2002-06-03 | 2003-05-27 | 非可逆回路素子の構造 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161367 | 2002-06-03 | ||
| JP2003149551A JP2004064738A (ja) | 2002-06-03 | 2003-05-27 | 非可逆回路素子の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004064738A true JP2004064738A (ja) | 2004-02-26 |
Family
ID=31949241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003149551A Pending JP2004064738A (ja) | 2002-06-03 | 2003-05-27 | 非可逆回路素子の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004064738A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009504040A (ja) * | 2005-08-05 | 2009-01-29 | エプコス アクチエンゲゼルシャフト | 電気素子 |
| JP2020520135A (ja) * | 2017-04-28 | 2020-07-02 | スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ | Ｒｆサーキュレータ |
-
2003
- 2003-05-27 JP JP2003149551A patent/JP2004064738A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009504040A (ja) * | 2005-08-05 | 2009-01-29 | エプコス アクチエンゲゼルシャフト | 電気素子 |
| US8436248B2 (en) | 2005-08-05 | 2013-05-07 | Epcos Ag | Electrical component |
| JP2020520135A (ja) * | 2017-04-28 | 2020-07-02 | スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ | Ｒｆサーキュレータ |
| JP7150342B2 (ja) | 2017-04-28 | 2022-10-11 | スリーディー グラス ソリューションズ，インク | Ｒｆサーキュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0903801B1 (en) | Nonreciprocal circuit device | |
| US20060022766A1 (en) | High frequency circuit module having non-reciprocal circuit element | |
| KR20060049933A (ko) | 비가역 회로 소자 | |
| JP4239916B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| JP4947289B2 (ja) | 非可逆回路素子 | |
| JP2004064738A (ja) | 非可逆回路素子の構造 | |
| US20030231076A1 (en) | Structure of non-reciprocal circuit element | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| JP3419369B2 (ja) | 非可逆回路素子 | |
| JP6642764B2 (ja) | 電子機器および通信機器 | |
| JP4006698B2 (ja) | デュアルバンド用送受信機 | |
| JP5606199B2 (ja) | フィルタ装置 | |
| JP3209418B2 (ja) | 集中定数型アイソレータ用ダミー抵抗 | |
| JP2004015430A (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JPH1155003A (ja) | 積層型誘電体フィルタ | |
| JPH10276117A (ja) | 複合スイッチ回路部品 | |
| JP4631754B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP4457335B2 (ja) | 非可逆回路素子 | |
| JP2024021357A (ja) | 電子部品 | |
| JPH1098308A (ja) | 非可逆回路素子 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JPH0715212A (ja) | 非可逆回路素子 | |
| JP5558294B2 (ja) | フィルタ装置 | |
| JP2006020052A (ja) | ２ポートアイソレータ | |
| JP2003060409A (ja) | ブルートゥース用ｒｆモジュール |