JP2024021357A - 電子部品 - Google Patents

Abstract

【課題】小型化を図れると共に、スプリアスを抑制できる電子部品を提供する。
【解決手段】電子部品１は、複数の誘電体層が積層されて形成されている積層体２と、積層体２内に配置されている第一共振器６と、を備え、積層体２は、第一誘電率部２Ａと、当該第一誘電率部よりも誘電率が低い第二誘電率部２Ｂ，２Ｃと、を有し、第一共振器６は、第一導体２３Ａ及び第二導体２３Ｂを少なくとも含んで構成されており、第一導体２３Ａ及び第二導体２３Ｂの少なくとも一方は、第一誘電率部２Ａに配置されており、複数の誘電体層の積層方向における第二誘電率部２Ｂ，２Ｃの厚みは、第一誘電率部２Ａの厚みよりも大きい。
【選択図】図１１

Description

本発明は、電子部品に関する。

特許文献１には、複数の誘電体層を積層した積層体に、共振導体を設定した誘電体共振器が開示されている。特許文献１に記載の誘電体共振器は、複数の誘電体層を、樹脂の低誘電体層と、セラミックスの高誘電体層と、により構成している。誘電体共振器では、共振導体の積層方向の両側を、セラミックスの高誘電体層で挟み、高誘電率層の積層方向の両側を、樹脂の低誘電体層で挟むようにして積層している。

特開平６－５３７１７号公報

本発明の一側面は、小型化を図れると共に、スプリアスを抑制できる電子部品を提供することを目的とする。

本発明の一側面に係る電子部品は、複数の誘電体層が積層されて形成されている積層体と、積層体内に配置されている少なくとも一つの共振器と、を備え、積層体は、第一誘電率部と、当該第一誘電率部よりも誘電率が低い第二誘電率部と、を有し、共振器は、第一導体と、第一導体と電気的に接続されている第二導体とを少なくとも含んで構成されており、第一導体及び第二導体の少なくとも一方は、第一誘電率部に配置されており、複数の誘電体層の積層方向における第二誘電率部の厚みは、第一誘電率部の厚みよりも大きい。

本発明の一側面に係る電子部品では、積層体が第一誘電率部及び第二誘電率部を有し、共振器の第一導体及び第二導体の少なくとも一方が誘電率の高い第一誘電率部に配置されている。これにより、電子部品では、第一導体と第二導体との間に第一誘電率部が配置されるため、第一導体と第二導体との対向面積を大きくしなくとも、所望する容量を得ることができる。そのため、電子部品では、小型化を図れる。また、電子部品では、積層体が誘電率の低い第二誘電率部を有しているため、共振器の二次共振を高周波側にシフトさせる（共振を広域にシフトさせる）ことができる。特に、電子部品では、複数の誘電体層の積層方向における第二誘電率部の厚みが第一誘電率部の厚みよりも大きいため、共振器の二次共振を適切に高周波側にシフトさせることができる。これにより、電子部品では、スプリアスを抑制することができる。

一実施形態においては、積層体は、第二誘電率部を複数有し、複数の第二誘電率部のそれぞれの積層方向における厚みは、第一誘電率部よりも大きく、第一誘電率部は、積層方向において二つの第二誘電率部の間に配置されていてもよい。この構成では、第一誘電率部を二つの第二誘電率部によって挟む構造となるため、スプリアスの抑制をより一層図れる。

一実施形態においては、第一導体は、第一誘電率部に配置されており、第二導体は、第二誘電率部に配置されていてもよい。この構成では、電子部品の外形サイズが制限されている構成において、第二誘電率部の厚みを確保することができる。そのため、電子部品では、小型化を図りつつ、スプリアスを抑制できる。

一実施形態においては、積層体は、積層方向において互いに対向している実装面及び主面と、実装面と主面とを連結している四つの側面と、を有し、積層体の実装面に配置されている入出力端子及びグラウンド端子と、積層体内に配置されている第一シールド及び第二シールドと、を備え、第一シールドは、グラウンド端子に電気的に接続されていると共に、実装面寄りの位置に配置されており、第二シールドは、第一シールドに電気的に接続されていると共に、主面寄りの位置に配置されており、共振器は、第一導体及び第二導体と第二シールドとを電気的に接続する接続導体を含んでおり、第二誘電率部の表面は、実装面を構成しており、第二導体は、実装面を構成する第二誘電率部に配置されていてもよい。この構成では、グラウンド端子と第二導体との間の経路の長さを確保することができるため、共振器のインダクタンスを増加させることができる。したがって、電子部品では、特性の向上を図ることができる。

一実施形態においては、共振器は、第一導体及び第二導体と電気的に接続される第三導体を含み、第三導体は、積層体の主面を構成する第二誘電率部に配置されていてもよい。この構成では、第二シールドが配置される第二誘電率部に、第三導体としていわゆるスタブを配置することにより、共振特性において減衰極を形成することができる。

本発明の一側面によれば、小型化を図れると共に、スプリアスを抑制できる。

図１は、一実施形態に係る電子部品の斜視図である。 図２は、一実施形態に係る電子部品の斜視図である。 図３（ａ）は、電子部品を主面側から見た図であり、図３（ｂ）は、電子部品を実装面側から見た図である。 図４は、電子部品の透過斜視図である。 図５は、電子部品の透過斜視図である。 図６は、電子部品の積層体の内部構造を示す平面図である。 図７は、電子部品の等価回路図である。 図８は、電子部品の透過斜視図である。 図９は、図８に示す電子部品の平面図である。 図１０（ａ）は、図８に示す電子部品を側面側から見た図であり、図１０（ｂ）は、図８に示す電子部品を側面側から見た図である。 図１１は、電子部品の透過斜視図である。 図１２は、図１１に示す電子部品の平面図である。 図１３（ａ）は、図１１に示す電子部品を側面側から見た図であり、図１３（ｂ）は、図１１に示す電子部品を側面側から見た図である。 図１４は、電子部品の透過斜視図である。 図１５は、図１４に示す電子部品の平面図である。 図１６（ａ）は、図１４に示す電子部品を側面側から見た図であり、図１６（ｂ）は、図１４に示す電子部品を側面側から見た図である。 図１７は、電子部品の透過斜視図である。 図１８は、図１７に示す電子部品の平面図である。 図１９（ａ）は、図１７に示す電子部品を側面側から見た図であり、図１９（ｂ）は、図１７に示す電子部品を側面側から見た図である。 図２０は、電子部品の透過斜視図である。 図２１は、図２０に示す電子部品の平面図である。 図２２は、電子部品の透過斜視図である。 図２３は、図２２に示す電子部品の平面図である。 図２４（ａ）は、図２２に示す電子部品を側面側から見た図であり、図２４（ｂ）は、図２２に示す電子部品を側面側から見た図である。 図２５は、電子部品の透過斜視図である。 図２６は、図２５に示す電子部品の平面図である。 図２７（ａ）は、図２５に示す電子部品を側面側から見た図であり、図２７（ｂ）は、図２５に示す電子部品を側面側から見た図である。 図２８は、電子部品の透過斜視図である。 図２９は、図２８に示す電子部品の平面図である。 図３０（ａ）は、図２８に示す電子部品を側面側から見た図であり、図３０（ｂ）は、図２８に示す電子部品を側面側から見た図である。 図３１は、他の実施形態に係る電子部品の透過斜視図である。 図３２は、図３１に示す電子部品の平面図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。

図１及び図２は、一実施形態に係る電子部品の斜視図である。図３（ａ）は、電子部品を主面側から見た図であり、図３（ｂ）は、電子部品を実装面側から見た図である。図４及び図５は、電子部品の透過図である。図６は、電子部品の積層体の内部構造を示す平面図である。図１～図６に示されるように、電子部品１は、積層体２と、入出力端子３，４と、第一シールド５Ａ及び第二シールド５Ｂと、第一共振器６、第二共振器７、第三共振器８、第四共振器９及び第五共振器１０と、を備えている。図４～図６では、説明の便宜上、積層体２を二点鎖線で示している。

積層体２は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。積層体２は、外面として、一対の主面２ａ，２ｂと、四つの側面２ｃ，２ｄ，２ｅ，２ｆと、を有している。主面２ａ，２ｂは、互いに対向している。側面２ｃ，２ｄは、互いに対向している。側面２ｅ，２ｆは、互いに対向している。以下では、主面２ａ，２ｂの対向方向を第一方向Ｄ１、側面２ｃ，２ｄの対向方向を第二方向Ｄ２、及び、側面２ｅ，２ｆの対向方向を第三方向Ｄ３とする。第一方向Ｄ１、第二方向Ｄ２、及び第三方向Ｄ３は互いに略直交している。

主面２ａ，２ｂは、側面２ｃ，２ｄを連結するように第二方向Ｄ２に延在している。主面２ａ，２ｂは、側面２ｅ，２ｆを連結するように第三方向Ｄ３にも延在している。側面２ｃ，２ｄ，２ｅ，２ｆは、主面２ａ，２ｂを連結するように第一方向Ｄ１に延在している。側面２ｃ，２ｄは、側面２ｅ，２ｆを連結するように第三方向Ｄ３にも延在している。側面２ｅ，２ｆは、側面２ｃ，２ｄを連結するように第二方向Ｄ２に延在している。

主面２ｂは、実装面であり、たとえば電子部品１を図示しない他の電子機器（たとえば、回路基材、又は積層電子部品）に実装する際、他の電子機器と対向する面である。主面２ａには、マークＭが設けられている。マークＭは、電子部品１の向き、方向を示すものである。なお、マークＭは設けられていなくてもよい。

積層体２の第一方向Ｄ１における長さは、積層体２の第二方向Ｄ２における長さ及び積層体２の第三方向Ｄ３における長さよりも短い。積層体２の第二方向Ｄ２における長さは、積層体２の第三方向Ｄ３における長さと同等である。積層体２の第二方向Ｄ２における長さは、積層体２の第三方向Ｄ３における長さよりも短くてもよいし、積層体２の第三方向Ｄ３における長さよりも長くてもよい。

なお、本実施形態で「同等」とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±５％の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。

積層体２は、複数の誘電体層（図示省略）が第一方向Ｄ１において積層されてなる。つまり、積層体２の積層方向は、第一方向Ｄ１である。実際の積層体２では、複数の積層体層は、その層間の境界が視認できない程度に一体化されていてもよいし、層間の境界が視認できるように一体化されていてもよい。

誘電体層は、たとえば、誘電体材料を含むセラミックグリーンシートの焼結体から構成される。誘電体材料は、たとえば、ＢａＴｉＯ_３系材料、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系材料、（Ｂａ，Ｃａ）ＴｉＯ_３系材料、ガラス材料、又はアルミナ材料から選択された少なくとも１つを含んでいる。

積層体２は、第一誘電率部２Ａと、第二誘電率部２Ｂ，２Ｃと、を有している。第一誘電率部２Ａは、第二誘電率部２Ｂ，２Ｃよりも誘電率が高い。言い換えれば、第二誘電率部２Ｂ，２Ｃは、第一誘電率部２Ａよりも誘電率が低い。本実施形態では、第一誘電率部２Ａの誘電率は、たとえば、２０～１００である。第二誘電率部２Ｂ，２Ｃの誘電率は、たとえば、３～１０である。

第一誘電率部２Ａは、第一方向Ｄ１において、第二誘電率部２Ｂと第二誘電率部２Ｃとの間に配置されている。すなわち、第一誘電率部２Ａは、第二誘電率部２Ｂと第二誘電率部２Ｃとに挟まれるように、第一方向Ｄ１において、積層体２の中央部に位置している。第二誘電率部２Ｂの表面（第一誘電率部２Ａと対向（接触）する面とは反対側の面）は、積層体２の主面２ａを構成している。第二誘電率部２Ｃの表面（第一誘電率部２Ａと対向（接触）する面とは反対側の面）は、積層体２の主面２ｂ（実装面）を構成している。

第一誘電率部２Ａの第一方向Ｄ１における厚みは、第二誘電率部２Ｂ，２Ｃにおける第一方向Ｄ１の厚みよりも小さい（薄い）。言い換えれば、第二誘電率部２Ｂ，２Ｃの第一方向Ｄ１における厚みは、第一誘電率部２Ａにおける第一方向Ｄ１の厚みよりも大きい（厚い）。本実施形態では、第一誘電率部２Ａの厚みは、たとえば、０．１６ｍｍである。第二誘電率部２Ｂ，２Ｃの厚みは、たとえば、０．６４ｍｍである。本実施形態では、第二誘電率部２Ｂ及び第二誘電率部２Ｃの厚みは同等である。第二誘電率部２Ｂ，２Ｃの厚みは、たとえば、第一誘電率部２Ａの厚みの４倍である。

入出力端子３及び入出力端子４のそれぞれは、積層体２に設けられている。入出力端子３及び入出力端子４のそれぞれは、積層体２の主面２ｂに配置されている。入出力端子３と入出力端子４とは、第二方向Ｄ２において互いに離間して積層体２に設けられている。積層体２の主面２ｂには、複数のグラウンド端子１１が配置されている。グラウンド端子１１は、他の電子機器のグラウンド（図示省略）に接続されるグラウンド端子である。

入出力端子３、入出力端子４及びグラウンド端子１１のそれぞれは、長方形状（長方形状）を呈している。入出力端子３、入出力端子４及びグラウンド端子１１のそれぞれは、各辺が第二方向Ｄ２又は第三方向Ｄ３に沿うように配置されている。入出力端子３、入出力端子４及びグラウンド端子１１は、主面２ｂよりも突出している。すなわち、本実施形態では、入出力端子３、入出力端子４及びグラウンド端子１１のそれぞれの表面は、主面２ｂと面一ではない。入出力端子３、入出力端子４及びグラウンド端子１１は、導電材料（たとえば、Ｃｕ）により構成されている。

入出力端子３、入出力端子４及びグラウンド端子１１のそれぞれには、電解めっき又は無電解めっきが施されることにより、たとえばＮｉ、Ｓｎ、Ａｕなどを含むめっき層（不図示）が設けられてもよい。めっき層は、たとえばＮｉを含み入出力端子３、入出力端子４及びグラウンド端子１１を覆うＮｉめっき膜と、Ａｕを含み、Ｎｉめっき膜を覆うＡｕめっき膜と、を有していてもよい。

図４及び図５に示されるように、第一シールド５Ａ及び第二シールド５Ｂは、積層体２内に配置されている。第一シールド５Ａ及び第二シールド５Ｂは、電子部品１の周囲に電磁波が放射されることを防止する機能を有する。第一シールド５Ａ及び第二シールド５Ｂは、導電材料（たとえば、Ｃｕ）により構成されている。

第一シールド５Ａは、第二誘電率部２Ｃに配置されている。第一シールド５Ａは、第二誘電率部２Ｃ（積層体２）において、主面２ｂ寄りの位置に配置されている。第二シールド５Ｂは、第二誘電率部２Ｂに配置されている。第二シールド５Ｂは、第二誘電率部２Ｂにおいて、主面２ａ寄りの位置に配置されている。第一シールド５Ａ及び第二シールド５Ｂは、長方形状を呈している。第一シールド５Ａでは、入出力端子３，４が設けられている位置において、切り欠きが設けられている。なお、図５及び図６では、第一シールド５Ａ及び第二シールド５Ｂの一部を破線で示している。

第一シールド５Ａ及び第二シールド５Ｂは、グラウンド端子１１に電気的に接続されている。第一シールド５Ａと第二シールド５Ｂとは、複数の接続導体１２によって電気的に接続されている。複数の接続導体１２のそれぞれは、円柱状（棒状）を呈しており、第一方向Ｄ１に沿って延在している。複数の接続導体１２のそれぞれは、たとえば、複数のビア導体によって構成されている。第一シールド５Ａとグラウンド端子１１とは、複数の接続導体１３によって電気的に接続されている。複数の接続導体１３のそれぞれは、たとえば、ビア導体である。

図７は、電子部品１の等価回路図である。図７に示されるように、電子部品１は、入出力ポート部１４と、入出力ポート部１５と、第一共振器６と、第二共振器７と、第三共振器８と、第四共振器９と、第五共振器１０と、第一結合部Ｃ１と、第二結合部Ｃ２と、第三結合部Ｃ３と、第四結合部Ｃ４と、第五結合部Ｃ５と、第六結合部Ｃ６と、第七結合部Ｃ７と、第八結合部Ｃ８と、を有している。

第一共振器６、第二共振器７、第三共振器８、第四共振器９及び第五共振器１０は、回路構成上、入出力端子３（入出力ポート部１４）と入出力端子４（入出力ポート部１５）との間に設けられている。本実施形態においては、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を示すために用いている。本実施形態では、回路構成上、入出力端子３と入出力端子４との間に、入出力端子３側から順に、一段目の第一共振器６、二段面の第二共振器７、三段目の第三共振器８、四段面の第四共振器９及び五段目の第五共振器１０が含まれている。

第一共振器６、第二共振器７、第三共振器８、第四共振器９及び第五共振器１０は、回路構成上隣接する二つの共振器が電磁結合するように構成されている。具体的には、第一共振器６と第二共振器７とが回路構成上隣接して電磁結合し、第一共振器６と第三共振器８とが回路構成上隣接して電磁結合し、第二共振器７と第三共振器８とが回路構成上隣接して電磁結合し、第二共振器７と第四共振器９とが回路構成上隣接して電磁結合し、第三共振器８と第四共振器９とが回路構成上隣接して電磁結合し、第三共振器８と第五共振器１０とが回路構成上隣接して電磁結合し、第四共振器９と第五共振器１０とが回路構成上隣接して電磁結合するように構成されている。

第一結合部Ｃ１は、第一共振器６と第二共振器７との磁気結合により構成されるキャパシタンスである。第二結合部Ｃ２は、第二共振器７と第三共振器８との磁気結合により構成されるキャパシタンスである。第三結合部Ｃ３は、第三共振器８と第四共振器９との磁気結合により構成されるキャパシタンスである。第四結合部Ｃ４は、第四共振器９と第五共振器１０との磁気結合により構成されるキャパシタンスである。第五結合部Ｃ５は、第一共振器６と第三共振器８との磁気結合により構成されるキャパシタンスである。第六結合部Ｃ６は、第三共振器８と第五共振器１０との磁気結合により構成されるキャパシタンスである。第七結合部Ｃ７は、第二共振器７と第四共振器９との磁気結合により構成されるキャパシタンスである。第八結合部Ｃ８は、第一共振器６と第五共振器１０との磁気結合により構成されるキャパシタンスである。

図８は、電子部品１の透過斜視図である。図９は、図８に示す電子部品１の平面図である。図１０（ａ）は、図８に示す電子部品１を側面２ｃ側から見た図であり、図１０（ｂ）は、図８に示す電子部品１を側面２ｆ側から見た図である。図８～図１０では、説明の便宜上、積層体２を二点鎖線で示している。

図８及び図９に示されるように、入出力ポート部１４は、導体２０を有している。図１０（ａ）及び図１０（ｂ）に示されるように、導体２０は、第二誘電率部２Ｃに配置されている。図８及び図９に示されるように、導体２０は、第一共振器６と磁気結合する導体パターン２０Ａと、入出力端子３と導体パターン２０Ａとを電気的に接続する接続パターン２０Ｂと、を含んでいる。導体パターン２０Ａと接続パターン２０Ｂとは、一体に形成されている。接続パターン２０Ｂは、接続導体２０Ｃによって、入出力端子３に接続されている。接続導体２０Ｃは、たとえば、複数のビア導体で構成されている。

入出力ポート部１５は、導体２１を有している。図１０（ａ）及び図１０（ｂ）に示されるように、導体２１は、第二誘電率部２Ｃに配置されている。図８及び図９に示されるように、導体２１は、第五共振器１０と磁気結合する導体パターン２１Ａと、入出力端子４と導体パターン２１Ａとを電気的に接続する接続パターン２１Ｂと、を含んでいる。導体パターン２１Ａと接続パターン２１Ｂとは、一体に形成されている。接続パターン２１Ｂは、接続導体２１Ｃによって、入出力端子４に接続されている。接続導体２１Ｃは、たとえば、複数のビア導体で構成されている。

図１１は、電子部品１の透過斜視図である。図１２は、図１１に示す電子部品１の平面図である。図１３（ａ）は、図１１に示す電子部品１を側面２ｃ側から見た図であり、図１３（ｂ）は、図１１に示す電子部品１を側面２ｆ側から見た図である。図１１～図１３では、説明の便宜上、積層体２を二点鎖線で示している。

図１１及び図１２に示されるように、第一共振器６は、第一導体２３Ａと、第二導体２３Ｂと、接続導体２３Ｃと、接続導体２３Ｄと、を有している。第一導体２３Ａ及び第二導体２３Ｂは、たとえば、長方形状を呈している。第一導体２３Ａ及び第二導体２３Ｂは、同じサイズである。第一導体２３Ａと第二導体２３Ｂとは、接続導体２３Ｃ及び接続導体２３Ｄによって電気的に接続されている。接続導体２３Ｃ及び接続導体２３Ｄのそれぞれは、たとえば、円柱状（棒状）を呈しており、第一方向Ｄ１に沿って延在している。接続導体２３Ｃ及び接続導体２３Ｄのそれぞれは、たとえば、複数のビア導体で構成されている。接続導体２３Ｃ及び接続導体２３Ｄのそれぞれの端部（主面２ａ側の端部）は、第二シールド５Ｂに接続されている。

第一導体２３Ａと第二導体２３Ｂとは、第一方向Ｄ１において所定の間隔をあけて対向する位置に配置されている。第二導体２３Ｂは、積層体２の主面２ｂ寄りの位置に配置されている。図１３（ａ）及び図１３（ｂ）に示されるように、第一導体２３Ａは、第一誘電率部２Ａに配置されている。第二導体２３Ｂは、第二誘電率部２Ｃに配置されている。図１２に示されるように、第一導体２３Ａ及び第二導体２３Ｂは、積層体２の第二方向Ｄ２において、側面２ｃ寄りの位置に配置されている。

図１４は、電子部品１の透過斜視図である。図１５は、図１４に示す電子部品１の平面図である。図１６（ａ）は、図１４に示す電子部品１を側面２ｃ側から見た図であり、図１６（ｂ）は、図１４に示す電子部品１を側面２ｆ側から見た図である。図１４～図１６では、説明の便宜上、積層体２を二点鎖線で示している。

図１４及び図１５に示されるように、第二共振器７は、第一導体２４Ａと、第二導体２４Ｂと、を有している。第一導体２４Ａは、たとえば、略Ｕ字形状を呈している。第一導体２４Ａは、第三方向Ｄ３に沿って延在する部分と、当該部分の端部のそれぞれから第二方向Ｄ２に沿って延在する部分と、を含んでいる。図１６（ａ）及び図１６（ｂ）に示されるように、第一導体２４Ａは、第一誘電率部２Ａに配置されている。

図１４及び図１５に示されるように、第二導体２４Ｂは、たとえば、長方形状を呈している。第二導体２４Ｂは、接続導体２４Ｃ及び接続導体２４Ｄに接続されている。接続導体２４Ｃ及び接続導体２４Ｄは、第一シールド５Ａ及び第二シールド５Ｂに接続されている。図１６（ａ）及び図１６（ｂ）に示されるように、第二導体２４Ｂは、第一誘電率部２Ａに配置されている。第二導体２４Ｂは、第一方向Ｄ１において、第一導体２４Ａよりも主面２ｂ寄りの位置に配置されている。第二導体２４Ｂの一部は、第一導体２４Ａの一部と第一方向Ｄ１において対向している。図１５に示されるように、第一導体２４Ａ及び第二導体２４Ｂは、積層体２の第二方向Ｄ２において、側面２ｃ寄りの位置に配置されている。

図１７は、電子部品１の透過斜視図である。図１８は、図１７に示す電子部品１の平面図である。図１９（ａ）は、図１７に示す電子部品１を側面２ｃ側から見た図であり、図１９（ｂ）は、図１７に示す電子部品１を側面２ｆ側から見た図である。図１７～図１９では、説明の便宜上、積層体２を二点鎖線で示している。

図１７及び図１８に示されるように、第三共振器８は、第一導体２５Ａと、第二導体２５Ｂと、第三導体２５Ｃと、を有している。第一導体２５Ａは、たとえば、長方形状を呈している。第一導体２５Ａは、第三方向Ｄ３に沿って延在している。

第二導体２５Ｂは、たとえば、長方形状を呈している。第二導体２５Ｂは、接続導体２５Ｄ、接続導体２５Ｅ及び接続導体２５Ｆに接続されている。接続導体２５Ｄ及び接続導体２４Ｅのそれぞれは、第一シールド５Ａ及び第二シールド５Ｂに接続されている。接続導体２５Ｆは、第一シールド５Ａに接続されている。第三導体２５Ｃは、たとえば、長方形状を呈している。第三導体２５Ｃは、接続導体２５Ｇ、接続導体２５Ｈ及び接続導体２５Ｉに接続されている。接続導体２５Ｇ、接続導体２５Ｈ及び接続導体２５Ｉのそれぞれは、第一シールド５Ａ及び第二シールド５Ｂに接続されている。

図１９（ａ）及び図１９（ｂ）に示されるように、第一導体２５Ａは、第一誘電率部２Ａに配置されている。図１８に示されるように、第一導体２５Ａは、積層体２の第二方向Ｄ２の中央部に配置されている。第二導体２５Ｂは、第一誘電率部２Ａに配置されている。第二導体２５Ｂは、第一方向Ｄ１において、第一導体２５Ａよりも主面２ｂ寄りの位置に配置されている。第二導体２５Ｂの一部は、第一導体２５Ａの一部と第一方向Ｄ１において対向している。第二導体２５Ｂは、積層体２の第三方向Ｄ３において、側面２ｅ寄りの位置に配置されている。第三導体２５Ｃは、第一方向Ｄ１において、第一導体２５Ａよりも主面２ｂ寄りの位置に配置されている。第三導体２５Ｃの一部は、第一導体２５Ａの一部と第一方向Ｄ１において対向している。第三導体２５Ｃは、積層体２の第三方向Ｄ３において、側面２ｆ寄りの位置に配置されている。

図１４及び図１５に示されるように、第四共振器９は、第一導体２６Ａと、第二導体２６Ｂと、を有している。第一導体２６Ａは、たとえば、略Ｕ字形状を呈している。第一導体２６Ａは、第三方向Ｄ３に沿って延在する部分と、当該部分の端部のそれぞれから第二方向Ｄ２に沿って延在する部分と、を含んでいる。図１６（ａ）及び図１６（ｂ）に示されるように、第一導体２６Ａは、第一誘電率部２Ａに配置されている。

図１４及び図１５に示されるように、第二導体２６Ｂは、たとえば、長方形状を呈している。第二導体２６Ｂは、接続導体２６Ｃ及び接続導体２６Ｄに接続されている。接続導体２６Ｃ及び接続導体２６Ｄは、第一シールド５Ａ及び第二シールド５Ｂに接続されている。図１６（ａ）及び図１６（ｂ）に示されるように、第二導体２６Ｂは、第一誘電率部２Ａに配置されている。第二導体２６Ｂは、第一方向Ｄ１において、第一導体２６Ａよりも主面２ｂ寄りの位置に配置されている。第二導体２６Ｂの一部は、第一導体２６Ａの一部と第一方向Ｄ１において対向している。図１５に示されるように、第一導体２６Ａ及び第二導体２６Ｂは、積層体２の第二方向Ｄ２において、側面２ｄ寄りの位置に配置されている。

図１１及び図１２に示されるように、第五共振器１０は、第一導体２７Ａと、第二導体２７Ｂと、接続導体２７Ｃと、接続導体２７Ｄと、を有している。第一導体２７Ａ及び第二導体２７Ｂは、たとえば、長方形状を呈している。第一導体２７Ａ及び第二導体２７Ｂは、同じサイズである。第一導体２７Ａと第二導体２７Ｂとは、接続導体２７Ｃ及び接続導体２７Ｄによって電気的に接続されている。接続導体２７Ｃ及び接続導体２７Ｄのそれぞれは、たとえば、円柱状（棒状）を呈しており、第一方向Ｄ１に沿って延在している。接続導体２７Ｃ及び接続導体２７Ｄのそれぞれは、たとえば、複数のビア導体で構成されている。接続導体２７Ｃ及び接続導体２７Ｄのそれぞれの端部（主面２ａ側の端部）は、第二シールド５Ｂに接続されている。

第一導体２７Ａと第二導体２７Ｂとは、第一方向Ｄ１において所定の間隔をあけて対向する位置に配置されている。第二導体２７Ｂは、積層体２の主面２ｂ寄りの位置に配置されている。図１３（ａ）及び図１３（ｂ）に示されるように、第一導体２７Ａは、第一誘電率部２Ａに配置されている。第二導体２７Ｂは、第二誘電率部２Ｃに配置されている。図１２に示されるように、第一導体２７Ａ及び第二導体２７Ｂは、積層体２の第二方向Ｄ２において、側面２ｄ寄りの位置に配置されている。

図２０は、電子部品１の透過斜視図である。図２１は、図２０に示す電子部品１の平面図である。図２０及び図２１に示されるように、第一共振器６と第二共振器７とは、結合導体２８によって磁気結合する。結合導体２８は、たとえば、長方形状を呈している。結合導体２８は、第一誘電率部２Ａに配置されている。結合導体２８は、第一方向Ｄ１において、第一共振器６の第一導体２３Ａ及び第二共振器７の第一導体２４Ａよりも主面２ａ寄りの位置に配置されている。結合導体２８は、第一共振器６の第一導体２３Ａと、第二共振器７の第一導体２４Ａとに対向している。

図２２は、電子部品１の透過斜視図である。図２３は、図２２に示す電子部品１の平面図である。図２４（ａ）は、図２２に示す電子部品１を側面２ｃ側から見た図であり、図２４（ｂ）は、図２２に示す電子部品１を側面２ｆ側から見た図である。

図２２及び図２３に示されるように、第二共振器７と第三共振器８とは、結合導体２９によって磁気結合する。結合導体２９は、たとえば、略Ｌ字形状を呈している。図２４（ａ）及び図２４（ｂ）に示されるように、結合導体２９は、第一誘電率部２Ａに配置されている。結合導体２９は、第一方向Ｄ１において、第二共振器７の第一導体２４Ａ及び第三共振器８の第一導体２５Ａよりも主面２ａ寄りの位置に配置されている。結合導体２９は、第二共振器７の第一導体２４Ａと、第三共振器８の第一導体２５Ａとに対向している。

図２２及び図２３に示されるように、第三共振器８と第四共振器９とは、結合導体３０によって磁気結合する。結合導体３０は、たとえば、略Ｌ字形状を呈している。図２４（ａ）及び図２４（ｂ）に示されるように、結合導体３０は、第一誘電率部２Ａに配置されている。結合導体３０は、第一方向Ｄ１において、第三共振器８の第一導体２４Ａ及び第四共振器９の第一導体２６Ａよりも主面２ａ寄りの位置に配置されている。結合導体３０は、第三共振器８の第一導体２５Ａと、第四共振器９の第一導体２６Ａとに対向している。

図２５は、電子部品１の透過斜視図である。図２６は、図２５に示す電子部品１の平面図である。図２７（ａ）は、図２５に示す電子部品１を側面２ｃ側から見た図であり、図２７（ｂ）は、図２５に示す電子部品１を側面２ｆ側から見た図である。

図２５及び図２６に示されるように、第一共振器６と第三共振器８とは、結合導体３１によって磁気結合する。結合導体３１は、たとえば、略Ｌ字形状を呈している。図２７（ａ）及び図２７（ｂ）に示されるように、結合導体３１は、第一誘電率部２Ａに配置されている。結合導体３１は、第一方向Ｄ１において、第一共振器６の第一導体２３Ａ及び第三共振器８の第一導体２５Ａよりも主面２ａ寄りの位置に配置されている。結合導体３１は、第一共振器６の第一導体２３Ａと、第三共振器８の第一導体２５Ａとに対向している。

図２５及び図２６に示されるように、第三共振器８と第五共振器１０とは、結合導体３２によって磁気結合する。結合導体３２は、たとえば、略Ｌ字形状を呈している。図２７（ａ）及び図２７（ｂ）に示されるように、結合導体３２は、第一誘電率部２Ａに配置されている。結合導体３２は、第一方向Ｄ１において、第三共振器８の第一導体２４Ａ及び第五共振器１０の第一導体２７Ａよりも主面２ａ寄りの位置に配置されている。結合導体３２は、第三共振器８の第一導体２５Ａと、第五共振器１０の第一導体２７Ａとに対向している。

図２８は、電子部品１の透過斜視図である。図２９は、図２８に示す電子部品１の平面図である。図３０（ａ）は、図２８に示す電子部品１を側面２ｃ側から見た図であり、図３０（ｂ）は、図２８に示す電子部品１を側面２ｆ側から見た図である。

図２８及び図２９に示されるように、第一共振器６と第五共振器１０とは、結合導体３３によって磁気結合する。結合導体３３は、たとえば、長方形状を呈している。図３０（ａ）及び図３０（ｂ）に示されるように、結合導体３３は、第一誘電率部２Ａと第二誘電率部２Ｃとの境界に配置されている。結合導体３３は、第一方向Ｄ１において、第一共振器６の第一導体２３Ａ及び第五共振器１０の第一導体２７Ａよりも主面２ｂ寄りの位置に配置されている。結合導体３３は、第一共振器６の第一導体２３Ａと、第五共振器１０の第一導体２７Ａとに対向している。

第二共振器７と第四共振器９とは、積層体２内において、第二共振器７と第四共振器９との間に配置されている複数の導体（第一シールド５Ａと第二シールド５Ｂとを接続している接続導体１２など）によって磁気結合する。

図６に示されるように、第四共振器９と第五共振器１０とは、結合導体３４によって磁気結合する。結合導体３４は、たとえば、長方形状を呈している。結合導体３４は、第一誘電率部２Ａに配置されている。結合導体３４は、第一方向Ｄ１において、第四共振器９の第一導体２６Ａ及び第五共振器１０の第一導体２７Ａよりも主面２ａ寄りの位置に配置されている。結合導体３４は、第四共振器９の第一導体２６Ａと、第五共振器１０の第一導体２７Ａとに対向している。

図４に示されるように、積層体２内には、遮蔽導体３５が配置されている。本実施形態では、遮蔽導体３５は、複数（たとえば、五個）配置されている。遮蔽導体３５は、たとえば、円柱状（棒状）を呈しており、第一方向Ｄ１に沿って延在している。遮蔽導体３５は、たとえば、複数のビア導体で構成されている。遮蔽導体３５のそれぞれの端部（主面２ａ側の端部）は、第二シールド５Ｂに接続されている。

遮蔽導体３５は、第一方向Ｄ１から見て、第三共振器８と重なる位置に配置されている。本実施形態では、遮蔽導体３５は、積層体２の第二方向Ｄ２における中央の位置において、第三方向Ｄ３に沿った直線上に配置されている。積層体２の第一方向Ｄ１において、第三共振器８よりも主面２ａ寄りの位置に配置されている。すなわち、遮蔽導体３５は、第二シールド５Ｂと第一導体２５Ａとの間に配置されている。遮蔽導体３５は、第三方向Ｄ３において、所定（一定）の間隔をあけて配置されている。

以上説明したように、本実施形態に係る電子部品１では、積層体２が第一誘電率部２Ａ及び第二誘電率部２Ｃを有し、第一共振器６の第一導体２３Ａが誘電率の高い第一誘電率部２Ａに配置されている。これにより、電子部品１では、第一導体２３Ａと第二導体２３Ｂとの間に第一誘電率部２Ａが配置されるため、第一導体２３Ａと第二導体２３Ｂとの対向面積を大きくしなくとも、所望する容量を得ることができる。そのため、電子部品１では、小型化を図れる。また、電子部品１では、積層体２が誘電率の低い第二誘電率部２Ｃを有しているため、第一共振器６の二次共振を高周波側にシフトさせる（共振を広域にシフトさせる）ことができる。特に、電子部品１では、第一方向Ｄ１における第二誘電率部２Ｃの厚みが第一誘電率部２Ａの厚みよりも大きいため、第一共振器６の二次共振を適切に高周波側にシフトさせることができる。これにより、電子部品１では、スプリアスを抑制することができる。

本実施形態に係る電子部品１では、積層体２は、第二誘電率部２Ｂ及び第二誘電率部２Ｃを有する。第二誘電率部２Ｂ及び第二誘電率部２Ｃのそれぞれの第一方向Ｄ１における厚みは、第一誘電率部２Ａよりも大きい。第一誘電率部２Ａは、第一方向Ｄ１において二つの第二誘電率部２Ｂ，２Ｃの間に配置されている。この構成では、第一誘電率部２Ａを二つの第二誘電率部２Ｂ，２Ｃによって挟む構造となるため、スプリアスの抑制をより一層図れる。

本実施形態に係る電子部品１では、第一共振器６の第一導体２３Ａは、第一誘電率部２Ａに配置されており、第二導体２３Ｂは、第二誘電率部２Ｃに配置されている。この構成では、電子部品１の外形サイズが制限されている構成において、第二誘電率部２Ｃの厚みを確保することができる。そのため、電子部品１では、小型化を図りつつ、スプリアスを抑制できる。

本実施形態に係る電子部品１では、積層体２の主面２ｂ（実装面）に配置されている入出力端子３，４及びグラウンド端子１１と、積層体２内に配置されている第一シールド５Ａ及び第二シールド５Ｂと、を備えている。第一シールド５Ａは、グラウンド端子１１に電気的に接続されていると共に、主面２ｂ寄りの位置に配置されている。第二シールド５Ｂは、第一シールド５Ａに電気的に接続されていると共に、主面２ａ寄りの位置に配置されている。第一共振器６は、第一導体２３Ａ及び第二導体２３Ｂと第二シールド５Ｂとを電気的に接続する接続導体２３Ｃ，２３Ｄを含んでいる。第二誘電率部２Ｃの表面は、積層体２の主面２ｂを構成しており、第二導体２３Ｂは、主面２ｂを構成する第二誘電率部２Ｃに配置されている。この構成では、グラウンド端子１１と第二導体２３Ｂとの間の経路の長さを確保することができるため、第一共振器６のインダクタンスを増加させることができる。したがって、電子部品１では、特性の向上を図ることができる。

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

図３１は、他の実施形態に係る電子部品１Ａの透過斜視図である。図３２は、図３１に示す電子部品１Ａの平面図である。

図３１及び図３２に示されるように、第一共振器６Ａは、第三導体２３Ｅを含んでいる。第三導体２３Ｅは、いわゆるスタブである。第三導体２３Ｅは、接続導体２３Ｃ及び接続導体２３Ｄに接続されている。第三導体２３Ｅは、たとえば、長方形状を呈している。第三導体２３Ｅは、第三方向Ｄ３に沿って延在している。第三導体２３Ｅは、第二誘電率部２Ｂに配置されている。第三導体２３Ｅは、第一方向Ｄ１において、第一共振器６Ａの第一導体２３Ａよりも主面２ａ寄りの位置に配置されている。

第五共振器１０Ａは、第三導体２７Ｅを含んでいる。第三導体２７Ｅは、いわゆるスタブである。第三導体２７Ｅは、接続導体２７Ｃ及び接続導体２７Ｄに接続されている。第三導体２７Ｅは、たとえば、長方形状を呈している。第三導体２７Ｅは、第三方向Ｄ３に沿って延在している。第三導体２７Ｅは、第二誘電率部２Ｂに配置されている。第三導体２７Ｅは、第一方向Ｄ１において、第五共振器１０Ａの第一導体２７Ａよりも主面２ａ寄りの位置に配置されている。

電子部品１では、第一共振器６Ａが第三導体２３Ｅを含み、第五共振器１０Ａが第三導体２７Ｅを含んでいる。第三導体２３Ｅ及び第三導体２７Ｅは、いわゆるスタブである。このように、電子部品１Ａでは、スタブを配置することにより、共振特性において減衰極を形成することができる。

上記実施形態では、積層体２が第一誘電率部２Ａと、二つの第二誘電率部２Ｂ，２Ｃと、を有する形態を一例に説明した。しかし、積層体２は、少なくとも、第一誘電率部と、一つの第二誘電率部と、を有していればよい。

上記実施形態では、電子部品１が第一共振器６、第二共振器７、第三共振器８、第四共振器９及び第五共振器１０を備える形態を一例に説明した。しかし、電子部品は、少なくとも第一共振器６を備えていればよい。また、電子部品は、更に共振器を備えていてもよい。

上記実施形態では、第一共振器６において、第一導体２３Ａ及び第二導体２３Ｂのサイズが同じである形態を一例に説明した。しかし、第一導体２３Ａと第二導体２３Ｂとは、サイズが異なっていてもよい。同様に、第五共振器１０における第一導体２７Ａ及び第二導体２７Ｂにおいても、サイズが異なっていてもよい。

上記実施形態では、第一共振器６において、第一導体２３Ａが積層体２の第一誘電率部２Ａに配置されており、第二導体２３Ｂが積層体２の第二誘電率部２Ｃに配置されている形態を一例に説明した。しかし、第一導体２３Ａ及び第二導体２３Ｂは、第一誘電率部２Ａに配置されていてもよい。同様に、第五共振器１０において、第一導体２７Ａ及び第二導体２７Ｂが第一誘電率部２Ａに配置されていてもよい。

上記実施形態では、積層体２内に遮蔽導体３５が設けられている形態を一例に説明した。しかし、遮蔽導体３５は設けられていなくてもよい。

１，１Ａ…電子部品、２…積層体、２ａ…主面、２ｂ…主面（実装面）、２ｃ，２ｄ，２ｅ，２ｆ…側面、２Ａ…第一誘電率部、２Ｂ…第二誘電率部、２Ｃ…第二誘電率部、３…入出力端子、４…入出力端子、５Ａ…第一シールド、５Ｂ…第二シールド、１１…グラウンド端子、２３Ａ…第一導体、２３Ｂ…第二導体、２３Ｃ，２３Ｄ…接続導体、２３Ｅ，２７Ｅ…第三導体。

Claims (5)

1. 複数の誘電体層が積層されて形成されている積層体と、
   前記積層体内に配置されている少なくとも一つの共振器と、を備え、
   前記積層体は、第一誘電率部と、当該第一誘電率部よりも誘電率が低い第二誘電率部と、を有し、
   前記共振器は、第一導体と、前記第一導体と電気的に接続されている第二導体とを少なくとも含んで構成されており、
   前記第一導体及び前記第二導体の少なくとも一方は、前記第一誘電率部に配置されており、
   複数の前記誘電体層の積層方向における前記第二誘電率部の厚みは、前記第一誘電率部の厚みよりも大きい、電子部品。
2. 前記積層体は、前記第二誘電率部を複数有し、
   複数の前記第二誘電率部のそれぞれの前記積層方向における厚みは、前記第一誘電率部よりも大きく、
   前記第一誘電率部は、前記積層方向において二つの前記第二誘電率部の間に配置されている、請求項１に記載の電子部品。
3. 前記第一導体は、前記第一誘電率部に配置されており、
   前記第二導体は、前記第二誘電率部に配置されている、請求項１又は２に記載の電子部品。
4. 前記積層体は、前記積層方向において互いに対向している実装面及び主面と、前記実装面と前記主面とを連結している四つの側面と、を有し、
   前記積層体の前記実装面に配置されている入出力端子及びグラウンド端子と、
   前記積層体内に配置されている第一シールド及び第二シールドと、を備え、
   前記第一シールドは、前記グラウンド端子に電気的に接続されていると共に、前記実装面寄りの位置に配置されており、
   前記第二シールドは、前記第一シールドに電気的に接続されていると共に、前記主面寄りの位置に配置されており、
   前記共振器は、前記第一導体及び前記第二導体と前記第二シールドとを電気的に接続する接続導体を含んでおり、
   前記第二誘電率部の表面は、前記実装面を構成しており、
   前記第二導体は、前記実装面を構成する前記第二誘電率部に配置されている、請求項３に記載の電子部品。
5. 前記共振器は、前記第一導体及び前記第二導体と電気的に接続される第三導体を含み、
   前記第三導体は、前記積層体の前記主面を構成する前記第二誘電率部に配置されている、請求項４に記載の電子部品。

Images