JP2004061688A - 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 - Google Patents
液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004061688A JP2004061688A JP2002217569A JP2002217569A JP2004061688A JP 2004061688 A JP2004061688 A JP 2004061688A JP 2002217569 A JP2002217569 A JP 2002217569A JP 2002217569 A JP2002217569 A JP 2002217569A JP 2004061688 A JP2004061688 A JP 2004061688A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- crystal display
- display device
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】ＴＦＴ素子の静電破壊を防止でき、狭額縁化が可能な液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供する。
【解決手段】外部から信号が入力する端子部４４と、当該信号をドライバＩＣ１８、２４に出力する端子部４２とが、ゲートバスライン１２や共通配線２０と異なる導電層で形成されている。このため、共通配線２０を面取り工程で除去される位置に配置しても、ゲートバスライン１２を接続配線３４を介して共通配線２０に接続できる。これにより、面取り工程までＴＦＴ素子の静電破壊を防止できる。また、ＴＦＴ基板２の製造工程が増加することもない。さらに、端子部３０、４２、４４、接続配線３４、共通配線２０等を複数の導電層で形成することにより平面的な制約が減少するため、設計工程でＴＦＴ基板２の配線等のレイアウトが容易になり、狭額縁設計が可能になる。
【選択図】 図３
【解決手段】外部から信号が入力する端子部４４と、当該信号をドライバＩＣ１８、２４に出力する端子部４２とが、ゲートバスライン１２や共通配線２０と異なる導電層で形成されている。このため、共通配線２０を面取り工程で除去される位置に配置しても、ゲートバスライン１２を接続配線３４を介して共通配線２０に接続できる。これにより、面取り工程までＴＦＴ素子の静電破壊を防止できる。また、ＴＦＴ基板２の製造工程が増加することもない。さらに、端子部３０、４２、４４、接続配線３４、共通配線２０等を複数の導電層で形成することにより平面的な制約が減少するため、設計工程でＴＦＴ基板２の配線等のレイアウトが容易になり、狭額縁設計が可能になる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、情報機器の表示部等に用いられる液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置を動作させるために用いられるドライバＩＣ（半導体チップ）の実装方法には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装及びＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装等がある。ＣＯＧは、画像表示に必要な映像信号や制御信号を出力するドライバＩＣを直接ガラス基板表面に実装するため、近年要求されている液晶表示装置の狭額縁化に対応可能である。ドライバＩＣの信号出力側の端子は、表示領域から延伸する複数のゲートバスラインやドレインバスラインに接続された複数の端子部に、バンプを介してそれぞれ接続される。ドライバＩＣの信号入力側の端子は、別途設けられるＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に接続された端子部にバンプを介して接続される。一部の信号入力側端子は、ガラス基板上に形成されたパネル内配線によりカスケード接続される。
【０００３】
また、液晶表示装置には、製造工程中に発生する静電気により薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子等が破壊されるのを防止するため、各バスラインを同電位にする共通配線が配置されている。共通配線は各バスラインに電気的に接続され、ガラス基板の端部に配置されている。
【０００４】
図７は、液晶表示装置の製造工程の一部を示すフローチャートである。まず、それぞれの工程で製造されたＴＦＴ基板及び対向基板の表面（対向面）に、配向膜を塗布する（ステップＳ１）。次に、必要であれば両基板表面の配向膜にラビング処理を行う（ステップＳ２）。次に、一方の基板に例えば球状のスペーサを散布する（ステップＳ３）。次に、他方の基板のパネル毎の外周にシール材を塗布して両基板を貼り合わせ、貼り合わせ基板を作製する（ステップＳ４）。次に、両基板をそれぞれ所定形状に切断し、貼り合わせ基板をパネル毎に分断する（ステップＳ５）。次に、分断された貼り合わせ基板間に液晶を注入して封止し、液晶表示パネルを作製する（ステップＳ６）。
【０００５】
次に、液晶表示パネル表面に付着した液晶等を除去するため、液晶表示パネルを洗浄し、その後乾燥させる（ステップＳ７）。次に、ガラス基板の切断面での割れ欠けを防止するために、各基板の端部を研磨して面取りする（ステップＳ８）。次に、液晶表示パネルの外側の面に偏光板をそれぞれ貼り付ける（ステップＳ９）。両偏光板は、互いの偏光軸がほぼ直交するように配置される。次に、液晶表示パネルの表示検査を行う（ステップＳ１０）。次に、ＴＦＴ基板の表面にドライバＩＣを実装する（ステップＳ１１）。以上の工程を経て液晶表示装置が完成する。
【０００６】
検査工程（ステップＳ１０）の前には、バスライン毎に所定の信号を入力して液晶表示装置を正常に動作させるために、各バスラインを電気的に分離する必要がある。通常は、パネル分断工程（ステップＳ５）又は面取り工程（ステップＳ８）で共通配線を除去し、各バスラインを電気的に分離している。あるいは検査工程の前に、共通配線と各バスラインとの接続部にレーザ光を照射して切断し、各バスラインを電気的に分離している。
【０００７】
図８は、従来の液晶表示装置の構成を示している。図８に示すように、液晶表示装置は、周囲に塗布されたシール材（図示せず）を介して貼り合わされたＴＦＴ基板１０２と対向基板１０４とを有している。ＴＦＴ基板１０２には、図の左右方向に延びる複数のゲートバスライン１１２と、ゲートバスライン１１２に不図示の絶縁膜を介して交差して図の上下方向に延びる複数のドレインバスライン１１４とが形成されている。ＴＦＴ基板１０２の左方の端部には、複数のドライバＩＣがＣＯＧ実装されるドライバＩＣ実装領域１１８が設けられている。各ゲートバスライン１１２の左端には、ドライバＩＣ実装領域１１８内に配置された端子部１１６がそれぞれ形成されている。
【０００８】
ＴＦＴ基板１０２の下方の端部には、複数のドライバＩＣがＣＯＧ実装されるドライバＩＣ実装領域１２４が設けられている。各ドレインバスライン１１４の下端には、ドライバＩＣ実装領域１２４内に配置された端子部１２２がそれぞれ形成されている。
【０００９】
図８では、パネル分断工程（ステップＳ５）で既に除去されている共通配線１２０、１２６を示している。共通配線１２０はＴＦＴ基板１０２の図中右方に配置され、各ゲートバスライン１１２に電気的に接続されている。共通配線１２６はＴＦＴ基板１０２の図中上方に配置され、各ドレインバスライン１１４に電気的に接続されている。図示していないが、共通配線１２０と共通配線１２６とは、例えば絶縁膜を開口して形成されたコンタクトホールを介して電気的に接続されている。
【００１０】
ドライバＩＣ実装領域１２４の図中下方には、外部からの信号を入力するためのＦＰＣ圧着領域１３０が形成されている。ＦＰＣ圧着領域１３０には、ＦＰＣ側の端子に接続される端子部１３２、１３３が形成されている。端子部１３３は、ドライバＩＣ実装領域１２４の端子部１２３に電気的に接続されている。端子部１３２は、ドライバＩＣ実装領域１１８の端子部１１７に、パネル内配線１４１を介して電気的に接続されている。図中上方のドライバＩＣ実装領域１１８の端子部１１７は、図中下方のドライバＩＣ実装領域１１８の端子部１１７’に、パネル内配線１４０を介して接続されている。これにより、ドライバＩＣ実装領域１１８に実装される複数のドライバＩＣはカスケード接続される。
【００１１】
このように、ＴＦＴ基板１０２及び対向基板１０４はドライバＩＣ実装領域１１８、１２４側の端部で段違いに配置されており、ＴＦＴ基板１０２の素子形成面が露出する構成になっている。
【００１２】
図９は、従来の液晶表示装置の他の構成を示している。図９に示すように、ゲートバスライン１１２に電気的に接続された共通配線１２１は、ＴＦＴ基板１０２のドライバＩＣ実装領域１１８側に形成されている。また、ドレインバスライン１１４に電気的に接続された共通配線１２７は、ＴＦＴ基板２のドライバＩＣ実装領域１２４側に形成されている。このため、検査工程（ステップＳ１０）の前には、切断線αにレーザ光を照射してゲートバスライン１１２と共通配線１２１との接続部を切断し、切断線βにレーザ光を照射してドレインバスライン１１４と共通配線１２７との接続部を切断して、各バスライン１１２、１１４を電気的に分離する必要がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、図８に示す構成では、パネル分断工程（ステップＳ５）で共通配線１２０、１２６が切り離され、ゲートバスライン１１２、ドレインバスライン１１４が互いに電気的に分離されるため、それ以降の工程（例えば液晶注入工程（ステップＳ６））で発生した静電気によりＴＦＴ素子が破壊されてしまうおそれがあるという問題が生じる。
【００１４】
この問題を解決するために、パネル分断工程で分断される位置より内側であって面取り工程（ステップＳ８）で除去される位置に共通配線１２０、１２６を配置する構成がある。しかし、共通配線１２０、１２６を面取り工程で除去するためには、共通配線１２０、１２６を配置する端部側でもＴＦＴ基板１０２と対向基板１０４とを段違いに配置して、ＴＦＴ基板１０２の共通配線１２０、１２６形成面を露出させる必要がある。このため、ＴＦＴ基板１０２の基板サイズが大きくなってしまい、液晶表示装置の額縁領域の面積が広くなってしまうという問題が生じる。
【００１５】
また、図９に示す構成では、レーザ光を照射して各バスライン１１２、１１４を電気的に分離する切断工程が新たに必要になるため、液晶表示装置の製造工程が増加してしまうという問題が生じる。さらに、レーザ光を照射した際に溶融して飛散した金属により、ドライバＩＣ実装時に接続不良が生じるおそれがあるという問題が生じる。
【００１６】
図１０は、従来の液晶表示装置のさらに他の構成を示している。ゲートバスライン１１２側のドライバＩＣには、外部から入力される信号が比較的少なく、外部から接続される配線も例えば数本程度であり比較的少ない。このため、図１０に示すように、ゲートバスライン１１２側のドライバＩＣ実装領域１１８の端子部１１７をドライバＩＣ実装領域１１８の短辺側（図１０の辺Ｃ側）に配置できる。このようにすれば、ゲートバスライン１１２をＴＦＴ基板１０２の左端まで引き出すことができるため、共通配線１２１を面取り工程（ステップＳ８）で除去される位置に配置できる。これにより、面取り工程までＴＦＴ素子の静電破壊を防止できる。
【００１７】
しかし、ゲートバスライン１１２側のドライバＩＣへの入力信号数が多く、接続される配線が多い液晶表示装置では、ドライバＩＣ実装領域１１８の短辺側の幅が広くなってしまう。このため、液晶表示装置の狭額縁化が困難になってしまうという問題が生じる。
【００１８】
本発明の目的は、ＴＦＴ素子の静電破壊を防止でき、狭額縁化が可能な液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的は、基板上に互いに並列して形成された第１のバスラインと、前記第１のバスライン上に形成された絶縁膜を介して前記第１のバスラインに交差して、互いに並列して形成された第２のバスラインと、前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される第１の端子部と、前記第１及び第２のバスラインの他方と同一の形成材料で形成され、前記半導体チップの他端子に接続される第２の端子部と、前記第２の端子部に電気的に接続され、前記基板の端部に配置されて外部からの信号が入力する第３の端子部と、前記第１の端子部に電気的に接続された接続配線と、前記接続配線を介して前記第１又は第２のバスラインに電気的に接続され、前記基板の端部であって面取りする際に除去される位置に配置された共通配線とを有することを特徴とする液晶表示装置用基板によって達成される。
【００２０】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法について図１乃至図３を用いて説明する。図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、ＴＦＴ素子や画素電極等が画素領域毎に形成されたＴＦＴ基板２と、カラーフィルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）等が形成された対向基板４とを対向させて貼り合わせ、両基板２、４間に液晶を封入した構造を有している。
【００２１】
ＴＦＴ基板２には、互いに並列して図中左右方向に延びる複数のゲートバスライン１２と、ゲートバスライン１２上に形成された絶縁膜を介してゲートバスライン１２に交差して、互いに並列して図中上下方向に延びる複数のドレインバスライン１４とが形成されている。
【００２２】
なお図１では、完成した液晶表示装置では既に除去されている共通配線２０、２６を併せて示している。ゲートバスライン１２の図中右端には、ゲートバスライン２０と同一の形成材料で形成された共通配線２０が配置されている。共通配線２０は、各ゲートバスライン２０に電気的に接続されている。ドレインバスライン１４の図中下端には、ドレインバスライン１４と同一の形成材料で形成された共通配線２６が配置されている。共通配線２６は、各ドレインバスライン１４に電気的に接続されている。共通配線２０と共通配線２６とは、例えば絶縁膜を開口して形成された不図示のコンタクトホールを介して電気的に接続されている。共通配線２０、２６は、後程説明するように、面取り工程でＴＦＴ基板２の端部を研磨して面取りする際に除去される。本例では共通配線２０、２６が各バスライン１２、１４に直接接続されているが、ＴＦＴ等の非線形素子や高抵抗材料を介して接続されていてもよい。
【００２３】
ＴＦＴ基板２の右側の端部には、複数のゲートバスライン１２を駆動するドライバＩＣ１８がＣＯＧ実装されている。また、ＴＦＴ基板２の下側の端部には、複数のドレインバスライン１４を駆動するドライバＩＣ２４がＣＯＧ実装されている。これらのドライバＩＣ１８、２４は、不図示の制御回路から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスライン１２あるいはドレインバスライン１４に出力するようになっている。
【００２４】
図２は、本実施の形態による液晶表示装置用基板であるＴＦＴ基板２の共通配線２０近傍の構成を示している。図３は、図２のＡ−Ａ線で切断したＴＦＴ基板２の断面図を示している。なお、図２及び図３に示すＴＦＴ基板２は、基板の端部を研磨する面取り工程はまだ行われていないものとする。図２及び図３に示すように、ＴＦＴ基板２は、後のドライバＩＣ実装工程でドライバＩＣ１８がＣＯＧ実装されるドライバＩＣ実装領域２８を共通配線２０の内側に有している。ゲートバスライン１２の図中右端部には、ドライバＩＣ１８からの信号が入力される端子部３０（第１の端子部）が形成されている。端子部３０上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜３２が形成されている。保護導電膜３２は、端子部３０上の絶縁膜７０（保護膜を含む）を開口して形成されたコンタクトホールを介して端子部３０に電気的に接続されている。端子部３０は、ゲートバスライン１２と同様に図２の左右方向に延びる接続配線３４を介して、共通配線２０に電気的に接続されている。端子部３０、接続配線３４及び共通配線２０は、ガラス基板１０上にゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。
【００２５】
ＴＦＴ基板２上には、外部からの信号が入力する端子部４４（第３の端子部）が形成されている。端子部４４上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜３８が形成されている。保護導電膜３８は、端子部４４上の絶縁膜７０を開口して形成されたコンタクトホールを介して端子部４４に電気的に接続されている。またＴＦＴ基板２上には、外部から入力された信号をドライバＩＣ１８に出力する端子部４２（第２の端子部）が形成されている。端子部４２上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜４０が形成されている。保護導電膜４０は、端子部４２上の絶縁膜７０を開口して形成されたコンタクトホールを介して端子部４２に電気的に接続されている。端子部４４、４２は、ドレインバスライン１４と同一の形成材料でドレインバスライン１４と同時に形成されている。
【００２６】
ドライバＩＣ実装領域２８にＣＯＧ実装されるドライバＩＣ１８は、バンプ３６を介して端子部３０上の保護導電膜３２に接続され、バンプ３７を介して端子４２上の保護導電膜４０に接続される。
【００２７】
本実施の形態では、外部から信号が入力する端子部４４と、当該信号をドライバＩＣ１８、２４に出力する端子部４２とが、ゲートバスライン１２や共通配線２０と異なる導電層で形成されている。このため、共通配線２０を面取り工程で除去される位置に配置しても、ゲートバスライン１２を接続配線３４を介して共通配線２０に接続できる。これにより、面取り工程までＴＦＴ素子の静電破壊を防止できる。また、ＴＦＴ基板２の製造工程が増加することもない。さらに、端子部３０、４２、４４、接続配線３４、共通配線２０等を複数の導電層で形成することにより平面的な制約が減少するため、設計工程でＴＦＴ基板２の配線等のレイアウトが容易になり、狭額縁設計が可能になる。
【００２８】
図示していないが、ドレインバスライン１４に接続された共通配線２６近傍では、図３に示す構成に対して導電層が入れ替わった構成になる。すなわち、ドライバＩＣ２４からの信号が入力される第１の端子部と、第１の端子部と共通配線２６とを接続する接続配線と、共通配線２６とは、ドレインバスライン１４と同一の形成材料でドレインバスライン１４と同時に形成されている。また、外部からの信号が入力する第３の端子部と、外部から入力された信号をドライバＩＣ１８に出力する第２の端子部とは、ゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。ただし、第１の端子部と共通配線２６とを接続する接続配線は、基板面に垂直方向に見て端子部４２、４４に重ならないように、迂回させる必要がある。また、ドレインバスライン１４を第１の端子部の内側でゲートバスライン１２形成層に繋ぎ替えるようにしてもよい。こうすることにより、共通配線２６近傍でも図３に示す構成と同様の構成になる。
【００２９】
次に、本実施の形態による液晶表示装置の製造方法について、既に示した図７を参照しつつ説明する。まず、それぞれの工程で製造されたＴＦＴ基板２及び対向基板４の表面（対向面）に、配向膜を塗布する（図７のステップＳ１）。次に、必要であれば両基板２、４表面の配向膜にラビング処理を行う（ステップＳ２）。次に、例えば対向基板４に球状のスペーサを散布する（ステップＳ３）。次に、例えばＴＦＴ基板２のパネル毎の外周にシール材を塗布して両基板２、４を貼り合わせ、貼り合わせ基板を作製する（ステップＳ４）。次に、両基板２、４をそれぞれ所定形状に切断し、貼り合わせ基板をパネル毎に分断する（ステップＳ５）。このとき、ＴＦＴ基板２上の各バスライン１２、１４は、ＴＦＴ基板２端部に形成された共通配線２０、２６により互いに電気的に接続されている。次に、分断された貼り合わせ基板間に液晶を注入して封止し、液晶表示パネルを作製する（ステップＳ６）。
【００３０】
次に、液晶表示パネル表面に付着した液晶等を除去するため、液晶表示パネルを洗浄し、その後乾燥させる（ステップＳ７）。次に、ガラス基板１０の切断面での割れ欠けを防止するために、面取り装置を用いて各基板２、４の端部を研磨して面取りする（ステップＳ８）。これにより、図２及び図３に示す線γより端部側が除去され、ＴＦＴ基板２の端部に形成されている共通配線２０、２４が除去される。線γから基板端部までの基板面方向の距離ｄは例えば０．３５±０．１ｍｍであり、基板表面に対する研磨角度θは例えば４５°である。なお、図示を省略しているが、ＴＦＴ基板２の裏面側（図３では下方）も同様に面取りされる。次に、液晶表示パネルの外側の面に偏光板をそれぞれ貼り付ける（ステップＳ９）。両偏光板は、互いの偏光軸がほぼ直交するように配置される。次に、液晶表示パネルの表示検査を行う（ステップＳ１０）。次に、ＴＦＴ基板２の表面にドライバＩＣ１８、２４をＣＯＧ実装する（ステップＳ１１）。以上の工程を経て本実施の形態による液晶表示装置が完成する。
【００３１】
本実施の形態では、パネル分断工程（ステップＳ５）ではなく、面取り工程（ステップＳ８）で共通配線２０、２６が除去される。このため、液晶注入・封止工程（ステップＳ６）やパネル洗浄・乾燥工程（ステップＳ７）で発生する静電気により、ＴＦＴ素子が破壊されるのを防止できる。
【００３２】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法について図４及び図５を用いて説明する。図４は、本実施の形態による液晶表示装置用基板であるＴＦＴ基板２のドライバＩＣ実装領域２８近傍の構成を示している。図５は、図４のＢ−Ｂ線で切断したＴＦＴ基板２の断面図を示している。図４及び図５に示すように、本実施例によるＴＦＴ基板２は、ドライバＩＣ実装領域２８内に、端子部５０（第４の端子部）を有している。端子部５０上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜５２が形成されている。保護導電膜５２は、端子部５０上の絶縁膜７０を開口して形成されたコンタクトホールを介して端子部５０に電気的に接続されている。
端子部５０は、ゲートバスライン１２と同様に図４の左右方向に延びる接続配線５６を介して、端子部３０に電気的に接続されている。端子部３０、接続配線５６、端子部５０は、ゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。また本実施の形態では、端子部４２、４４もゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。
【００３３】
図示を省略しているが、ＴＦＴ基板２は、ドレインバスライン１４側のドライバＩＣ２４が実装されるドライバＩＣ実装領域内に、同様に第４の端子部を有している。この端子部は、接続配線を介してドレインバスライン１４に電気的に接続されている。端子部はドレインバスライン１４と同一の形成材料でドレインバスライン１４と同時に形成されている。
【００３４】
次に、本実施の形態による液晶表示装置の製造方法について図７を参照しつつ説明する。本実施の形態では、パネル分断工程（図７のステップＳ５）で、共通配線が除去されている。その後、パネル洗浄・乾燥工程（ステップＳ７）の後に、導電性を有するペースト（以下、導電性ペーストという）６０を複数の端子部５０を接続するように図４の上下方向に塗布する。導電性ペースト６０は、例えば樹脂にカーボンを混入して製造され、ペースト塗布装置を用いて塗布される。
塗布後の導電性ペースト６０は、乾燥して硬化するようになっている。その後、検査工程（ステップＳ１０）の前に、ピンセット等を用いて硬化した導電性ペースト６０を剥離する。なお、導電性ペースト６０の抵抗値が比較的高ければ、導電性ペースト６０を剥離せずに検査できるため、検査工程の後でドライバＩＣ実装工程（ステップＳ１１）の前に剥離してもよい。検査工程では、プローブピン５４を端子部５０上の保護導電膜５２に接触させる。
【００３５】
本実施の形態では、パネル分断工程（ステップＳ５）で共通配線を除去した後においても、パネル洗浄・乾燥工程（ステップＳ７）の後から、導電性ペースト６０を剥離するまで各バスライン１２、１４が電気的に接続される。このため、例えば偏光板貼り付け工程（ステップＳ９）等のラミネート工程で発生する静電気によりＴＦＴ素子が破壊されるのを防止できる。
【００３６】
また、本実施の形態によれば、検査工程でプローブピン５４を端子部５０（保護導電膜５２）に接触させることにより、ドライバＩＣ１８が実装される端子部３０表面の損傷を防止できる。
【００３７】
本実施の形態では、端子部４２、４４がゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されているが、図３に示す第１の実施の形態のように、ドレインバスライン１４と同一の形成材料で同時に形成してもよい。こうすることにより、共通配線を面取り工程（ステップＳ８）で除去される位置に配置しても、ゲートバスライン１２を共通配線に接続できる。これにより、面取り工程より前に導電性ペースト６０を塗布すれば、導電性ペースト６０を剥離するまでＴＦＴ素子の静電破壊を防止できる。
【００３８】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による液晶表示装置用基板について図６を用いて説明する。図６は、本実施の形態による液晶表示装置用基板であるＴＦＴ基板２のドライバＩＣ実装領域２８近傍の構成を示している。図６に示すように、接続配線３４は、ドライバＩＣ実装領域２８の短辺側から引き出され、端子部４２、４４を迂回して共通配線２０に接続されている。また、一部の端子部４２は、ドレインバスライン１４と同一の形成材料で同時に形成されたパネル内配線６２を介して、他のドライバＩＣ実装領域の端子部４２に接続されている。これにより、後に実装される複数のドライバＩＣ１８がカスケード接続されるようになっている。さらに、本実施の形態では、複数の端子部４４がＴＦＴ基板２の端部まで延伸され、共通配線２０’にそれぞれ接続されている。これにより、複数の端子部４４は電気的に接続される。なお、共通配線２０、２０’は、面取り工程で除去される。
【００３９】
本実施の形態では、接続配線３４が端子部４２、４４を迂回して形成されているため、２層の導電層が絶縁膜７０を介して重なって形成される領域の面積が狭くなっている。このため、層間短絡による製品不良の発生が低減できる。
【００４０】
また従来の構成では、複数のドライバＩＣがカスケード接続されるＴＦＴ基板２では、接続配線３４を迂回させて共通配線２０に接続することが困難であるため、静電気によりＴＦＴ素子が破壊されるのを防止できなかった。しかし本実施の形態によれば、複数のドライバＩＣをカスケード接続するためのパネル配線６２が形成されていても、接続配線３４を迂回させるのが容易であるため、静電気によりＴＦＴ素子が破壊されるのを防止できる。
【００４１】
さらに、本実施の形態では、複数の端子部４２、４４が共通配線２０’に接続されている。このため、複数の端子部４２、４４を同電位に維持でき、静電気により強い液晶表示装置が実現できる。
【００４２】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ボトムゲート型の液晶表示装置用基板を例に挙げたが、本発明はこれに限らず、トップゲート型の液晶表示装置用基板にも適用できる。また、ＴＦＴプロセスはチャネルエッチ型、エッチングストッパ型のいずれにも適用可能である。
【００４３】
以上説明した本実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法は、以下のようにまとめられる。
（付記１）
基板上に互いに並列して形成された第１のバスラインと、
前記第１のバスライン上に形成された絶縁膜を介して前記第１のバスラインに交差して、互いに並列して形成された第２のバスラインと、
前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される第１の端子部と、
前記第１及び第２のバスラインの他方と同一の形成材料で形成され、前記半導体チップの他端子に接続される第２の端子部と、
前記第２の端子部に電気的に接続され、前記基板の端部に配置されて外部からの信号が入力する第３の端子部と、
前記第１の端子部に電気的に接続された接続配線と、
前記接続配線を介して前記第１又は第２のバスラインに電気的に接続され、前記基板の端部であって面取りする際に除去される位置に配置された共通配線と
を有することを特徴とする液晶表示装置用基板。
【００４４】
（付記２）
付記１記載の液晶表示装置用基板において、
前記共通配線は、前記基板の前記半導体チップが実装される端部に配置されていること
を特徴とする液晶表示装置用基板。
【００４５】
（付記３）
付記１又は２に記載の液晶表示装置用基板において、
前記第１及び第２のバスラインにそれぞれ接続され、前記半導体チップが実装される領域に形成された第４の端子部をさらに有していること
を特徴とする液晶表示装置用基板。
【００４６】
（付記４）
基板上に互いに絶縁膜を介して交差して形成された第１及び第２のバスラインと、
前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される端子部と、
前記半導体チップが実装される領域に形成されて前記端子部にそれぞれ接続され、検査用プローブピンが接触する別の端子部と
を有することを特徴とする液晶表示装置用基板。
【００４７】
（付記５）
第１の基板と、前記第１の基板表面に実装された半導体チップと、前記第１の基板に対向配置されて貼り合わされた第２の基板と、前記第１及び第２の基板間に封止された液晶とを備えた液晶表示装置において、
前記第１の基板は、付記１乃至４のいずれか１項に記載の液晶表示装置用基板であること
を特徴とする液晶表示装置。
【００４８】
（付記６）
絶縁膜を介して互いに交差して形成された複数のバスラインを備えた第１の基板と、前記第１の基板に対向配置された第２の基板との間に液晶を封止し、
前記第１及び第２の基板の端部を研磨して面取りするとともに、前記第１の基板の端部に形成され、前記複数のバスラインに接続された共通配線を除去する液晶表示装置の製造方法において、
前記第１の基板に、付記１乃至４のいずれか１項に記載の液晶表示装置用基板を用いること
を特徴とする液晶表示装置の製造方法。
【００４９】
（付記７）
絶縁膜を介して互いに交差して形成された複数のバスラインを備えた第１の基板と、前記第１の基板に対向配置された第２の基板との間に液晶を封止し、
前記第１及び第２の基板の端部を研磨して面取りするとともに、前記第１の基板の端部に形成され、前記複数のバスラインに接続された共通配線を除去し、
前記複数のバスラインにそれぞれ接続された複数の端子部を互いに接続するように導電性を有するペーストを塗布すること
を特徴とする液晶表示装置の製造方法。
【００５０】
（付記８）
付記７記載の液晶表示装置の製造方法において、
前記ペーストは、前記第１の基板表面に半導体チップを実装する前に除去されること
を特徴とする液晶表示装置の製造方法。
【００５１】
（付記９）
付記７又は８に記載の液晶表示装置の製造方法において、
前記第１の基板に、付記１乃至４のいずれか１項に記載の液晶表示装置用基板を用いること
を特徴とする液晶表示装置の製造方法。
【００５２】
【発明の効果】
以上の通り、本発明によれば、ＴＦＴ素子の静電破壊を防止でき、狭額縁化が可能な液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置用基板の要部構成を示す図である。
【図３】図２のＡ−Ａ線で切断した液晶表示装置用基板の断面図である。
【図４】本発明の第２の実施の形態による液晶表示装置用基板の要部構成を示す図である。
【図５】図４のＢ−Ｂ線で切断した液晶表示装置用基板を示す断面図である。
【図６】本発明の第３の実施の形態による液晶表示装置用基板の要部構成を示す図である。
【図７】液晶表示装置の製造工程を示すフローチャートである。
【図８】従来の液晶表示装置の構成を示す図である。
【図９】従来の液晶表示装置の他の構成を示す図である。
【図１０】従来の液晶表示装置のさらに他の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
１０ ガラス基板
１２ ゲートバスライン
１４ ドレインバスライン
１８、２４ドライバＩＣ
２０、２０’、２６ 共通配線
２８ ドライバＩＣ実装領域
３０、４２、４４ 端子部
３２、３８、４０、５２ 保護導電膜
３４、５６ 接続配線
３６、３７ バンプ
５０ 検査用端子
５４ プローブピン
６０ 導電性ペースト
６２ パネル内配線
７０ 絶縁膜
【発明の属する技術分野】
本発明は、情報機器の表示部等に用いられる液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置を動作させるために用いられるドライバＩＣ（半導体チップ）の実装方法には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装及びＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）実装等がある。ＣＯＧは、画像表示に必要な映像信号や制御信号を出力するドライバＩＣを直接ガラス基板表面に実装するため、近年要求されている液晶表示装置の狭額縁化に対応可能である。ドライバＩＣの信号出力側の端子は、表示領域から延伸する複数のゲートバスラインやドレインバスラインに接続された複数の端子部に、バンプを介してそれぞれ接続される。ドライバＩＣの信号入力側の端子は、別途設けられるＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に接続された端子部にバンプを介して接続される。一部の信号入力側端子は、ガラス基板上に形成されたパネル内配線によりカスケード接続される。
【０００３】
また、液晶表示装置には、製造工程中に発生する静電気により薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子等が破壊されるのを防止するため、各バスラインを同電位にする共通配線が配置されている。共通配線は各バスラインに電気的に接続され、ガラス基板の端部に配置されている。
【０００４】
図７は、液晶表示装置の製造工程の一部を示すフローチャートである。まず、それぞれの工程で製造されたＴＦＴ基板及び対向基板の表面（対向面）に、配向膜を塗布する（ステップＳ１）。次に、必要であれば両基板表面の配向膜にラビング処理を行う（ステップＳ２）。次に、一方の基板に例えば球状のスペーサを散布する（ステップＳ３）。次に、他方の基板のパネル毎の外周にシール材を塗布して両基板を貼り合わせ、貼り合わせ基板を作製する（ステップＳ４）。次に、両基板をそれぞれ所定形状に切断し、貼り合わせ基板をパネル毎に分断する（ステップＳ５）。次に、分断された貼り合わせ基板間に液晶を注入して封止し、液晶表示パネルを作製する（ステップＳ６）。
【０００５】
次に、液晶表示パネル表面に付着した液晶等を除去するため、液晶表示パネルを洗浄し、その後乾燥させる（ステップＳ７）。次に、ガラス基板の切断面での割れ欠けを防止するために、各基板の端部を研磨して面取りする（ステップＳ８）。次に、液晶表示パネルの外側の面に偏光板をそれぞれ貼り付ける（ステップＳ９）。両偏光板は、互いの偏光軸がほぼ直交するように配置される。次に、液晶表示パネルの表示検査を行う（ステップＳ１０）。次に、ＴＦＴ基板の表面にドライバＩＣを実装する（ステップＳ１１）。以上の工程を経て液晶表示装置が完成する。
【０００６】
検査工程（ステップＳ１０）の前には、バスライン毎に所定の信号を入力して液晶表示装置を正常に動作させるために、各バスラインを電気的に分離する必要がある。通常は、パネル分断工程（ステップＳ５）又は面取り工程（ステップＳ８）で共通配線を除去し、各バスラインを電気的に分離している。あるいは検査工程の前に、共通配線と各バスラインとの接続部にレーザ光を照射して切断し、各バスラインを電気的に分離している。
【０００７】
図８は、従来の液晶表示装置の構成を示している。図８に示すように、液晶表示装置は、周囲に塗布されたシール材（図示せず）を介して貼り合わされたＴＦＴ基板１０２と対向基板１０４とを有している。ＴＦＴ基板１０２には、図の左右方向に延びる複数のゲートバスライン１１２と、ゲートバスライン１１２に不図示の絶縁膜を介して交差して図の上下方向に延びる複数のドレインバスライン１１４とが形成されている。ＴＦＴ基板１０２の左方の端部には、複数のドライバＩＣがＣＯＧ実装されるドライバＩＣ実装領域１１８が設けられている。各ゲートバスライン１１２の左端には、ドライバＩＣ実装領域１１８内に配置された端子部１１６がそれぞれ形成されている。
【０００８】
ＴＦＴ基板１０２の下方の端部には、複数のドライバＩＣがＣＯＧ実装されるドライバＩＣ実装領域１２４が設けられている。各ドレインバスライン１１４の下端には、ドライバＩＣ実装領域１２４内に配置された端子部１２２がそれぞれ形成されている。
【０００９】
図８では、パネル分断工程（ステップＳ５）で既に除去されている共通配線１２０、１２６を示している。共通配線１２０はＴＦＴ基板１０２の図中右方に配置され、各ゲートバスライン１１２に電気的に接続されている。共通配線１２６はＴＦＴ基板１０２の図中上方に配置され、各ドレインバスライン１１４に電気的に接続されている。図示していないが、共通配線１２０と共通配線１２６とは、例えば絶縁膜を開口して形成されたコンタクトホールを介して電気的に接続されている。
【００１０】
ドライバＩＣ実装領域１２４の図中下方には、外部からの信号を入力するためのＦＰＣ圧着領域１３０が形成されている。ＦＰＣ圧着領域１３０には、ＦＰＣ側の端子に接続される端子部１３２、１３３が形成されている。端子部１３３は、ドライバＩＣ実装領域１２４の端子部１２３に電気的に接続されている。端子部１３２は、ドライバＩＣ実装領域１１８の端子部１１７に、パネル内配線１４１を介して電気的に接続されている。図中上方のドライバＩＣ実装領域１１８の端子部１１７は、図中下方のドライバＩＣ実装領域１１８の端子部１１７’に、パネル内配線１４０を介して接続されている。これにより、ドライバＩＣ実装領域１１８に実装される複数のドライバＩＣはカスケード接続される。
【００１１】
このように、ＴＦＴ基板１０２及び対向基板１０４はドライバＩＣ実装領域１１８、１２４側の端部で段違いに配置されており、ＴＦＴ基板１０２の素子形成面が露出する構成になっている。
【００１２】
図９は、従来の液晶表示装置の他の構成を示している。図９に示すように、ゲートバスライン１１２に電気的に接続された共通配線１２１は、ＴＦＴ基板１０２のドライバＩＣ実装領域１１８側に形成されている。また、ドレインバスライン１１４に電気的に接続された共通配線１２７は、ＴＦＴ基板２のドライバＩＣ実装領域１２４側に形成されている。このため、検査工程（ステップＳ１０）の前には、切断線αにレーザ光を照射してゲートバスライン１１２と共通配線１２１との接続部を切断し、切断線βにレーザ光を照射してドレインバスライン１１４と共通配線１２７との接続部を切断して、各バスライン１１２、１１４を電気的に分離する必要がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、図８に示す構成では、パネル分断工程（ステップＳ５）で共通配線１２０、１２６が切り離され、ゲートバスライン１１２、ドレインバスライン１１４が互いに電気的に分離されるため、それ以降の工程（例えば液晶注入工程（ステップＳ６））で発生した静電気によりＴＦＴ素子が破壊されてしまうおそれがあるという問題が生じる。
【００１４】
この問題を解決するために、パネル分断工程で分断される位置より内側であって面取り工程（ステップＳ８）で除去される位置に共通配線１２０、１２６を配置する構成がある。しかし、共通配線１２０、１２６を面取り工程で除去するためには、共通配線１２０、１２６を配置する端部側でもＴＦＴ基板１０２と対向基板１０４とを段違いに配置して、ＴＦＴ基板１０２の共通配線１２０、１２６形成面を露出させる必要がある。このため、ＴＦＴ基板１０２の基板サイズが大きくなってしまい、液晶表示装置の額縁領域の面積が広くなってしまうという問題が生じる。
【００１５】
また、図９に示す構成では、レーザ光を照射して各バスライン１１２、１１４を電気的に分離する切断工程が新たに必要になるため、液晶表示装置の製造工程が増加してしまうという問題が生じる。さらに、レーザ光を照射した際に溶融して飛散した金属により、ドライバＩＣ実装時に接続不良が生じるおそれがあるという問題が生じる。
【００１６】
図１０は、従来の液晶表示装置のさらに他の構成を示している。ゲートバスライン１１２側のドライバＩＣには、外部から入力される信号が比較的少なく、外部から接続される配線も例えば数本程度であり比較的少ない。このため、図１０に示すように、ゲートバスライン１１２側のドライバＩＣ実装領域１１８の端子部１１７をドライバＩＣ実装領域１１８の短辺側（図１０の辺Ｃ側）に配置できる。このようにすれば、ゲートバスライン１１２をＴＦＴ基板１０２の左端まで引き出すことができるため、共通配線１２１を面取り工程（ステップＳ８）で除去される位置に配置できる。これにより、面取り工程までＴＦＴ素子の静電破壊を防止できる。
【００１７】
しかし、ゲートバスライン１１２側のドライバＩＣへの入力信号数が多く、接続される配線が多い液晶表示装置では、ドライバＩＣ実装領域１１８の短辺側の幅が広くなってしまう。このため、液晶表示装置の狭額縁化が困難になってしまうという問題が生じる。
【００１８】
本発明の目的は、ＴＦＴ素子の静電破壊を防止でき、狭額縁化が可能な液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的は、基板上に互いに並列して形成された第１のバスラインと、前記第１のバスライン上に形成された絶縁膜を介して前記第１のバスラインに交差して、互いに並列して形成された第２のバスラインと、前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される第１の端子部と、前記第１及び第２のバスラインの他方と同一の形成材料で形成され、前記半導体チップの他端子に接続される第２の端子部と、前記第２の端子部に電気的に接続され、前記基板の端部に配置されて外部からの信号が入力する第３の端子部と、前記第１の端子部に電気的に接続された接続配線と、前記接続配線を介して前記第１又は第２のバスラインに電気的に接続され、前記基板の端部であって面取りする際に除去される位置に配置された共通配線とを有することを特徴とする液晶表示装置用基板によって達成される。
【００２０】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法について図１乃至図３を用いて説明する。図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、ＴＦＴ素子や画素電極等が画素領域毎に形成されたＴＦＴ基板２と、カラーフィルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）等が形成された対向基板４とを対向させて貼り合わせ、両基板２、４間に液晶を封入した構造を有している。
【００２１】
ＴＦＴ基板２には、互いに並列して図中左右方向に延びる複数のゲートバスライン１２と、ゲートバスライン１２上に形成された絶縁膜を介してゲートバスライン１２に交差して、互いに並列して図中上下方向に延びる複数のドレインバスライン１４とが形成されている。
【００２２】
なお図１では、完成した液晶表示装置では既に除去されている共通配線２０、２６を併せて示している。ゲートバスライン１２の図中右端には、ゲートバスライン２０と同一の形成材料で形成された共通配線２０が配置されている。共通配線２０は、各ゲートバスライン２０に電気的に接続されている。ドレインバスライン１４の図中下端には、ドレインバスライン１４と同一の形成材料で形成された共通配線２６が配置されている。共通配線２６は、各ドレインバスライン１４に電気的に接続されている。共通配線２０と共通配線２６とは、例えば絶縁膜を開口して形成された不図示のコンタクトホールを介して電気的に接続されている。共通配線２０、２６は、後程説明するように、面取り工程でＴＦＴ基板２の端部を研磨して面取りする際に除去される。本例では共通配線２０、２６が各バスライン１２、１４に直接接続されているが、ＴＦＴ等の非線形素子や高抵抗材料を介して接続されていてもよい。
【００２３】
ＴＦＴ基板２の右側の端部には、複数のゲートバスライン１２を駆動するドライバＩＣ１８がＣＯＧ実装されている。また、ＴＦＴ基板２の下側の端部には、複数のドレインバスライン１４を駆動するドライバＩＣ２４がＣＯＧ実装されている。これらのドライバＩＣ１８、２４は、不図示の制御回路から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスライン１２あるいはドレインバスライン１４に出力するようになっている。
【００２４】
図２は、本実施の形態による液晶表示装置用基板であるＴＦＴ基板２の共通配線２０近傍の構成を示している。図３は、図２のＡ−Ａ線で切断したＴＦＴ基板２の断面図を示している。なお、図２及び図３に示すＴＦＴ基板２は、基板の端部を研磨する面取り工程はまだ行われていないものとする。図２及び図３に示すように、ＴＦＴ基板２は、後のドライバＩＣ実装工程でドライバＩＣ１８がＣＯＧ実装されるドライバＩＣ実装領域２８を共通配線２０の内側に有している。ゲートバスライン１２の図中右端部には、ドライバＩＣ１８からの信号が入力される端子部３０（第１の端子部）が形成されている。端子部３０上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜３２が形成されている。保護導電膜３２は、端子部３０上の絶縁膜７０（保護膜を含む）を開口して形成されたコンタクトホールを介して端子部３０に電気的に接続されている。端子部３０は、ゲートバスライン１２と同様に図２の左右方向に延びる接続配線３４を介して、共通配線２０に電気的に接続されている。端子部３０、接続配線３４及び共通配線２０は、ガラス基板１０上にゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。
【００２５】
ＴＦＴ基板２上には、外部からの信号が入力する端子部４４（第３の端子部）が形成されている。端子部４４上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜３８が形成されている。保護導電膜３８は、端子部４４上の絶縁膜７０を開口して形成されたコンタクトホールを介して端子部４４に電気的に接続されている。またＴＦＴ基板２上には、外部から入力された信号をドライバＩＣ１８に出力する端子部４２（第２の端子部）が形成されている。端子部４２上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜４０が形成されている。保護導電膜４０は、端子部４２上の絶縁膜７０を開口して形成されたコンタクトホールを介して端子部４２に電気的に接続されている。端子部４４、４２は、ドレインバスライン１４と同一の形成材料でドレインバスライン１４と同時に形成されている。
【００２６】
ドライバＩＣ実装領域２８にＣＯＧ実装されるドライバＩＣ１８は、バンプ３６を介して端子部３０上の保護導電膜３２に接続され、バンプ３７を介して端子４２上の保護導電膜４０に接続される。
【００２７】
本実施の形態では、外部から信号が入力する端子部４４と、当該信号をドライバＩＣ１８、２４に出力する端子部４２とが、ゲートバスライン１２や共通配線２０と異なる導電層で形成されている。このため、共通配線２０を面取り工程で除去される位置に配置しても、ゲートバスライン１２を接続配線３４を介して共通配線２０に接続できる。これにより、面取り工程までＴＦＴ素子の静電破壊を防止できる。また、ＴＦＴ基板２の製造工程が増加することもない。さらに、端子部３０、４２、４４、接続配線３４、共通配線２０等を複数の導電層で形成することにより平面的な制約が減少するため、設計工程でＴＦＴ基板２の配線等のレイアウトが容易になり、狭額縁設計が可能になる。
【００２８】
図示していないが、ドレインバスライン１４に接続された共通配線２６近傍では、図３に示す構成に対して導電層が入れ替わった構成になる。すなわち、ドライバＩＣ２４からの信号が入力される第１の端子部と、第１の端子部と共通配線２６とを接続する接続配線と、共通配線２６とは、ドレインバスライン１４と同一の形成材料でドレインバスライン１４と同時に形成されている。また、外部からの信号が入力する第３の端子部と、外部から入力された信号をドライバＩＣ１８に出力する第２の端子部とは、ゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。ただし、第１の端子部と共通配線２６とを接続する接続配線は、基板面に垂直方向に見て端子部４２、４４に重ならないように、迂回させる必要がある。また、ドレインバスライン１４を第１の端子部の内側でゲートバスライン１２形成層に繋ぎ替えるようにしてもよい。こうすることにより、共通配線２６近傍でも図３に示す構成と同様の構成になる。
【００２９】
次に、本実施の形態による液晶表示装置の製造方法について、既に示した図７を参照しつつ説明する。まず、それぞれの工程で製造されたＴＦＴ基板２及び対向基板４の表面（対向面）に、配向膜を塗布する（図７のステップＳ１）。次に、必要であれば両基板２、４表面の配向膜にラビング処理を行う（ステップＳ２）。次に、例えば対向基板４に球状のスペーサを散布する（ステップＳ３）。次に、例えばＴＦＴ基板２のパネル毎の外周にシール材を塗布して両基板２、４を貼り合わせ、貼り合わせ基板を作製する（ステップＳ４）。次に、両基板２、４をそれぞれ所定形状に切断し、貼り合わせ基板をパネル毎に分断する（ステップＳ５）。このとき、ＴＦＴ基板２上の各バスライン１２、１４は、ＴＦＴ基板２端部に形成された共通配線２０、２６により互いに電気的に接続されている。次に、分断された貼り合わせ基板間に液晶を注入して封止し、液晶表示パネルを作製する（ステップＳ６）。
【００３０】
次に、液晶表示パネル表面に付着した液晶等を除去するため、液晶表示パネルを洗浄し、その後乾燥させる（ステップＳ７）。次に、ガラス基板１０の切断面での割れ欠けを防止するために、面取り装置を用いて各基板２、４の端部を研磨して面取りする（ステップＳ８）。これにより、図２及び図３に示す線γより端部側が除去され、ＴＦＴ基板２の端部に形成されている共通配線２０、２４が除去される。線γから基板端部までの基板面方向の距離ｄは例えば０．３５±０．１ｍｍであり、基板表面に対する研磨角度θは例えば４５°である。なお、図示を省略しているが、ＴＦＴ基板２の裏面側（図３では下方）も同様に面取りされる。次に、液晶表示パネルの外側の面に偏光板をそれぞれ貼り付ける（ステップＳ９）。両偏光板は、互いの偏光軸がほぼ直交するように配置される。次に、液晶表示パネルの表示検査を行う（ステップＳ１０）。次に、ＴＦＴ基板２の表面にドライバＩＣ１８、２４をＣＯＧ実装する（ステップＳ１１）。以上の工程を経て本実施の形態による液晶表示装置が完成する。
【００３１】
本実施の形態では、パネル分断工程（ステップＳ５）ではなく、面取り工程（ステップＳ８）で共通配線２０、２６が除去される。このため、液晶注入・封止工程（ステップＳ６）やパネル洗浄・乾燥工程（ステップＳ７）で発生する静電気により、ＴＦＴ素子が破壊されるのを防止できる。
【００３２】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法について図４及び図５を用いて説明する。図４は、本実施の形態による液晶表示装置用基板であるＴＦＴ基板２のドライバＩＣ実装領域２８近傍の構成を示している。図５は、図４のＢ−Ｂ線で切断したＴＦＴ基板２の断面図を示している。図４及び図５に示すように、本実施例によるＴＦＴ基板２は、ドライバＩＣ実装領域２８内に、端子部５０（第４の端子部）を有している。端子部５０上には、例えばＩＴＯ等の透明導電膜からなる保護導電膜５２が形成されている。保護導電膜５２は、端子部５０上の絶縁膜７０を開口して形成されたコンタクトホールを介して端子部５０に電気的に接続されている。
端子部５０は、ゲートバスライン１２と同様に図４の左右方向に延びる接続配線５６を介して、端子部３０に電気的に接続されている。端子部３０、接続配線５６、端子部５０は、ゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。また本実施の形態では、端子部４２、４４もゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されている。
【００３３】
図示を省略しているが、ＴＦＴ基板２は、ドレインバスライン１４側のドライバＩＣ２４が実装されるドライバＩＣ実装領域内に、同様に第４の端子部を有している。この端子部は、接続配線を介してドレインバスライン１４に電気的に接続されている。端子部はドレインバスライン１４と同一の形成材料でドレインバスライン１４と同時に形成されている。
【００３４】
次に、本実施の形態による液晶表示装置の製造方法について図７を参照しつつ説明する。本実施の形態では、パネル分断工程（図７のステップＳ５）で、共通配線が除去されている。その後、パネル洗浄・乾燥工程（ステップＳ７）の後に、導電性を有するペースト（以下、導電性ペーストという）６０を複数の端子部５０を接続するように図４の上下方向に塗布する。導電性ペースト６０は、例えば樹脂にカーボンを混入して製造され、ペースト塗布装置を用いて塗布される。
塗布後の導電性ペースト６０は、乾燥して硬化するようになっている。その後、検査工程（ステップＳ１０）の前に、ピンセット等を用いて硬化した導電性ペースト６０を剥離する。なお、導電性ペースト６０の抵抗値が比較的高ければ、導電性ペースト６０を剥離せずに検査できるため、検査工程の後でドライバＩＣ実装工程（ステップＳ１１）の前に剥離してもよい。検査工程では、プローブピン５４を端子部５０上の保護導電膜５２に接触させる。
【００３５】
本実施の形態では、パネル分断工程（ステップＳ５）で共通配線を除去した後においても、パネル洗浄・乾燥工程（ステップＳ７）の後から、導電性ペースト６０を剥離するまで各バスライン１２、１４が電気的に接続される。このため、例えば偏光板貼り付け工程（ステップＳ９）等のラミネート工程で発生する静電気によりＴＦＴ素子が破壊されるのを防止できる。
【００３６】
また、本実施の形態によれば、検査工程でプローブピン５４を端子部５０（保護導電膜５２）に接触させることにより、ドライバＩＣ１８が実装される端子部３０表面の損傷を防止できる。
【００３７】
本実施の形態では、端子部４２、４４がゲートバスライン１２と同一の形成材料でゲートバスライン１２と同時に形成されているが、図３に示す第１の実施の形態のように、ドレインバスライン１４と同一の形成材料で同時に形成してもよい。こうすることにより、共通配線を面取り工程（ステップＳ８）で除去される位置に配置しても、ゲートバスライン１２を共通配線に接続できる。これにより、面取り工程より前に導電性ペースト６０を塗布すれば、導電性ペースト６０を剥離するまでＴＦＴ素子の静電破壊を防止できる。
【００３８】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による液晶表示装置用基板について図６を用いて説明する。図６は、本実施の形態による液晶表示装置用基板であるＴＦＴ基板２のドライバＩＣ実装領域２８近傍の構成を示している。図６に示すように、接続配線３４は、ドライバＩＣ実装領域２８の短辺側から引き出され、端子部４２、４４を迂回して共通配線２０に接続されている。また、一部の端子部４２は、ドレインバスライン１４と同一の形成材料で同時に形成されたパネル内配線６２を介して、他のドライバＩＣ実装領域の端子部４２に接続されている。これにより、後に実装される複数のドライバＩＣ１８がカスケード接続されるようになっている。さらに、本実施の形態では、複数の端子部４４がＴＦＴ基板２の端部まで延伸され、共通配線２０’にそれぞれ接続されている。これにより、複数の端子部４４は電気的に接続される。なお、共通配線２０、２０’は、面取り工程で除去される。
【００３９】
本実施の形態では、接続配線３４が端子部４２、４４を迂回して形成されているため、２層の導電層が絶縁膜７０を介して重なって形成される領域の面積が狭くなっている。このため、層間短絡による製品不良の発生が低減できる。
【００４０】
また従来の構成では、複数のドライバＩＣがカスケード接続されるＴＦＴ基板２では、接続配線３４を迂回させて共通配線２０に接続することが困難であるため、静電気によりＴＦＴ素子が破壊されるのを防止できなかった。しかし本実施の形態によれば、複数のドライバＩＣをカスケード接続するためのパネル配線６２が形成されていても、接続配線３４を迂回させるのが容易であるため、静電気によりＴＦＴ素子が破壊されるのを防止できる。
【００４１】
さらに、本実施の形態では、複数の端子部４２、４４が共通配線２０’に接続されている。このため、複数の端子部４２、４４を同電位に維持でき、静電気により強い液晶表示装置が実現できる。
【００４２】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ボトムゲート型の液晶表示装置用基板を例に挙げたが、本発明はこれに限らず、トップゲート型の液晶表示装置用基板にも適用できる。また、ＴＦＴプロセスはチャネルエッチ型、エッチングストッパ型のいずれにも適用可能である。
【００４３】
以上説明した本実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法は、以下のようにまとめられる。
（付記１）
基板上に互いに並列して形成された第１のバスラインと、
前記第１のバスライン上に形成された絶縁膜を介して前記第１のバスラインに交差して、互いに並列して形成された第２のバスラインと、
前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される第１の端子部と、
前記第１及び第２のバスラインの他方と同一の形成材料で形成され、前記半導体チップの他端子に接続される第２の端子部と、
前記第２の端子部に電気的に接続され、前記基板の端部に配置されて外部からの信号が入力する第３の端子部と、
前記第１の端子部に電気的に接続された接続配線と、
前記接続配線を介して前記第１又は第２のバスラインに電気的に接続され、前記基板の端部であって面取りする際に除去される位置に配置された共通配線と
を有することを特徴とする液晶表示装置用基板。
【００４４】
（付記２）
付記１記載の液晶表示装置用基板において、
前記共通配線は、前記基板の前記半導体チップが実装される端部に配置されていること
を特徴とする液晶表示装置用基板。
【００４５】
（付記３）
付記１又は２に記載の液晶表示装置用基板において、
前記第１及び第２のバスラインにそれぞれ接続され、前記半導体チップが実装される領域に形成された第４の端子部をさらに有していること
を特徴とする液晶表示装置用基板。
【００４６】
（付記４）
基板上に互いに絶縁膜を介して交差して形成された第１及び第２のバスラインと、
前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される端子部と、
前記半導体チップが実装される領域に形成されて前記端子部にそれぞれ接続され、検査用プローブピンが接触する別の端子部と
を有することを特徴とする液晶表示装置用基板。
【００４７】
（付記５）
第１の基板と、前記第１の基板表面に実装された半導体チップと、前記第１の基板に対向配置されて貼り合わされた第２の基板と、前記第１及び第２の基板間に封止された液晶とを備えた液晶表示装置において、
前記第１の基板は、付記１乃至４のいずれか１項に記載の液晶表示装置用基板であること
を特徴とする液晶表示装置。
【００４８】
（付記６）
絶縁膜を介して互いに交差して形成された複数のバスラインを備えた第１の基板と、前記第１の基板に対向配置された第２の基板との間に液晶を封止し、
前記第１及び第２の基板の端部を研磨して面取りするとともに、前記第１の基板の端部に形成され、前記複数のバスラインに接続された共通配線を除去する液晶表示装置の製造方法において、
前記第１の基板に、付記１乃至４のいずれか１項に記載の液晶表示装置用基板を用いること
を特徴とする液晶表示装置の製造方法。
【００４９】
（付記７）
絶縁膜を介して互いに交差して形成された複数のバスラインを備えた第１の基板と、前記第１の基板に対向配置された第２の基板との間に液晶を封止し、
前記第１及び第２の基板の端部を研磨して面取りするとともに、前記第１の基板の端部に形成され、前記複数のバスラインに接続された共通配線を除去し、
前記複数のバスラインにそれぞれ接続された複数の端子部を互いに接続するように導電性を有するペーストを塗布すること
を特徴とする液晶表示装置の製造方法。
【００５０】
（付記８）
付記７記載の液晶表示装置の製造方法において、
前記ペーストは、前記第１の基板表面に半導体チップを実装する前に除去されること
を特徴とする液晶表示装置の製造方法。
【００５１】
（付記９）
付記７又は８に記載の液晶表示装置の製造方法において、
前記第１の基板に、付記１乃至４のいずれか１項に記載の液晶表示装置用基板を用いること
を特徴とする液晶表示装置の製造方法。
【００５２】
【発明の効果】
以上の通り、本発明によれば、ＴＦＴ素子の静電破壊を防止でき、狭額縁化が可能な液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置用基板の要部構成を示す図である。
【図３】図２のＡ−Ａ線で切断した液晶表示装置用基板の断面図である。
【図４】本発明の第２の実施の形態による液晶表示装置用基板の要部構成を示す図である。
【図５】図４のＢ−Ｂ線で切断した液晶表示装置用基板を示す断面図である。
【図６】本発明の第３の実施の形態による液晶表示装置用基板の要部構成を示す図である。
【図７】液晶表示装置の製造工程を示すフローチャートである。
【図８】従来の液晶表示装置の構成を示す図である。
【図９】従来の液晶表示装置の他の構成を示す図である。
【図１０】従来の液晶表示装置のさらに他の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
１０ ガラス基板
１２ ゲートバスライン
１４ ドレインバスライン
１８、２４ドライバＩＣ
２０、２０’、２６ 共通配線
２８ ドライバＩＣ実装領域
３０、４２、４４ 端子部
３２、３８、４０、５２ 保護導電膜
３４、５６ 接続配線
３６、３７ バンプ
５０ 検査用端子
５４ プローブピン
６０ 導電性ペースト
６２ パネル内配線
７０ 絶縁膜
Claims (5)
- 基板上に互いに並列して形成された第１のバスラインと、
前記第１のバスライン上に形成された絶縁膜を介して前記第１のバスラインに交差して、互いに並列して形成された第２のバスラインと、
前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される第１の端子部と、
前記第１及び第２のバスラインの他方と同一の形成材料で形成され、前記半導体チップの他端子に接続される第２の端子部と、
前記第２の端子部に電気的に接続され、前記基板の端部に配置されて外部からの信号が入力する第３の端子部と、
前記第１の端子部に電気的に接続された接続配線と、
前記接続配線を介して前記第１又は第２のバスラインに電気的に接続され、前記基板の端部であって面取りする際に除去される位置に配置された共通配線と
を有することを特徴とする液晶表示装置用基板。 - 基板上に互いに絶縁膜を介して交差して形成された第１及び第２のバスラインと、
前記第１及び第２のバスラインのいずれか一方と同一の形成材料で形成されて前記第１又は第２のバスラインにそれぞれ電気的に接続され、前記基板表面に実装される半導体チップの一端子に接続される端子部と、
前記半導体チップが実装される領域に形成されて前記端子部にそれぞれ接続され、検査用プローブピンが接触する別の端子部と
を有することを特徴とする液晶表示装置用基板。 - 第１の基板と、前記第１の基板表面に実装された半導体チップと、前記第１の基板に対向配置されて貼り合わされた第２の基板と、前記第１及び第２の基板間に封止された液晶とを備えた液晶表示装置において、
前記第１の基板は、請求項１又は２に記載の液晶表示装置用基板であること
を特徴とする液晶表示装置。 - 絶縁膜を介して互いに交差して形成された複数のバスラインを備えた第１の基板と、前記第１の基板に対向配置された第２の基板との間に液晶を封止し、
前記第１及び第２の基板の端部を研磨して面取りするとともに、前記第１の基板の端部に形成され、前記複数のバスラインに接続された共通配線を除去する液晶表示装置の製造方法において、
前記第１の基板に、請求項１又は２に記載の液晶表示装置用基板を用いること
を特徴とする液晶表示装置の製造方法。 - 絶縁膜を介して互いに交差して形成された複数のバスラインを備えた第１の基板と、前記第１の基板に対向配置された第２の基板との間に液晶を封止し、
前記第１及び第２の基板の端部を研磨して面取りするとともに、前記第１の基板の端部に形成され、前記複数のバスラインに接続された共通配線を除去し、
前記複数のバスラインにそれぞれ接続された複数の端子部を互いに接続するように導電性を有するペーストを塗布すること
を特徴とする液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217569A JP4408192B2 (ja) | 2002-07-26 | 2002-07-26 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
| US10/624,224 US6977708B2 (en) | 2002-07-26 | 2003-07-22 | Substrate for liquid crystal display having multiple terminals connected to semiconductor chip, and liquid crystal display having the same |
| TW092120226A TW594322B (en) | 2002-07-26 | 2003-07-24 | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same |
| KR1020030051282A KR100831805B1 (ko) | 2002-07-26 | 2003-07-25 | 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217569A JP4408192B2 (ja) | 2002-07-26 | 2002-07-26 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004061688A true JP2004061688A (ja) | 2004-02-26 |
| JP4408192B2 JP4408192B2 (ja) | 2010-02-03 |
Family
ID=31938983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217569A Expired - Fee Related JP4408192B2 (ja) | 2002-07-26 | 2002-07-26 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6977708B2 (ja) |
| JP (1) | JP4408192B2 (ja) |
| KR (1) | KR100831805B1 (ja) |
| TW (1) | TW594322B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005085939A1 (ja) * | 2004-03-03 | 2005-09-15 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法 |
| WO2006073010A1 (ja) * | 2005-01-07 | 2006-07-13 | Sharp Kabushiki Kaisha | 表示装置、表示装置用基板、表示装置の製造方法、表示装置用基板の製造方法、検査信号入力装置用基板およびそれを備えた検査信号入力装置 |
| JP2007233349A (ja) * | 2006-01-31 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2007316263A (ja) * | 2006-05-25 | 2007-12-06 | Nec Lcd Technologies Ltd | 画像表示装置 |
| US8395746B2 (en) | 2006-01-31 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN106338867A (zh) * | 2016-10-31 | 2017-01-18 | 昆山龙腾光电有限公司 | Vcom走线结构、显示面板及vcom走线结构制作方法 |
| US10319332B2 (en) | 2016-03-30 | 2019-06-11 | Japan Display Inc. | Display apparatus and control method having semiconductor apparatuses |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554983B2 (ja) * | 2004-05-11 | 2010-09-29 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP2007108470A (ja) * | 2005-10-14 | 2007-04-26 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶表示装置 |
| KR101232157B1 (ko) * | 2006-06-09 | 2013-02-12 | 엘지디스플레이 주식회사 | Ｌｃｄ 검사 장비 |
| JP2009003237A (ja) * | 2007-06-22 | 2009-01-08 | Nishiyama Stainless Chem Kk | 表示装置及びその製造方法 |
| JP2009036794A (ja) * | 2007-07-31 | 2009-02-19 | Hitachi Displays Ltd | 液晶表示装置 |
| JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| KR20130031559A (ko) | 2011-09-21 | 2013-03-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| JP6168777B2 (ja) * | 2013-01-23 | 2017-07-26 | 三菱電機株式会社 | 表示パネル及び表示装置ならびに当該表示パネルの製造方法 |
| CN107085333B (zh) * | 2017-07-06 | 2021-02-02 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07175086A (ja) | 1993-12-21 | 1995-07-14 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示素子の製造方法 |
| JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| TW440736B (en) * | 1997-10-14 | 2001-06-16 | Samsung Electronics Co Ltd | Liquid crystal displays and manufacturing methods thereof |
| JPH11202353A (ja) * | 1998-01-09 | 1999-07-30 | Citizen Watch Co Ltd | 液晶表示装置 |
| US6204081B1 (en) * | 1999-05-20 | 2001-03-20 | Lg Lcd, Inc. | Method for manufacturing a substrate of a liquid crystal display device |
-
2002
- 2002-07-26 JP JP2002217569A patent/JP4408192B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-22 US US10/624,224 patent/US6977708B2/en not_active Expired - Lifetime
- 2003-07-24 TW TW092120226A patent/TW594322B/zh not_active IP Right Cessation
- 2003-07-25 KR KR1020030051282A patent/KR100831805B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005085939A1 (ja) * | 2004-03-03 | 2005-09-15 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法 |
| WO2006073010A1 (ja) * | 2005-01-07 | 2006-07-13 | Sharp Kabushiki Kaisha | 表示装置、表示装置用基板、表示装置の製造方法、表示装置用基板の製造方法、検査信号入力装置用基板およびそれを備えた検査信号入力装置 |
| JP2007233349A (ja) * | 2006-01-31 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8395746B2 (en) | 2006-01-31 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8773632B2 (en) | 2006-01-31 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9235071B2 (en) | 2006-01-31 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007316263A (ja) * | 2006-05-25 | 2007-12-06 | Nec Lcd Technologies Ltd | 画像表示装置 |
| US10319332B2 (en) | 2016-03-30 | 2019-06-11 | Japan Display Inc. | Display apparatus and control method having semiconductor apparatuses |
| CN106338867A (zh) * | 2016-10-31 | 2017-01-18 | 昆山龙腾光电有限公司 | Vcom走线结构、显示面板及vcom走线结构制作方法 |
| CN106338867B (zh) * | 2016-10-31 | 2019-04-05 | 昆山龙腾光电有限公司 | Vcom走线结构、显示面板及vcom走线结构制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100831805B1 (ko) | 2008-05-28 |
| US20040119929A1 (en) | 2004-06-24 |
| TW200403506A (en) | 2004-03-01 |
| KR20040010387A (ko) | 2004-01-31 |
| US6977708B2 (en) | 2005-12-20 |
| JP4408192B2 (ja) | 2010-02-03 |
| TW594322B (en) | 2004-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4408192B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| US20080002130A1 (en) | Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same | |
| JPH07146481A (ja) | 液晶表示基板 | |
| US10620483B2 (en) | Method of producing liquid crystal panel | |
| US7675602B2 (en) | Board device and method for manufacturing display element | |
| WO2018027523A1 (en) | Display panel, methods of fabricating and repairing the same | |
| TW200813540A (en) | Liquid crystal display | |
| KR100610994B1 (ko) | 액정 표시 장치 | |
| JP2965979B2 (ja) | 配線基板、表示装置のアレイ基板、アレイ基板を備えた液晶表示装置、並びに配線基板およびアレイ基板の製造方法 | |
| JPH06250221A (ja) | 液晶表示基板の製造方法 | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JPH06347825A (ja) | 液晶表示装置およびその製造方法 | |
| JP2004205729A (ja) | 液晶装置及びその製造方法 | |
| JP4842709B2 (ja) | 表示装置の製造方法 | |
| JP2001091955A (ja) | 液晶表示装置 | |
| JP3311838B2 (ja) | 液晶表示装置 | |
| JP4674293B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0792489A (ja) | 液晶表示装置 | |
| JPH11142874A (ja) | 液晶表示装置 | |
| JPH06258667A (ja) | 液晶表示装置 | |
| JPH07239478A (ja) | 半導体装置 | |
| JPH0736052A (ja) | Ａｌ合金層を配線層として備える基板とその製造方法 | |
| JP2000089685A (ja) | 液晶表示装置及びその製造方法 | |
| JPH07248505A (ja) | 液晶表示装置 | |
| JP2000180889A (ja) | 液晶表示装置及び液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |