KR20040010387A - 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 - Google Patents

액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 Download PDF

Info

Publication number
KR20040010387A
KR20040010387A KR1020030051282A KR20030051282A KR20040010387A KR 20040010387 A KR20040010387 A KR 20040010387A KR 1020030051282 A KR1020030051282 A KR 1020030051282A KR 20030051282 A KR20030051282 A KR 20030051282A KR 20040010387 A KR20040010387 A KR 20040010387A
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
crystal display
display device
terminal portion
Prior art date
Application number
KR1020030051282A
Other languages
English (en)
Other versions
KR100831805B1 (ko
Inventor
다나까요시노리
나가세요지
Original Assignee
후지쯔 디스플레이 테크놀로지스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 디스플레이 테크놀로지스 코포레이션 filed Critical 후지쯔 디스플레이 테크놀로지스 코포레이션
Publication of KR20040010387A publication Critical patent/KR20040010387A/ko
Application granted granted Critical
Publication of KR100831805B1 publication Critical patent/KR100831805B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

TFT 소자의 정전 파괴를 방지할 수 있고, 협소한 프레임화가 가능한 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법을 제공한다. 외부로부터 신호가 입력되는 단자부(44)와 그 신호를 드라이버 IC(18, 24)에 출력하는 단자부(42)가, 게이트 버스 라인(12)이나 공통 배선(20)과는 다른 도전층으로 형성되어 있다. 이에 따라, 공통 배선(20)을 모따기 공정에 의해 제거되는 위치에 배치한 경우에도, 게이트 버스 라인(12)을 접속 배선(34)을 통하여 공통 배선(20)에 접속할 수 있다. 이에 의해, 모따기 공정까지 TFT 소자의 정전 파괴를 방지할 수 있다. 또한, TFT 기판(2)의 제조 공정이 증가하지도 않는다. 또한, 단자부(30, 42, 44), 접속 배선(34), 공통 배선(20) 등을 복수의 도전층으로 형성함으로써 평면적인 제약이 감소하기 때문에, 설계 공정에서 TFT 기판(2)의 배선 등의 레이아웃이 용이하게 되어, 협소한 프레임 설계가 가능하게 된다.

Description

액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법{SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 정보 기기의 표시부 등에 사용되는 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치를 동작시키기 위해서 사용되는 드라이버 IC(반도체 칩)의 실장 방법에는, COG(Chip On Glass) 실장, TAB(Tape Automated Bonding) 실장 및 COF(Chip On Film) 실장 등이 있다. COG는, 화상 표시에 필요한 영상 신호나 제어 신호를 출력하는 드라이버 IC를 직접 유리 기판 표면에 실장하기 위해서, 최근에 요구되는 액정 표시 장치의 협소한 프레임화에 대응 가능하다. 드라이버 IC의 신호 출력측의 단자는, 표시 영역으로부터 연장되는 복수의 게이트 버스 라인이나 드레인 버스 라인에 접속된 복수의 단자부에, 범프를 통하여 각각 접속된다. 드라이버 IC의 신호 입력측 단자는, 별도로 설치되는 FPC(Flexible Printed Circuit)에 접속된 단자부에 범프를 통하여 접속된다. 신호 입력측 단자의 일부는 유리 기판 상에 형성된 패널내 배선에 의해 캐스케이드 접속된다.
또한, 액정 표시 장치에는, 제조 공정 중에 발생하는 정전기에 의해 박막 트랜지스터(TFT; Thin Film Transistor) 소자 등이 파괴되는 것을 방지하기 위해서, 각 버스 라인을 동일 전위로 하는 공통 배선이 배치되어 있다. 공통 배선은 각 버스 라인에 전기적으로 접속되며, 유리 기판의 단부에 배치되어 있다.
도 7은 액정 표시 장치의 제조 공정의 일부를 도시하는 흐름도이다. 먼저, 각각의 공정으로 제조된 TFT 기판 및 대향 기판의 표면(대향면)에 배향막을 도포한다(단계 S1). 다음으로, 필요하면 양 기판 표면의 배향막에 러빙 처리를 행한다(단계 S2). 다음으로, 한쪽 기판에 예를 들면 구형의 스페이서를 산포(散布)한다(단계 S3). 다음으로, 다른 쪽 기판의 각 패널의 외주에 시일재를 도포하여 양 기판을 접합하여, 접합 기판을 제작한다(단계 S4). 다음으로, 양 기판을 각각 소정의 형상으로 절단하여, 접합 기판을 패널마다 분단한다(단계 S5). 다음으로, 분단된 접합 기판 사이에 액정을 주입ㆍ밀봉하여, 액정 표시 패널을 제작한다(단계 S6).
다음으로, 액정 표시 패널 표면에 부착된 액정 등을 제거하기 위해서, 액정 표시 패널을 세정한 후 건조시킨다(단계 S7). 다음으로, 유리 기판의 절단면에서 깨진 흠집을 방지하기 위해서, 각 기판의 단부를 연마하여 모따기한다(단계 S8). 다음으로, 액정 표시 패널의 바깥쪽 면에 편광판을 각각 접착한다(단계 S9). 양 편광판은 서로의 편광축이 거의 직교하도록 배치된다. 다음으로, 액정 표시 패널의 표시 검사를 행한다(단계 S10). 다음으로, TFT 기판의 표면에 드라이버 IC를 실장한다(단계 S11). 이상의 공정을 거쳐 액정 표시 장치가 완성된다.
검사 공정(단계 S10) 앞에는, 버스 라인마다 소정의 신호를 입력하여 액정 표시 장치를 정상적으로 동작시키기 위해서, 각 버스 라인을 전기적으로 분리할 필요가 있다. 통상은, 패널 분단 공정(단계 S5) 또는 모따기 공정(단계 S8)으로 공통 배선을 제거하여, 각 버스 라인을 전기적으로 분리하고 있다. 혹은 검사 공정 앞에, 공통 배선과 각 버스 라인과의 접속부에 레이저광을 조사하여 절단하여, 각 버스 라인을 전기적으로 분리하고 있다.
도 8은 종래의 액정 표시 장치의 구성을 도시한다. 도 8에 도시한 바와 같이, 액정 표시 장치는, 주위에 도포된 시일재(도시하지 않음)를 통하여 접합된 TFT 기판(102)과 대향 기판(104)을 갖고 있다. TFT 기판(102)에는, 도면의 좌우 방향으로 연장되는 복수의 게이트 버스 라인(112)과, 게이트 버스 라인(112)에 도시하지 않은 절연막을 개재하여 교차하며 도면의 상하 방향으로 연장되는 복수의 드레인 버스 라인(114)이 형성되어 있다. TFT 기판(102)의 좌측 단부에는, 복수의 드라이버 IC가 COG 실장되는 드라이버 IC 실장 영역(118)이 형성되어 있다. 각 게이트 버스 라인(112)의 좌단에는, 드라이버 IC 실장 영역(118) 내에 배치된 단자부(116)가 각각 형성되어 있다.
TFT 기판(102) 하측의 단부에는, 복수의 드라이버 IC가 COG 실장되는 드라이버 IC 실장 영역(124)이 형성되어 있다. 각 드레인 버스 라인(114)의 하단에는, 드라이버 IC 실장 영역(124) 내에 배치된 단자부(122)가 각각 형성되어 있다.
도 8은 패널 분단 공정(단계 S5)으로 이미 제거된 공통 배선(120, 126)을 도시한다. 공통 배선(120)은 TFT 기판(102)의 도면 우측에 배치되고 각 게이트 버스 라인(112)에 전기적으로 접속되어 있다. 공통 배선(126)은 TFT 기판(102)의 도면 위쪽에 배치되고, 각 드레인 버스 라인(114)에 전기적으로 접속되어 있다. 도시하지 않았지만, 공통 배선(120)과 공통 배선(126)은, 예를 들면 절연막을 개구하여 형성된 컨택트홀을 통하여 전기적으로 접속되어 있다.
드라이버 IC 실장 영역(124)의 도면 아래쪽에는, 외부로부터의 신호를 입력받기 위한 FPC 압착 영역(130)이 형성되어 있다. FPC 압착 영역(130)에는, FPC 측의 단자에 접속되는 단자부(132, 133)가 형성되어 있다. 단자부(133)는 드라이버IC 실장 영역(124)의 단자부(123)에 전기적으로 접속되어 있다. 단자부(132)는 드라이버 IC 실장 영역(118)의 단자부(117)에 패널내 배선(141)을 통하여 전기적으로 접속되어 있다. 도면 위쪽의 드라이버 IC 실장 영역(118)의 단자부(117)는 도면 아래쪽의 드라이버 IC 실장 영역(118)의 단자부(117')에 패널내 배선(140)을 통하여 접속되어 있다. 이에 의해, 드라이버 IC 실장 영역(118)에 실장되는 복수의 드라이버 IC는 캐스케이드 접속된다.
이와 같이, TFT 기판(102) 및 대향 기판(104)은 드라이버 IC 실장 영역(118, 124)측의 단부에서 단차가 나도록 배치되어 있고, TFT 기판(102)의 소자 형성면이 노출되는 구성으로 되어 있다.
도 9는 종래의 액정 표시 장치의 다른 구성을 도시한다. 도 9에 도시한 바와 같이, 게이트 버스 라인(112)에 전기적으로 접속된 공통 배선(121)은 TFT 기판(102)의 드라이버 IC 실장 영역(118)측에 형성되어 있다. 또한, 드레인 버스 라인(114)에 전기적으로 접속된 공통 배선(127)은, TFT 기판(2)의 드라이버 IC 실장 영역(124)측에 형성되어 있다. 이 때문에, 검사 공정(단계 S10) 앞에는, 절단선 α에 레이저광을 조사하여 게이트 버스 라인(112)과 공통 배선(121)과의 접속부를 절단하고, 절단선 β에 레이저광을 조사하여 드레인 버스 라인(114)과 공통 배선(127)과의 접속부를 절단하여, 각 버스 라인(112, 114)을 전기적으로 분리할 필요가 있다.
그러나, 도 8에 도시하는 구성에서는, 패널 분단 공정(단계 S5)으로 공통 배선(120, 126)이 분리되고, 게이트 버스 라인(112), 드레인 버스 라인(114)이 상호 전기적으로 분리되기 때문에, 그 이후의 공정(예를 들면 액정 주입 공정(단계 S6))에서 발생한 정전기에 의해 TFT 소자가 파괴될 우려가 생기는 문제가 있다.
이 문제를 해결하기 위해서, 패널 분단 공정에 의해 분단되는 위치보다 내측이고 모따기 공정(단계 S8)에 의해 제거되는 위치에 공통 배선(120, 126)을 배치하는 구성이 있다. 그러나, 공통 배선(120, 126)을 모따기 공정에 의해 제거하기 위해서는, 공통 배선(120, 126)을 배치하는 단부측에서도 TFT 기판(102)과 대향 기판(104)을 단차가 나도록 배치하여, TFT 기판(102)의 공통 배선(120, 126) 형성면을 노출시킬 필요가 있다. 이 때문에, TFT 기판(102)의 기판 사이즈가 커지게 되어, 액정 표시 장치의 프레임 영역의 면적이 넓어지는 문제가 생긴다.
또한, 도 9에 도시하는 구성에서는, 레이저광을 조사하여 각 버스 라인(112, 114)을 전기적으로 분리하는 절단 공정이 새롭게 필요하게 되기 때문에, 액정 표시 장치의 제조 공정이 증가하는 문제가 생긴다. 또한, 레이저광을 조사했을 때에 용융하여 비산(飛散)한 금속에 의해, 드라이버 IC 실장 시에 접속 불량이 생길 우려가 있다.
도 10은 종래의 액정 표시 장치의 또 다른 구성을 도시한다. 게이트 버스 라인(112)측의 드라이버 IC에는, 외부로부터 입력되는 신호가 비교적 적고, 외부로부터 접속되는 배선도 예를 들면 수개 정도로 비교적 적다. 이 때문에, 도 10에 도시한 바와 같이, 게이트 버스 라인(112)측의 드라이버 IC 실장 영역(118)의 단자부(117)를 드라이버 IC 실장 영역(118)의 짧은 변측(도 10의 변 C측)에 배치할 수있다. 이와 같이 하면, 게이트 버스 라인(112)을 TFT 기판(102)의 좌단까지 인출할 수 있기 때문에, 공통 배선(121)을 모따기 공정(단계 S8)에 의해 제거되는 위치에 배치할 수 있다. 이에 의해, 모따기 공정까지 TFT 소자의 정전 파괴를 방지할 수 있다.
그러나, 게이트 버스 라인(112)측의 드라이버 IC에의 입력 신호의 수가 많고, 접속되는 배선이 많은 액정 표시 장치에서는, 드라이버 IC 실장 영역(118)의 짧은 변측의 폭이 넓어진다. 이 때문에, 액정 표시 장치의 협소한 프레임화가 곤란하게 되는 문제가 생긴다.
본 발명의 목적은, TFT 소자의 정전 파괴를 방지할 수 있고, 협소한 프레임화가 가능한 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법을 제공하는 것에 있다.
도 1은 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 구성을 도시하는 도면.
도 2는 본 발명의 제1 실시 형태에 따른 액정 표시 장치용 기판의 주요부 구성을 도시하는 도면.
도 3은 도 2의 A-A선으로 절단한 액정 표시 장치용 기판의 단면도.
도 4는 본 발명의 제2 실시 형태에 따른 액정 표시 장치용 기판의 주요부 구성을 도시하는 도면.
도 5는 도 4의 B-B선으로 절단한 액정 표시 장치용 기판을 도시하는 단면도.
도 6은 본 발명의 제3 실시 형태에 따른 액정 표시 장치용 기판의 주요부 구성을 도시하는 도면.
도 7은 액정 표시 장치의 제조 공정을 도시하는 흐름도.
도 8은 종래의 액정 표시 장치의 구성을 도시하는 도면.
도 9는 종래의 액정 표시 장치의 다른 구성을 도시하는 도면.
도 10은 종래의 액정 표시 장치의 또 다른 구성을 도시하는 도면.
<도면의 주요 부분에 대한 상세한 설명>
2 : TFT 기판
4 : 대향 기판
10 : 유리 기판
12 : 게이트 버스 라인
14 : 드레인 버스 라인
18, 24 : 드라이버 IC
20, 20', 26 : 공통 배선
28 : 드라이버 IC 실장 영역
30, 42, 44 : 단자부
32, 38, 40, 52 : 보호 도전막
34, 56 : 접속 배선
36, 37 : 범프
50 : 검사용 단자
54 : 프로브 핀
60 : 도전성 페이스트
62 : 패널내 배선
70 : 절연막
상기 목적은, 기판 상에 상호 병렬로 형성된 제1 버스 라인과, 상기 제1 버스 라인 상에 형성된 절연막을 개재하여 상기 제1 버스 라인에 교차하고, 상호 병렬로 형성된 제2 버스 라인과, 상기 제1 및 제2 버스 라인 중 어느 한쪽과 동일한 형성 재료로 형성되고 상기 제1 또는 제2 버스 라인에 각각 전기적으로 접속되며, 상기 기판 표면에 실장되는 반도체 칩의 일측 단자에 접속되는 제1 단자부와, 상기 제1 및 제2 버스 라인의 다른 쪽과 동일한 형성 재료로 형성되고, 상기 반도체 칩의 타측 단자에 접속되는 제2 단자부와, 상기 제2 단자부에 전기적으로 접속되며, 상기 기판의 단부에 배치되어 외부로부터의 신호가 입력되는 제3 단자부와, 상기제1 단자부에 전기적으로 접속된 접속 배선과, 상기 접속 배선을 통하여 상기 제1 또는 제2 버스 라인에 전기적으로 접속되며, 상기 기판의 단부이고 모따기할 때에 제거되는 위치에 배치된 공통 배선을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판에 의해서 달성된다.
(제1 실시 형태)
본 발명의 제1 실시 형태에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 대하여 도 1 내지 도 3을 참조하여 설명한다.
도 1은 본 실시 형태에 따른 액정 표시 장치의 개략적인 구성을 도시한다. 도 1에 도시한 바와 같이, 액정 표시 장치는, TFT 소자나 화소 전극 등이 화소 영역마다 형성된 TFT 기판(2)과, 컬러 필터(CF; Color Filter) 등이 형성된 대향 기판(4)을 대향시켜 접합하고, 양 기판(2, 4) 사이에 액정을 봉입한 구조를 갖고 있다.
TFT 기판(2)에는, 상호 병렬로 도면의 좌우 방향으로 연장되는 복수의 게이트 버스 라인(12)과, 게이트 버스 라인(12) 상에 형성된 절연막을 개재하여 게이트 버스 라인(12)에 교차하고, 상호 병렬로 도면의 상하 방향으로 연장되는 복수의 드레인 버스 라인(14)이 형성되어 있다.
또한 도 1에는, 완성한 액정 표시 장치에서는 이미 제거된 공통 배선(20, 26)을 함께 도시하고 있다. 게이트 버스 라인(12)의 도면 우단에는, 게이트 버스 라인(20)과 동일한 형성 재료로 형성된 공통 배선(20)이 배치되어 있다. 공통 배선(20)은 각 게이트 버스 라인(20)에 전기적으로 접속되어 있다. 드레인 버스 라인(14)의 도면 하단에는, 드레인 버스 라인(14)과 동일한 형성 재료로 형성된 공통 배선(26)이 배치되어 있다. 공통 배선(26)은, 각 드레인 버스 라인(14)에 전기적으로 접속되어 있다. 공통 배선(20)과 공통 배선(26)은, 예를 들면 절연막을 개구하여 형성된 도시되지 않은 컨택트홀을 통하여 전기적으로 접속되어 있다. 공통 배선(20, 26)은, 다음에 설명하는 바와 같이, 모따기 공정에서 TFT 기판(2)의 단부를 연마하여 모따기할 때 제거된다. 본 예에서는 공통 배선(20, 26)이 각 버스 라인(12, 14)에 직접 접속되어 있지만, TFT 등의 비선형 소자나 고저항 재료를 개재하여 접속될 수도 있다.
TFT 기판(2)의 우측 단부에는, 복수의 게이트 버스 라인(12)을 구동하는 드라이버 IC(18)가 COG 실장되어 있다. 또한, TFT 기판(2)의 하측 단부에는, 복수의 드레인 버스 라인(14)을 구동하는 드라이버 IC(24)가 COG 실장되어 있다. 이들 드라이버 IC(18, 24)는, 도시하지 않은 제어 회로로부터 출력된 소정의 신호에 기초하여, 주사 신호나 데이터 신호를 소정의 게이트 버스 라인(12) 혹은 드레인 버스 라인(14)으로 출력하도록 되어 있다.
도 2는 본 실시 형태에 따른 액정 표시 장치용 기판인 TFT 기판(2)의 공통 배선(20) 근방의 구성을 도시한다. 도 3은 도 2의 A-A선으로 절단한 TFT 기판(2)의 단면도를 도시한다. 도 2 및 도 3에 도시하는 TFT 기판(2)은 기판의 단부를 연마하는 모따기 공정이 아직 행해지지 않은 것으로 한다. 도 2 및 도 3에 도시한 바와 같이, TFT 기판(2)은, 이후의 드라이버 IC 실장 공정에서 드라이버 IC(18)가 COG 실장되는 드라이버 IC 실장 영역(28)을 공통 배선(20)의 내측에 갖고 있다.게이트 버스 라인(12)의 도면 우단부에는, 드라이버 IC(18)로부터의 신호가 입력되는 단자부(30)(제1 단자부)가 형성되어 있다. 단자부(30) 상에는, 예를 들면 ITO 등의 투명 도전막으로 이루어지는 보호 도전막(32)이 형성되어 있다. 보호 도전막(32)은 단자부(30) 상의 절연막(70)(보호막을 포함)을 개구하여 형성된 컨택트홀을 통하여 단자부(30)에 전기적으로 접속되어 있다. 단자부(30)는, 게이트 버스 라인(12)과 마찬가지로 도 2의 좌우 방향으로 연장되는 접속 배선(34)을 통하여 공통 배선(20)에 전기적으로 접속되어 있다. 단자부(30), 접속 배선(34) 및 공통 배선(20)은, 유리 기판(10) 상에 게이트 버스 라인(12)과 동일한 형성 재료로 게이트 버스 라인(12)과 동시에 형성되어 있다.
TFT 기판(2) 상에는, 외부로부터 신호가 입력되는 단자부(44)(제3 단자부)가 형성되어 있다. 단자부(44) 상에는, 예를 들면 ITO 등의 투명 도전막으로 이루어지는 보호 도전막(38)이 형성되어 있다. 보호 도전막(38)은, 단자부(44) 상의 절연막(70)을 개구하여 형성된 컨택트홀을 통하여 단자부(44)에 전기적으로 접속되어 있다. 또한 TFT 기판(2) 상에는, 외부로부터 입력된 신호를 드라이버 IC(18)에 출력하는 단자부(42)(제2 단자부)가 형성되어 있다. 단자부(42) 상에는, 예를 들면 ITO 등의 투명 도전막으로 이루어지는 보호 도전막(40)이 형성되어 있다. 보호 도전막(40)은, 단자부(42) 상의 절연막(70)을 개구하여 형성된 컨택트홀을 통하여 단자부(42)에 전기적으로 접속되어 있다. 단자부(44, 42)는 드레인 버스 라인(14)과 동일한 형성 재료로 드레인 버스 라인(14)과 동시에 형성되어 있다.
드라이버 IC 실장 영역(28)에 COG 실장되는 드라이버 IC(18)는 범프(36)를개재하여 단자부(30) 상의 보호 도전막(32)에 접속되며, 범프(37)를 개재하여 단자(42) 상의 보호 도전막(40)에 접속된다.
본 실시 형태에서는, 외부로부터 신호가 입력되는 단자부(44)와, 그 신호를 드라이버 IC(18, 24)로 출력하는 단자부(42)가, 게이트 버스 라인(12)이나 공통 배선(20)과는 다른 도전층으로 형성되어 있다. 이 때문에, 공통 배선(20)을 모따기 공정에 의해 제거되는 위치에 배치한 경우에도, 게이트 버스 라인(12)을 접속 배선(34)을 통하여 공통 배선(20)에 접속할 수 있다. 이에 의해, 모따기 공정까지 TFT 소자의 정전 파괴를 방지할 수 있다. 또한, TFT 기판(2)의 제조 공정이 증가하지도 않는다. 또한, 단자부(30, 42, 44), 접속 배선(34), 공통 배선(20) 등을 복수의 도전층으로 형성함으로써 평면적인 제약이 감소하기 때문에, 설계 공정에서 TFT 기판(2)의 배선 등의 레이아웃이 용이하게 되어, 협소한 프레임 설계가 가능하게 된다.
도시하지는 않았지만, 드레인 버스 라인(14)에 접속된 공통 배선(26) 근방에서는, 도 3에 도시하는 구성에 대하여 도전층이 교체된 구성이 된다. 즉, 드라이버 IC(24)로부터의 신호가 입력되는 제1 단자부와, 제1 단자부와 공통 배선(26)을 접속하는 접속 배선과, 공통 배선(26)은, 드레인 버스 라인(14)과 동일한 형성 재료로 드레인 버스 라인(14)과 동시에 형성되어 있다. 또한, 외부로부터의 신호가 입력되는 제3 단자부와, 외부로부터 입력된 신호를 드라이버 IC(18)로 출력하는 제2 단자부는, 게이트 버스 라인(12)과 동일한 형성 재료로 게이트 버스 라인(12)과 동시에 형성되어 있다. 단, 제1 단자부와 공통 배선(26)을 접속하는 접속 배선은, 기판면에 수직인 방향에서 보았을 때 단자부(42, 44)에 중첩되지 않도록, 우회시킬 필요가 있다. 또한, 드레인 버스 라인(14)을 제1 단자부의 내측에서 게이트 버스 라인(12) 형성층으로 바꿔 연결하여도 된다. 이렇게 함으로써, 공통 배선(26) 근방에서도 도 3에 도시하는 구성과 마찬가지의 구성이 된다.
다음으로, 본 실시 형태에 따른 액정 표시 장치의 제조 방법에 대하여 이미 도시한 도 7을 참조하여 설명한다. 먼저, 각각의 공정으로 제조된 TFT 기판(2) 및 대향 기판(4)의 표면(대향면)에 배향막을 도포한다(도 7의 단계 S1). 다음으로, 필요하면 양 기판(2, 4) 표면의 배향막에 러빙 처리를 행한다(단계 S2). 다음으로, 예를 들면 대향 기판(4)에 구(球)형의 스페이서를 산포한다(단계 S3). 다음으로, 예를 들면 TFT 기판(2)의 각 패널의 외주에 시일재를 도포하여 양 기판(2, 4)을 접합하여, 접합 기판을 제작한다(단계 S4). 다음으로, 양 기판(2, 4)을 각각 소정 형상으로 절단하여, 접합 기판을 패널마다 분단한다(단계 S5). 이 때, TFT 기판(2) 상의 각 버스 라인(12, 14)은, TFT 기판(2) 단부에 형성된 공통 배선(20, 26)에 의해 상호 전기적으로 접속되어 있다. 다음으로, 분단된 접합 기판 사이에 액정을 주입ㆍ밀봉하여 액정 표시 패널을 제작한다(단계 S6).
다음으로, 액정 표시 패널 표면에 부착된 액정 등을 제거하기 위해서, 액정 표시 패널을 세정한 후 건조시킨다(단계 S7). 다음으로, 유리 기판(10)의 절단면에서의 깨진 흠집을 방지하기 위해서, 모따기 장치를 사용하여 각 기판(2, 4)의 단부를 연마하여 모따기한다(단계 S8). 이에 의해, 도 2 및 도 3에 도시하는 선 γ로부터 단부측이 제거되어, TFT 기판(2)의 단부에 형성되어 있는 공통 배선(20,24)이 제거된다. 선 γ로부터 기판 단부까지의 기판면 방향의 거리 d는 예를 들면 0.35±0.1mm이고, 기판 표면에 대한 연마 각도 θ는 예를 들면 45°이다. 도시하지는 않았지만, TFT 기판(2)의 이면측(도 3에서는 아래쪽)도 마찬가지로 모따기된다. 다음으로, 액정 표시 패널의 바깥쪽 면에 편광판을 각각 접착한다(단계 S9). 양 편광판은, 서로의 편광축이 거의 직교하도록 배치된다. 다음으로, 액정 표시 패널의 표시 검사를 행한다(단계 S10). 다음으로, TFT 기판(2)의 표면에 드라이버 IC(18, 24)를 COG 실장한다(단계 S11). 이상의 공정을 거쳐 본 실시 형태에 따른 액정 표시 장치가 완성된다.
본 실시 형태에서는, 패널 분단 공정(단계 S5)이 아닌, 모따기 공정(단계 S8)으로 공통 배선(20, 26)이 제거된다. 이 때문에, 액정 주입ㆍ밀봉 공정(단계 S6)이나 패널 세정ㆍ건조 공정(단계 S7)에서 발생하는 정전기에 의해 TFT 소자가 파괴되는 것을 방지할 수 있다.
(제2 실시 형태)
다음으로, 본 발명의 제2 실시 형태에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법에 대하여 도 4 및 도 5를 참조하여 설명한다. 도 4는 본 실시 형태에 따른 액정 표시 장치용 기판인 TFT 기판(2)의 드라이버 IC 실장 영역(28) 근방의 구성을 도시한다. 도 5는 도 4의 B-B선으로 절단한 TFT 기판(2)의 단면도를 도시한다. 도 4 및 도 5에 도시한 바와 같이, 본 실시 형태에 따른 TFT 기판(2)은 드라이버 IC 실장 영역(28) 내에 단자부(50)(제4 단자부)를 갖고 있다. 단자부(50) 상에는, 예를 들면 ITO 등의 투명 도전막으로 이루어지는 보호 도전막(52)이 형성되어 있다. 보호 도전막(52)은, 단자부(50) 상의 절연막(70)을 개구하여 형성된 컨택트홀을 통하여 단자부(50)에 전기적으로 접속되어 있다. 단자부(50)는, 게이트 버스 라인(12)과 마찬가지로 도 4의 좌우 방향으로 연장되는 접속 배선(56)을 통하여, 단자부(30)에 전기적으로 접속되어 있다. 단자부(30), 접속 배선(56), 및 단자부(50)는 게이트 버스 라인(12)과 동일한 형성 재료로 게이트 버스 라인(12)과 동시에 형성되어 있다. 또한 본 실시 형태에서는, 단자부(42, 44)도 게이트 버스 라인(12)과 동일한 형성 재료로 게이트 버스 라인(12)과 동시에 형성되어 있다.
도시하지는 않았지만, TFT 기판(2)은, 드레인 버스 라인(14)측의 드라이버 IC(24)가 실장되는 드라이버 IC 실장 영역 내에, 마찬가지로 제4 단자부를 갖고 있다. 이 단자부는, 접속 배선을 개재하여 드레인 버스 라인(14)에 전기적으로 접속되어 있다. 단자부는 드레인 버스 라인(14)과 동일한 형성 재료로 드레인 버스 라인(14)과 동시에 형성되어 있다.
다음으로, 본 실시 형태에 따른 액정 표시 장치의 제조 방법에 대하여 도 7을 참조하여 설명한다. 본 실시 형태에서는, 패널 분단 공정(도 7의 단계 S5)으로 공통 배선이 제거된다. 그 후, 패널 세정ㆍ건조 공정(단계 S7) 후에, 도전성을 갖는 페이스트(이하, 도전성 페이스트라 함)(60)를 복수의 단자부(50)를 접속하도록 도 4의 상하 방향으로 도포한다. 도전성 페이스트(60)는, 예를 들면 수지에 카본을 혼입하여 제조되며, 페이스트 도포 장치를 사용하여 도포된다. 도포 후의 도전성 페이스트(60)는, 건조하여 경화되도록 되어 있다. 그 후, 검사 공정(단계 S10)전에, 핀셋 등을 사용하여 경화된 도전성 페이스트(60)를 박리한다. 도전성 페이스트(60)의 저항값이 비교적 높으면, 도전성 페이스트(60)를 박리하지 않고 검사할 수 있기 때문에, 검사 공정 후 드라이버 IC 실장 공정(단계 S11) 전에 박리해도 된다. 검사 공정에서는, 프로브 핀(54)을 단자부(50) 상의 보호 도전막(52)에 접촉시킨다.
본 실시 형태에서는, 패널 분단 공정(단계 S5)으로 공통 배선을 제거한 후에도, 패널 세정ㆍ건조 공정(단계 S7) 후부터, 도전성 페이스트(60)를 박리할 때까지 각 버스 라인(12, 14)이 전기적으로 접속된다. 이 때문에, 예를 들면 편광판 접착 공정(단계 S9) 등의 라미네이트 공정에서 발생하는 정전기에 의해 TFT 소자가 파괴되는 것을 방지할 수 있다.
또한, 본 실시 형태에 따르면, 검사 공정에서 프로브 핀(54)을 단자부(50)(보호 도전막(52))에 접촉시킴으로써, 드라이버 IC(18)가 실장되는 단자부(30) 표면의 손상을 방지할 수 있다.
본 실시 형태에서는, 단자부(42, 44)가 게이트 버스 라인(12)과 동일한 형성 재료로 게이트 버스 라인(12)과 동시에 형성되지만, 도 3에 도시하는 제1 실시 형태와 같이, 드레인 버스 라인(14)과 동일한 형성 재료로 동시에 형성해도 된다. 이렇게 함으로써, 공통 배선을 모따기 공정(단계 S8)에 의해 제거되는 위치에 배치한 경우에도, 게이트 버스 라인(12)을 공통 배선에 접속할 수 있다. 이에 의해, 모따기 공정 전에 도전성 페이스트(60)를 도포하면, 도전성 페이스트(60)를 박리할 때까지 TFT 소자의 정전 파괴를 방지할 수 있다.
(제3 실시 형태)
다음으로, 본 발명의 제3 실시 형태에 따른 액정 표시 장치용 기판에 대하여 도 6을 참조하여 설명한다. 도 6은 본 실시 형태에 따른 액정 표시 장치용 기판인 TFT 기판(2)의 드라이버 IC 실장 영역(28) 근방의 구성을 도시한다. 도 6에 도시한 바와 같이, 접속 배선(34)은, 드라이버 IC 실장 영역(28)의 짧은 변측에서 인출되고, 단자부(42, 44)를 우회하여 공통 배선(20)에 접속되어 있다. 또한, 일부의 단자부(42)는, 드레인 버스 라인(14)과 동일한 형성 재료로 동시에 형성된 패널내 배선(62)을 통하여, 다른 드라이버 IC 실장 영역의 단자부(42)에 접속되어 있다. 이에 의해, 후에 실장되는 복수의 드라이버 IC(18)가 캐스케이드 접속되도록 되어 있다. 또한, 본 실시 형태에서는, 복수의 단자부(44)가 TFT 기판(2)의 단부까지 연장되고, 공통 배선(20')에 각각 접속되어 있다. 이에 의해, 복수의 단자부(44)는 전기적으로 접속된다. 또한, 공통 배선(20, 20')은 모따기 공정에 의해 제거된다.
본 실시 형태에서는, 접속 배선(34)이 단자부(42, 44)를 우회하여 형성되어 있기 때문에, 2층의 도전층이 절연막(70)을 개재하여 중첩되어 형성되는 영역의 면적이 좁게 되어 있다. 이 때문에, 층간 단락에 의한 제품 불량의 발생을 저감할 수 있다.
또한 종래의 구성에서는, 복수의 드라이버 IC가 캐스케이드 접속되는 TFT 기판(2)에서는, 접속 배선(34)을 우회시켜 공통 배선(20)에 접속하는 것이 곤란하기 때문에, 정전기에 의해 TFT 소자가 파괴되는 것을 방지할 수 없었다. 그러나 본실시 형태에 따르면, 복수의 드라이버 IC를 캐스케이드 접속하기 위한 패널 배선(62)이 형성되어 있더라도, 접속 배선(34)을 우회시키는 것이 용이하기 때문에, 정전기에 의해 TFT 소자가 파괴되는 것을 방지할 수 있다.
또한, 본 실시 형태에서는, 복수의 단자부(42, 44)가 공통 배선(20')에 접속되어 있다. 이에 따라, 복수의 단자부(42, 44)를 동일 전위로 유지할 수 있어, 정전기에 보다 강한 액정 표시 장치를 실현할 수 있다.
본 발명은 상기 실시 형태에 한하지 않고 여러가지의 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, 보텀 게이트(bottom gate)형의 액정 표시 장치용 기판을 예로 들었지만, 본 발명은 이것에 한하지 않고, 톱 게이트(top gate)형의 액정 표시 장치용 기판에도 적용할 수 있다. 또한, TFT 프로세스는 채널 에치(channel etch)형, 에칭 스토퍼(etching stopper)형 모두 적용 가능하다.
이상 설명한 본 실시 형태에 따른 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 및 그 제조 방법은 이하와 같이 통합된다.
(부기 1)
기판 상에 상호 병렬로 형성된 제1 버스 라인과,
상기 제1 버스 라인 상에 형성된 절연막을 개재하여 상기 제1 버스 라인에 교차하고, 상호 병렬로 형성된 제2 버스 라인과,
상기 제1 및 제2 버스 라인 중 어느 한쪽과 동일한 형성 재료로 형성되고 상기 제1 또는 제2 버스 라인에 각각 전기적으로 접속되며, 상기 기판 표면에 실장되는 반도체 칩의 일측 단자에 접속되는 제1 단자부와,
상기 제1 및 제2 버스 라인의 다른 쪽과 동일한 형성 재료로 형성되고, 상기 반도체 칩의 타측 단자에 접속되는 제2 단자부와,
상기 제2 단자부에 전기적으로 접속되며, 상기 기판의 단부에 배치되어 외부로부터의 신호가 입력되는 제3 단자부와,
상기 제1 단자부에 전기적으로 접속된 접속 배선과,
상기 접속 배선을 통하여 상기 제1 또는 제2 버스 라인에 전기적으로 접속되며, 상기 기판의 단부이고 모따기할 때에 제거되는 위치에 배치된 공통 배선을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 2)
부기 1에 기재된 액정 표시 장치용 기판에 있어서,
상기 공통 배선은, 상기 기판의 상기 반도체 칩이 실장되는 단부에 배치되어 있는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 3)
부기 1 또는 2에 기재된 액정 표시 장치용 기판에 있어서,
상기 제1 및 제2 버스 라인에 각각 접속되며, 상기 반도체 칩이 실장되는 영역에 형성된 제4 단자부를 더 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 4)
기판 상에 상호 절연막을 개재하여 교차하여 형성된 제1 및 제2 버스 라인과,
상기 제1 및 제2 버스 라인 중 어느 한쪽과 동일한 형성 재료로 형성되고 상기 제1 또는 제2 버스 라인에 각각 전기적으로 접속되며, 상기 기판 표면에 실장되는 반도체 칩의 일측 단자에 접속되는 단자부와,
상기 반도체 칩이 실장되는 영역에 형성되어 상기 단자부에 각각 접속되며, 검사용 프로브 핀이 접촉하는 다른 단자부를 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
(부기 5)
제1 기판과, 상기 제1 기판 표면에 실장된 반도체 칩과, 상기 제1 기판에 대향 배치되어 접합된 제2 기판과, 상기 제1 및 제2 기판 사이에 밀봉된 액정을 구비한 액정 표시 장치로서,
상기 제1 기판은, 부기 1 내지 4 중 어느 1항에 기재된 액정 표시 장치용 기판인 것을 특징으로 하는 액정 표시 장치.
(부기 6)
절연막을 개재하여 상호 교차하여 형성된 복수의 버스 라인을 구비한 제1 기판과, 상기 제1 기판에 대향 배치된 제2 기판 사이에 액정을 밀봉하고,
상기 제1 및 제2 기판의 단부를 연마하여 모따기함과 함께, 상기 제1 기판의 단부에 형성되고 상기 복수의 버스 라인에 접속된 공통 배선을 제거하는 액정 표시 장치의 제조 방법에 있어서,
상기 제1 기판에, 부기 1 내지 4 중 어느 1항에 기재된 액정 표시 장치용 기판을 사용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
(부기 7)
절연막을 개재하여 상호 교차하여 형성된 복수의 버스 라인을 구비한 제1 기판과, 상기 제1 기판에 대향 배치된 제2 기판 사이에 액정을 밀봉하고,
상기 제1 및 제2 기판의 단부를 연마하여 모따기함과 함께, 상기 제1 기판의 단부에 형성되고 상기 복수의 버스 라인에 접속된 공통 배선을 제거하며,
상기 복수의 버스 라인에 각각 접속된 복수의 단자부를 상호 접속하도록 도전성을 갖는 페이스트를 도포하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
(부기 8)
부기 7에 기재된 액정 표시 장치의 제조 방법에 있어서,
상기 페이스트는 상기 제1 기판 표면에 반도체 칩을 실장하기 전에 제거되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
(부기 9)
부기 7 또는 8에 기재된 액정 표시 장치의 제조 방법에 있어서,
상기 제1 기판에, 부기 1 내지 4 중 어느 1항에 기재된 액정 표시 장치용 기판을 사용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
이상과 같이, 본 발명에 따라, TFT 소자의 정전 파괴를 방지할 수 있고, 협소한 프레임화가 가능한 액정 표시 장치를 실현할 수 있다.

Claims (5)

  1. 기판 상에 상호 병렬로 형성된 제1 버스 라인과,
    상기 제1 버스 라인 상에 형성된 절연막을 개재하여 상기 제1 버스 라인에 교차하고, 상호 병렬로 형성된 제2 버스 라인과,
    상기 제1 및 제2 버스 라인 중 어느 한쪽과 동일한 형성 재료로 형성되고 상기 제1 또는 제2 버스 라인에 각각 전기적으로 접속되며, 상기 기판 표면에 실장되는 반도체 칩의 일측 단자에 접속되는 제1 단자부와,
    상기 제1 및 제2 버스 라인의 다른 쪽과 동일한 형성 재료로 형성되고, 상기 반도체 칩의 타측 단자에 접속되는 제2 단자부와,
    상기 제2 단자부에 전기적으로 접속되며, 상기 기판의 단부에 배치되어 외부로부터의 신호가 입력되는 제3 단자부와,
    상기 제1 단자부에 전기적으로 접속된 접속 배선과,
    상기 접속 배선을 통하여 상기 제1 또는 제2 버스 라인에 전기적으로 접속되며, 상기 기판의 단부이고 모따기할 때 제거되는 위치에 배치된 공통 배선
    을 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  2. 기판 상에 상호 절연막을 개재하여 교차하여 형성된 제1 및 제2 버스 라인과,
    상기 제1 및 제2 버스 라인 중 어느 한쪽과 동일한 형성 재료로 형성되고 상기 제1 또는 제2 버스 라인에 각각 전기적으로 접속되며, 상기 기판 표면에 실장되는 반도체 칩의 일측 단자에 접속되는 단자부와,
    상기 반도체 칩이 실장되는 영역에 형성되고 상기 단자부에 각각 접속되며, 검사용 프로브 핀이 접촉하는 다른 단자부
    를 포함하는 것을 특징으로 하는 액정 표시 장치용 기판.
  3. 제1 기판과, 상기 제1 기판 표면에 실장된 반도체 칩과, 상기 제1 기판에 대향 배치되어 접합된 제2 기판과, 상기 제1 및 제2 기판 사이에 밀봉된 액정을 구비한 액정 표시 장치에 있어서,
    상기 제1 기판은, 제1항 또는 제2항에 기재된 액정 표시 장치용 기판인 것을 특징으로 하는 액정 표시 장치.
  4. 절연막을 개재하여 상호 교차하여 형성된 복수의 버스 라인을 구비한 제1 기판과, 상기 제1 기판에 대향 배치된 제2 기판 사이에 액정을 밀봉하고,
    상기 제1 및 제2 기판의 단부를 연마하여 모따기함과 함께, 상기 제1 기판의 단부에 형성되고 상기 복수의 버스 라인에 접속된 공통 배선을 제거하는 액정 표시 장치의 제조 방법에 있어서,
    상기 제1 기판으로서, 제1항 또는 제2항에 기재된 액정 표시 장치용 기판을 사용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  5. 절연막을 개재하여 상호 교차하여 형성된 복수의 버스 라인을 구비한 제1 기판과, 상기 제1 기판에 대향 배치된 제2 기판 사이에 액정을 밀봉하고,
    상기 제1 및 제2 기판의 단부를 연마하여 모따기함과 함께, 상기 제1 기판의 단부에 형성되고 상기 복수의 버스 라인에 접속된 공통 배선을 제거하고,
    상기 복수의 버스 라인에 각각 접속된 복수의 단자부를 상호 접속하도록 도전성을 갖는 페이스트를 도포하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020030051282A 2002-07-26 2003-07-25 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 KR100831805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002217569A JP4408192B2 (ja) 2002-07-26 2002-07-26 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JPJP-P-2002-00217569 2002-07-26

Publications (2)

Publication Number Publication Date
KR20040010387A true KR20040010387A (ko) 2004-01-31
KR100831805B1 KR100831805B1 (ko) 2008-05-28

Family

ID=31938983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051282A KR100831805B1 (ko) 2002-07-26 2003-07-25 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법

Country Status (4)

Country Link
US (1) US6977708B2 (ko)
JP (1) JP4408192B2 (ko)
KR (1) KR100831805B1 (ko)
TW (1) TW594322B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926463A (zh) * 2004-03-03 2007-03-07 东芝松下显示技术有限公司 检查阵列基板的方法
JP4554983B2 (ja) * 2004-05-11 2010-09-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2008083072A (ja) * 2005-01-07 2008-04-10 Sharp Corp 表示装置
JP2007108470A (ja) * 2005-10-14 2007-04-26 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶表示装置
JP4845749B2 (ja) * 2006-01-31 2011-12-28 株式会社半導体エネルギー研究所 表示装置
US8395746B2 (en) 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4890100B2 (ja) * 2006-05-25 2012-03-07 ゲットナー・ファンデーション・エルエルシー 画像表示装置
KR101232157B1 (ko) * 2006-06-09 2013-02-12 엘지디스플레이 주식회사 Ｌｃｄ 검사 장비
JP2009003237A (ja) * 2007-06-22 2009-01-08 Nishiyama Stainless Chem Kk 表示装置及びその製造方法
JP2009036794A (ja) * 2007-07-31 2009-02-19 Hitachi Displays Ltd 液晶表示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR20130031559A (ko) 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6168777B2 (ja) * 2013-01-23 2017-07-26 三菱電機株式会社 表示パネル及び表示装置ならびに当該表示パネルの製造方法
JP2017181805A (ja) 2016-03-30 2017-10-05 株式会社ジャパンディスプレイ 表示装置、制御方法及び半導体装置
CN106338867B (zh) * 2016-10-31 2019-04-05 昆山龙腾光电有限公司 Vcom走线结构、显示面板及vcom走线结构制作方法
CN107085333B (zh) * 2017-07-06 2021-02-02 上海天马微电子有限公司 一种阵列基板及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175086A (ja) 1993-12-21 1995-07-14 Casio Comput Co Ltd アクティブマトリックス型液晶表示素子の製造方法
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JPH11202353A (ja) * 1998-01-09 1999-07-30 Citizen Watch Co Ltd 液晶表示装置
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device

Also Published As

Publication number Publication date
JP4408192B2 (ja) 2010-02-03
KR100831805B1 (ko) 2008-05-28
TW200403506A (en) 2004-03-01
JP2004061688A (ja) 2004-02-26
US20040119929A1 (en) 2004-06-24
TW594322B (en) 2004-06-21
US6977708B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
KR100831805B1 (ko) 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법
KR101065414B1 (ko) 액정 표시 장치의 모기판 및 이를 이용한 액정 표시 장치의 제조 방법
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US6989879B1 (en) Liquid crystal panel and method of fabricating the same
US10032805B2 (en) Method for bonding pins in outer lead bonding area
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
US6665045B2 (en) Liquid crystal display panel and method of manufacturing the same
JP2008003337A (ja) パネル基板、表示装置、及びその製造方法
KR100848768B1 (ko) 기판 장치 및 표시 소자의 제조 방법
JPH086056A (ja) 液晶表示デバイスおよびその製造方法
JP2009098407A (ja) 表示装置
JP2008046446A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
US5818562A (en) Liquid crystal display device
JPWO2011024556A1 (ja) 液晶モジュールの静電気除去方法、液晶表示装置の製造方法、及び液晶モジュール
KR20040052220A (ko) 액정 표시 장치
KR100529563B1 (ko) 액정 표시 장치용 패널
JP2002287662A (ja) アクティブマトリックス基板およびその製造方法
JP4842709B2 (ja) 表示装置の製造方法
JPH06250221A (ja) 液晶表示基板の製造方法
JPH11212102A (ja) 液晶表示パネル
JP3311838B2 (ja) 液晶表示装置
JPH06258667A (ja) 液晶表示装置
JPH11142874A (ja) 液晶表示装置
JP2001075117A (ja) 液晶装置の製造方法
JP2000267058A (ja) 液晶装置の製造方法及び液晶装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee