JP2004061509A - 被検査デバイスに対する刺激データの再構成方法および検査装置 - Google Patents
被検査デバイスに対する刺激データの再構成方法および検査装置 Download PDFInfo
- Publication number
- JP2004061509A JP2004061509A JP2003278222A JP2003278222A JP2004061509A JP 2004061509 A JP2004061509 A JP 2004061509A JP 2003278222 A JP2003278222 A JP 2003278222A JP 2003278222 A JP2003278222 A JP 2003278222A JP 2004061509 A JP2004061509 A JP 2004061509A
- Authority
- JP
- Japan
- Prior art keywords
- test
- data
- under test
- dut
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract 8
- 230000000638 stimulation Effects 0.000 title description 3
- 238000003168 reconstitution method Methods 0.000 title 1
- 238000012360 testing method Methods 0.000 claims abstract description 170
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims abstract description 17
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000013598 vector Substances 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000013481 data capture Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】被検査デバイス(DUT)(28,38)に対する入力が再構成される。検査装置(17)のトリガ・サイクル毎に、DUT(28,38)のピンに刺激として印加されるデータが用意される。先のトリガ・サイクルの間のDUT(28,38)から得られた応答情報が、刺激データの値を調整するフォーマッティング情報を構成することに使用される。刺激データを再構成するのに十分な再構成情報が記憶される。再構成情報は、フォーマッティング情報含む。再構成情報は、被検査デバイス(28,38)のピンに印加される刺激データの再構成に使用される。
【選択図】図1
Description
Claims (7)
- 被検査デバイスの試験に用いられる方法であって、
(a)検査装置のトリガ・サイクル毎に、
(a.1)前記被検査デバイスからの予測される出力データを求めるのに十分な応答情報と、前記被検査デバイスのピンに刺激として加える刺激データを生成するのに十分な刺激情報と、の少なくとも一方を含むチャネル情報を作成するサブステップであって、前回のトリガ・サイクルにおいて被検査デバイスから得られた応答情報を用いて、前記チャネル情報の値を調整するために利用されるフォーマッティング情報を構成し、
(a.2)前記フォーマッティング情報を含む前記チャネル情報を記憶するサブステップと、
を実行するステップと、
(b)前記チャネル情報を利用して、
前記被検査デバイスからの予測される出力データを求めるステップと、前記被検査デバイスのピンに加えられる刺激データを再構成するステップと、の少なくとも一方を実行するステップと、
を含む方法。 - 前記被検査デバイスの各ピンについてのサブステップ(a.2)において、前記チャネル情報が、トリガ・サイクル毎に1回ずつ読み取られるレジスタに記憶される請求項1に記載の方法。
- サブステップ(a.2)は、前記チャネル情報の一部としてモード選択情報を記憶するサブステップを含む請求項1に記載の方法。
- サブステップ(a.2)において、前記チャネル情報が、前記被検査デバイスの各ピン毎に別々のレジスタに記憶される請求項1に記載の方法。
- 被検査デバイスを試験するように適合した検査装置であって、
前記被検査デバイスからの予測される出力データを求めるのに十分な応答情報と、前記被検査デバイスのピンに刺激として加えられる刺激データを生成するのに十分な刺激情報と、の少なくとも一方を含むチャネル情報を作成する回路要素と、
フォーマッティング情報を含む前記チャネル情報を記憶する記憶装置と、
を備え、
前記チャネル情報が、前記被検査デバイスからの予測される出力データを求めることと、前記被検査デバイスのピンに加えられる刺激データを再構成することの少なくとも一方のために利用され、
前回のトリガ・サイクルにおいて前記被検査デバイスから得られた応答情報を利用して、前記チャネル情報の値を調整するために用いられるフォーマッティング情報が構成される、検査装置。 - 前記記憶装置が複数のレジスタを含み、前記被検査デバイスのピン毎に前記複数のレジスタの中の1つのレジスタが前記チャネル情報を記憶するように構成され、前記複数のレジスタの全てのレジスタがトリガ・サイクル毎に1回ずつ読み取られる請求項5に記載の検査装置。
- 前記記憶装置によって、さらに、モード選択情報が前記チャネル情報の一部として記憶される請求項5に記載の検査装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/206,264 US7181660B2 (en) | 2002-07-26 | 2002-07-26 | Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004061509A true JP2004061509A (ja) | 2004-02-26 |
JP4206431B2 JP4206431B2 (ja) | 2009-01-14 |
Family
ID=29780257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278222A Expired - Fee Related JP4206431B2 (ja) | 2002-07-26 | 2003-07-23 | 被検査デバイスに対する刺激データの再構成方法および検査装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7181660B2 (ja) |
JP (1) | JP4206431B2 (ja) |
IT (1) | ITRM20030365A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531779A (ja) * | 2010-05-05 | 2013-08-08 | テラダイン、 インコーポレイテッド | 半導体デバイスの同時試験のためのシステム |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100549966C (zh) * | 2003-09-30 | 2009-10-14 | 明导公司 | 使用一个或多个自动机的系统验证 |
US20090112548A1 (en) * | 2007-10-30 | 2009-04-30 | Conner George W | A method for testing in a reconfigurable tester |
US20090113245A1 (en) * | 2007-10-30 | 2009-04-30 | Teradyne, Inc. | Protocol aware digital channel apparatus |
US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
US8195419B2 (en) * | 2009-03-13 | 2012-06-05 | Teradyne, Inc. | General purpose protocol engine |
US10419890B2 (en) * | 2012-06-15 | 2019-09-17 | Qualcomm Incorporated | Client access to mobile location services |
US10254125B2 (en) * | 2016-11-14 | 2019-04-09 | International Business Machines Corporation | Driving assistant system |
TWI661208B (zh) * | 2017-10-11 | 2019-06-01 | 致茂電子股份有限公司 | 測試裝置及其測試電路板 |
US11287630B2 (en) * | 2019-09-03 | 2022-03-29 | International Business Machines Corporation | Imaging integrated circuits using a single-point single-photon detector and a scanning system and calculating of a per-pixel value |
CN113450865B (zh) * | 2020-03-26 | 2022-05-20 | 长鑫存储技术有限公司 | 存储器测试系统及其测试方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5680518A (en) * | 1994-08-26 | 1997-10-21 | Hangartner; Ricky D. | Probabilistic computing methods and apparatus |
US5748642A (en) * | 1995-09-25 | 1998-05-05 | Credence Systems Corporation | Parallel processing integrated circuit tester |
DE69940061D1 (de) * | 1999-09-30 | 2009-01-22 | St Microelectronics Srl | Speicherprüfverfahren und nicht-fluchtiger Speicher mit niedriger Fehlerverdeckungswahrscheinlichkeit |
US6681351B1 (en) * | 1999-10-12 | 2004-01-20 | Teradyne, Inc. | Easy to program automatic test equipment |
US20040006447A1 (en) * | 2000-06-22 | 2004-01-08 | Jacky Gorin | Methods and apparatus for test process enhancement |
-
2002
- 2002-07-26 US US10/206,264 patent/US7181660B2/en not_active Expired - Lifetime
-
2003
- 2003-07-23 JP JP2003278222A patent/JP4206431B2/ja not_active Expired - Fee Related
- 2003-07-25 IT IT000365A patent/ITRM20030365A1/it unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531779A (ja) * | 2010-05-05 | 2013-08-08 | テラダイン、 インコーポレイテッド | 半導体デバイスの同時試験のためのシステム |
JP2016105103A (ja) * | 2010-05-05 | 2016-06-09 | テラダイン、 インコーポレイテッド | 半導体デバイスの同時試験のためのシステム |
Also Published As
Publication number | Publication date |
---|---|
ITRM20030365A1 (it) | 2004-01-27 |
ITRM20030365A0 (it) | 2003-07-25 |
JP4206431B2 (ja) | 2009-01-14 |
US20040019839A1 (en) | 2004-01-29 |
US7181660B2 (en) | 2007-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6122762A (en) | Memory interface device and method for supporting debugging | |
KR100366963B1 (ko) | 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 | |
US6154715A (en) | Integrated circuit tester with real time branching | |
US7331006B2 (en) | Multiple sweep point testing of circuit devices | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
JP4206431B2 (ja) | 被検査デバイスに対する刺激データの再構成方法および検査装置 | |
JPH0210278A (ja) | マクロのアクセス時間をテストするための装置と方法 | |
JP2002528725A (ja) | ディスクベースのデータストリーミング機能を有する集積回路テスタ | |
US7096397B2 (en) | Dft technique for avoiding contention/conflict in logic built-in self-test | |
JP4334463B2 (ja) | 半導体集積回路のテスト装置および方法 | |
JP2001512575A (ja) | データ・シリアライザを有する半導体テスタ | |
JP2001518625A (ja) | 集積回路テスタのためのフォーマットに感応したタイミング較正 | |
US7240256B2 (en) | Semiconductor memory test apparatus and method for address generation for defect analysis | |
US7366967B2 (en) | Methods of testing semiconductor memory devices in a variable CAS latency environment and related semiconductor test devices | |
US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
JP3873137B2 (ja) | 被検査デバイスの入出力信号波形の再表示方法およびシステム | |
US11815554B2 (en) | Identifying data valid windows | |
JP4724774B2 (ja) | 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法 | |
JPH0863999A (ja) | 不揮発性フラッシュepromメモリ装置用のバーンイン法 | |
JP6625381B2 (ja) | 半導体集積回路およびタイミングコントローラ | |
JPH06213971A (ja) | 以前の応答信号からテスト信号を局所的に導出する方法と装置 | |
JP3210236B2 (ja) | Ic試験装置のパターン発生装置 | |
JP4388490B2 (ja) | 半導体メモリ検査装置 | |
JP2903443B2 (ja) | Ic試験装置 | |
JP2008287813A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080828 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |