JP3873137B2 - 被検査デバイスの入出力信号波形の再表示方法およびシステム - Google Patents

被検査デバイスの入出力信号波形の再表示方法およびシステム Download PDF

Info

Publication number
JP3873137B2
JP3873137B2 JP2003278215A JP2003278215A JP3873137B2 JP 3873137 B2 JP3873137 B2 JP 3873137B2 JP 2003278215 A JP2003278215 A JP 2003278215A JP 2003278215 A JP2003278215 A JP 2003278215A JP 3873137 B2 JP3873137 B2 JP 3873137B2
Authority
JP
Japan
Prior art keywords
waveform
data
user
recapture
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003278215A
Other languages
English (en)
Other versions
JP2004061508A (ja
Inventor
フスイ−フアン・シェン
スティーヴン・デニス・ジョーダン
アラン・エス・クレック・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2004061508A publication Critical patent/JP2004061508A/ja
Application granted granted Critical
Publication of JP3873137B2 publication Critical patent/JP3873137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0254Circuits therefor for triggering, synchronisation
    • G01R13/0263Circuits therefor for triggering, synchronisation for non-recurrent functions, e.g. transients
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、検査装置に係り、特に波形ディスプレイにおいて既存データの損失を伴わない表示波形の一部再捕捉に関するものである。
回路は、製造後、適正な性能を保証するため、詳しいテストが施される。例えば、メモリ・テスタを用いて、コンピュータ及び他の装置に用いられるランダム・アクセス・メモリのテストが実施される。テストは、一般に、被検査デバイス(DUT)のピンに信号を加え、ピンから信号を読み取ることによって実施される。一般に、DUTのピンは、アドレス・ピン、データ・ピン、及び、制御ピンとして機能する。アドレス・ピン、データ・ピン、及び、制御ピンを含むDUTの入力及び出力は、本明細書において、入力/出力ピンまたは単純にピンと呼ばれる。入力/出力ピンには、ただDUTに信号を入力するだけのために用いられるものもある。他の入力/出力ピンには、ただDUTから信号を出力するだけのために用いられるものもある。その他の入力/出力ピンには、DUTへの信号の入力と、DUTからの信号の出力の両方に用いられる、双方向性のものもある。
テスト・システムには、DUTの入力/出力ピンにおける信号の波形を表示するプログラムを含んでいるものもある。各種機構を用いて、表示のための信号が捕捉される。
例えば、テスト・システムには、テスト・パターンの命令を処理し、ハードウェア状態情報を読み取って、DUTの入力に加えられる信号波形を決定することが可能なものもある。同様にテスト・システムには、テスト・パターンの命令を処理し、ハードウェア状態情報を読み取って、テスト・システムがDUTの出力において検出することを予測する信号波形を決定することが可能なものもある。
テスト・システムには、実際の信号を測定するため、DUTの入力及び/または出力において測定を行うものもある。これによって、テスト中にDUTの入力信号及び出力信号を実際に表示することが可能になる。しかし、テスト・システムのハードウェアの制約によって、データの表示分解能が制限を受ける場合が多い。
例えば、テスト・システムには、一度に複数のDUTを同時にテスト可能なものもある。36までのDUTを同時にテストするのが一般的である。各DUTは、多数の入力/出力ピンを備えている。64ピン以上のDUTが一般的である。電圧計またはオシロスコープを利用して、テスト・システムによってテストされる全てのDUTの全てのピンの正確な電圧を測定する時間及び/またはコストは途方もないものになる。このため、テスト・システムには、一般に、テストされる各DUTの各ピン毎に、ピンの電圧とテスト電圧を比較するための比較回路が含まれている。電圧比較は、一般に、テスト・サイクル毎に1回ずつ、全てのピンで実施することが可能である。信号の電圧分解能が向上するように、いくつかのテスト・サイクルを実行することが可能であり、さまざまなテスト電圧で、電圧比較を実施することが可能である。信号のタイミング分解能が向上するように、いくつかのテスト・サイクルを実行することが可能であり、テスト・サイクルの開始時からの遅延量をさまざまに変えて、電圧比較を実施することが可能である。
本発明の好適な実施形態によれば、被検査デバイス(DUT)の入/出力信号に関する波形が表示される。入/出力信号用のデータは、第1のデータ捕捉機構に従って捕捉される。入/出力信号に関する波形は、捕捉データを用いて表示される。ユーザには、第2のデータ捕捉機構を用いて再捕捉用波形の一部をユーザに選択させるインタフェースが提供される。再捕捉用に選択された波形の一部に対応する入/出力信号の一部に関するデータが、再捕捉される。データの再捕捉は、第2のデータ捕捉機構を用いて実行される。入/出力信号用の波形は、再表示される。第2のデータ捕捉機構を用いて再捕捉されたデータは、再捕捉用に選択された波形の一部を表示するのに用いられる。第1のデータ捕捉機構に従って捕捉されたデータは、再捕捉用に選択されなかった波形の残る部分の表示に用いられる。
図1は、テスト・システムを示す簡易ブロック図である。被検査デバイス(DUT)28及びDUT38は、テストを受ける装置を表している。典型的なシステムの場合、36のDUTを一度にテストすることが可能である。
各DUTは、テスタ17内のテスト・サイトとインタフェースする。例えば、図1には、テスト・サイト20と対話するDUT28、及び、テスト・サイト30と対話するDUT38が示されている。
テスト・サイト20には、テスト・サイト・コントローラ21が含まれている。テスト・サイト・コントローラ21には、ソフトウェアで実施される、データ処理ブロック22と、波形表示ドライバ23が含まれている。アルゴリズム・パターン生成器(APG)24が、DUT28のテストに用いられるテスト・データを生成する。エラー捕捉RAM(ECR)には、DUT28からのエラー情報の捕捉に用いられるランダム・アクセス・メモリ(RAM)が含まれている。ピン電子回路26には、DUT28への信号の書き込み、及び、DUT28からの信号の読み取りに用いられるアナログ回路要素が含まれている。
用いられるデータ捕捉機構に従って、波形表示ドライバ23は、DUT28のモニタ・ピン、または、APG24のテスト命令メモリ及びテスト・サイト20のハードウェアの状態からデータを取得する。データ処理ブロック22は、波形表示ドライバ23を制御し、波形表示ドライバ23にいかなるデータを取得するかを命じ、いつデータが有効になるかを決定する。データ処理ブロック22は、さらに、波形表示モジュール12にデータを送る前に、波形表示モジュール12が予測するフォーマットをなすようにデータを構成する。
テスト・サイト30には、テスト・サイト・コントローラ31が含まれている。テスト・サイト・コントローラ31には、ソフトウェアで実施される、データ処理ブロック32と、波形表示ドライバ33が含まれている。アルゴリズム・パターン生成器(APG)34が、DUT38のテストに用いられるテスト・データを生成する。エラー捕捉RAM(ECR)35は、DUT38からのエラー情報の捕捉に用いられる。ピン電子回路36には、DUT38への信号の書き込み、及び、DUT38からの信号の読み取りに用いられるアナログ回路要素が含まれている。
用いられるデータ捕捉機構に従って、波形表示ドライバ33は、DUT38のモニタ・ピン、または、APG34のテスト命令メモリ及びテスト・サイト30のハードウェアの状態からデータを取得する。データ処理ブロック32は、波形表示ドライバ33を制御し、波形表示ドライバ33にいかなるデータを取得するかを命じ、いつデータが有効になるかを決定する。データ処理ブロック32は、さらに、波形表示モジュール12にデータを送る前に、波形表示モジュール12が予測するフォーマットをなすようにデータを構成する。
ホスト・コンピュータ10には、テスタ制御モジュール11と、波形表示モジュール12が含まれている。テスタ制御モジュール11は、例えば、テスタ17によって実施されるテストを監視するソフトウェア・モジュールとして実施される。波形表示モジュール12には、表示制御ブロック14にデータを送るのに備えて、テスタ17からのデータに処理を施すために用いられるデータ処理ブロック15が含まれている。本発明の望ましい実施態様の場合、データ処理ブロック15及び表示制御ブロック14は、ソフトウェア・モジュールとして実施される。
表示制御ブロック14は、ディスプレイ13における波形データ表示の制御に用いられる。テスト・システムには、テスト・サイト・コントローラの制御を可能にするために用いられるドライバ・モジュール23も含まれている。波形表示モジュール12は、表示データを得るため、テスト・サイトと通信する。データには、テスト中にテスト・サイト・コントローラによってDUTの入力/出力ピンに印加されるテスト・パターン、テスト中にDUTによってDUTの入力/出力ピンに印加されることが予測されるテスト結果、及び/または、被測定装置の入力/出力ピンで測定される実際の信号を含むことが可能である。波形表示モジュール12は、ディスプレイ13に波形を表示する。
図2には、DUTに関する信号を捕捉するための設定を入力するのに用いられる、ウィンドウ40のグラフィックス・ユーザ・インタフェース・ディスプレイが示されている。ボックス41において、ユーザは、データを得るテスト・サイトを選択する。ボックス42において、ユーザは、波形が描かれるのがどのチャネル(ピンまたはピン・グループ)であるかを指示する。
ボックス45は、捕捉トリガーがアルゴリズムによるパターン生成(APG)状態に応じて条件付きとなるときに検査することができる。ボックス46では、ユーザはデータ捕捉前にどれ位の数の検査ベクトルを無視するかを指示する。ボックス47では、ユーザはどれ位の数の検査ベクトルデータ信号を捕捉するのかを指示する。
ボックス48において、ユーザは、タイミング分解能に関する値を指定することが可能である。ボックス49において、ユーザは、ボックス48において設定された値の単位を選択することが可能である。例えば、タイミング分解能を向上させるには、テストを繰り返して、各テスト・サイクル(すなわち、各入力サイクル及び各出力サイクル)内のさまざまな位置で、DUTの入力/出力ピンにおける値をサンプリングする必要がある。従って、タイミング分解能が高くなるほど、テスト結果を得るのに要する時間が長くなる。タイミング分解能の調整が必要になるのは、以下で定義されるスコープ・モード及びロジック・アナライザ・モードにおいてのみである。ユーザは、たとえスコープ・モードとロジック・アナライザ・モードが当初用いられていなくとも、使用するタイミング分解能をデフォルトとして設定することができる。これにより、再捕捉時点でのタイミング分解能に関する値をユーザが特定する必要なく、スコープ・モード或いはロジック・アナライザ・モードにおいてユーザはデフォルト設定にて信号の一部を後程再捕捉できるようになっている。
ボックス50において、ユーザは、電圧レベル分解能に関する値を指定することが可能である。ボックス51において、ユーザは、ボックス50で設定された値の単位を選択することが可能である。例えば、電圧レベル分解能を向上させるには、テストを繰り返して、さまざまな比較電圧に対して、DUTの入力/出力ピンにおける値をサンプリングする必要がある。従って、電圧レベル分解能が高くなるほど、テスト結果を得るのに要する時間が長くなる。電圧レベル分解能の調整が必要になるのは、以下で定義されるスコープ・モードにおいてのみである。ユーザは、たとえスコープ・モードが当初用いられなかったにしても、電圧分解能をデフォルトとして用いるよう設定することができる。これにより、再捕捉時の電圧分解能に関する値をユーザが特定する必要なく、スコープ・モードにおいてユーザはデフォルト設定にて信号の一部を後程再捕捉できるようになっている。
OKボタン43は、ウィンドウ40を利用してユーザが指示した捕捉設定の確認に用いられる。キャンセル・ボタン44は、ウィンドウ40を利用してユーザが指示した捕捉設定のキャンセルに用いられる。
図3には、DUTに関する信号を捕捉するためのモード設定を指示するのに用いられる、ウィンドウ60のグラフィックス・ユーザ・インタフェース・ディスプレイが示されている。ボックス61において、ユーザは、ユーザによって特に指定されていないチャネルに関するデフォルト・モードを指定することが可能である。ボックス67において、ユーザは、モードを選択することが可能である。ボックス66において、ユーザは、ボックス67の設定を適用するのがどのチャネル(ピンまたはピン・グループ)であるかを指示する。ユーザは、ウィンドウ60のボックス66及び67を複数回数利用して、ピン及びピン・グループの異なるチャネルに異なる設定を割り当てることが可能である。
OKボタン63は、ウィンドウ60を利用してユーザが指示した捕捉設定の確認に用いられる。適用ボタン64は、ウィンドウ60を利用してユーザが指示した捕捉設定の適用に用いられる。キャンセル・ボタン65は、ウィンドウ60を利用してユーザが指示した捕捉設定のキャンセルに用いられる。
ユーザがウィンドウ40とウィンドウ60を用いて捕捉を立ち上げた後、ユーザは捕捉コマンドを送出することで捕捉を開始することができる。これは、例えば捕捉開始釦を選択することで、或いはプルダウンメニュー上で捕捉開始コマンドを選択することで行なわれる。
後述するように、本発明の実施態様の1つでは、6つのモードがある。各モード毎に、異なる方法でデータが捕捉される。
再構成モードは、入力情報入手のためだけに用いられる。再構成モードでは、波形表示モジュール12は電圧値を入手して表示する。電圧値は、選択されたテスト・サイト内での波形表示ドライバによるテスト・パターン・ファイルの実行により生成される。APG24が生成するテスト・パターン・ファイルは、テスト・サイトによるDUTのピンへの配置対象となる検査パターンを示す。
予測データ・モードは、出力情報の入手にのみ用いられる。予測データ・モードでは、波形表示モジュール12はテスト・パターン・ファイルを実行することで予想結果を入手して表示する。すなわち、テスト・サイト・コントローラ内の波形表示ドライバは、DUTが正常に動作している場合にテスト・サイトによるDUTのピンへの配置対象となる検査パターンに応答して出力ピンに何を供給すべきかを計算する。
高速モードを利用して、出力情報だけが求められる。高速モードでは、APGは、テスト・パターン・ファイルを実行し、ピン電子回路に、DUTのピンにおける入力の駆動及び出力の比較を実施させる。
各テスト・サイトのピン電子回路は、テスト・サイトのためにAPGによって駆動される可変速クロックで動作する。APGによって駆動されるクロックの各サイクルは、テスト・サイクルである。各テスト・サイクル毎に、新しいテスト命令が実行されることになる。例えば、テスト・サイクルが入力サイクルの場合、ピン電子回路は、入力サイクルにおいて、データ・ピンの入力データを駆動し、DUTの書き込み許可ピンを駆動することになる。あるいはまた、ピン電子回路は、1つの入力サイクルで、データ・ピンの入力データを駆動し、もう1つの入力サイクルで、DUTの書き込み許可ピンを駆動することになる。例えば、テスト・サイクルが出力サイクルの場合、ピン電子回路は、DUTの出力イネーブル・ピンを駆動し、テスト・サイトは、DUTから受信した出力データと単一出力サイクル内における予測データを比較することになる。あるいはまた、ピン電子回路は、1つの出力サイクルで、DUTの出力イネーブル・ピンを駆動し、テスト・サイトは、DUTから受信した出力データともう1つの出力サイクルにおける予測データを比較することになる。
高速モードの場合、テスト全体が1回実行される。各出力サイクル毎に、各予測出力データに関して、単一比較を実施して、DUTのピンにおける実際の値が、テスト・パターンにおいて予測される、論理1(電圧出力高(VOH))、論理0(電圧出力低(VOL))、及び、高インピーダンス(Hi−Z)のいずれであるかが判定される。
ロジック・アナライザ・モードは入力信号と出力信号の両方の捕捉に利用される。ロジック・アナライザ・モードでは、ユーザが設定するタイミング分解能によって、波形は複数回のテストを実施することにより構成される。テストが実施される都度、テスト・サイクル毎単一比較が行われる。各出力サイクルの場合、比較を行ない、出力データが論理1(電圧出力高(VOH))または論理0(電圧出力低(VOL))であるかが判定される。各入力サイクル毎に、入力ピンにおける比較が実施される。入力が2値(論理1または論理0)のDUTの場合、入力の分解には、単一比較で十分である。入力が、追加電圧レベルを有する可能性のある(例えば、潜在的入力電圧値がVHH、VIH、VIL、及び、HIZである)DUTの場合、入力電圧値の適正な分解能を得るには、テストを複数回数実行することが必要になる(入力テスト・サイクル毎に複数回数の比較を行う能力がないため)。
実行しなければならないテスト回数は、必要なタイミング分解能によって決まる。例えば、テスト・サイクルの所要時間の1/5に等しいタイミング分解能を備えることが所望される場合、各テスト・サイクルの開始からのオフセット量が異なるようにして、5回のテストを実行する必要がある。これによって、DUTに対する入力及び出力の2値電圧分解能が得られる。
ロジック・アナライザ・モードでは、「中間」速度データ捕捉が可能になる。波形遷移タイミングに関してより多くの情報が得られるが、電圧分解能は最低になる。
スコープ・モードは、入力信号と出力信号の両方の捕捉に利用される。実行しなければならない各テストの回数は、ユーザが設定したタイミング分解能及びユーザが設定した電圧分解能によって決まる。スコープ・モードによれば、高タイミング分解能及び高電圧分解能による波形の構成が可能になる。高分解能のため、捕捉速度は遅い。
例えば、テスト・サイクルの所要時間の1/5に等しいタイミング分解能、及び、3つの異なる電圧との比較に基づく電圧分解能を備えることが所望される場合、15回のテストを実行する必要がある。これによって、各テスト・サイクル毎に、3つの異なる電圧レベルにおける、5つの異なるオフセット量での比較が可能になる。
入/出力(I/O)組み合わせモードは、DUTに対する入力に関する再構成モードと、DUTの出力に関する高速モードを組み合わせたものである。DUTに対する入力にだけ用いられるピンに関して、波形表示モジュール12は、テスト・パターン・ファイルを実行して、電圧値を取得し、表示する。DUTからの出力にだけ用いられるピンに関して、波形表示モジュール12は、シングル・ショット捕捉によって波形を形成する(高速モードにおけるように)。シングル・ショット捕捉の場合、各出力テスト・サイクル毎に、信号の比較が1回だけ行われる。従って、タイミング分解能及び電圧値分解能は、単一出力サイクル中に、論理0、論理1、及び、高インピーダンス(テスト・パターンにおいて予測される)のうちのどれが生じるかの判定だけにしか十分ではない。タイミング分解能及び電圧値分解能が最低限であるため、これによって、情報の高速捕捉が可能になる。入力及び出力の両方に用いられるピンの場合、波形の構成方法は、DUTにデータが入力される期間、及び、DUTからデータが出力される期間に基づいている。DUTへの入力に対応する波形部分については、テスト・パターン・ファイルを実行することによって、波形が形成される。DUTからの出力に対応する波形部分については、シングル・ショット捕捉によって構成される。
図4は、ユーザが、ピン及び/またはピン・グループに異なるデータ捕捉機構を割り当てた場合の、波形表示モジュール12の動作を例示した簡易フローチャートである。全てのピンに関する波形が、単一画像によって一緒に表示される。これによって、波形表示モジュール12は、単一セットアップに応答して、全てのピンに関するデータを捕捉し、ユーザが選択した異なるモードで波形を順次表示することが可能になる。波形表示モジュール12による表示プロセスが完了すると、ユーザが要求する全ての波形が、ディスプレイ13に同時に表示される。
ブロック171おいて、波形表示モジュール12は、ユーザが要求した波形表示プロセスを開始する。ブロック172において、波形表示モジュール12は、チェックを行って、信号のいずれかを再構成(RECON)モードで表示することになるか否かを確認する。そうする場合には、ブロック173において、波形表示モジュール12は、選択されたテスト・サイトに、RECONモードで表示されることになる信号の捕捉要求を送る。入力信号に関する返信データを受信すると、ブロック174において、波形表示モジュール12は、データ単位を表示座標に変換し、ディスプレイ13に入力信号に関する波形を表示する。波形表示モジュール12にデータを戻す際、テスト・サイトは、出力信号に未知であるとのマーク付けを施す。
ブロック175において、波形表示モジュール12は、チェックを行って、信号のいずれかを予測モードで表示することになるか否かを確認する。そうする場合には、ブロック176において、波形表示モジュール12は、選択されたテスト・サイトに、予測モードで表示されることになる信号の捕捉要求を送る。出力信号に関する返信データを受信すると、ブロック177において、波形表示モジュール12は、データ単位を表示座標に変換し、ディスプレイ13に出力信号に関する波形を表示する。波形表示モジュール12にデータを戻す際、テスト・サイトは、入力信号に無効であるとのマーク付けを施す。表示は累積型のため、波形は、ブロック174で表示された波形に加えて表示される。データを表示する際、波形表示モジュールは、波形をユーザの要求順に保つため、必要に応じて波形の挿入を利用することになる。
ブロック178において、波形表示モジュール12は、チェックを行って、信号のいずれかを高速モードで表示することになるか否かを確認する。そうする場合には、ブロック179において、波形表示モジュール12は、選択されたテスト・サイトに、高速モードで表示されることになる信号の捕捉要求を送る。出力信号に関する返信データを受信すると、ブロック180において、波形表示モジュール12は、データ単位を表示座標に変換し、ディスプレイ13に出力信号に関する波形を表示する。波形表示モジュール12にデータを戻す際、テスト・サイトは、入力信号に無効であるとのマーク付けを施す。データを表示する際、波形表示モジュールは、波形をユーザの要求順に保つため、必要に応じて波形の挿入を利用することになる。
ブロック181において、波形表示モジュール12は、チェックを行って、信号のいずれかをロジック・アナライザ(LA)・モードで表示することになるか否かを確認する。そうする場合には、ブロック182において、波形表示モジュール12は、選択されたテスト・サイト・コントローラに、ロジック・アナライザ・モードで表示されることになる信号の捕捉要求を送る。捕捉要求には、ユーザが指示するタイミング分解能が含まれる。信号に関する返信データを受信すると、ブロック183において、波形表示モジュール12は、データ単位を表示座標に変換し、ディスプレイ13に信号に関する波形を表示する。データを表示する際、波形表示モジュールは、波形をユーザの要求順に保つため、必要に応じて波形の挿入を利用することになる。
ブロック184において、波形表示モジュール12は、チェックを行って、信号のいずれかをスコープ・モードで表示することになるか否かを確認する。そうする場合には、ブロック185において、波形表示モジュール12は、選択されたテスト・サイト・コントローラに、スコープ・モードで表示されることになる信号の捕捉要求を送る。捕捉要求には、ユーザが指示するタイミング分解能及び電圧分解能が含まれる。信号に関する返信データを受信すると、ブロック186において、波形表示モジュール12は、データ単位を表示座標に変換し、ディスプレイ13に信号に関する波形を表示する。
ブロック187において、波形表示モジュール12は、チェックを行って、信号のどれかをI/O組み合わせモードで表示することになるか否かを確認する。そうする場合には、ブロック188において、波形表示モジュール12は、選択されたテスト・サイト・コントローラに、I/O組み合わせモードで表示されることになる信号の捕捉要求を送る。信号に関する返信データを受信すると、ブロック189において、波形表示モジュール12は、データ単位を表示座標に変換し、ディスプレイ13に信号に関する波形を表示する。I/O組み合わせモードにおいて、選択されたテスト・サイトのためのテスト・サイト・コントローラのデータ処理モジュールは、どの信号部分が入力に関するものであり、どの信号部分が出力に関するものであるかを指示する。これによって、波形表示モジュール12は、ユーザに対して、波形のどの部分がDUTに対する入力を表し、波形のどの部分がDUTからの出力を表わすかを表示することが可能になる。
ブロック190において、波形表示モジュール12は、波形表示を完了する。
図5では、I/O組み合わせモードにおいて捕捉された波形の単純化されたサンプルが、単純化された形で波形表示モジュール12によりディスプレイ13上に表示される。信号ADDR0,ADDR1,ADDR2は、まさにDUTへの入力に用いるピンからの信号である。波形表示モジュール12は、テスト・パターン・ファイルを実行することで論理値を得るとともに、これらの波形について対応電圧値を表示する。
信号DATA0,DATA1,DATA2,CNTR0,CNTR1は、DUTに対する入力と出力の双方に用いるピンからの信号である。DUTへの入力に対応する波形の一部について、波形表示モジュール12はテスト・パターン・ファイルを実行することで波形を組み立てる。DUTからの出力に対応する波形の一部について、波形表示モジュール12はシングル・ショット捕捉により波形を組み立てる。
ディスプレイ13上には、メニューバー73もまた表示される。メニューバー73に示されるのは、釦74と釦75と釦76である。メニューバー73は通常、他の釦(図示せず)を含む。釦74は、垂直カーソルをオンにするのに用いる「トリガーカーソルオン/オフ」釦である。釦75は、ロジック・アナライザ・モードにおいて、波形の被選択部分を再捕捉するのに用いられる。釦76は、スコープ・モードで波形の被選択部分を再捕捉するのに用いられる。一つの好適な実施形態では、釦75は省略される。この場合、再捕捉はスコープ・モードにおいてのみ可能とされる。
再捕捉用のタイミング分解能及び電圧レベル分解能に関する値は、チャンネルラベルのすぐ右にある釦を選択することで選択することができる。図5に示した例では、信号ADDR0を再捕捉するためタイミング及び/又は電圧分解能を調整するため、釦121が用いられる。釦121は、ADDR0が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号ADDR1再捕捉用のタイミング及び/又は電圧の分解能を調整するのに、釦122が用いられる。釦122は、ADDR1が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号ADDR2再捕捉用のタイミング及び/又は電圧の分解能を調整するのに、釦123が用いられる。釦123は、ADDR2が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号DATA0再捕捉用のタイミング及び/又は電圧の分解能を調整するのに、釦124が用いられる。釦124は、DATA0が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号DATA1再捕捉用のタイミング及び/又は電圧の分解能を調整するのに、釦125が用いられる。釦125は、DATA1が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号DATA2再捕捉用のタイミング及び/又は電圧の分解能を調整するのに、釦126が用いられる。釦126は、DATA2が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号CNTR0再捕捉用のタイミング及び/又は電圧の分解能を調整するのに、釦127が用いられる。釦127は、CNTR0が目下のところ一目盛当たり2ボルトで表示されていることを示す。信号CNTR1再捕捉用のタイミング及び/又は電圧分解能を調整するのに、釦128が用いられる。釦128は、CNTR1が目下のところ一目盛当たり2ボルトで表示されていることを示す。
カーソル71は、釦を選択するのに用いられる。例えば、ポインティングデバイス(例えばマウスやトラックパッド)のシングル・クリックをもって釦121〜128のうちの一つを選択するのにカーソル71を用いたときに、これによりチャンネルが選択される。ポインティングデバイスのダブルクリックをもって釦121〜128の一つを選択するのにカーソル71を用いたときに、これにより図6に示した分解能ウィンドウ80が出現する。
ウィンドウ40(図2に示す)を用いて予め選択したタイミング分解能及び/又は電圧分解能に関するデフォルト設定の変更を望むときにだけ図示の分解能ウィンドウ80を用いる必要がある。
図6は、カーソル71を用いて釦124を選択しその上でダブルクリック(「ダブルクリック」選択)するユーザにより出現した分解能ウィンドウ80の一例を示す。ウィンドウ80内には、指示82が被選択チャンネルがデータ[0]用であることが示されている。ボックス85では、ユーザはタイミング分解能用の値を特定することができる。ボックス86では、ユーザはボックス85内に配置されたデータについて単位を選択することができる。タイミング分解能の調整は、前記に規定した如く、スコープ・モードとロジック・アナライザ・モードに用いられる。ボックス87では、ユーザは電圧レベル分解能に関する値を特定することができる。ボックス88では、ユーザはボックス87内に配置される値ついて単位を選択することができる。電圧分解能の調整は、前記に規定したように、スコープ・モードにおいてのみ必要となる。
OK釦89は、ウィンドウ80を用いてユーザが指示した再捕捉設定を確認するのに用いられる。キャンセル釦90は、現在の設定をそのままとするのに用いられる。
例えば、ユーザはボックス87を用い、毎秒2mVの新規の電圧分解能を選択する。ユーザはそこで、OK釦89を選択する。
図7は、ユーザがOK釦89を選択し、以下の追加の動作を実行した後の結果を示す。ユーザは、釦124の「シングル・クリック」選択をなしており、DATA0の選択(釦124内の「*」により示される)に帰結している。ユーザは、釦128の「ダブルクリック」選択をなしており、信号CNTR1用に毎秒2mVの新たな電圧分解能を選択している。ユーザは、釦128の「シングル・クリック」を選択していて、信号CNTR1が選択(釦128の範囲内で「*」により示されるように)に帰結している。ユーザは、釦74の「シングル・クリック」選択を行なっていて、垂直カーソル78と垂直カーソル79の外観はその結果である。
垂直カーソル78と垂直カーソル79は、各選択された信号波形の一部の再捕捉を画定するのに(delineate)用いられる。ユーザは、カーソル71を用いて垂直カーソルの菱形部分を選択することで、いずれの垂直カーソルの水平部分も移動させることができる。好適な実施形態では、垂直カーソルは最も近いベクトル境界にピタッと吸い寄せられる。垂直カーソル78と垂直カーソル79を位置決めすることで、ユーザは再捕捉対象である被選択波形(例えば、DATA0,CNTR1)の一部を指示する。
釦75を選択することで、予め選択されたタイミング分解能でロジック・アナライザ・モードにおける予め選択した波形の被選択部分の即再捕捉に至る。釦76を選択することで、予め選択されたタイミング分解能と予め選択された電圧分解能において、スコープ・モードにおける波形の被選択部分の即再捕捉に至る。
再捕捉に関し、波形表示モジュール12(図1に示す)は再捕捉データについて選択されたテスト・サイトに対しリクエストを送信する。テスト・サイト・コントローラは、再捕捉データを戻す。再捕捉されたデータはそこで、波形表示モジュール12によりディスプレイ13上に表示される。
図8は、図7に示したディスプレイからユーザがスコープ・モード釦76を選択したときの結果を示す。垂直カーソル78と垂直カーソル79により画定されたDATA0信号の一部及び垂直カーソル78と垂直カーソル79により画定されたCNTR1信号の一部が、スコープ・モードにおいて再捕捉される。図8に示した楕円72は、DATA0の再捕捉部分にマークするものである。図8に示した楕円77は、CNTR1の再捕捉部分にマークするものである。選択された波形の画定された部分だけが、再捕捉される。波形の残る部分は、それらが最初に捕捉された形のまま表示される。
前述のように再捕捉機能の存在は、ユーザをして初回の迅速なパスにおいて自由に多数の低分解能波形データの表示を生成させる。ユーザは、そこで再捕捉特徴を用い、特に関心のある波形の特定部分の詳細を入手することができる。
前述の説明は、単に本発明の例示的な方法と実施形態を開示し説明するに過ぎない。当業者には言うまでもないことであるが、本発明はその趣旨ならびに主要な特徴から逸脱することなく他の特定の形態でもって実施することもできる。従って、本発明の開示は例示を意図したものであり、特許請求の範囲に記載した本発明範囲を限定するものではない。
本発明の好適な実施形態になる検査システムの簡易ブロック線図。 本発明の好適な実施形態に従って信号を捕捉する設定の入力に用いるウィンドウのグラフィックス・ユーザ・インタフェース表示を示す図。 本発明の好適な実施形態に従って信号を捕捉するモードを選択するのに用いるウィンドウのグラフィックス・ユーザ・インタフェース表示を示す図。 本発明の好適な実施形態に従って波形を表示するときに波形表示モジュールの動作を示す簡易フローチャート。 本発明の好適な実施形態により入/出力(I/O)組み合わせモードにおいて捕捉した波形の単純化した表示を示す図。 本発明の代替実施形態により波形に関するタイミング分解能と電圧分解能を選択するのに用いるウィンドウのグラフィックス・ユーザ・インタフェース表示を示す図。 本発明の好適な実施形態により再捕捉用に選択した二つの波形の一部を含む波形の単純化した表示を示す図。 本発明の好適な実施形態により再捕捉した二つの波形の一部を含む波形の単純化した表示を示す図。

Claims (10)

  1. 被検査デバイス用の入/出力信号に関する波形の表示方法であって、
    (a)第1のデータ捕捉機構に従って入/出力信号に関するデータを捕捉するステップと、
    (b)ステップ(a)において捕捉した前記データを用いて入/出力信号に関する波形を表示するステップと、
    (c)第2のデータ捕捉機構を用い再捕捉用波形の一部をユーザに選択させるインタフェースをユーザに供給するステップと、
    (d)再捕捉用に選択された波形の一部に対応して入/出力信号の一部についてデータを再捕捉するステップであって、第2のデータ捕捉機構を用いてデータを再捕捉するステップと、
    (e)入/出力信号について波形を再表示するステップであって、
    (e.1)再捕捉用に選択された波形の一部を表示するために、前記第2のデータ捕捉機構を用いてステップ(d)において再捕捉したデータを用いるサブステップと、
    (e.2)再捕捉用に選択されなかった波形の残りの部分を表示するために、前記第1のデータ捕捉機構に従ってステップ(a)において捕捉したデータを用いるサブステップと、
    を含む前記方法。
  2. ステップ(c)において、インタフェースは、ユーザに再捕捉用波形の一部を画定させることで再捕捉用波形の一部をユーザに選択させる請求項1記載の波形の表示方法。
  3. 前記第2のデータ捕捉機構は、ユーザに捕捉用のタイミング分解能を調整させる請求項1記載の波形の表示方法。
  4. 前記第2のデータ捕捉機構が、再捕捉用のタイミング分解能の調整および再捕捉用の電圧レベル分解能の調整をユーザに行なわせる請求項1記載の波形の表示方法。
  5. ステップ(c)においてインタフェースが再捕捉用の波形の一部をユーザにグラフィック的に選択させる請求項1記載の波形の表示方法。
  6. 被検査デバイスを検査するのに用いる検査システムであって、
    DUTの検査を制御する検査装置であって、第1のデータ捕捉機構に従って入/出力信号に関するデータを捕捉する前記検査装置と、
    前記検査装置が捕捉したデータを用いて入/出力信号に関する波形を表示する波形表示モジュールであって、第2のデータ捕捉機構を用いてユーザに再捕捉用波形の一部を選択させるインタフェースをユーザに提供する前記波形表示モジュールと、
    を備え、ユーザの再捕捉用波形の一部の選択に応答して前記検査装置が前記第2のデータ捕捉機構を用い、再捕捉用に選択された波形の一部に対応して入/出力信号の一部に関するデータを再捕捉し、再捕捉用に選択された波形の一部を前記検査装置により再捕捉されたデータを用いて前記波形表示モジュールが入/出力信号用の波形を再表示し、再捕捉用に選択されなかった波形の残りの部分を前記第1のデータ捕捉機構に従って前記検査装置が捕捉したデータを用いて表示する、検査システム。
  7. 前記波形表示モジュールは、ユーザに再捕捉用の最初の波形の一部を画定させることで前記再捕捉用の最初の波形の一部をユーザに選択させる請求項6記載の検査システム。
  8. 前記第2のデータ捕捉機構は、再捕捉のためのタイミング分解能をユーザに調整させる請求項6記載の検査システム。
  9. 前記第2のデータ捕捉機構は、再捕捉のためのタイミング分解能の調整および再捕捉のための電圧レベル分解能の調整をユーザに行なわせる請求項6記載の検査システム。
  10. 前記インタフェースが再捕捉のための波形の一部をユーザにグラフィック的に選択させる請求項6記載の検査システム。
JP2003278215A 2002-07-26 2003-07-23 被検査デバイスの入出力信号波形の再表示方法およびシステム Expired - Fee Related JP3873137B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/206,441 US6781584B2 (en) 2002-07-26 2002-07-26 Recapture of a portion of a displayed waveform without loss of existing data in the waveform display

Publications (2)

Publication Number Publication Date
JP2004061508A JP2004061508A (ja) 2004-02-26
JP3873137B2 true JP3873137B2 (ja) 2007-01-24

Family

ID=29780258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278215A Expired - Fee Related JP3873137B2 (ja) 2002-07-26 2003-07-23 被検査デバイスの入出力信号波形の再表示方法およびシステム

Country Status (3)

Country Link
US (1) US6781584B2 (ja)
JP (1) JP3873137B2 (ja)
IT (1) ITRM20030366A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247517B2 (ja) * 2002-11-15 2009-04-02 富士通テン株式会社 波形編集用プログラム、波形編集装置、及び波形編集方法
US7665056B1 (en) * 2006-02-16 2010-02-16 Cadence Design Systems, Inc. Method and system for dynamic placement of bond fingers on integrated circuit package
JP2008157828A (ja) * 2006-12-26 2008-07-10 Yokogawa Electric Corp 半導体試験装置、データ収集方法及びプログラム
CN101369399B (zh) * 2007-08-13 2011-10-12 普诚科技股份有限公司 电路测试装置
US8502821B2 (en) * 2008-02-04 2013-08-06 C Speed, Llc System for three-dimensional rendering of electrical test and measurement signals
US9886419B2 (en) * 2012-07-26 2018-02-06 Tektronix, Inc. System for improving probability of transient event detection
CN102890258B (zh) 2012-10-22 2014-06-25 电子科技大学 一种并行结构数字存储示波器捕获率的测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522345B1 (en) * 1998-01-12 2003-02-18 Agilent Technologies, Inc. System and method for simultaneously invoking automated measurements in a signal measurement system
US6229536B1 (en) * 1998-03-05 2001-05-08 Agilent Technologies, Inc. System and method for displaying simultaneously a main waveform display and a magnified waveform display in a signal measurement system
US6584419B1 (en) * 2000-10-12 2003-06-24 Agilent Technologies, Inc. System and method for enabling an operator to analyze a database of acquired signal pulse characteristics

Also Published As

Publication number Publication date
ITRM20030366A1 (it) 2004-01-27
US6781584B2 (en) 2004-08-24
JP2004061508A (ja) 2004-02-26
ITRM20030366A0 (it) 2003-07-25
US20040017371A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
JP4249402B2 (ja) 半導体テストシステム
KR20010086046A (ko) 실시간으로 분기 동작하는 집적 회로 테스터
JP3873137B2 (ja) 被検査デバイスの入出力信号波形の再表示方法およびシステム
EP1771796B1 (en) Testing suite for product functionality assurance and guided troubleshooting
JP4206431B2 (ja) 被検査デバイスに対する刺激データの再構成方法および検査装置
JP4417955B2 (ja) 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法
WO2002091182A2 (en) Facilitating comparisons between simulated and actual behavior of electronic devices
US6725449B1 (en) Semiconductor test program debugging apparatus
US6876207B2 (en) System and method for testing devices
US6833695B2 (en) Simultaneous display of data gathered using multiple data gathering mechanisms
US7366967B2 (en) Methods of testing semiconductor memory devices in a variable CAS latency environment and related semiconductor test devices
US6668235B2 (en) Identification of channels and associated signal information contributing to a portion of a composite eye diagram
TW202028767A (zh) 電路檢修系統
US20040177303A1 (en) Analog-hybrid ic test system
US11755440B2 (en) User interface and method to configure sourcing and measurement timing
JP2976686B2 (ja) Ic試験方法及びicテスタ
JP3609780B2 (ja) ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置
JP5071072B2 (ja) 開発支援装置及び半導体試験装置
JP3215600B2 (ja) Ic試験装置
Talbot et al. Logic analyzer software for a multi-sampling E-beam prober
JP3267037B2 (ja) Ic試験装置のデータ表示制御方法
JP2002156389A (ja) サンプリングデジタイザ及びこのサンプリングデジタイザを備えた半導体集積回路試験装置
JPH095393A (ja) Icテストシステムのピンモニタ装置
JPH09127210A (ja) 半導体テスト装置
JPH1152016A (ja) Ic試験装置、及びic試験装置における並列測定方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees