JP2004055665A - 基板のマーキング方法 - Google Patents

基板のマーキング方法 Download PDF

Info

Publication number
JP2004055665A
JP2004055665A JP2002208413A JP2002208413A JP2004055665A JP 2004055665 A JP2004055665 A JP 2004055665A JP 2002208413 A JP2002208413 A JP 2002208413A JP 2002208413 A JP2002208413 A JP 2002208413A JP 2004055665 A JP2004055665 A JP 2004055665A
Authority
JP
Japan
Prior art keywords
substrate
protective film
wet etching
marking
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002208413A
Other languages
English (en)
Inventor
Yuichi Miyoshi
三由 裕一
Masashi Hamanaka
濱中 雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002208413A priority Critical patent/JP2004055665A/ja
Publication of JP2004055665A publication Critical patent/JP2004055665A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ウェハマーキング時における突起や飛散物の発生を抑え、かつ視認性の失われないドット穴を形成することにより、歩留まりが低下しない半導体装置の製造方法を提供する。
【解決手段】半導体基板1に保護膜2を形成し、保護膜2上にドット穴3を形成する。次に、ドット穴3に対しウェットエッチングを行い、突起4または飛散物5を除去すると共に、より深いドット穴3を形成する。その後、保護膜2を除去しマーキングを完成する。その結果、保護膜2が存在するため、突起4や飛散物5による欠陥が発生するのを抑制することが出来、かつドット穴3を深く形成出来るため、高い視認性を維持したマーキングを行うことが出来ると同時に、歩留り低下を防止することが出来る。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、ウェットエッチングを用いた基板のマーキング方法に関するものである。
【0002】
【従来の技術】
近年、半導体装置はより高性能化、高速化を目指すために複雑化し、この複雑な構造を達成するために半導体装置はより微細化し、配線の多層化が著しい。これに伴い、ウェハにおけるマーキングの視認性が低下してきた。
【0003】
半導体製造工程において、ウェハのマークを見えやすくするために図5に示すハードマーキングと呼ばれる方法と、図6に示すソフトマーキングと呼ばれる方法がある。
【0004】
具体的にハードマーキング法では、半導体基板上にレーザーを照射し、数10μm程度、例えば10μm〜100μmの大きく深いドット穴3を形成する。一方、ソフトマーキング法では、数μm以下、例えば1μm〜10μmの浅いドット穴3を形成する。
【0005】
その結果、ハードマーキングの場合は、大きく深いドット穴3を形成するため、視認性の高いマーキングを得ることが可能である。一方、ソフトマーキングの場合は、飛散物を発生させることなくマーキングを行うことが出来る。
【0006】
【発明が解決しようとする課題】
しかし、ハードマーキング、ソフトマーキング其々について、以下のような課題が存在する。
【0007】
まず、ハードマーキングの場合は、半導体基板1(図5(a))上に、図5(b)に示すように、レーザーを照射し、数10μm程度、例えば10μm〜100μmの大きく深いドット穴3を形成する。このレーザー照射によりドット穴3を形成する際の反動として、半導体基板の溶融物が跳ね返りとなり、ドット穴3周辺に突起4や飛散物5が発生する。
【0008】
これらのマーキング形成の際に発生する突起4や飛散物5は、洗浄することによりある程度は除去されるが、そのほとんどは除去されずに残ったままとなる。
【0009】
ここで、突起4や飛散物5を残したまま半導体装置の製造を行うと、突起4や飛散物5が存在する部分は欠陥となり、配線間ショート、又は電荷のリーク等を誘発するため、半導体装置の製造歩留りの低下を引き起こす。
【0010】
特に、図5(c)に示すように、半導体基板1上に突起4や飛散物5が存在する状態で半導体基板1に対してCMP工程を行うと、CMP時にかかる力により突起4や飛散物5が取れ、半導体基板1のあらゆる場所にスクラッチを生じさせ、半導体装置の製造歩留りの著しい低下を引き起こす。
【0011】
一方、ソフトマーキングの場合には、半導体基板1(図6(a))上にマーキングを行い、図6(b)に示すように、数μm程度、例えば1m〜10μmの比較的浅いドット穴3を形成する。このソフトマーキングではレーザー照射の出力が弱いため、ドット穴3を形成する際の反動が弱くなる。その結果、ドット穴3周辺には半導体基板1の溶融物からなる突起4や飛散物5を少なく抑えることが出来る。しかし、形成されるドット穴3の深さは浅くなり、視認性は低下する。
【0012】
このようにドット穴3の深さが浅いと、図6(c)に示すように、半導体装置の製造工程の中で行われる平坦化工程においてドット穴3も同様に平坦化され、ドット穴3はさらに浅くなる。特に、多層膜8を形成していくと、その都度に行われる平坦化工程によりドット穴3はより浅くなる。その結果、視認性も徐々に失われていき、最終的には、マーキングによる識別番号が認識できるほどの深さを確保できなくなる。
【0013】
そこで本発明は、ハード、ソフトどちらの方法を用いた場合においても、特にウェハマーキング時における突起や飛散物の発生を抑え、かつ視認性の失われないドット穴を形成することが出来る、半導体装置の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記課題を解決するために本発明は、半導体基板に保護膜を形成する工程と、保護膜上にドット穴を形成する工程と、ドット穴が基板に達するようにウェットエッチングを行う工程と、保護膜を除去する工程と、を備えることを特徴とする基板のマーキング方法を提供する。
【0015】
その結果、保護膜を用いて基板を保護することにより、マーキング時に発生する突起や飛散物をウェットエッチングにより除去できると同時に、この保護膜をマスクとしてドット穴を深く形成出来るため、高い視認性を維持したまま歩留りの低下を防止することが出来る。
【0016】
【発明の実施の形態】
本発明の実施形態について、図面を参照しながら説明する。
【0017】
(実施形態1)
実施形態1について、図面を参照しながら説明する。
【0018】
まず、半導体基板1(図1(a))上に、図1(b)に示すように、保護膜2を形成する。ここで保護膜2としては、例えばシリコン酸化膜、シリコン窒化膜などの単層膜、或いは積層膜を使用する。また、保護膜2として機能させるためには、100nm以上の膜厚のものを使用するのが望ましい。
【0019】
次に、図1(c)に示すように、保護膜2上から、例えばYAGレーザー等のレーザービームを照射することにより、保護膜2を通して半導体基板1上にドット穴3を形成する。ここで、ドット穴3は半導体基板1上に形成されており、またドット穴3を複数個形成することにより、その複数のドット穴3の並びから数字などの文字が認識できるように形成する。なお、ドット周辺の保護膜2上には、突起4や飛散物5が発生しているが、保護膜2が半導体基板1のカバー膜として働き、半導体基板1上に直接、突起4や飛散物5が付着しない。
【0020】
その後、図1(d)に示すように、ドット穴3を形成後、保護膜2をマスクとしてドット穴3内の半導体基板1に対してウェットエッチングを行うことにより、より深くドット穴を形成する。ここで、ウェットエッチング液としては、例えば、フッ化水素酸と酸化性酸の混合溶液や、アルカリ性の溶液を使用することができる。ただし、等方性のウェットエッチングを行う場合は酸性のエッチング溶液を、異方性のエッチングを行う場合はアルカリ性のエッチング溶液を使用する。
【0021】
より具体的には、酸性のエッチング溶液であるフッ化水素酸と酸化性酸の混合溶液として、例えばフッ化水素酸と硝酸の混合溶液を用いればよい。ただし、この場合の濃度比率は保護膜2をマスクとして使用するために必要な比率に設定しなければならない。
【0022】
例えば、ここで保護膜2をマスクとして使用するためには、半導体基板1と保護膜2とのエッチング選択比が50以上得られる濃度比率が望ましく、具体的には市販のフッ化水素酸水溶液(50wt.%)を1の比率に対して市販の硝酸水溶液(70wt.%)を100以下の比率で混合した溶液を使用する。その結果、市販のフッ化水素酸水溶液を1の比率に対して市販の硝酸水溶液を5の比率で混合した溶液を用い、10〜20秒程度エッチング処理を行うことにより、保護膜2をマスクとして半導体基板1内のドット穴3を10数μm、例えば10μm〜100μm深く掘り下げることが出来る。
【0023】
またこのウェットエッチングの際に、レーザー照射により発生したドット穴3周辺の突起4や飛散物5、マーキング時の反動として跳ね返った半導体基板1の溶融物等の大部分を除去することが出来る。
【0024】
最後に、図1(e)に示すように、保護膜2をフッ化水素酸溶液などでウェットエッチングすることにより保護膜2を除去し、半導体基板1上に形成されたドット穴3からなるマークを完成する。
【0025】
以上、本実施形態では、レーザー照射によりドット穴3を形成した後に、保護膜をマスクとして半導体基板をエッチングすることにより、発生した突起や飛散物を除去できるため、スクラッチ等の欠陥が発生せず、かつ視認性の失われないマーキングを行うことが出来る。その結果、歩留まり低下を防止した、半導体装置の製造方法を提供出来る。
【0026】
なお以上で説明した方法は、図1(c)に示すように、レーザー照射する工程において、保護膜2を突き破って半導体基板1が露出したドット穴3を形成しているので、いわゆるハードマーキング方法に該当する。
【0027】
一方本実施形態においては、図1(c)に示す工程において、レーザー照射する工程において、必ずしも保護膜2は突き破られず半導体基板1が露出しないドット穴3を形成する、いわゆるソフトマーキング方法を用いてもよい。この場合は、図1(d)に示すように、たとえ保護膜2が残って基板に直接マーキングが形成されていなかったとしても、半導体基板1に対するウェットエッチングの際に保護膜2が突き破られて基板にドット穴3が到達し、基板へのマーキングが出来る。この場合には、僅かにウェットエッチングを行う濃度比率のエッチング液を用いるとよい。具体的には、半導体基板1と保護膜2のウェットエッチング選択比が、50〜100までの範囲で濃度比率を設定する。その結果、ソフトマーキング方法を用いた場合においても、視認性を失うことなく深いドット穴3を有するマーキングを行うことが出来る。加えて、ソフトマーキング法を用いた場合には、レーザー強度が弱いので、照射時に発生する半導体基板1の溶融物だけでなく、ドット穴3周辺の突起4や飛散物5も殆ど発生しないため、歩留まり低下も防ぐことが出来る。
【0028】
(実施形態2)
実施形態2について、図面を参照しながら説明する。本実施形態は、ウェットエッチングを2回に分けて行う点に特徴がある。
【0029】
まず、半導体基板1(図2(a))上に、図2(b)に示すように、保護膜2を堆積する。保護膜2としては、例えばシリコン酸化膜やシリコン窒化膜などの単層膜、或いは積層膜を使用する。ここで、保護膜2として機能させるためには、100nm以上の膜厚のものを使用するのが望ましい。
【0030】
次に、図2(c)に示すように、保護膜2上から例えばYAGレーザー等のレーザービームを照射することにより、保護膜2を通して半導体基板1上にドット穴3を形成する。ここで、ドット穴3は半導体基板1上に形成されており、またドット穴3を複数個形成することにより、その複数のドット穴3の並びから数字などの文字が認識できるように形成する。なお、ドット周辺の保護膜2上には、突起4や飛散物5が発生しているが、保護膜2が半導体基板1のカバー膜として働き、半導体基板1には突起4や飛散物5は付着しない。
【0031】
続いて、図2(d)に示すように、ドット穴3を形成後、保護膜2をマスクとして半導体基板1内のドット穴3に対して、第1のウェットエッチングを行うことにより、より深くドット穴3を形成する。ここで、第1のウェットエッチング用の溶液としては、フッ化水素酸と酸化性酸の混合溶液を使用し、半導体基板1表面内のドット穴3に対して等方性エッチングを行う。
【0032】
ここで、フッ化水素酸と酸化性酸の混合溶液としては、例えばフッ化水素酸と硝酸の混合溶液を用いればよい。ただし、その濃度比率は保護膜2をマスクとして使用するために必要な比率に設定しなければならない。保護膜2をマスクとして使用するためには、半導体基板1と保護膜2とのエッチング選択比が50以上得られる濃度比率が望ましく、具体的には市販のフッ化水素酸水溶液(50wt.%)を1の比率に対して市販の硝酸水溶液(70wt.%)を100以下の比率で混合した溶液を使用する。例えば、市販のフッ化水素酸水溶液を1の比率に対して市販の硝酸水溶液を5の比率で混合した溶液で、10から20秒程度エッチング処理を行うと、保護膜2をマスクとしてドット穴3内の半導体基板1を10数μm、例えば10μm〜100μm深く掘り下げることが出来る。
【0033】
またこのウェットエッチングの際に、レーザー照射により発生したドット穴3周辺の突起4や飛散物5、マーキング時の反動として跳ね返った半導体基板1の溶融物等の大部分を除去することが出来る。
【0034】
次に、図2(e)に示すように、半導体基板1表面内のドット穴3に対して、第2のウェットエッチングを行うことにより、ドット穴3内の半導体基板に凹凸を形成する。この工程が、本実施形態の特徴である。
【0035】
ここで、第2のウェットエッチング用の溶液としては、アルカリ性の溶液を使用し、半導体基板1表面内のドット穴3に対して異方性エッチングを行う。具体的にはアルカリ性の溶液として、60〜80℃に加温した0.1〜5.0wt%の水酸化カリウム水溶液、或いはアンモニア水溶液を使用し、1〜10分程度エッチング処理を行うことにより、半導体基板1表面内のドット穴3壁面に凹凸を形成する。その結果、この凹凸により光が散乱され、より優れた視認性を有するマーキングを行うことが出来る。
【0036】
最後に、図2(f)に示すように、保護膜2をフッ化水素酸溶液などでウェットエッチングすることにより保護膜2を除去し、半導体基板1上に形成されたドット穴3からなるマークを完成する。
【0037】
以上、本実施形態では、レーザー照射によりドット穴3を形成した後に、保護膜2をマスクとして半導体基板1に対してウェットエッチングを行うことにより、発生した突起4や飛散物5を除去できるため、スクラッチ等の欠陥が発生せず、かつ視認性の失われないマーキングを得ることが出来る。
【0038】
なお、実施形態1と同様に、以上で説明した方法は図2(c)に示すように、レーザー照射により保護膜2を突き破って半導体基板1が露出したドット穴3を形成しているので、いわゆるハードマーキング方法に該当する。
【0039】
一方、本実施形態においても、実施形態1と同様に図2(c)に示す工程において、レーザー照射により保護膜2は突き破られず、必ずしも半導体基板1が露出しないドット穴3を形成する、いわゆるソフトマーキング方法を用いてもよい。実施形態1でも述べたように、この場合は、図1(d)に示すように、たとえ保護膜2が残って基板に直接マーキングが形成されていなかったとしても、半導体基板1に対するウェットエッチングの際に保護膜2が突き破られて基板にドット穴3が到達し、基板へのマーキングが出来る。この場合には、僅かにウェットエッチングを行う濃度比率のエッチング液を用いるとよい。具体的には、半導体基板1と保護膜2のウェットエッチング選択比が、50〜100までの範囲で濃度比率を設定する。その結果、ソフトマーキング方法を用いた場合においても、視認性を失うことなく深いドット穴3を有するマーキングを行うことが出来る。加えて、ソフトマーキング法を用いた場合には、レーザー強度が弱いので、照射時に発生する半導体基板1の溶融物だけでなく、ドット穴3周辺の突起4や飛散物5も殆ど発生しないため、歩留まり低下も防ぐことが出来る。
【0040】
(実施形態3)
実施形態3について、図面を参照しながら説明する。
【0041】
まず、実施形態1と同様に、図1(a)に示した半導体基板1上に、図1(b)に示すように、保護膜2を形成する。ここで保護膜2としては、シリコン酸化膜やシリコン窒化膜などの単層膜或いは積層膜を使用するが、保護膜として機能させるためには100nm以上の膜厚のものを使用するのが望ましい。
【0042】
次に、図1(c)に示すように、保護膜2上からYAGレーザー等のレーザービームを照射することにより、保護膜2を通して半導体基板1上にドット穴3を形成する。このドット穴3は半導体基板1上に形成されており、またドット穴3を複数個形成することにより、その複数のドット穴3の並びから数字などの文字が認識できるように形成する。
【0043】
ここで、図3(a)に示すように、ドット穴3の形成位置は、一般的に半導体装置を作製しない領域、すなわち半導体基板1の外周エッジ付近に形成する。半導体の素子形成領域を避けることにより、上に配線等の多層膜が形成されることがなく、マークの視認性が低下するのを防ぐためである。
【0044】
その後、図1(d)に示すように、ドット穴3を形成後、保護膜2をマスクとして、半導体基板1内表面のドット穴3に対して、ウェットエッチングを行うことにより、より深いドット穴3を形成する。
【0045】
この際、図3(b)に示すように、半導体基板1のウェットエッチング処理は枚様式の洗浄装置を使用して行う。半導体基板1を枚様式の洗浄装置に導入し、ドット穴3が形成された半導体基板1の外周エッジ付近にのみウェットエッチング溶液6をかける。また、それと同時に、半導体基板1の中心から、水或いは窒素7を吹き付けることにより、半導体基板1をウェットエッチングする。
【0046】
このように、半導体基板1の外周エッジ付近にのみ半導体基板1のウェットエッチング溶液6をかけることにより、半導体装置作製予定の領域の半導体基板1上にパーティクルや欠陥が存在することにより、余分な部分もウェットエッチング除去されてしまうのを防止出来る。
【0047】
また、半導体基板1の中心から水或いは窒素7を吹き付けることにより、外周エッジ付近にかけたウェットエッチング液6が、半導体装置作製予定の領域の半導体基板1上に拡散するのを防ぐことが出来る。つまり、ウェットエッチング溶液の飛び散りやミスト発生により、半導体装置作製予定の領域の半導体基板1がエッチングされてしまうことを防止できる。
【0048】
ここで、実施形態1と同様に、半導体基板1のウェットエッチング溶液としては、例えば、フッ化水素酸と酸化性酸の混合溶液や、アルカリ性の溶液を使用することができる。ただし、酸性のエッチング溶液を使用する場合は、等方性のウェットエッチングを、アルカリ性のエッチング溶液を使用する場合は、異方性のエッチングを行うことができる。
【0049】
具体的には、酸性のエッチング溶液であるフッ化水素酸と酸化性酸の混合溶液として、例えばフッ化水素酸と硝酸の混合溶液を用いればよい。ただし、この場合の濃度比率は保護膜2をマスクとして使用するために必要な比率に設定しなければならない。
【0050】
ここで保護膜2をマスクとして使用するためには、半導体基板1と保護膜2とのエッチング選択比が50以上得られる濃度比率が望ましく、具体的には市販のフッ化水素酸水溶液(50wt.%)を1の比率に対して市販の硝酸水溶液(70wt.%)を100以下の比率で混合した溶液を使用する。
【0051】
例えば、市販のフッ化水素酸水溶液を1の比率に対して市販の硝酸水溶液を5の比率で混合した溶液を用いて、10〜20秒程度エッチング処理を行うことにより、保護膜2をマスクとして半導体基板1内のドット穴3を数〜十数μm、例えば5μm〜100μm深く掘り下げる。
【0052】
またこの際に、レーザー照射により発生したドット穴3周辺の突起4や飛散物5、マーキング時の反動として跳ね返った半導体基板1の溶融物等の大部分を除去することが出来る。
【0053】
最後に、図1(e)に示すように、保護膜2をフッ化水素酸溶液などでウェットエッチングすることにより保護膜2を除去し、半導体基板1上に形成されたドット穴3からなるマークを完成する。
【0054】
以上、本実施形態では、レーザー照射によりドット穴3を形成した後に、保護膜2をマスクとして半導体基板1に対してウェットエッチングを行うことにより、発生した突起4や飛散物5を除去できるため、スクラッチ等の欠陥が発生せず、かつ視認性の失われないマーキングを得ることが出来る。
【0055】
更に、半導体装置作製予定の領域における予期せぬエッチングを防ぐことが出来る。
【0056】
つまり、半導体基板1に対するウェットエッチングの際に、図3に示したように、枚様式の洗浄装置を使用し、ドット穴3が形成された半導体基板の外周エッジ付近にのみウェットエッチング液をかけ、かつ半導体基板1の中心からは水或いは窒素7を吹き付ける。
【0057】
その結果、仮に半導体装置作製予定の領域にパーティクルや欠陥が存在したとしても、ウェットエッチング溶液がその部分に接触しないため、不必要にエッチングされてしまうことを防止できる。また、半導体基板1のウェットエッチング液6を半導体基板1にかけた際に発生するウェットエッチング液の飛び散りやミストが、半導体装置作製予定の領域に侵入するのを阻止できるため、半導体基板1上の不必要な部分がエッチングされてしまうことも防止できる。
【0058】
なお、実施形態3の説明を本発明の実施形態1のマーキング方法に従って行ったが、実施形態2の場合においても使用可能であることは言うまでも無い。
【0059】
この場合は、第1のウェットエッチング処理と第2のウェットエッチング処理を、枚様式の洗浄装置を使用して行い、ドット穴3が形成された半導体基板1の外周エッジ付近にのみウェットエッチング液6をかけ、かつ半導体基板1の中心からは水或いは窒素7を吹き付けることにより、ウェットエッチングを行う。
【0060】
(実施形態4)
本発明の実施形態4について、図面を参照しながら説明する。
【0061】
最初に、図4(a)(b)は、本発明の実施形態4における半導体基板のマーキング形成方法を示した工程フローの概略図である。図4において、(c)はマーキング形成工程であり、(d)は素子間分離を行うためのSTI(Sharrow Trench Isolation)形成工程である。
【0062】
まず、STI形成工程図4(d)を開始する。
【0063】
具体的には、図4(a)に示すように、工程(1)のSi基板上に、工程(2)においてシリコン酸化膜(SiO)を堆積する。
【0064】
その後、図4(a)(3)に示すように、SiO膜上にシリコン窒化膜(SiN)を形成する。ここで、SiO膜は熱酸化法により、例えば5nm〜20nm程度を、またSiN膜はCVD法により100nm〜200nm程度を形成する。
【0065】
ここまでのSTI形成工程図4(d)を行った後、マーキング形成工程図4(c)を開始する。
【0066】
具体的には、図4(a)(4)に示すように、保護膜(SiN膜)上からSi基板に対してレーザービームを照射することにより、SiN膜及びSiO膜を通して、Si基板上にマーキングのドット穴を形成する。ドット穴を複数個形成することにより、その複数のドット穴の並びから、数字などの文字が認識出来るように形成する。
【0067】
その後、図4(a)の工程(5)において、最表面のSiN膜をマスクとして、Si基板表面内のドット穴表面のSi基板をウェットエッチングする。これにより、ドット穴の大きさを拡大し、またその深さを深くする。ここで、ウェットエッチング液としては、例えば、フッ化水素酸と酸化性酸の混合溶液や、アルカリ性の溶液を使用することができる。ただし、酸性のエッチング溶液を使用する場合は、等方性のウェットエッチングを、アルカリ性のエッチング溶液を使用する場合は、異方性のエッチングを行うことができる。
【0068】
続いて、マーキング形成工程図4(c)を終えた後、残りのSTI形成工程図4(d)を行う。
【0069】
具体的には、図4(a)(6)に示すように、Si基板に対してエッチングを行い、STI形成用の溝を形成する。
【0070】
次に、図4(a)の工程(7)において、STI溝を絶縁膜で埋め込み、図4(a)(8)に示すように、CMP工程においてSTI形成用溝に埋め込んだ絶縁膜の平坦化を行う。
【0071】
その後、図4(a)の工程(9)において、SiN膜を除去し、STI構造を完成する。
【0072】
一般的にマーキング形成工程図4(c)は、半導体装置を形成する際に最も一番はじめに行われることが多い。従来の工程順序に従って本マーキング形成方法を行うと、例えば、図4(b)のように示される。
【0073】
具体的には、図4(b)では、工程(1)のSi基板上に保護膜、例えばSiO膜を堆積する。
【0074】
次に、工程(2)のレーザーマーキングを行い、その後、保護膜をマスクとして、更に工程(4)のSi基板のウェットエッチングを行い、基板上にマーキングを形成する。
【0075】
続いて、工程(5)においてマーキングに用いた保護膜を除去し、マーキング工程を完了する。
【0076】
次に、STIの形成を行う。
【0077】
まず、工程(6)に示すように、Si基板上にSiO膜を形成し、工程(7)においてSiO膜上にSiN膜を形成する。
【0078】
次に、工程(8)においてSi基板のエッチングを行い、STI形成用の溝を形成する。
【0079】
その後、図4(b)の工程(9)において、STI溝を絶縁膜で埋め込み、図4(b)(10)に示すように、CMP工程においてSTI形成用溝に埋め込んだ絶縁膜の平坦化を行う。
【0080】
その後、図4(b)の工程(11)において、SiN膜を除去し、STI構造を完成する。
【0081】
例えば本発明の実施形態1を、従来方法の図4(b)と同様に、半導体装置を形成する際の最も一番はじめに行う場合には、図4(b)の工程フローでは、「Si基板のエッチング工程」を行い、ドット穴3の深掘りをしているために、工程数が増加するという問題点を有することになる。
【0082】
そこで、本発明の実施形態4では、STI形成工程の途中のシリコン窒化膜形成後にマーキング形成工程を実施することにより、STI形成時の絶縁膜やストッパー膜を、マーキング形成時の保護膜に代用することが出来る。
【0083】
つまり、半導体装置の素子間分離構造の形成工程において、素子間分離(STI)のマスクに使用するシリコン窒化膜を形成した後に、シリコン窒化膜上にレーザーを照射しドット穴3を形成し、半導体基板1をウェットエッチングすることにより、素子間分離に使用するマスクをマーキング形成時の保護膜2として使用することが出来る。
【0084】
その結果、マーキングのために保護膜2を形成し、再び除去する必要がないため、マーキングによる工程数の増加を防止できる。つまり、工程数の増加を最低限に抑えた上で、突起4や飛散物5などによる欠陥が発生せず、かつ多層配線を形成しても視認性の失われないドット穴3を持つマーキングを行うことが出来る。
【0085】
【発明の効果】
以上より本発明は、レーザー照射後に保護膜をマスクとして半導体基板のエッチングを行うことにより、レーザー照射により発生する突起や飛散物をウェットエッチングにより除去することが出来る。また同時に、レーザー照射時は浅いドット穴であっても、ウェットエッチングにより、深掘りすることが出来る。
【0086】
その結果、突起や飛散などによる欠陥が発生しないため、歩留まりの低下を抑制することが出来ると共に、多層配線を形成しても視認性の失われないドット穴を持つマーキングを形成する半導体装置の形成方法を提供することが出来る。
【図面の簡単な説明】
【図1】実施形態1の工程断面図
【図2】実施形態2の工程断面図
【図3】実施形態3のウェットエッチング処理を示す図
【図4】工程フローを示す図
【図5】従来方法の工程断面図
【図6】従来方法の工程断面図
【符号の説明】
1 半導体基板
2 保護膜
3 マーキングのドット穴
4 突起
5 飛散物
6 半導体基板のエッチング液
7 水或いは窒素
8 多層膜

Claims (15)

  1. 基板に保護膜を形成する工程と、
    前記保護膜上にドット穴を形成する工程と、
    前記ドット穴が前記基板に達するように、ウェットエッチングを行う工程と、
    前記保護膜を除去し、前記基板にマーキングを形成する工程と、を備えたことを特徴とする基板のマーキング方法。
  2. 前記保護膜上にドット穴を形成する工程において、ドット穴が基板に達するように形成することを特徴とする、請求項1記載の基板のマーキング方法。
  3. 前記保護膜上にドット穴を形成する工程において、ドット穴が基板に到達しないように形成することを特徴とする、請求項1記載の基板のマーキング方法。
  4. 前記ドット穴は、レーザーを照射することによって形成されることを特徴とする、請求項1記載の基板のマーキング方法。
  5. 前記基板の中心部から、溶液若しくはガスを吹き付けながらウェットエッチングを行い、前記基板の外周エッジ部分に前記ドット穴を形成することを特徴とする、請求項1記載の基板のマーキング方法。
  6. 前記ウェットエッチングを行う工程において、
    薬液としてフッ化水素酸と酸化性酸との混合溶液、又はアルカリ系の溶液を使用することを特徴とする、請求項1記載の基板のマーキング方法。
  7. 前記保護膜は、シリコン酸化膜又はシリコン窒化膜であり、
    前記保護膜のエッチングには、フッ化水素酸溶液または燐酸溶液を使用することを特徴とする、請求項1記載の基板のマーキング方法。
  8. 前記基板と前記保護膜のエッチング選択比が50以上になるように、前記ウェットエッチング液の濃度を設定することを特徴とする、請求項1記載の基板のマーキング方法。
  9. 前記基板と前記保護膜のエッチング選択比が、50以上100以下になるように、前記ウェットエッチング液の濃度を設定することを特徴とする、請求項3記載の基板のマーキング方法。
  10. 前記基板に対しウェットエッチングを行う工程において、
    前記ウェットエッチングを、第1のウェットエッチング工程と、第2のウェットエッチング工程の2回に分けて行うことを特徴とする、請求項1記載の基板のマーキング方法。
  11. 前記第1のウェットエッチング工程は、等方性エッチングであり、
    前記第2のウェットエッチングは、異方性エッチングであることを特徴とする、請求項10記載の基板のマーキング方法。
  12. 前記第1のウェットエッチング工程では、フッ化水素酸と酸化性酸との混合溶液を使用し、
    前記第2のウェットエッチング工程では、アルカリ性溶液を使用することを特徴とする、請求項10記載の基板のマーキング方法。
  13. 前記ウェットエッチングを行う工程において、
    前記ドット穴を形成した外周エッジ部分にウェットエッチング液をかけエッチングすることを特徴とする、請求項1記載の基板のマーキング方法。
  14. 前記ウェットエッチングを行う工程において、
    前記ウェットエッチング液を塗布すると同時に、前記基板の中心から水またはN、若しくは不活性ガスを吹き付けることを特徴とする、請求項13記載の基板のマーキング方法。
  15. 基板に素子分離構造とマーキングを形成する工程において、
    前記基板に、第1の絶縁膜を堆積する工程と、
    前記第1の絶縁膜上にドット穴を形成する工程と、
    前記ドット穴が前記基板に達するように、ウェットエッチングを行う工程と、
    前記第1の絶縁膜をマスクとして前記基板に対して素子分離構造用の溝を形成する工程と、
    前記素子分離構造用の溝に第2の絶縁膜を堆積する工程と、
    前記素子分離構造用の溝からはみ出した前記第2の絶縁膜とを除去し、素子分離構造を形成する工程と、
    前記基板上の第1の絶縁膜を除去して前記基板にマーキングを形成する工程と、を備えたことを特徴とする基板のマーキング方法。
JP2002208413A 2002-07-17 2002-07-17 基板のマーキング方法 Pending JP2004055665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002208413A JP2004055665A (ja) 2002-07-17 2002-07-17 基板のマーキング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002208413A JP2004055665A (ja) 2002-07-17 2002-07-17 基板のマーキング方法

Publications (1)

Publication Number Publication Date
JP2004055665A true JP2004055665A (ja) 2004-02-19

Family

ID=31932568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002208413A Pending JP2004055665A (ja) 2002-07-17 2002-07-17 基板のマーキング方法

Country Status (1)

Country Link
JP (1) JP2004055665A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188354A (ja) * 2008-02-08 2009-08-20 Fujitsu Microelectronics Ltd 半導体基板及び半導体装置の製造方法
JP2012170955A (ja) * 2011-02-17 2012-09-10 Dainippon Screen Mfg Co Ltd パターン形成方法
JP2014049518A (ja) * 2012-08-30 2014-03-17 Mitsubishi Chemicals Corp 有機薄膜太陽電池素子の製造方法
CN106229295A (zh) * 2016-09-05 2016-12-14 京东方科技集团股份有限公司 显示面板的减薄方法和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188354A (ja) * 2008-02-08 2009-08-20 Fujitsu Microelectronics Ltd 半導体基板及び半導体装置の製造方法
JP2012170955A (ja) * 2011-02-17 2012-09-10 Dainippon Screen Mfg Co Ltd パターン形成方法
JP2014049518A (ja) * 2012-08-30 2014-03-17 Mitsubishi Chemicals Corp 有機薄膜太陽電池素子の製造方法
CN106229295A (zh) * 2016-09-05 2016-12-14 京东方科技集团股份有限公司 显示面板的减薄方法和显示装置

Similar Documents

Publication Publication Date Title
US20060205182A1 (en) Method for manufacturing semiconductor device
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPWO2004097923A1 (ja) 半導体装置の製造方法
JPH11297829A (ja) 半導体装置及びその製造方法
JP2004055665A (ja) 基板のマーキング方法
JP3267199B2 (ja) 半導体装置の製造方法
JP2005093954A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
CN108155144A (zh) 一种半导体器件的制作方法
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
US6812148B2 (en) Preventing gate oxice thinning effect in a recess LOCOS process
JP2005136097A (ja) 半導体装置の製造方法
JP2000195767A (ja) 半導体基板のマーキング方法
JP3740792B2 (ja) 半導体装置の製造方法
KR0150668B1 (ko) 반도체 소자 제조방법
KR101004805B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040003650A (ko) 반도체 소자의 소자분리막 형성방법
KR100494647B1 (ko) 얕은 트렌치 소자분리구조 형성방법
KR100849080B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
KR100944667B1 (ko) Sti 에지 모트 방지 방법
KR20050010236A (ko) 반도체 소자의 소자분리막 형성 방법
KR20080088680A (ko) 반도체 소자의 sti 형성공정
KR20080060349A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20050073364A (ko) 반도체 소자의 콘택홀 형성방법