JP2004054425A

JP2004054425A - 半導体装置

Info

Publication number: JP2004054425A
Application number: JP2002208571A
Authority: JP
Inventors: Akio Nakajima; 仲嶋　明生
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-07-17
Filing date: 2002-07-17
Publication date: 2004-02-19

Abstract

【課題】本発明は、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、入力電圧の検出判定を行う入力電圧検出回路と、を有して成る半導体装置において、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能な半導体装置を提供することを目的とする。
【解決手段】本発明に係る直流安定化電源装置は、基準電圧回路４に起動をかける起動回路（Ｑ３、Ｑ４、Ｒａｂ）と、入力電圧Ｖｉを検出する入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路（Ｑ４〜Ｑ７、Ｒａｂ）と、を同一構成（電源・グランド間に抵抗と能動素子を有する構成）とし、両回路を一元化した構成としている。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、前記入力電圧の検出判定を行う入力電圧検出回路と、を有して成る半導体装置（入力電圧検出機能を備えた直流安定化電源装置等）に関するものである。
【０００２】
【従来の技術】
図３は入力電圧検出機能を備えた直流安定化電源装置の一従来構成を示す回路図である。本図に示す直流安定化電源装置は、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成する直流安定化電源回路（トランジスタｑ１、ｑ２、誤差増幅回路ａ１、抵抗ｒ１〜ｒ３）と、入力電圧Ｖｉの検出判定を行う入力電圧検出回路（トランジスタｑ３、誤差増幅回路ａ２、遅延回路Ｘ、抵抗ｒ４〜ｒ６、検出出力固定用抵抗ｒａ）と、入力電圧Ｖｉから直流安定化電源回路及び入力電圧検出回路の双方で用いられる所定の基準電圧Ｖｒｅｆを生成する基準電圧回路Ｙと、入力電圧Ｖｉが所定の閾値に達してから基準電圧回路Ｙに起動をかける起動回路（起動用抵抗ｒｂ）と、を有して成る。
【０００３】
直流安定化電源回路は、基準電圧Ｖｒｅｆと参照電圧Ｖａｄｊ（抵抗ｒ１、ｒ２による出力電圧Ｖｏの分圧電圧）との誤差がなくなるようにトランジスタｑ１のベース電流をフィードバック制御して出力電圧Ｖｏを安定化させる。入力電圧検出回路は、入力電圧Ｖｉが上閾値を上回れば検出電圧Ｖｒをハイレベルとし、下閾値を下回れば検出電圧Ｖｒをローレベルとする。
【０００４】
続いて、入力電圧Ｖｉの立上がり時及び立下がり時における入力電圧検出回路の動作について、図４を参照しながら説明する。図４は入力電圧Ｖｉと検出電圧Ｖｒ各々の立上がり立下がり挙動を示す波形図である。なお、本図の縦軸は入力電圧Ｖｉ及び検出電圧Ｖｒの各電圧値を示しており、横軸は時間を示している。また、本図には、入力電圧検出回路（誤差増幅回路ａ２、遅延回路Ｘ）や基準電圧回路Ｙの正常動作に必要な入力電圧Ｖｔｈ１、検出電圧Ｖｒがローレベルに立ち下がる入力電圧Ｖｔｈ２、検出電圧Ｖｒがハイレベルに立ち上がる入力電圧Ｖｔｈ３、及び各回路を構成するトランジスタのベース・エミッタ間順方向電圧ＶＢＥが示されている（ＶＢＥ＜Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３）。
【０００５】
まず、入力電圧Ｖｉが電圧ＶＢＥに達するまでの期間ａ（０＜Ｖｉ＜ＶＢＥ）について説明する。該期間ａでは、各回路が一切動作できないため、トランジスタｑ３はオフ状態に維持される。従って、検出電圧Ｖｒは入力電圧Ｖｉの立上がりに伴ってハイレベルとなる。
【０００６】
次に、入力電圧Ｖｉが電圧ＶＢＥに達してから電圧Ｖｔｈ１に達するまでの期間ｂ（ＶＢＥ＜Ｖｉ＜Ｖｔｈ１）について説明する。該期間ｂでは、検出出力固定用抵抗ｒａを介してトランジスタｑ３のベースがプルアップされるため、トランジスタｑ３はオン状態に遷移される。従って、検出電圧Ｖｒはローレベルに固定される。なお、該期間ｂでは、基準電圧回路Ｙが起動され、各回路が動作可能となるが、その動作は必ずしも正常ではないため、検出出力固定用抵抗ｒａがなければ、トランジスタｑ３がオフ状態に維持されて、検出電圧Ｖｒが入力電圧Ｖｉの立上がりに伴ってさらにハイレベルとなるおそれがある（本図破線）。
【０００７】
次に、入力電圧Ｖｉが電圧Ｖｔｈ１を上回っている期間ｃ（Ｖｔｈ１＜Ｖｉ）について説明する。該期間ｃでは、入力電圧検出回路（誤差増幅回路ａ２、遅延回路Ｘ）や基準電圧回路Ｙが正常に動作する。そのため、入力電圧Ｖｉが電圧Ｖｔｈ３に達するまでは、トランジスタｑ３がオン状態とされて検出電圧Ｖｒはローレベルに維持され、入力電圧Ｖｉが電圧Ｖｔｈ３に達すると、所定の遅延時間ｔｄ経過後にトランジスタｑ３がオフ状態とされて検出電圧Ｖｒはハイレベルに遷移される。その後、入力電圧Ｖｉが電圧Ｖｔｈ２を下回ると、トランジスタｑ３がオン状態とされて検出電圧Ｖｒはローレベルに遷移される。
【０００８】
次に、入力電圧Ｖｉが電圧Ｖｔｈ１を下回ってから電圧ＶＢＥに達するまでの期間ｄ（ＶＢＥ＜Ｖｉ＜Ｖｔｈ１）について説明する。該期間ｄでは、前述の期間ｂと同様に、検出出力固定用抵抗ｒａを介してトランジスタｑ３のベースがプルアップされるため、トランジスタｑ３はオン状態に維持される。従って、検出電圧Ｖｒはローレベルに固定される。なお、該期間ｄでも、各回路は動作可能であるが、その動作は必ずしも正常ではないため、検出出力固定用抵抗ｒａがなければ、トランジスタｑ３がオフ状態に遷移されて、検出電圧Ｖｒが立下がり途中の入力電圧Ｖｉに伴ってハイレベルとなるおそれがある（本図破線）。
【０００９】
最後に、入力電圧Ｖｉが電圧ＶＢＥを下回る期間ｅ（０＜Ｖｉ＜ＶＢＥ）について説明する。該期間ｅでは、前述の期間ａと同様に、各回路が一切動作できなくなるため、トランジスタｑ３はオフ状態に遷移される。従って、検出電圧Ｖｒは立下がり途中の入力電圧Ｖｉに伴ってハイレベルとなる。
【００１０】
【発明が解決しようとする課題】
確かに、上記構成から成る直流安定化電源装置は、抵抗ｒａを有して成る検出出力固定回路によって、低入力電圧時（期間ｂ、ｄ）における検出電圧Ｖｒの出力レベルを固定するとともに、抵抗ｒｂを有して成る起動回路によって、入力電圧Ｖｉが電圧Ｖｔｈ１（各回路の正常動作に必要な電圧）に達してから基準電圧回路Ｙに起動をかける構成であるため、入力電圧Ｖｉの立上がり時及び立下がり時においても、正確に入力電圧Ｖｉの検出判定を行うことが可能である。
【００１１】
しかしながら、上記構成から成る直流安定化電源装置は、数百［ｋΩ］もの高抵抗値を有する複数の抵抗素子（抵抗ｒａ、ｒｂ）を具備する必要があるため、入力電圧Ｖｉの検出判定を正確に行える反面、チップサイズ縮小や消費電流低減を図る上では不利な構成となっていた。
【００１２】
本発明は、上記の問題点に鑑み、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能な半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置は、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、前記入力電圧の検出判定を行う入力電圧検出回路と、を有して成る半導体装置において、前記起動回路と、前記入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路と、を同一構成とし、両回路を一元化した構成としている。
【００１４】
具体的な適用例としては、入力電圧から所望の出力電圧を生成する直流安定化電源回路と、前記入力電圧の検出判定を行う入力電圧検出回路と、前記入力電圧から前記直流安定化電源回路及び前記入力電圧検出回路の双方で用いられる所定の基準電圧を生成する基準電圧回路と、前記入力電圧が所定閾値に達してから前記基準電圧回路に起動をかける起動回路と、を有して成る半導体装置において、前記起動回路と、前記入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路と、を同一構成とし、両回路を一元化した構成にするとよい。
【００１５】
このような構成とすることにより、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路の双方に必要な高抵抗素子を単一化することができるようになるので、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能となる。
【００１６】
なお、上記構成から成る半導体装置において、一元化された前記起動回路と前記検出出力固定回路は、抵抗と能動素子を介して前記入力電圧が印加される電源ラインと接地ラインとを接続して成る構成にするとよい。このような構成とすることにより、両回路に必要な高抵抗素子を単一化することができるようになるので、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能となる。
【００１７】
また、上記構成から成る半導体装置において、前記基準電圧回路に起動がかけられる前記入力電圧の閾値は、前記入力電圧検出回路の正常動作に必要な電圧値よりも低い構成にするとよい。このような構成であれば、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能となる。
【００１８】
【発明の実施の形態】
図１は本発明に係る入力電圧検出機能を備えた直流安定化電源装置の一実施形態を示す回路図である。本図に示す直流安定化電源装置は、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成する直流安定化電源回路（トランジスタＱ１、Ｑ２、誤差増幅回路Ａ１、抵抗Ｒ１〜Ｒ３、過電流保護回路１、過熱保護回路２）と、入力電圧Ｖｉの検出判定を行う入力電圧検出回路（トランジスタＱ４〜Ｑ８、誤差増幅回路Ａ２、遅延回路３、抵抗Ｒ４〜Ｒ７、抵抗Ｒａｂ）と、入力電圧Ｖｉから直流安定化電源回路及び入力電圧検出回路の双方で用いられる所定の基準電圧Ｖｒｅｆを生成する基準電圧回路４と、入力電圧Ｖｉが所定閾値に達してから基準電圧回路４に起動をかける起動回路（トランジスタＱ３、Ｑ４、抵抗Ｒａｂ）と、を有して成る。
【００１９】
ｐｎｐ型トランジスタＱ１のエミッタは、入力電圧Ｖｉが印加される端子Ｔ１に接続されている。トランジスタＱ１のコレクタは、出力電圧Ｖｏが印加される端子Ｔ２に接続される一方、抵抗Ｒ１、Ｒ２を介して接地電位ＧＮＤが印加される端子Ｔ５にも接続されている。端子Ｔ２は、外部接続された出力コンデンサＣｏを介して接地されている。トランジスタＱ１のベースは、ｎｐｎ型トランジスタＱ２のコレクタに接続される一方、抵抗Ｒ３を介して端子Ｔ１にも接続されている。トランジスタＱ２のエミッタは、過電流保護回路１を介して端子Ｔ５に接続されている。トランジスタＱ２のベースには、誤差増幅回路Ａ１、過電流保護回路１、及び過熱保護回路２の各出力端子が接続されている。
【００２０】
誤差増幅回路Ａ１の反転入力端子（−）は、抵抗Ｒ１と抵抗Ｒ２の接続ノードに接続されている。誤差増幅回路Ａ１の非反転入力端子（＋）は、基準電圧回路４の出力端子に接続されている。誤差増幅回路Ａ１の電源ラインは端子Ｔ１に接続されており、接地ラインは端子Ｔ５に接続されている。過熱保護回路２の電源ラインは基準電圧回路４の出力端子に接続されており、接地ラインは端子Ｔ５に接続されている。基準電圧回路４の電源ラインは端子Ｔ１に接続されており、接地ラインは端子Ｔ５に接続されている。また、基準電圧回路４には、起動回路を構成するｎｐｎ型トランジスタＱ３のコレクタ及びエミッタが接続されている。なお、基準電圧回路４と起動回路の構成については、後ほど詳細な説明を行う。
【００２１】
誤差増幅回路Ａ２の反転入力端子（−）は、端子Ｔ１と端子Ｔ５との間に直列接続された抵抗Ｒ４と抵抗Ｒ５の接続ノードに接続されている。誤差増幅回路Ａ２の非反転入力端子（＋）は、基準電圧回路４の出力端子に接続されている。誤差増幅回路Ａ２の出力端子は、遅延回路３の入力端子に接続されている。誤差増幅回路Ａ２の電源ラインは端子Ｔ１に接続されており、接地ラインは端子Ｔ５に接続されている。
【００２２】
遅延回路３の出力端子は、ｎｐｎ型トランジスタＱ４のコレクタに接続される一方、抵抗Ｒａｂを介して端子Ｔ１にも接続されている。また、遅延回路３には端子Ｔ４を介して遅延設定コンデンサＣｄの一端が外部接続されている。遅延設定コンデンサＣｄの他端は装置外部で接地されている。遅延回路３の電源ラインは端子Ｔ１に接続されており、接地ラインは端子Ｔ５に接続されている。
【００２３】
トランジスタＱ４のベースは、ｎｐｎ型トランジスタＱ５のベースに接続される一方、自身のコレクタにも接続されている。トランジスタＱ４のコレクタにはトランジスタＱ３のベースも接続されている。トランジスタＱ４、Ｑ５のエミッタは、それぞれ端子Ｔ５に接続されている。トランジスタＱ５のコレクタは、ｐｎｐ型トランジスタＱ６のコレクタに接続されている。トランジスタＱ６のベースは、ｐｎｐ型トランジスタＱ７のベースに接続される一方、自身のコレクタにも接続されている。トランジスタＱ６、Ｑ７のエミッタは、それぞれ端子Ｔ１に接続されている。トランジスタＱ７のコレクタは、ｎｐｎ型トランジスタＱ８のベースに接続される一方、抵抗Ｒ６を介して端子Ｔ５にも接続されている。トランジスタＱ８のコレクタは、検出電圧Ｖｒが印加される端子Ｔ３に接続される一方、抵抗Ｒ７を介して端子Ｔ１にも接続されている。トランジスタＱ８のエミッタは、端子Ｔ５に接続されている。
【００２４】
すなわち、入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路は、抵抗Ｒａｂと能動素子（カレントミラーを形成するトランジスタＱ４）を介して端子Ｔ１と端子Ｔ５とを接続して成る構成とされている。
【００２５】
続いて、基準電圧回路４と起動回路の構成について説明する。基準電圧回路４と起動回路の一構成例を示す回路図である。本図に示すように、本実施形態の基準電圧回路４は、ｐｎｐ型トランジスタＱ１１、Ｑ１２、Ｑ１３と、ｎｐｎ型トランジスタＱ１４、Ｑ１５と、抵抗Ｒ１１、Ｒ１２と、を有して成る。
【００２６】
トランジスタＱ１１、Ｑ１２、Ｑ１３のエミッタは、それぞれ端子Ｔ１に接続されている。トランジスタＱ１１のコレクタは、トランジスタＱ１３のベースに接続される一方、トランジスタＱ１４のコレクタにも接続されている。トランジスタＱ１１、Ｑ１２のベースは互いに接続されており、その接続ノードはトランジスタＱ１２のコレクタに接続されている。また、トランジスタＱ１２のコレクタは、トランジスタＱ１５のコレクタにも接続されている。
【００２７】
トランジスタＱ１４、Ｑ１５のベースは互いに接続されており、その接続ノードは、トランジスタＱ１３のコレクタに接続される一方、基準電圧回路４の出力端子として、誤差増幅器Ａ１、Ａ２の各非反転入力端子（＋）と、過熱保護回路２の電源ラインにそれぞれ接続されている。トランジスタＱ１４のエミッタは、抵抗Ｒ１１、Ｒ１２を介して端子Ｔ５に接続されている。トランジスタＱ１５のエミッタは、抵抗Ｒ１１と抵抗Ｒ１２の接続ノードに接続されている。
【００２８】
なお、起動回路を構成するトランジスタＱ３のコレクタ及びエミッタは、それぞれトランジスタＱ１４のコレクタ及びエミッタに接続されている。また、トランジスタＱ３のベースは、抵抗Ｒａｂを介して端子Ｔ１に接続される一方、ダイオード接続されたトランジスタＱ４を介して端子Ｔ５にも接続された構成とされている。すなわち、本実施形態の起動回路は、前出の検出出力固定回路と同様、抵抗Ｒａｂと能動素子（ダイオード接続されたトランジスタＱ４）を介して端子Ｔ１と端子Ｔ５とを接続して成る構成とされている。
【００２９】
このように、起動回路と検出出力固定回路を同一の構成とし、両回路を一元化することにより、双方に必要な高抵抗素子を単一の抵抗Ｒａｂで兼用することができるようになるので、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能となる。
【００３０】
以下では、上記構成から成る直流安定化電源装置の動作についての詳細な説明を行う。まず、基準電圧回路４の動作について詳細に説明する。前出の図２からも分かるように、基準電圧回路４はバンドギャップ型の定電圧生成回路であり、基準電圧回路４の出力段を形成するトランジスタＱ１４、Ｑ１５のエミッタ面積比は１：Ｎとされている。従って、該エミッタ面積比と抵抗Ｒ１１、Ｒ１２の各抵抗値を適切に設定することにより、基準電圧回路４では、入力電圧Ｖｉや周囲温度の変動に依らない基準電圧Ｖｒｅｆを一定出力することができる。なお、基準電圧回路４は、入力電圧Ｖｉが所定値に達して起動回路を構成するトランジスタ（ダイオード）Ｑ４が抵抗Ｒａｂによってバイアスされた時点で起動される。
【００３１】
続いて、直流安定化電源回路の動作について詳細に説明する。直流安定化電源回路は、基準電圧Ｖｒｅｆと参照電圧Ｖａｄｊ（抵抗Ｒ１、Ｒ２による出力電圧Ｖｏの分圧電圧）との誤差がなくなるようにトランジスタＱ１のベース電流をフィードバック制御して、出力電圧Ｖｏを安定化させる回路である。
【００３２】
出力電圧Ｖｏが所定値より小さく、参照電圧Ｖａｄｊが基準電圧Ｖｒｅｆより小さいときは、誤差増幅器Ａ１の誤差増幅電圧が大きくなるので、トランジスタＱ１のベースに供給される電流は大きくなり、トランジスタＱ１のコレクタ・エミッタ間電圧は小さくなる。従って、出力電圧Ｖｏは大きくなる。一方、出力電圧Ｖｏが所定値より大きく、参照電圧Ｖａｄｊが基準電圧Ｖｒｅｆより大きいときは、誤差増幅器Ａ１の誤差増幅電圧が小さくなるので、トランジスタＱ１のベースに供給される電流は小さくなり、トランジスタＱ１のコレクタ・エミッタ間電圧は大きくなる。従って、出力電圧Ｖｏは小さくなる。このような動作によって、出力電圧Ｖｏは所定値となるようにフィードバック制御される。
【００３３】
なお、前述した通り、出力電圧Ｖｏが印加される端子Ｔ２は、外部接続された出力コンデンサＣｏを介して接地されており、高周波ノイズ等の平滑化や高周波インピーダンスの低減が図られている。また、本実施形態の直流安定化電源回路には、過電流保護回路１や過熱保護回路２が設けられており、過電流や過熱等が生じた場合には、トランジスタＱ１のベース電流が自動的に制限される。
【００３４】
次に、入力電圧検出回路の動作について詳細に説明する。入力電圧検出回路は入力電圧Ｖｉが上閾値を上回れば検出電圧Ｖｒをハイレベルとし、下閾値を下回れば検出電圧Ｖｒをローレベルとする回路である。
【００３５】
以下では、入力電圧検出回路や基準電圧回路４の正常動作に必要な入力電圧をＶｔｈ１、検出電圧Ｖｒがローレベルに立ち下がる入力電圧をＶｔｈ２、検出電圧Ｖｒがハイレベルに立ち上がる入力電圧をＶｔｈ３、及び各回路を構成するトランジスタのベース・エミッタ間順方向電圧をＶＢＥとして、入力電圧Ｖｉの立上がり時及び立下がり時における入力電圧検出回路の動作について詳細に説明する（ＶＢＥ＜Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３）。
【００３６】
まず、入力電圧Ｖｉが電圧ＶＢＥに達するまでの期間（０＜Ｖｉ＜ＶＢＥ）について説明する。該期間では、各回路が一切動作できないため、トランジスタＱ８はオフ状態に維持される。従って、検出電圧Ｖｒは入力電圧Ｖｉの立上がりに伴ってハイレベルとなる。
【００３７】
次に、入力電圧Ｖｉが電圧ＶＢＥに達してから電圧Ｖｔｈ１に達するまでの期間（ＶＢＥ＜Ｖｉ＜Ｖｔｈ１）について説明する。該期間では、抵抗Ｒａｂを介して起動回路を構成するトランジスタ（ダイオード）Ｑ４がバイアスされ、基準電圧回路４が起動される。なお、該期間では、起動回路４の動作が必ずしも正常ではないが、本実施形態の直流安定化電源装置では、抵抗Ｒａｂを介してトランジスタＱ８のベースがプルアップされるため、トランジスタＱ８はオン状態に遷移され、検出電圧Ｖｒはローレベルに固定される。従って、検出電圧Ｖｒが入力電圧Ｖｉの立上がりに伴ってさらにハイレベルとなるおそれはない。
【００３８】
次に、入力電圧Ｖｉが電圧Ｖｔｈ１を上回っている期間（Ｖｔｈ１＜Ｖｉ）について説明する。該期間では、入力電圧検出回路や基準電圧回路４が正常に動作する。そのため、入力電圧Ｖｉが電圧Ｖｔｈ３に達するまでは、抵抗Ｒａｂによりトランジスタ（ダイオード）Ｑ４は継続してバイアスされた状態であるとともに、入力電圧検出回路・遅延回路によりトランジスタＱ８がオン状態とされて検出電圧Ｖｒはローレベルに維持される。さらに、入力電圧Ｖｉが電圧Ｖｔｈ３に達すると、入力電圧検出回路・遅延回路により所定の遅延時間ｔｄ経過後にトランジスタ（ダイオード）Ｑ４はオフ状態となり、トランジスタＱ８がオフ状態とされて検出電圧Ｖｒはハイレベルに遷移される。その後、入力電圧Ｖｉが電圧Ｖｔｈ２を下回ると、トランジスタＱ８がオン状態とされて検出電圧Ｖｒはローレベルに遷移される。
【００３９】
次に、入力電圧Ｖｉが電圧Ｖｔｈ１を下回ってから電圧ＶＢＥに達するまでの期間（ＶＢＥ＜Ｖｉ＜Ｖｔｈ１）について説明する。該期間では、起動回路４の動作が必ずしも正常ではなくなるが、前述と同様、抵抗Ｒａｂを介してトランジスタＱ８のベースがプルアップされるため、トランジスタＱ８はオン状態に維持され、検出電圧Ｖｒはローレベルに固定される。従って、検出電圧Ｖｒが立下がり途中の入力電圧Ｖｉに伴ってハイレベルとなるおそれはない。
【００４０】
最後に、入力電圧Ｖｉが電圧ＶＢＥを下回る期間（０＜Ｖｉ＜ＶＢＥ）について説明する。該期間では、前述と同様に、各回路が一切動作できなくなるため、トランジスタＱ８はオフ状態に遷移される。従って、検出電圧Ｖｒは立下がり途中の入力電圧Ｖｉに伴ってハイレベルとなる。
【００４１】
上記したように、本実施形態の直流安定化電源装置における入力電圧Ｖｉと検出電圧Ｖｒ各々の立上がり立下がりについては、起動回路と検出出力固定回路の双方に必要な高抵抗素子を単一の抵抗Ｒａｂで兼用した構成としても、従来と同様の挙動（図４参照）を示すことが分かる。
【００４２】
なお、上記実施形態では、本発明を直流安定化電源装置に適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、前記入力電圧の検出判定を行う入力電圧検出回路と、を有して成る半導体装置について、本発明を広く適用することが可能である。
【００４３】
【発明の効果】
上記した通り、本発明に係る半導体装置では、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路の双方に必要な高抵抗素子を単一化することができるようになるので、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る入力電圧検出機能を備えた直流安定化電源装置の一実施形態を示す回路図である。
【図２】基準電圧回路４と起動回路の一構成例を示す回路図である。
【図３】入力電圧検出機能を備えた直流安定化電源装置の一従来構成を示す回路図である。
【図４】入力電圧Ｖｉと検出電圧Ｖｒ各々の立上がり立下がり挙動を示す波形図である。
【符号の説明】
１　　過電流保護回路
２　　過熱保護回路
３　　遅延回路
４　　基準電圧回路
Ｑ１、Ｑ６、Ｑ７、Ｑ１１〜Ｑ１３　　ｐｎｐ型トランジスタ
Ｑ２〜Ｑ５、Ｑ８、Ｑ１４、Ｑ１５　　ｎｐｎ型トランジスタ
Ａ１、Ａ２　　誤差増幅回路
Ｒ１〜Ｒ７、Ｒ１１、Ｒ１２　　抵抗
Ｒａｂ　　抵抗（検出出力固定用兼起動用）
Ｔ１〜Ｔ５　　端子
Ｃｏ　　出力コンデンサ
Ｃｄ　　遅延設定コンデンサ

Claims

入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、前記入力電圧の検出判定を行う入力電圧検出回路と、を有して成る半導体装置において、
前記起動回路と、前記入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路と、を同一構成とし、両回路を一元化したことを特徴とする半導体装置。
入力電圧から所望の出力電圧を生成する直流安定化電源回路と、前記入力電圧の検出判定を行う入力電圧検出回路と、前記入力電圧から前記直流安定化電源回路及び前記入力電圧検出回路の双方で用いられる所定の基準電圧を生成する基準電圧回路と、前記入力電圧が所定の閾値に達してから前記基準電圧回路に起動をかける起動回路と、を有して成る半導体装置において、
前記起動回路と、前記入力電圧検出回路の一構成要素であって低入力電圧時における検出出力状態を固定する検出出力固定回路と、を同一構成とし、両回路を一元化したことを特徴とする半導体装置。
一元化された前記起動回路と前記検出出力固定回路は、抵抗と能動素子を介して前記入力電圧が印加される電源ラインと接地ラインとを接続して成ることを特徴とする請求項２に記載の半導体装置。
前記基準電圧回路に起動がかけられる前記入力電圧の閾値は、前記入力電圧検出回路の正常動作に必要な電圧値よりも低いことを特徴とする請求項２または請求項３に記載の半導体装置。