JP2004047777A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004047777A
JP2004047777A JP2002203885A JP2002203885A JP2004047777A JP 2004047777 A JP2004047777 A JP 2004047777A JP 2002203885 A JP2002203885 A JP 2002203885A JP 2002203885 A JP2002203885 A JP 2002203885A JP 2004047777 A JP2004047777 A JP 2004047777A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor element
electrode portion
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002203885A
Other languages
English (en)
Other versions
JP3529050B2 (ja
Inventor
Hidenori Hasegawa
長谷川　秀則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002203885A priority Critical patent/JP3529050B2/ja
Priority to US10/346,066 priority patent/US6852570B2/en
Publication of JP2004047777A publication Critical patent/JP2004047777A/ja
Application granted granted Critical
Publication of JP3529050B2 publication Critical patent/JP3529050B2/ja
Priority to US11/025,065 priority patent/US7247949B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することの可能な半導体装置の製造方法を提供する。
【解決手段】電極部が形成された第２のウエハを，第１のウエハに形成された電極部と電気的に接続されるように，第１のウエハ上に積層し，第１のウエハと第２のウエハとの間を封止樹脂し，第２のウエハ及び封止樹脂をハーフカットして，金属ポストを封止樹脂から露出させ，露出させた金属ポスト上に，外部との電気的な接続を行うための金属バンプを形成した後，個々の半導体装置に個片化する。封止樹脂する工程において，第１，第２の半導体素子をともにウエハ状態で積層したことにより，ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することが可能である。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は，半導体素子（チップ）の積層構造に特徴を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器の小型化に伴い，半導体装置を実装する際，高密度実装を可能にするさまざまな方法が検討されている。このような中で，ベアチップとほぼ同じか，わずかに大きい寸法のパッケージとして，ウエハレベルチップサイズパッケージ（Ｗｅｆｅｒ−ｌｅｖｅｌ　Ｃｈｉｐ−Ｓｉｚｅ−Ｐａｃｋａｇｅ：以下，Ｗ−ＣＳＰと略す。）と称される半導体装置がある。
【０００３】
図５は，Ｗ−ＣＳＰを利用した従来の半導体装置を示す説明図である。図５（ａ）は平面図であり，図５（ｂ）は図５（ａ）のＡ−Ａ断面図である。
半導体装置２は，図５に示したように，第１の半導体素子２１上に，第１の半導体素子２１よりもサイズの小さい第２の半導体素子２２が積層されている。第１，第２の半導体素子２１，２２の表面には，トランジスタ，抵抗，コンデンサ，インダクタ等により構成された電子回路が形成されている。第１の半導体素子２１の表面上には，電子回路と接続された複数の電極パッド２３が形成されている。また，第２の半導体素子２２の表面上には，電子回路と接続された複数の電極部２４が形成されている。第１，第２半導体素子２１，２２間は，外部ストレス，環境から保護するために封止樹脂２５で覆われている。
【０００４】
電極パッド２３の表面の一部を除く第１の半導体素子２１上には，酸化シリコン等からなる絶縁膜３２が形成されている。この構造により，電極パッド２３の表面の一部が絶縁膜３２によって規定された開口部によって露出されている。電極パッド２３には絶縁膜３２の開口部を介して例えば銅で構成された再配線２６が接続されている。再配線２６は電極パッド２３から金属ポスト２７の下部に至るまで絶縁膜３２上に延在している。また，再配線２６は第２の半導体素子２２の電極部２４に至るまで絶縁膜３２上に延在している。
【０００５】
金属ポスト２７の高さは，グラインド工程にて封止樹脂２５から露出させるために，第１，第２の半導体素子２１，２２間の距離よりも高くなっている。封止樹脂２５から露出した金属ポスト２７には，半導体装置２０と外部のプリント配線基板との電気的な接続のための外部端子として金属バンプ２８が取りつけられている。
【０００６】
第２の半導体素子２２からの電気信号及び外部装置からの電気信号は，第１の半導体素子２１に形成された電極パッド２３，再配線２６，金属ポスト２７，および金属バンプ２８を通して伝達される。
【０００７】
図６は，図５に示した半導体装置２０の製造方法を示す説明図である。
図６（ａ）に示したウエハ２９は，後工程で個片化されて第１の半導体素子２１となるものである。このウエハ２９の表面には，第１の半導体素子２１を構成するための電子回路が形成され，上述の電極パッド２３，絶縁膜３２，金属ポスト２７，及び再配線２６が設けられる。
【０００８】
次いで，図６（ｂ）に示したように，第２の半導体素子２２をウエハ２９上に載置する。この際，第２の半導体素子２２上に形成された電極部２４が，ウエハ２９上の再配線２６と電気的に接続するようにする。その後，図６（ｃ）に示したように，ウエハ２９と第２の半導体素子２２の全体を封止樹脂２５により封止する。
【０００９】
次いで，図６（ｄ）に示したように，金属ポスト２７を封止樹脂２５から露出するためにグラインドする。その後，グラインドで露出した金属ポスト２７上に，図６（ｅ）に示したように，金属バンプ２８を設ける。最後に，図６（ｆ）に示したように，個々の半導体装置に個片化する。
以上の工程を経て，図５に示した半導体装置２０が完成する。
【００１０】
【発明が解決しようとする課題】
しかしながら，図６（ｂ）に示した第２の半導体素子２２の接続工程では，個々の第２の半導体素子２２の位置合わせを行わなければならず，工程の複雑化を招いていた。また，図６（ｃ）に示した樹脂封止工程では，ウエハ２９と封止樹脂２５との熱収縮の違いにより，封止樹脂２５の熱収縮の影響を受けてウエハ２９が反ってしまうという問題点があった。
【００１１】
本発明は，上記問題点に鑑みてなされたものであり，本発明の主な目的は，半導体装置を製造するにあたり，工程の複雑化を防止するとともに，ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することの可能な，新規かつ改良された半導体装置の製造方法を提供することである。
【００１２】
また，本発明の別の目的は，複雑な製造工程を経ることなく半導体装置の薄型化を図ることの可能な，新規かつ改良された半導体装置を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，半導体装置の薄型化を図ることの可能な，新規かつ改良された半導体装置が提供される。すなわち，本発明の半導体装置は，第１の半導体素子上に，前記第１の半導体素子よりもサイズの小さい第２の半導体素子が積層されて，前記第１の半導体素子に形成された電極部と前記第２の半導体素子に形成された電極部とが電気的に接続されており，前記第１の半導体素子と前記第２の半導体素子との段差に，前記第１の半導体素子に形成された電極部と電気的に接続されて，外部との電気的な接続を行うための突起電極が形成されたことを特徴とする。
【００１４】
かかる半導体装置の構造によれば，外部との電気的な接続を行うための金属バンプが，第１の半導体素子と第２の半導体素子との段差部分に形成されているので，半導体装置の薄型化を図ることが可能である。
【００１５】
そして，金属バンプの高さを，第１の半導体素子と第２の半導体素子との間の距離よりも低くすれば，半導体装置のより一層の薄型化を図ることが可能である。
【００１６】
また，上記課題を解決するため，本発明の第２の観点によれば，工程数の増加を防止するとともに，ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することの可能な，新規かつ改良された半導体装置の製造方法が提供される。すなわち，本発明の半導体装置の製造方法は，以下の各工程を含むことを特徴とする。
▲１▼第１のウエハ上に，電極部，配線部，及び金属ポストを形成する第１工程
▲２▼電極部が形成された第２のウエハを，前記第１のウエハに形成された電極部と電気的に接続されるように，前記第１のウエハ上に積層する第２工程
▲３▼前記第１のウエハと前記第２のウエハとの間を封止樹脂する第３工程
▲４▼前記第２のウエハ及び前記封止樹脂をハーフカットして，前記金属ポストを前記封止樹脂から露出させる第４工程
▲５▼前記露出させた金属ポスト上に，外部との電気的な接続を行うための金属バンプを形成する第５工程
▲６▼個々の半導体装置に個片化する第６工程
【００１７】
かかる半導体装置の製造方法によれば，第２工程において，第１のウエハ上に第２の半導体素子を積層するにあたり，ウエハ状態のまま第２のウエハを積層することで，第２の半導体素子の個片化工程を省略できるとともに，個々の第２の半導体素子２２の位置合わせを行う必要がなくなり，工程数の増加を防止することが可能である。さらに，封止樹脂する第３工程において，第１，第２の半導体素子をともにウエハ状態で積層したことにより，ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することが可能である。
【００１８】
また，上記課題を解決するため，本発明の第３の観点によれば，第１の回路素子が形成された第１の表面を有する第１の半導体素子と，第２の回路素子が形成された第２の表面とを有し前記第１の半導体素子よりも小さい外形寸法を有する第２の半導体素子とが，前記第１の表面と前記第２の表面とが向かい合うように積層された半導体装置であって，前記第１の表面上に形成され前記第１の回路素子と電気的に接続された第１の電極部と，前記第２の表面上に形成され前記第２の回路素子及び前記第１の電極と電気的に接続された第２の電極部と，前記第１の表面の周辺部上に形成され前記第１の電極部に電気的に接続された第３の電極部であって，前記第１の表面と前記第２の表面との間に位置する第３の表面を有する第３の電極部と，前記第３の表面上に形成され外部装置との電気的な接続を行うための突起電極とを有することを特徴とする半導体装置が提供される。
【００１９】
また，上記課題を解決するため，本発明の第４の観点によれば，第１の回路素子が形成された第１の表面を有する第１のウエハを準備する工程と，前記第１の表面上に，前記第１の回路素子に電気的に接続される第１の電極部を形成する工程と，前記第１の表面上に，前記第１の電極に電気的に接続される第２の電極部を形成する工程と，第２の回路素子が形成された第２の表面を有する第２のウエハを準備する工程と，前記第２の表面上に，前記第２の回路素子に電気的に接続される第３の電極部を形成する工程と，前記第１の表面と前記第２の表面とを向かい合わせ，前記第１の電極部と前記第３の電極部とを電気的に接続させる工程と，前記第１の表面と前記第２の表面との間を樹脂によって封止する工程と，前記第２の表面に対向する前記第２のウエハの第３の表面から前記第２のウエハ及び前記樹脂を研削し前記第２の電極部の一部を露出させる工程と，前記第２の電極部の表面上に，外部装置との電気的な接続を行うための突起電極を形成する工程と，前記第２の電極部の近傍で前記第１のウエハを研削する工程とを有することを特徴とする半導体装置の製造方法が提供される。
【００２０】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体装置及びその製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２１】
（第１の実施の形態）
本実施の形態では，Ｗ−ＣＳＰ半導体装置の構造に特徴を有する半導体装置について説明する。図１は，本実施の形態にかかる半導体装置１の構造を示す説明図である。図１（ａ）は平面図であり，図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。
【００２２】
本実施の形態にかかる半導体装置１は，図１に示したように，第１の半導体素子１１上に，第１の半導体素子１１よりもサイズの小さい第２の半導体素子１２が積層されている。第１，第２の半導体素子１１，１２の表面には，トランジスタ，抵抗，コンデンサ，インダクタ等により構成された電子回路が形成されている。第１の半導体素子１１の表面上には，電子回路と接続された複数の電極パッド１３が形成されている。また，第２の半導体素子１２の表面上には，電子回路と接続された複数の電極部１４が形成されている。
【００２３】
電極パッド１３の表面の一部を除く第１の半導体素子１１上には，酸化シリコン等からなる絶縁膜３２が形成されている。この構造により，電極パッド１３の表面の一部が絶縁膜３２によって規定された開口部によって露出されている。電極パッド１３には絶縁膜３２の開口部を介して例えば銅で構成された再配線１６が接続されている。再配線１６は電極パッド１３から金属ポスト１７の下部に至るまで絶縁膜３２上に延在している。また，再配線１６は第２の半導体素子１２の電極部１４に至るまで絶縁膜３２上に延在している。
【００２４】
第１の半導体素子１１の電極パッド１３は，再配線１６によって，金属ポスト１７に接続されている。この金属ポスト１７の高さは，ハーフカット工程にて封止樹脂１５から露出させるために，第１，第２の半導体素子１１，１２間の距離よりも低くなっている。封止樹脂１５から露出した金属ポスト１７には，半導体装置１と外部のプリント配線基板との電気的な接続のための外部端子として金属バンプ（突起電極）１８が取りつけられている。
【００２５】
第１，第２半導体素子１１，１２間は，外部ストレス，環境から保護するために封止樹脂１５で覆われている。本実施の形態では，封止樹脂１５は，第１の半導体素子１１と第２の半導体素子１２との間に段差１０が形成されるように，局所的にカット（ハーフカット）されている。
【００２６】
（第１の実施の形態の動作）
第２の半導体素子１２からの電気信号及び外部装置からの電気信号は，第１の半導体素子１１に形成された電極パッド１３，再配線１６，金属ポスト１７，および金属バンプ１８を通して伝達される。
【００２７】
（第２の実施の形態）
本実施の形態では，上記第１の実施の形態で説明したＷ−ＣＳＰ半導体装置１の製造方法について説明する。図２は，本実施の形態にかかるＷ−ＣＳＰ半導体装置１の製造方法を示す説明図である。
【００２８】
図２（ａ）に示した第１のウエハ１９は，後工程で個片化されて第１の半導体素子１１となるものである。この第１のウエハ１９の表面には，第１の半導体素子１１を構成するための電子回路が形成され，上述の電極パッド１３，絶縁膜３２，再配線１６，及び金属ポスト１７が設けられる。
【００２９】
次いで，図２（ｂ）に示したように，第１のウエハ１９上に第２のウエハ３０を積層する。この第２のウエハ３０は，後工程で個片化されて第２の半導体素子１２となるものである。この際，第２のウエハ３０上に形成された電極部１４が，第１のウエハ１９上の再配線１６と電気的に接続するように積層する。その後，図２（ｃ）に示したように，第１のウエハ１９と第２のウエハ３０の全体を封止樹脂１５により封止する。
【００３０】
次いで，図２（ｄ）に示したように，金属ポスト１７を封止樹脂１５から露出するために，第２のウエハ３０及び封止樹脂１５をハーフカットする。このハーフカットされた箇所は，後工程で個々の半導体装置１に個片化した際に，段差１０となる箇所である。その後，ハーフカットで露出した金属ポスト１７上に，図２（ｅ）に示したように，金属バンプ１８を設ける。
【００３１】
最後に，図２（ｆ）に示したように，個々の半導体装置に個片化する。
以上の工程を経て，図１に示した半導体装置１が完成する。
【００３２】
（第２の実施の形態の効果）
以上説明したように，本実施の形態にかかる半導体装置の製造方法によれば，第２工程において，第１のウエハ上に第２の半導体素子を積層するにあたり，ウエハ状態のまま第２のウエハ３０を積層することで，第２の半導体素子の個片化工程を省略できるとともに，個々の第２の半導体素子２２の位置合わせを行う必要がなくなり，工程数の増加及び工程の複雑化を防止することが可能である。
【００３３】
さらに，封止樹脂する第３工程において，第１，第２の半導体素子をともにウエハ状態で積層したことにより，ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することが可能である。
【００３４】
（第３の実施の形態）
本実施の形態では，Ｗ−ＣＳＰ半導体装置の構造に特徴を有する上記第１の実施の形態にかかる半導体装置の応用例について説明する。図３は，本実施の形態にかかる半導体装置２の構造を示す説明図である。図３（ａ）は平面図であり，図３（ｂ）は図３（ａ）のＡ−Ａ断面図である。
【００３５】
本実施の形態にかかる半導体装置２は，図３に示したように，上記第１の実施の形態にかかる半導体装置１と異なり，封止樹脂１５のみならず金属ポスト１７についても，第１の半導体素子１１と第２の半導体素子１２との間に段差１０が形成されるように，局所的にカット（ハーフカット）されている。金属ポスト１７は，図３（ｂ）の断面図に示したように，断面形状が略Ｌ字型をなしている。金属バンプ１８は，この略Ｌ字型の金属ポスト１７上に設置されている。金属バンプ１８は，第２の半導体素子１２の裏面を越えない高さに形成されている。その他の構成要素については，上記第１の実施の形態と実質的に同様であるので，重複説明を省略する。
【００３６】
（第３の実施の形態の効果）
以上説明したように，本実施の形態にかかる半導体装置２の構造では，金属ポスト１７の断面形状を略Ｌ字型とし，その上に金属バンプ１８を形成している。そして，金属バンプ１８の高さを，第２の半導体素子１２の裏面を越えない高さとすることによって，半導体装置２の薄型化を図ることが可能である。
【００３７】
（第４の実施の形態）
本実施の形態では，上記第３の実施の形態で説明したＷ−ＣＳＰ半導体装置２の製造方法について説明する。図４は，本実施の形態にかかるＷ−ＣＳＰ半導体装置２の製造方法を示す説明図である。
【００３８】
図４（ａ）〜（ｃ）に示した各工程は，第２の実施の形態において説明した図２（ａ）〜（ｃ）に示した各工程と実質的に同様である。すなわち，まず図４（ａ）に示したように，第１のウエハ１９の表面には，第１の半導体素子１１を構成するための電子回路が形成され，上述の電極パッド１３，絶縁膜３２，金属ポスト１７，及び再配線１６が設けられる。次いで，図４（ｂ）に示したように，第１のウエハ１９上に第２のウエハ３０を積層する。この際，第２のウエハ３０上に形成された電極部１４が，第１のウエハ１９上の再配線１６と電気的に接続するように積層する。その後，図４（ｃ）に示したように，第１のウエハ１９と第２のウエハ３０の全体を封止樹脂１５により封止する。
【００３９】
次いで，図４（ｄ）に示したように，金属ポスト１７を封止樹脂１５から露出するために，第２のウエハ３０及び封止樹脂１５をハーフカットする。このハーフカットされた箇所は，後工程で個々の半導体装置１に個片化した際に，段差１０となる箇所である。
【００４０】
本実施の形態では，金属ポスト１７の表面を露出させるだけでなく，金属ポスト１７についてもハーフカットすることを特徴とする。図４（ｄ）に示したように，金属ポスト１７の断面形状が略Ｌ字形になるように，金属ポスト１７をハーフカットする。
【００４１】
その後，金属ポスト１７上に，図４（ｅ）に示したように，金属バンプ１８を設ける。図４（ｅ）に示したように，金属バンプ１８の高さが第２の半導体素子１２の裏面を越えない程度の高さとなるように，金属ポスト１７の形状及び金属バンプ１８の大きさを調整する。
【００４２】
最後に，図４（ｆ）に示したように，個々の半導体装置に個片化する。
以上の工程を経て，図３に示した半導体装置２が完成する。
【００４３】
（第４の実施の形態の効果）
以上説明したように，本実施の形態によれば，第２の実施の形態にかかる半導体装置の製造方法の効果に加え，さらに，金属バンプ１８の高さを，第１のウエハ１９と第２のウエハ３０との間の距離よりも低くしたので，製造される半導体装置２の薄型化を図ることが可能である。
【００４４】
以上，添付図面を参照しながら本発明にかかる半導体装置及びその製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４５】
【発明の効果】
以上説明したように，本発明によれば，以下の半導体装置の効果及びその製造方法の効果が得られる。
【００４６】
▲１▼半導体装置の製造方法の効果
本発明にかかる半導体装置の製造方法によれば，第２工程において，第１のウエハ上に第２の半導体素子を積層するにあたり，ウエハ状態のまま第２のウエハを積層することで，第２の半導体素子の個片化工程を省略できるとともに，個々の第２の半導体素子の位置合わせを行う必要がなくなり，工程数の増加及び複雑化を防止することが可能である。さらに，封止樹脂する第３工程において，第１，第２の半導体素子をともにウエハ状態で積層したことにより，ウエハと封止樹脂との熱収縮の違いにより，封止樹脂の熱収縮の影響を受けてウエハが反ってしまうという問題点を解決することが可能である。
【００４７】
▲２▼半導体装置の効果
本発明にかかる半導体装置の構造によれば，外部との電気的な接続を行うための金属バンプが，第１の半導体素子と第２の半導体素子との段差部分に形成されているので，半導体装置の薄型化を図ることが可能である。金属バンプの高さを，第１の半導体素子と第２の半導体素子との間の距離よりも低くすれば，半導体装置のより一層の薄型化を図ることが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる半導体装置の構造を示す説明図であり，（ａ）は平面図であり，（ｂ）は（ａ）のＡ−Ａ断面図である。
【図２】図１のＷ−ＣＳＰの製造方法を示す説明図である。
【図３】第３の実施の形態にかかる半導体装置の構造を示す説明図であり，（ａ）は平面図であり，（ｂ）は（ａ）のＡ−Ａ断面図である。
【図４】図３のＷ−ＣＳＰの製造方法を示す説明図である。
【図５】従来の半導体装置の構造を示す説明図であり，（ａ）は平面図であり，（ｂ）は（ａ）のＡ−Ａ断面図である。
【図６】図５のＷ−ＣＳＰの製造方法を示す説明図である。
【符号の説明】
１　半導体装置
１０　段差
１１　第１の半導体素子
１２　第２の半導体素子
１３　電極パッド
１４　電極部
１５　封止樹脂
１６　再配線
１７　金属ポスト
１８　金属バンプ
１９　第１のウエハ
３０　第２のウエハ
３２　絶縁膜

Claims (8)

  1. 半導体装置であって，
    第１の半導体素子上に，前記第１の半導体素子よりもサイズの小さい第２の半導体素子が積層されて，前記第１の半導体素子に形成された電極部と前記第２の半導体素子に形成された電極部とが電気的に接続されており，
    前記第１の半導体素子と前記第２の半導体素子との段差に，前記第１の半導体素子に形成された電極部と電気的に接続されて，外部との電気的な接続を行うための突起電極が形成されたことを特徴とする，半導体装置。
  2. 前記金属バンプの高さは，前記第１の半導体素子と前記第２の半導体素子との間の距離よりも低いことを特徴とする，請求項１に記載の半導体装置。
  3. 半導体装置の製造方法であって，
    第１のウエハ上に，電極部，配線部，及び金属ポストを形成する第１工程と，
    電極部が形成された第２のウエハを，前記第１のウエハに形成された電極部と電気的に接続されるように，前記第１のウエハ上に積層する第２工程と，
    前記第１のウエハと前記第２のウエハとの間を封止樹脂する第３工程と，
    前記第２のウエハ及び前記封止樹脂をハーフカットして，前記金属ポストを前記封止樹脂から露出させる第４工程と，
    前記露出させた金属ポスト上に，外部との電気的な接続を行うための金属バンプを形成する第５工程と，
    個々の半導体装置に個片化する第６工程と，
    を含むことを特徴とする，半導体装置の製造方法。
  4. 前記金属バンプの高さは，前記第１の半導体素子と前記第２の半導体素子との間の距離よりも低いことを特徴とする，請求項３に記載の半導体装置の製造方法。
  5. 第１の回路素子が形成された第１の表面を有する第１の半導体素子と，第２の回路素子が形成された第２の表面とを有し前記第１の半導体素子よりも小さい外形寸法を有する第２の半導体素子とが，前記第１の表面と前記第２の表面とが向かい合うように積層された半導体装置であって，
    前記第１の表面上に形成され前記第１の回路素子と電気的に接続された第１の電極部と，
    前記第２の表面上に形成され前記第２の回路素子及び前記第１の電極と電気的に接続された第２の電極部と，
    前記第１の表面の周辺部上に形成され前記第１の電極部に電気的に接続された第３の電極部であって，前記第１の表面と前記第２の表面との間に位置する第３の表面を有する第３の電極部と，
    前記第３の表面上に形成され外部装置との電気的な接続を行うための突起電極とを有することを特徴とする半導体装置。
  6. 前記突起電極の前記第３の表面からの高さを，前記第２の表面に対向する前記第２の半導体素子の第４の表面よりも低くしたことを特徴とする請求項５に記載の半導体装置。
  7. 第１の回路素子が形成された第１の表面を有する第１のウエハを準備する工程と，
    前記第１の表面上に，前記第１の回路素子に電気的に接続される第１の電極部を形成する工程と，
    前記第１の表面上に，前記第１の電極に電気的に接続される第２の電極部を形成する工程と，
    第２の回路素子が形成された第２の表面を有する第２のウエハを準備する工程と，
    前記第２の表面上に，前記第２の回路素子に電気的に接続される第３の電極部を形成する工程と，
    前記第１の表面と前記第２の表面とを向かい合わせ，前記第１の電極部と前記第３の電極部とを電気的に接続させる工程と，
    前記第１の表面と前記第２の表面との間を樹脂によって封止する工程と，
    前記第２の表面に対向する前記第２のウエハの第３の表面から前記第２のウエハ及び前記樹脂を研削し前記第２の電極部の一部を露出させる工程と，
    前記第２の電極部の表面上に，外部装置との電気的な接続を行うための突起電極を形成する工程と，
    前記第２の電極部の近傍で前記第１のウエハを研削する工程とを有することを特徴とする半導体装置の製造方法。
  8. 前記突起電極の前記第２の電極部の表面からの高さを，前記第２のウエハの前記第３の表面よりも低くしたことを特徴とする請求項７に記載の半導体装置の製造方法。
JP2002203885A 2002-07-12 2002-07-12 半導体装置の製造方法 Expired - Fee Related JP3529050B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002203885A JP3529050B2 (ja) 2002-07-12 2002-07-12 半導体装置の製造方法
US10/346,066 US6852570B2 (en) 2002-07-12 2003-01-17 Method of manufacturing a stacked semiconductor device
US11/025,065 US7247949B2 (en) 2002-07-12 2004-12-30 Semiconductor device with stacked chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002203885A JP3529050B2 (ja) 2002-07-12 2002-07-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004047777A true JP2004047777A (ja) 2004-02-12
JP3529050B2 JP3529050B2 (ja) 2004-05-24

Family

ID=30112688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002203885A Expired - Fee Related JP3529050B2 (ja) 2002-07-12 2002-07-12 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6852570B2 (ja)
JP (1) JP3529050B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046501A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 半導体装置
JP6018672B1 (ja) * 2015-06-29 2016-11-02 株式会社吉川アールエフセミコン 半導体装置とその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7723146B2 (en) * 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
CN102751266B (zh) * 2011-04-21 2016-02-03 精材科技股份有限公司 芯片封装体及其形成方法
JP6782175B2 (ja) * 2017-01-16 2020-11-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN112331614A (zh) * 2020-11-26 2021-02-05 苏州矽锡谷半导体科技有限公司 一种半导体芯片的切割方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189657A (ja) 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5939817A (en) * 1994-09-22 1999-08-17 Nippon Electric Co Surface acoustic wave device
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US6515370B2 (en) 1997-03-10 2003-02-04 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JPH11177020A (ja) 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
US6204562B1 (en) * 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6559531B1 (en) * 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
EP1151962B1 (en) * 2000-04-28 2007-06-13 STMicroelectronics S.r.l. Structure for electrically connecting a first body of semiconductor material overlaid by a second body of semiconductor material, composite structure using the electric connection structure, and manufacturing process thereof
JP4480108B2 (ja) * 2000-06-02 2010-06-16 大日本印刷株式会社 半導体装置の作製方法
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
JP2002170839A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法
JP4505983B2 (ja) * 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
US6521485B2 (en) * 2001-01-17 2003-02-18 Walsin Advanced Electronics Ltd Method for manufacturing wafer level chip size package
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
JP3642765B2 (ja) * 2002-04-19 2005-04-27 沖電気工業株式会社 半導体装置、その製造方法、及び半導体装置の位置測定方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046501A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 半導体装置
JP6018672B1 (ja) * 2015-06-29 2016-11-02 株式会社吉川アールエフセミコン 半導体装置とその製造方法
JP2017017094A (ja) * 2015-06-29 2017-01-19 株式会社吉川アールエフセミコン 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20050121773A1 (en) 2005-06-09
US6852570B2 (en) 2005-02-08
US20040009647A1 (en) 2004-01-15
US7247949B2 (en) 2007-07-24
JP3529050B2 (ja) 2004-05-24

Similar Documents

Publication Publication Date Title
US20200335447A1 (en) Method for fabricating electronic package
TW498403B (en) Semiconductor device and method for the fabrication thereof
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3405456B2 (ja) 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
US6633081B2 (en) Semiconductor device on a packaging substrate
US8441120B1 (en) Heat spreader package
JP2004056093A (ja) 半導体装置及び半導体装置の製造方法
JP3602118B2 (ja) 半導体装置
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
TWI710068B (zh) 具有分層保護機制的半導體裝置及相關系統、裝置及方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2004048048A (ja) 半導体装置およびその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3529050B2 (ja) 半導体装置の製造方法
JP3291289B2 (ja) 電子部品の製造方法
JP2003318323A (ja) 半導体装置およびその製造方法
JP2008047732A (ja) 半導体装置及びその製造方法
US20030234442A1 (en) Semiconductor package and method for fabricating the same
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP4465891B2 (ja) 半導体装置
JP2009123862A (ja) 半導体装置及びその製造方法
JP2004247464A (ja) 半導体装置及びその製造方法
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
JP2004140169A (ja) パッケージ型半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees