JP2004038563A - 基準電圧制御回路 - Google Patents
基準電圧制御回路 Download PDFInfo
- Publication number
- JP2004038563A JP2004038563A JP2002194792A JP2002194792A JP2004038563A JP 2004038563 A JP2004038563 A JP 2004038563A JP 2002194792 A JP2002194792 A JP 2002194792A JP 2002194792 A JP2002194792 A JP 2002194792A JP 2004038563 A JP2004038563 A JP 2004038563A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- current
- control circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】容量(C1)を充電した時の充電電圧を基準電圧として出力する基準電圧制御回路において、前記容量を定電流で充電するための定電流回路を備える。定電流回路としては、カレントミラー回路(Tr1,Tr2)および定電流源(Z)を備える。その定電流源は、第2のカレントミラー回路を含むことができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体集積回路上に形成した基準電圧発生回路において安定した電圧供給を実現するものに関する。
【0002】
【従来の技術】
基準電圧制御回路とは、出力する基準電圧の立ち上がりを制御するものであり、その従来の回路例を図7に示す。
【0003】
まず、当回路がパワーダウン状態から通常動作状態に移行すると、図8に示すように、基準電圧発生回路1からの基準電圧VREFはVssからVrefにステップ状に変化し、その基準電圧VREFが演算増幅器OP1に入力されることにより、この演算増幅器OP1の出力電圧も、前記基準電圧VREFとほぼ同じタイミングで同じ波形の電圧を出力する。その電圧が抵抗R0を通じ容量C0を充電する結果、出力電圧Voutとなる容量C0の端子電圧は、抵抗R0と容量C0の時定数によって決まる漸近線に従って上昇し始め、最終的にVref電圧と等しい電圧になる。
【0004】
【発明が解決しようとする課題】
しかし、出力電圧Voutが所望の最終電圧に到達するには、前記時定数の10倍近い充電時間を必要とする。また、充電時間を長くしたい場合、抵抗R0または容量C0の素子値を大きくすれば良いが、特に容量C0は素子値を大きくすればそれのための所要容積も大きくなる。半導体集積回路を数多く搭載するような電子回路基板などでは、各部品の小容積化が要望されているため、容量C0を余り大きな値のものを選ぶことが出来ない。
【0005】
そこで、所要容積を増大させることなく所望の時定数を得るために、抵抗R0を大きくする手法が多く採られる。しかし、抵抗の値も大きく取り過ぎると、出力端子のインピーダンスが非常に高くなり、外部からの雑音による端子電圧の不安定化が懸念される。また、抵抗体自身の熱雑音も大きくなり、回路特性の面で不利となる。
【0006】
このように図8のごとき従来の回路では、目標電圧に到達するまでに必要以上の時間を要し、また、最終電圧Vrefに漸近状に近づくため、立ち上がり期間を正確に設定することが困難であり、所望の出力電圧の安定性が十分に確保できないといった課題もあった。
【0007】
本発明は、上述した課題を解決するためになされたものであり、立上がり時間を制御した基準電圧制御回路において、所望の電圧に達した後は外乱による影響を受けることなく、安定した電圧を供給することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、容量を充電した時の充電電圧を基準電圧として出力する基準電圧制御回路において、前記容量を定電流で充電するための定電流回路を備えたことを特徴とする。
【0009】
その定電流回路は、カレントミラー回路および定電流源(Z)からなり、前記カレントミラー回路の入力側に定電流源が接続され、前記カレントミラー回路の出力側に前記容量が接続される。
【0010】
【発明の実施の形態】
[実施形態1]
図1に本発明の基準電圧制御回路の実施形態1を示す。演算増幅器OP1の出力部に、カレントミラー回路を形成するトランジスタTr1、Tr2の両ソースが接続され、そして、トランジスタTr1のドレインは、演算増幅器OP1の反転入力部(−)と、他端を接地した容量C1とに接続され、トランジスタTr2のドレインには、定電流Irefを流す定電流源Zが接続される。容量C1の端子電圧が当回路の出力電圧Voutとなる。定電流源Zとしては例えば、ゲートをソースに接続したトランジスタを用いることができる。
【0011】
図1の回路における出力電圧Voutの状態の変化を図2に示す。パワーダウン期間(初期状態)においては、基準電圧発生回路1の出力VREFはVssレベルとなっており、出力電圧Voutも同じくVssレベルになっている。この状態では、演算増幅器OP1の出力がハイインピーダンス状態にあるため、容量C1は全く充電されない。
【0012】
次にパワーダウンが解除され動作状態に移行すると、基準電圧発生回路1の出力VREFはVrefにステップ変化する。演算増幅器OP1は、負帰還がかかっているので、出力電圧VoutがVref電圧と等しくなるような電圧を出力する。これにより、トランジスタTr1を通じて容量C1に充電電流Ichgが流れる。この充電電流Ichgは、定電流源Zが流す定電流Irefに等しいため、容量C1は定電流で充電される。この結果、容量C1の端子電圧、つまり、出力電圧Voutは、ほぼ直線的に電圧が上昇する。
【0013】
出力電圧Voutが直線的に上昇するため、出力電圧立ち上がり期間の設定が容易となる。定電流Zで流す電流Irefを変えれば、出力電圧立ち上がり時の傾斜が変わり、出力電圧立ち上がり期間を変えることができる。以下、電流Irefを変化させる手法を述べる。
【0014】
[実施形態2]
図3に本発明の基準電圧制御回路の実施形態2を示す。この回路では、図1の定電圧源Zとして、トランジスタTr3、Tr4よりなる第2のカレントミラー回路と、トランジスタTr4に所望の電流を流すための可変抵抗R1とを用いている。
【0015】
可変抵抗R1により、トランジスタTr4に所望の電流Ixを流すと、それと同じ大きさの電流IrefがトランジスタTr2を通じてトランジスタTr3に流れ、この結果、充電電流Ichg=Ixとなる。
【0016】
この回路構成では、可変抵抗R1の可変により、随意の大きさの充電電流Ichgを定電流として流すことができ、出力電圧立ち上がり期間を随意に設定できる。
【0017】
[実施形態3]
図4に本発明の基準電圧制御回路の実施形態3を示す。図3のTr1、Tr2よりなるカレントミラー回路では、両トランジスタに流れる電流比は、それらのサイズ比で決まる固定であったが、図4の回路では、電流比を変えることのできる電流比可変カレントミラー回路2を採用している。
【0018】
抵抗R2により、トランジスタTr4に電流Icを流すと、それと同じ大きさの電流Irefが電流比可変カレントミラー回路2を通じてトランジスタTr3に流れる。
【0019】
その電流比可変カレントミラー回路2の回路例を図5に示している。トランジスタTr1(これは図3のトランジスタTr1に相当する)と対をなすトランジスタとして、トランジスタTr2a、Tr2b、Tr2c、Tr2dを並列的に設けており、それらのトランジスタの内から一つをスイッチにより選択可能としている。トランジスタTr1のサイズを“1”とした時、トランジスタTr2a、Tr2b、Tr2c、Tr2dのサイズを、1、2、4、8としている。
【0020】
例えば、サイズ2のトランジスタTr2bを選択し、そのトランジスタに前述のようにIrefを流すと、充電電流Ichg=Iref/2となり、このようにIrefとIchgの間で電流比を変えることができる。尚、トランジスタTr2a、Tr2b、Tr2c、Tr2dのサイズをすべて“1”とし、複数個のトランジスタを選択することによっても電流比を変えることができる。
【0021】
尚、この実施形態では、図3のカレントミラー回路(Tr1、Tr2)に替えて電流比可変カレントミラー回路2を用いたが、第2のカレントミラー回路(Tr3、Tr4)に替えて電流比可変カレントミラー回路2を用いることもでき、その場合の回路例を図6に示す。又、図5の電流比可変カレントミラー回路2では、電流Irefの流れる側でトランジスタのサイズを可変にしたが、充電電流Ichgの流れる側でトランジスタのサイズを可変にしてもよく、あるいは双方で可変とすることもできる。抵抗R2を可変抵抗としてもよい。
【0022】
【発明の効果】
以上説明したように、本発明は容量を定電流で充電するようにしたので、充電電圧は直線的に上昇し、そのため、最終電圧へ到達する時間を的確に制御出来る。また、抵抗を使用しないので出力端子のインピーダンスを下げることができ、端子電圧の安定性が飛躍的に向上する。更に本発明は、抵抗の代わりに数個のトランジスタで構成できるので半導体集積回路に組み込むことが容易である。
【図面の簡単な説明】
【図1】本発明の実施形態1を示した基準電圧制御回路の図
【図2】図1の回路における動作を示したタイムチャート
【図3】本発明の実施形態2を示した基準電圧制御回路の図
【図4】本発明の実施形態3を示した基準電圧制御回路の図
【図5】図4の電流比可変カレントミラー回路の詳細回路図
【図6】実施形態3の変形例を示した基準電圧制御回路の図
【図7】従来の基準電圧制御回路の図
【図8】図7の回路における動作を示したタイムチャート
【符号の説明】
1 基準電圧発生回路
2 電流比可変カレントミラー回路
OP1 演算増幅器
C1 容量
R 抵抗
Tr トランジスタ
Z 定電流源
Claims (6)
- 容量を充電した時の充電電圧を基準電圧として出力する基準電圧制御回路において、前記容量を定電流で充電するための定電流回路を備えたことを特徴とする基準電圧制御回路。
- 上記定電流回路は、カレントミラー回路および定電流源(Z)からなり、前記カレントミラー回路の入力側に定電流源が接続され、前記カレントミラー回路の出力側に前記容量が接続される請求項1記載の基準電圧制御回路。
- 上記定電流源(Z)は、第2のカレントミラー回路を含む請求項2記載の基準電圧制御回路。
- 上記カレントミラー回路を構成する少なくとも一方のトランジスタのサイズを随意に選択可能として、カレントミラー回路での電流比を可変とした請求項3記載の基準電圧制御回路。
- 上記容量を当該基準電流制御回路内に設けた請求項1〜4のいずれかに記載の基準電圧制御回路。
- 上記容量を当該基準電流制御回路の外部に設けた請求項1〜4のいずれかに記載の基準電圧制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194792A JP2004038563A (ja) | 2002-07-03 | 2002-07-03 | 基準電圧制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194792A JP2004038563A (ja) | 2002-07-03 | 2002-07-03 | 基準電圧制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004038563A true JP2004038563A (ja) | 2004-02-05 |
Family
ID=31703400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002194792A Pending JP2004038563A (ja) | 2002-07-03 | 2002-07-03 | 基準電圧制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004038563A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008269506A (ja) * | 2007-04-25 | 2008-11-06 | Oki Electric Ind Co Ltd | 基準電流回路 |
JP2010252441A (ja) * | 2009-04-13 | 2010-11-04 | Powerchip Technology Corp | 昇圧回路の制御回路 |
JP2018097476A (ja) * | 2016-12-09 | 2018-06-21 | ローム株式会社 | 基準電流生成回路、半導体集積回路、車両 |
CN111176367A (zh) * | 2018-11-13 | 2020-05-19 | 合肥格易集成电路有限公司 | 一种产生稳定镜像电流的电路 |
-
2002
- 2002-07-03 JP JP2002194792A patent/JP2004038563A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008269506A (ja) * | 2007-04-25 | 2008-11-06 | Oki Electric Ind Co Ltd | 基準電流回路 |
JP2010252441A (ja) * | 2009-04-13 | 2010-11-04 | Powerchip Technology Corp | 昇圧回路の制御回路 |
JP2018097476A (ja) * | 2016-12-09 | 2018-06-21 | ローム株式会社 | 基準電流生成回路、半導体集積回路、車両 |
CN111176367A (zh) * | 2018-11-13 | 2020-05-19 | 合肥格易集成电路有限公司 | 一种产生稳定镜像电流的电路 |
CN111176367B (zh) * | 2018-11-13 | 2022-02-08 | 合肥格易集成电路有限公司 | 一种产生稳定镜像电流的电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3732884B2 (ja) | 内部電源電圧発生回路、内部電圧発生回路および半導体装置 | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
US20100171559A1 (en) | Low temperature coefficient oscillator | |
KR20190032631A (ko) | 공급 전압을 안정화시키기 위한 디바이스 및 방법 | |
JP2006136134A (ja) | チャージポンプ回路 | |
JP2007159306A (ja) | ソフトスタート回路及びこれを用いたスイッチング電源 | |
JP2004078332A (ja) | スイッチングレギュレータ及びスロープ補正回路 | |
US6642804B2 (en) | Oscillator circuit | |
WO2012144116A1 (ja) | チャージポンプ型dc―dcコンバータ | |
US6778007B2 (en) | Internal power voltage generating circuit | |
JP2009063302A (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
JP2007325273A (ja) | 超低電力rc発振器 | |
JP4922882B2 (ja) | 電圧可変レギュレータ | |
JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
JP2004038563A (ja) | 基準電圧制御回路 | |
KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
JP3948944B2 (ja) | 電源装置 | |
JP3963421B2 (ja) | 制御発振システムとその方法 | |
JP2008107971A (ja) | 電源電圧発生回路および半導体集積回路装置 | |
JP2003195959A (ja) | 基準電圧制御回路 | |
JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 | |
US9755507B2 (en) | Reference voltage generator having at least one bipolar junction transistor biased by negative base voltage and associated reference voltage generating method | |
JP4810132B2 (ja) | 遅延回路およびリップルコンバータ | |
JP2010171790A (ja) | バイアス電位発生回路 | |
JP4416765B2 (ja) | 基準電圧制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |