JP4416765B2

JP4416765B2 - 基準電圧制御回路

Info

Publication number: JP4416765B2
Application number: JP2006204927A
Authority: JP
Inventors: 寧一中谷
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-07-27
Filing date: 2006-07-27
Publication date: 2010-02-17
Anticipated expiration: 2021-12-28
Also published as: JP2006313568A

Description

本発明は、発生電圧の立ち上がりを制御した基準電圧制御回路に関する。

この種の従来例を図７に示している。この図７において、ＳＬＰ信号が“Ｈ”から“Ｌ”に変化してスイッチＳＷ１が開放されることで、パワーダウンが解除され、ＳＭＵＴＥ端子電圧は、オペアンプＯＰ１が出力するＶＲＥＦ電圧まで、抵抗Ｒ1および容量Ｃ1による時定数に従って指数関数的に上昇する。

立ち上がりを緩やかにしたい場合、Ｒ1またはＣ1の値を大きくすればよいが、高密度に実装された電子回路基板では、サイズの小型化のためＣ1は大きくせずに抵抗Ｒ1を大きくしている。ところがＲ1をあまり大きくすると、ＳＭＵＴＥ端子のインピーダンスが高くなり、外部雑音による端子電圧の不安定化が懸念され、抵抗自身の熱雑音も無視できなくなる。更に、ＳＭＵＴＥ端子に保護回路Ｄ0を設けている場合には、その保護回路Ｄ0に流れる漏れ電流によってＳＭＵＴＥ端子電圧が所望とする電圧から外れてしまう。加えて、最終到達電圧の近傍では、電圧変化の傾きが極めて緩やかになっているため、正確な目標電圧を得るには、更に時定数を長くする必要があった。

このような不具合を解消するために本出願人は、図８に示した特許文献１の「基準電圧制御回路」を提案している。この図８においては、図７に示した回路構成に対し、電圧比較回路ＣＰ1、論理ゲートＯＲ、定電流源を有するカレントミラー回路ＣＭが付加されたものとなっている。このカレントミラー回路ＣＭは図９に示すように、トランジスタＴｒ１に流れる電流をＩref、トランジスタＴｒ２に流れる電流をｉとしたとき、Ｔｒ１のサイズを×１、Ｔｒ２のサイズを×２０(＝×１)、つまり同サイズのとき、Ｉref＝ｉとなる。

図８の動作を図１０のタイムチャートを参照しながら説明する。オペアンプＯＰ１および電圧比較器ＣＰ１は、それぞれのＳＬＥＥＰ端子に“Ｈ”レベルが印加されることでパワーダウン状態となる。そしてこのパワーダウン状態では、ＯＰ１の出力(OPOUT)はハイインピーダンス、ＣＰ１の出力(CPOUT)は“Ｌ”レベルとなり、基準電流Ｉrefは０になる。

いま、ＳＬＰ端子に“Ｈ”レベルが印加されている状態では、上述のようにこの回路はパワーダウン状態にある。この状態下では、スイッチＳＷ１はオンでＳＭＵＴＥ端子はＶＳＳ電位にあり、容量Ｃ１は放電された状態にある。また、ＣＰ１の出力は“Ｌ”レベルのためカレントミラー回路ＣＭの出力電流ｉは流れない。

次に、ＳＬＰ端子が“Ｌ”レベルに切り替ると、電圧比較器ＣＰ１の基準電圧ＣＰＲＥＦはＶＲＥＦ(＝外部ＤＣ電圧)に等しく、スイッチＳＷ１はオン、CPOUT＝“Ｈ”レベルとなり、容量Ｃ１は電流ｉで充電され、ＳＭＵＴＥ端子電圧は、ｄＶ／ｄｔ＝ｉ／Ｃ１の傾きで上昇を始める。この時点ではオペアンプＯＰ１はまだパワーダウン状態である。

ＳＭＵＴＥ端子電圧がＣＰＲＥＦ電位に達すると、ＣＰ１の出力(CPOUT)が“Ｌ”レベルに反転することにより、電流ｉは０になる。同時にＯＰ１が動作状態となり、ボルテージフォロワ接続のＯＰ１の出力(OPOUT)はＶＲＥＦ電圧となる。一方、スイッチＳＷ２がオンし、ＣＰＲＥＦ＝ＶＲＥＦ・Ｒ３／(Ｒ２＋Ｒ３)となり、ＣＰ１の再反転を防止する。また、ＳＭＵＴＥ端子は、充電期間中はハイインピーダンスであったものが、充電完了後は抵抗Ｒ１と容量Ｃ１によるものだけとなるため、低インピーダンス化を実現している。

図８で所望の時定数を得るために抵抗Ｒ１に数ＭΩもの大きな抵抗が必要となる場合でも、図９の回路では、電流ｉを設定するだけでよく、Ｒ１は数ＫΩで実現できる。
特願２００１−２６８０３号（特許第３９５５７３６号）

図１０でわかるように、ＳＭＵＴＥ端子電圧が所定の電圧に達するまでの時間は、容量Ｃ１と充電電流ｉのみで決まる。しかしながら、電流ｉはカレントミラー回路ＣＭにおける基準電流Ｉref、同回路のミラー比および容量Ｃ１のそれぞれの精度によって変動するため、ＳＭＵＴＥ端子の電圧立ち上がり時間も変動した。

本発明は、充電電流ｉを制御することで電圧の立ち上がり時間を所定の値に変更もしくは修正可能とした回路を提供することを目的とする。

本発明の基準電圧制御回路は、カレントミラー回路(ＣＭ)より供給される電流(ｉ)で容量(Ｃ１)を充電し、その充電電圧を出力する基準電圧制御回路であって、所定の基準電圧（ＶＲＥＦ）を生成して出力する基準電圧発生部と、電圧を抵抗（Ｒ１）を介して容量（Ｃ１）に充電し、該充電した電圧を出力端子（ＳＭＵＴＥ）から出力するＣＲ回路と、上記基準電圧発生部からの基準電圧（ＶＲＥＦ）を受けて上記ＣＲ回路に出力するオペアンプ（ＯＰ１）と、一定の電流を上記ＣＲ回路に出力するカレントミラー回路（ＣＭ）と、上記出力端子（ＳＭＵＴＥ）の電圧を検知し、該検知した電圧に応じて上記オペアンプ（ＯＰ１）とカレントミラー回路（ＣＭ）の内の一方を動作させる出力電圧検知用回路と、を備え、上記出力電圧検知用回路は、上記出力端子（ＳＭＵＴＥ）の電圧が上記基準電圧（ＶＲＥＦ）未満のときは上記基準電圧（ＶＲＥＦ）を比較基準電圧（ＣＰＲＥＦ）として出力すると共に、上記出力端子（ＳＭＵＴＥ）の電圧が上記基準電圧（ＶＲＥＦ）になると上記基準電圧（ＶＲＥＦ）を分圧して比較基準電圧（ＣＰＲＥＦ）を生成し出力する比較用基準電圧生成用回路と、上記出力端子（ＳＭＵＴＥ）の電圧と上記比較基準電圧生成用回路からの比較基準電圧（ＣＰＲＥＦ）とを比較して比較結果に応じて上記オペアンプ（ＯＰ１）及びカレントミラー回路（ＣＭ）の動作制御を行う電圧比較回路（ＣＰ１）と、を有し、上記電圧比較回路（ＣＰ１）は、上記出力端子（ＳＭＵＴＥ）の電圧が上記比較基準電圧（ＣＰＲＥＦ）未満のときは上記カレントミラー回路（ＣＭ）を動作させ、上記出力端子（ＳＭＵＴＥ）の電圧が上記比較基準電圧（ＣＰＲＥＦ）になると上記オペアンプ（ＯＰ１）を動作させ、上記カレントミラー回路(ＣＭ)は、これを構成する一方のトランジスタとして、サイズの異なる複数個のトランジスタの各ソース及びゲートを接続し、各ドレインはスイッチが接続され、それらのスイッチの他端が相互接続されており、外部からの信号に応じて前記スイッチの内の１つ又は複数個をオンすることにより供給する電流(ｉ)を変化させることを特徴とする。

本発明によれば、基準電圧制御回路の製造後であっても、出力する基準電圧の電圧の立ち上がり時間を外部より随意に変更できるため、製造バラツキによる歩留まり低下を防ぐことができ、また、同じ容量値を用いながら異なる立ち上がり時間を設定することも可能となる。

図１に本発明の１実施形態を示しており、図８の回路と異なる個所は、電流比を可変としたカレントミラー回路ＣＭ１を採用している点であり、その回路の詳細を図３に示す。トランジスタＴｒ２(サイズ×２０＝×１)と並列に、トランジスタＴｒ３(サイズ×２１＝×２)、Ｔｒ４(サイズ×２２＝×４)、Ｔｒ５(サイズ×２３＝×８)の各ソースおよびゲートを接続し、各ドレインはスイッチが接続され、それらのスイッチの他端が相互接続され、電流ｉの供給部となる。各スイッチは電流比制御信号として供給される４ビットのデータにより、いずれか１つがオンになる。

スイッチ１１がオンになれば、トランジスタＴｒ１と同サイズのトランジスタＴｒ２のみ作用するため、ｉ＝Ｉｒｅｆとなる。
スイッチ１２がオンになれば、トランジスタＴｒ１の２倍サイズのトランジスタＴｒ３のみ作用するため、ｉ＝２・Ｉｒｅｆとなる。
スイッチ１３がオンになれば、トランジスタＴｒ１の４倍サイズのトランジスタＴｒ４のみ作用するため、ｉ＝４・Ｉｒｅｆとなる。
スイッチ１３４オンになれば、トランジスタＴｒ１の８倍サイズのトランジスタＴｒ５のみ作用するため、ｉ＝８・Ｉｒｅｆとなる。

このように電流ｉの大きさを希望の値に変えることにより、図２に示すように、ＳＭＵＴＥ端子電圧の立ち上がりを随意に変えることができる。

ＳＭＵＴＥ端子電圧がＶＲＥＦ電位に達した時、スイッチＳＷ２がオンし、電圧比較器ＣＰ１の基準電圧ＣＰＲＥＦをＶＲＥＦ・Ｒ３／(Ｒ２＋Ｒ３)に低下させ、ＣＰ１の再反転を防止する点は図８のものと同じである。

図３のカレントミラー回路ＣＭ１の別の回路例を図４、図５および図６に示す。図４のカレントミラー回路ＣＭ２では、図３のスイッチ１１〜１４以外に、各トランジスタのソース・ドレイン間にそれぞれスイッチ２１〜２４が接続される。また図５のカレントミラー回路ＣＭ３では、各トランジスタのドレインをＶＤＤラインかトランジスタＴｒ１のドレインに接続する一対のスイッチ(３１、４１)、(３２、４２)、(３３、４３)、(３４、４４)が接続されている。

図６のカレントミラー回路ＣＭ４におけるスイッチの接続状況は図４の場合と同じであるが、電流ｉと電流Ｉrefとが入れ替わっている。従ってこの場合は以下のようになる。
スイッチ１１がオンになれば、トランジスタＴｒ１と同サイズのトランジスタＴｒ２のみ作用するため、ｉ＝Ｉｒｅｆとなる。
スイッチ１２がオンになれば、トランジスタＴｒ１の２倍サイズのトランジスタＴｒ３のみ作用するため、ｉ＝(1/2)・Ｉｒｅｆとなる。
スイッチ１３がオンになれば、トランジスタＴｒ１の４倍サイズのトランジスタＴｒ４のみ作用するため、ｉ＝(1/4)・Ｉｒｅｆとなる。
スイッチ１３４オンになれば、トランジスタＴｒ１の８倍サイズのトランジスタＴｒ５のみ作用するため、ｉ＝(1/8)・Ｉｒｅｆとなる。

以上の実施形態では、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５のサイズをＴｒ１の１倍、２倍、４倍、８倍としたので、充電電流ｉの大きさをＩref の１倍、２倍、４倍、８倍、もしくは、(1/1)倍、(1/2)倍、(1/4)倍、(1/8)倍にしたので、１つの規格で複数の規格に対応させることができる。一方、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５のサイズを、例えばＴｒ１の９６％、９８％、１００％、１０２％のように選定すれば、上述したバラツキを補正することもできる。又、上記各スイッチはいずれか１つのトランジスタがアクティブになるようにスイッチオンさせたが、複数個のトランジスタをアクティブにし、希望のサイズを得るようにしてもよい。

更に、上記カレントミラー回路ＣＭ１では、同回路を構成する１対のトランジスタのうちの一方のサイズを変更するようにしたが、双方のトランジスタをそれぞれ変更するようにすれば、更に広い範囲で立ち上がり時間を選択できるし、より正確に立ち上がり時間を設定することもできる。

本発明の実施形態を示した基準電圧制御部の回路図図１の回路の出力電圧を示したグラフ図１におけるカレントミラー回路の第１の回路例を示した図図１におけるカレントミラー回路の第２の回路例を示した図図１におけるカレントミラー回路の第３の回路例を示した図図１におけるカレントミラー回路の第４の回路例を示した図従来の基準電圧制御部の回路図先に出願された基準電圧制御部の回路図図８におけるカレントミラー回路の回路例図８の回路の動作を示したタイムチャート

符号の説明

ＣＭ１カレントミラー回路
ＣＰ1 電圧比較回路
ＯＲ論理ゲート
Ｒ抵抗
Ｃ１容量
ＳＷスイッチ

Claims

カレントミラー回路(ＣＭ)より供給される電流(ｉ)で容量(Ｃ１)を充電し、その充電電圧を出力する基準電圧制御回路であって、
所定の基準電圧（ＶＲＥＦ）を生成して出力する基準電圧発生部と、
電圧を抵抗（Ｒ１）を介して容量（Ｃ１）に充電し、該充電した電圧を出力端子（ＳＭＵＴＥ）から出力するＣＲ回路と、
上記基準電圧発生部からの基準電圧（ＶＲＥＦ）を受けて上記ＣＲ回路に出力するオペアンプ（ＯＰ１）と、
一定の電流を上記ＣＲ回路に出力するカレントミラー回路（ＣＭ）と、
上記出力端子（ＳＭＵＴＥ）の電圧を検知し、該検知した電圧に応じて上記オペアンプ（ＯＰ１）とカレントミラー回路（ＣＭ）の内の一方を動作させる出力電圧検知用回路と、を備え、
上記出力電圧検知用回路は、
上記出力端子（ＳＭＵＴＥ）の電圧が上記基準電圧（ＶＲＥＦ）未満のときは上記基準電圧（ＶＲＥＦ）を比較基準電圧（ＣＰＲＥＦ）として出力すると共に、上記出力端子（ＳＭＵＴＥ）の電圧が上記基準電圧（ＶＲＥＦ）になると上記基準電圧（ＶＲＥＦ）を分圧して比較基準電圧（ＣＰＲＥＦ）を生成し出力する比較用基準電圧生成用回路と、
上記出力端子（ＳＭＵＴＥ）の電圧と上記比較基準電圧生成用回路からの比較基準電圧（ＣＰＲＥＦ）とを比較して比較結果に応じて上記オペアンプ（ＯＰ１）及びカレントミラー回路（ＣＭ）の動作制御を行う電圧比較回路（ＣＰ１）と、を有し、
上記電圧比較回路（ＣＰ１）は、上記出力端子（ＳＭＵＴＥ）の電圧が上記比較基準電圧（ＣＰＲＥＦ）未満のときは上記カレントミラー回路（ＣＭ）を動作させ、上記出力端子（ＳＭＵＴＥ）の電圧が上記比較基準電圧（ＣＰＲＥＦ）になると上記オペアンプ（ＯＰ１）を動作させ、
上記カレントミラー回路(ＣＭ)は、これを構成する一方のトランジスタとして、サイズの異なる複数個のトランジスタの各ソース及びゲートを接続し、各ドレインはスイッチが接続され、それらのスイッチの他端が相互接続されており、外部からの信号に応じて前記スイッチの内の１つ又は複数個をオンすることにより供給する電流(ｉ)を変化させることを特徴とする基準電圧制御回路。