JP2010252441A - 昇圧回路の制御回路 - Google Patents
昇圧回路の制御回路 Download PDFInfo
- Publication number
- JP2010252441A JP2010252441A JP2009096923A JP2009096923A JP2010252441A JP 2010252441 A JP2010252441 A JP 2010252441A JP 2009096923 A JP2009096923 A JP 2009096923A JP 2009096923 A JP2009096923 A JP 2009096923A JP 2010252441 A JP2010252441 A JP 2010252441A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- booster
- control circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】基準電圧を発生する基準電圧生成回路10と、チャージポンプ12の出力電圧に対応する電圧を基準電圧と比較し一致したとき、その出力電圧が所定の昇圧電圧に昇圧したことを検出しその動作を停止させるオペアンプ11とを備える。基準電圧生成回路10は基準電圧に対応する基準電流を発生し、基準電流を流す第1のトランジスタ回路と、基準電流に対応しかつ実質的に同一の対応電流を流す第2のトランジスタ回路とを備えてなるカレントミラー回路を備え、出力電圧の端子は第1の抵抗、接続点及び第2のトランジスタ回路を介して接地されて、第2のトランジスタに対応電流を流し、オペアンプ11は接続点の検出電圧を基準電圧と比較し一致したときチャージポンプ12の出力電圧が昇圧電圧に昇圧したことを検出しその動作を停止させる。
【選択図】図1
Description
(a)基準電圧VREFのオフセット電圧Vrefofs及びノイズ電圧Vrefnoisと、
(b)基準電圧生成回路10の接地電位Vssにおけるオフセット電圧Vssofs1及びノイズ電圧Vssnois1と、
(c)制御回路側の接地電位Vssにおけるオフセット電圧Vssofs2及びノイズ電圧Vssnois2と
を当該制御回路に加えると、チャージポンプ12の出力電圧Vout1は次式で表される。なお、図6において、20〜22はオフセット電圧源であり、30〜32は重畳されるノイズである。
V’REF
=VREF+Vrefofs+Vrefnois1+Vssofs+Vssnois1
[数2]
V’ss=Vssofs2+Vssnois2
上記発生手段はさらに上記基準電圧に対応する基準電流を発生し、
上記制御回路は、上記基準電流を流す第1のトランジスタ回路と、上記基準電流に対応しかつ実質的に同一の対応電流を流す第2のトランジスタ回路とを備えて構成されたカレントミラー回路を備え、
上記昇圧回路の出力電圧の端子は、第1の抵抗、接続点及び上記第2のトランジスタ回路を介して接地されて、上記第2のトランジスタに上記対応電流を流し、
上記演算増幅手段は、上記接続点の検出電圧を上記基準電圧と比較し一致したとき、上記昇圧回路の出力電圧が上記昇圧電圧に昇圧したことを検出して当該昇圧回路の動作を停止させることを特徴とする。
上記直列接続回路は、上記昇圧回路の出力電圧の端子に接続された一端と、上記第2のトランジスタ回路に接続された他端とを有し、
上記直列接続回路の他端又は上記各第2の抵抗の接続点のいずれに選択的に接続するように切り替えることにより上記接続点の検出電圧を変化させるスイッチ手段とを備えたことを特徴とする。
(A)上記第2のトランジスタ回路は、互いに異なるオン抵抗を有し各スイッチを介して互いに並列に接続された複数のトランジスタを備えて構成され、上記各スイッチをオン/オフすることにより、上記第2のトランジスタ回路のオン抵抗を変化させ、これにより、上記接続点の検出電圧を変化させ、もしくは、
(B)上記第1のトランジスタ回路は、互いに直列接続された複数の第2の抵抗を含み、上記昇圧回路の出力電圧の端子に接続された一端と、上記第2のトランジスタ回路に接続された他端とを有する複数の第2の抵抗の回路と、上記複数の第2の抵抗の回路の他端又は上記各第2の抵抗の接続点のいずれに選択的に接続するように切り替えることにより上記接続点の検出電圧を変化させるスイッチ手段とを備えて構成する
ことにより、上記昇圧電圧を変化できるので、従来技術に比較してNMOSFETのオン抵抗や基盤バイアス効果を考慮しないで、簡単な構成で昇圧電圧を設定できる。
図1は本発明の第1の実施形態に係る昇圧回路の制御回路の構成を示す回路図である。本実施形態に係る昇圧回路の制御回路は、図6の従来例の回路と比較して、2個のNMOSFETMN1,MN2にてなるカレントミラー回路を備え、チャージポンプ12の出力電圧の端子は負荷13を介して接地されるとともに、抵抗R0及びNMOSFETMN2のドレイン・ソースを介して接地されたことを特徴としている。当該カレントミラー回路において、2個のNMOSFETMN1,MN2の各ゲートはともに接続されて、NMOSFETMN1のドレイン及び基準電圧生成回路10の基準電流出力端子に接続される。
図2は本発明の第2の実施形態に係る昇圧回路の制御回路の構成を示す回路図である。図5は図2乃至図4の制御回路において用いられる複数のNMOSFETで構成された抵抗可変回路MN2Aの詳細を示す回路図であり、図3乃至図4においても同様に適用される。第2の実施形態に係る昇圧回路の制御回路は、図1の第1の実施形態に係る昇圧回路の制御回路に比較して、以下の点が異なる。
(1)抵抗R0の代わりに抵抗R1を設けたこと。
(2)カレントミラー回路の第2のNMOSFETMN2に代えて、図5の複数のNMOSFETMN11〜MN13で構成された抵抗可変回路MN2Aを設けたこと。
図3は本発明の第3の実施形態に係る昇圧回路の制御回路の構成を示す回路図である。第3の実施形態に係る昇圧回路の制御回路は、図2の第2の実施形態に係る昇圧回路の制御回路に比較して、以下の点が異なる。
(1)抵抗R1の代わりに、互いに直列に接続された抵抗R1,R2にてなる直列接続回路を設けたこと。
(2)抵抗可変回路MN2Aのドレイン側一端はスイッチSW1の共通端子に接続され、その接点aは抵抗R1,R2の接続点に接続され、その接点bはオペアンプ11の反転入力端子に接続される。なお、スイッチSW1は例えばNMOSFETで構成される。
図4は本発明の第4の実施形態に係る昇圧回路の制御回路の構成を示す回路図である。
第4の実施形態に係る昇圧回路の制御回路は、図2の第2の実施形態に係る昇圧回路の制御回路に比較して、以下の点が異なる。
(1)抵抗R1と抵抗可変回路MN2Aのドレイン側一端との接続点は、抵抗R2を介して接地されていること。
(A)上記第2のトランジスタ回路は、互いに異なるオン抵抗を有し各スイッチを介して互いに並列に接続された複数のトランジスタを備えて構成され、上記各スイッチをオン/オフすることにより、上記第2のトランジスタ回路のオン抵抗を変化させ、これにより、上記接続点の検出電圧を変化させ、もしくは、
(B)上記第1のトランジスタ回路は、互いに直列接続された複数の第2の抵抗を含み、上記昇圧回路の出力電圧の端子に接続された一端と、上記第2のトランジスタ回路に接続された他端とを有する複数の第2の抵抗の回路と、上記複数の第2の抵抗の回路の他端又は上記各第2の抵抗の接続点のいずれに選択的に接続するように切り替えることにより上記接続点の検出電圧を変化させるスイッチ手段とを備えて構成する
ことにより、上記昇圧電圧を変化できるので、従来技術に比較してNMOSFETのオン抵抗や基盤バイアス効果を考慮しないで、簡単な構成で昇圧電圧を設定できる。
11…オペアンプ、
12…チャージポンプ、
13…負荷、
20,21,22…オフセット電圧源、
30,31,32…ノイズ、
MN1,MN2,MN11〜MN13…NチャネルMOSFET(NMOSFET)、
MN2A…抵抗可変回路、
R0,R1,R2…抵抗、
SW1,SW11〜SW13…スイッチ。
Claims (4)
- 所定の基準電圧を発生する発生手段と、昇圧回路の出力電圧に対応する電圧を上記基準電圧と比較し一致したとき、上記昇圧回路の出力電圧が所定の昇圧電圧に昇圧したことを検出して当該昇圧回路の動作を停止させる演算増幅手段とを備えた昇圧回路の制御回路において、
上記発生手段はさらに上記基準電圧に対応する基準電流を発生し、
上記制御回路は、上記基準電流を流す第1のトランジスタ回路と、上記基準電流に対応しかつ実質的に同一の対応電流を流す第2のトランジスタ回路とを備えて構成されたカレントミラー回路を備え、
上記昇圧回路の出力電圧の端子は、第1の抵抗、接続点及び上記第2のトランジスタ回路を介して接地されて、上記第2のトランジスタに上記対応電流を流し、
上記演算増幅手段は、上記接続点の検出電圧を上記基準電圧と比較し一致したとき、上記昇圧回路の出力電圧が上記昇圧電圧に昇圧したことを検出して当該昇圧回路の動作を停止させることを特徴とする昇圧回路の制御回路。 - 上記第2のトランジスタ回路は、各スイッチを介して互いに並列に接続された複数のトランジスタを備えて構成され、上記各スイッチをオン/オフすることにより、上記第2のトランジスタ回路のオン抵抗を変化させ、これにより、上記接続点の検出電圧を変化させることを特徴とする請求項1記載の昇圧回路の制御回路。
- 上記第1の抵抗に代えて、互いに直列接続された複数の第2の抵抗にてなる直列接続回路を備え、
上記直列接続回路は、上記昇圧回路の出力電圧の端子に接続された一端と、上記第2のトランジスタ回路に接続された他端とを有し、
上記直列接続回路の他端又は上記各第2の抵抗の接続点のいずれに選択的に接続するように切り替えることにより上記接続点の検出電圧を変化させるスイッチ手段とを備えたことを特徴とする請求項1又は2記載の昇圧回路の制御回路。 - 上記接続点と接地との間に接続された第3の抵抗をさらに備えたことを特徴とする請求項1乃至3のうちのいずれか1つに記載の昇圧回路の制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009096923A JP4791560B2 (ja) | 2009-04-13 | 2009-04-13 | 昇圧回路の制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009096923A JP4791560B2 (ja) | 2009-04-13 | 2009-04-13 | 昇圧回路の制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010252441A true JP2010252441A (ja) | 2010-11-04 |
JP4791560B2 JP4791560B2 (ja) | 2011-10-12 |
Family
ID=43314142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009096923A Active JP4791560B2 (ja) | 2009-04-13 | 2009-04-13 | 昇圧回路の制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4791560B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147448A1 (ja) * | 2011-04-25 | 2012-11-01 | アイシン・エィ・ダブリュ株式会社 | 放電制御回路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62248015A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | 安定化定電圧回路 |
JPH0476713A (ja) * | 1990-07-19 | 1992-03-11 | Seiko Epson Corp | 定電圧回路 |
JPH04365109A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | 誤差増幅回路 |
JPH1027026A (ja) * | 1995-11-28 | 1998-01-27 | Mitsubishi Electric Corp | 内部電源電位供給回路、昇圧電位発生システム、出力電位供給回路及び半導体記憶装置 |
JP2004038563A (ja) * | 2002-07-03 | 2004-02-05 | Ricoh Co Ltd | 基準電圧制御回路 |
JP2005143192A (ja) * | 2003-11-05 | 2005-06-02 | Mitsubishi Electric Corp | 電圧制御回路およびこの電圧制御回路を用いた定電圧電源装置 |
JP2005278383A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 電源回路 |
JP2007199854A (ja) * | 2006-01-24 | 2007-08-09 | Kawasaki Microelectronics Kk | 定電流回路 |
-
2009
- 2009-04-13 JP JP2009096923A patent/JP4791560B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62248015A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | 安定化定電圧回路 |
JPH0476713A (ja) * | 1990-07-19 | 1992-03-11 | Seiko Epson Corp | 定電圧回路 |
JPH04365109A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | 誤差増幅回路 |
JPH1027026A (ja) * | 1995-11-28 | 1998-01-27 | Mitsubishi Electric Corp | 内部電源電位供給回路、昇圧電位発生システム、出力電位供給回路及び半導体記憶装置 |
JP2004038563A (ja) * | 2002-07-03 | 2004-02-05 | Ricoh Co Ltd | 基準電圧制御回路 |
JP2005143192A (ja) * | 2003-11-05 | 2005-06-02 | Mitsubishi Electric Corp | 電圧制御回路およびこの電圧制御回路を用いた定電圧電源装置 |
JP2005278383A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 電源回路 |
JP2007199854A (ja) * | 2006-01-24 | 2007-08-09 | Kawasaki Microelectronics Kk | 定電流回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147448A1 (ja) * | 2011-04-25 | 2012-11-01 | アイシン・エィ・ダブリュ株式会社 | 放電制御回路 |
JP2012231556A (ja) * | 2011-04-25 | 2012-11-22 | Aisin Aw Co Ltd | 放電制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4791560B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8147131B2 (en) | Temperature sensing circuit and electronic device using same | |
US9024678B2 (en) | Current sensing circuit arrangement for output voltage regulation | |
US8378747B2 (en) | Differential amplifier circuit, operational amplifier including difference amplifier circuit, and voltage regulator circuit | |
US20090146624A1 (en) | Shunt regulator having over-voltage protection circuit and semiconductor device including the same | |
JP2010268350A (ja) | 終端抵抗調整回路 | |
US20080084232A1 (en) | Negative voltage detector | |
US9419571B2 (en) | Precision, high voltage, low power differential input stage with static and dynamic gate protection | |
KR20150054214A (ko) | 커패시터형 센서 리드아웃 회로 | |
JP2008236339A (ja) | 半導体集積回路 | |
TWI769327B (zh) | 電壓調節器 | |
KR101053254B1 (ko) | 전류 컨베이어 회로 | |
JP2010021435A (ja) | Mosトランジスタ抵抗器、フィルタおよび集積回路 | |
TWI681277B (zh) | 電壓調整器 | |
JP4791560B2 (ja) | 昇圧回路の制御回路 | |
JP5833938B2 (ja) | ボルテージレギュレータ | |
US9746869B2 (en) | System and method for generating cascode current source bias voltage | |
US9864395B1 (en) | Base current compensation for a BJT current mirror | |
JP2017005609A (ja) | 過電圧検出回路 | |
US20070146063A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP2016015076A (ja) | レギュレータ回路 | |
US20130257484A1 (en) | Voltage-to-current converter | |
JP4741886B2 (ja) | レギュレータ回路 | |
JP6672067B2 (ja) | 安定化電源回路 | |
US6400185B2 (en) | Fixed transconductance bias apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4791560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |