JP2004031895A - ピンダイオード、これを用いた光検出装置およびその製造方法 - Google Patents
ピンダイオード、これを用いた光検出装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004031895A JP2004031895A JP2003009747A JP2003009747A JP2004031895A JP 2004031895 A JP2004031895 A JP 2004031895A JP 2003009747 A JP2003009747 A JP 2003009747A JP 2003009747 A JP2003009747 A JP 2003009747A JP 2004031895 A JP2004031895 A JP 2004031895A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- region
- conductivity type
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 140
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000012545 processing Methods 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 25
- 238000000926 separation method Methods 0.000 abstract description 16
- 206010034960 Photophobia Diseases 0.000 abstract description 3
- 208000013469 light sensitivity Diseases 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000004088 simulation Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000004311 natamycin Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Abstract
【課題】高い光感度、高周波数応答を有する双極性トランジスタの形成工程を単純にしたピンダイオード、光検出装置およびその製造方法を提供する。
【解決手段】第１の濃度を有する第１導電型半導体基板１、その上に形成された第２導電型の第２エピタキシャル層３、この層３の所定領域に形成された少なくとも１つ以上の第１導電型の第２分離拡散領域７、層３上の第２分離拡散領域外の所定領域に形成された第２の導電型埋込層９、層３、領域７および層９上に形成され、層３より高い濃度を有する第２導電型の第３エピタキシャル層５、この層５上の所定領域に形成され、層５より高い濃度を有した第１導電型の受光部拡散領域１５、層５および領域１５上に形成された反射防止膜１７を含むピンダイオード、および前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含む光検出装置。
【選択図】 図１
【解決手段】第１の濃度を有する第１導電型半導体基板１、その上に形成された第２導電型の第２エピタキシャル層３、この層３の所定領域に形成された少なくとも１つ以上の第１導電型の第２分離拡散領域７、層３上の第２分離拡散領域外の所定領域に形成された第２の導電型埋込層９、層３、領域７および層９上に形成され、層３より高い濃度を有する第２導電型の第３エピタキシャル層５、この層５上の所定領域に形成され、層５より高い濃度を有した第１導電型の受光部拡散領域１５、層５および領域１５上に形成された反射防止膜１７を含むピンダイオード、および前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含む光検出装置。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はピンダイオード、これを用いた光検出装置およびその製造方法に関し、さらに詳細には従来の光ピックアップ装置を構成する光検出装置の構成において、ピンダイオード領域のｉ型またはｎ−型のエピタキシャル層上に、ｎ型エピタキシャル層を追加させることにより、ピンダイオードの高速動作速度を維持しながらも、双極性トランジスタ領域の製造工程を簡単にすることができるピンダイオード、これを用いた光検出装置およびその製造方法に関する。
【０００２】
【従来の技術】
最近、ＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭなどがＰＣ、ゲーム機などにおいてますます人気を博している。このようなＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭドライブは、典型的に２つまたは４つのトラッキング光検出装置および４つのフォーカス光検出装置から構成される光ピックアップ装置を備えている。
【０００３】
図９は、ディスクなどの光学媒体からデータを読み取る従来の光検出装置の概略的な構成図である。レーザーダイオード２０１から放出されたレーザービーム２０２は、回折格子２０３、偏光器２０５を経て分離され、分離ビームスプリッタ２０７によって分れた後、反射鏡２０９によって９０°曲げられる。その次に、分離されたレーザービーム２０２は、視準レンズ２１１によって平行に進行するようになり、１／４波長板２１３によって１／４になり、対物レンズによって前記レーザービーム２０２が３つのビーム２１６、２１８、２２０に集光する。前記３つのビームのうち、中央のビーム２１８はディスク２２１に記録されたデータを読み取るためのものであり、両側の２つのビーム２１６、２２０はトラッキングのためのものである。
【０００４】
前記ディスク２２１から反射されたレーザービーム２０２は、分離ビームスプリッタ２０７によって反射された後、円筒形レンズで再び１つの点に集光して光検出装置２２５に入射される。
図１０は、従来のピンダイオードのパターン寸法の概略図である。図１０に図示したように、８つのピンダイオードが１つのＩＣチップ内に装着される。中央の４つのピンダイオードＡ２２７、Ｂ２２９、Ｃ２３１、Ｄ２３３はデータの読み取りのためのものであって、正方形の各コーナに配列されている。前記４つのピンダイオードの両側に配列されたＨ２４１、Ｇ２３９、Ｆ２３７、Ｅ２３５の４つのピンダイオードは、ＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭに記録されたデータを読み取る前記ピンダイオードＡ、Ｂ、Ｃ、Ｄの正しい位置の可否を確認するトラッキングのためのものである。もし、前記ピンダイオードＡ、Ｂ、Ｃ、Ｄの位置が正しくないと、正しくなるまでサーボシステム２１７、２１９によって自動的にトラッキングが調整される。
【０００５】
図１１は、従来の光検出装置を用いたＩＣの回路ブロック図である。図１１に図示したように、実際に図９、図１０で使用される光検出装置は、ピンダイオードおよび前記ピンダイオードから出た信号を処理する増幅器から構成されている。
図１２は、従来の光検出装置を示した断面図である。図１２に図示したように、光検出装置はピンダイオード領域１５０と双極性トランジスタ領域２００とから構成されている。図１２に図示したピンダイオードは、通常のフォトダイオードの問題点である低い感度と周波数応答特性とを改善するために、２層のｎ−型のエピタキシャル層１０３、１０７を成長させ、空乏層の厚さを広くすることにより、受光領域が広くなって高い光感度を得ることができ、高い逆バイアス電圧で使用可能となり、高い逆バイアス電圧印可によるキャリアの迅速な移動によって、高周波での使用が可能になるようにしたものである。
【０００６】
前記のような従来の光検出装置においては、前記ピンダイオードの出力電流信号を電圧信号に変換するための双極性トランジスタを、前記ピンダイオードと同一ＩＣチップ上に装着し、前記ｎ−型のエピタキシャル層１０７を双極性トランジスタのコレクタとして使用すると、コレクタ側の直列抵抗が増加し、双極性トランジスタの動作時に、コレクタ側に電圧降下が大きく起ってコレクタ側の利得が減少し、遮断周波数特性が大きく低下するという問題点が生じる。
【０００７】
したがって、これを解決するために、図１２に図示したように、ｎ＋型の埋込層１１７上にｎウェル層１２１を形成して、このｎウェル層１２１をコレクタとして使用し、その上にベース層１２７とエミッタ層１２９とを形成している。
しかし、前記のようにｎウェル層１２１を形成して、双極性トランジスタ回路領域を形成するようになると、前記ｎ＋埋込層１１７の特性および双極性トランジスタの製作工程で使用される各種パラメータの値などが、既存の規格化された双極性トランジスタ工程で使用される値などと異なるようになって、新たな設計工程を追加しなければならないので、既存の双極性トランジスタ製作工程に比べて工程が複雑になり、それによって製作期間がかなり長くなるという問題点があった。
【０００８】
【発明が解決しようとする課題】
したがって、本発明は、前記のような問題点を解決するために案出されたものであって、本発明の第１の目的は、高い光感度と周波数応答を有しながらも、同一ＩＣチップ内における双極性トランジスタの形成工程を単純にすることができるピンダイオード、これを用いた光検出装置およびその製造方法を提供することである。
【０００９】
本発明の第２の目的は、ピンダイオードおよび双極性トランジスタから構成される光検出装置において、既存の双極性トランジスタの製作規格工程を用いて製作可能なピンダイオード、これを用いた光検出装置およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
前記のような本発明の目的は、第１の導電型の半導体基板１；前記半導体基板１上に形成された第２の導電型の第２のエピタキシャル層３；前記第２のエピタキシャル層３の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域７；前記第２のエピタキシャル層３上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層９；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５；前記第３のエピタキシャル層５上の所定領域に形成され、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５；前記第３のエピタキシャル層５および受光部拡散領域１５上に形成された反射防止膜１７を含むことを特徴とするピンダイオードによって達成される。
【００１１】
なお、前記第２のエピタキシャル層３の厚さが５〜１０μｍであることが望ましい。
また、前記第３のエピタキシャル層５の厚さが３〜６μｍであることが望ましい。
前記のような本発明の目的は、第１の導電型の半導体基板１；前記半導体基板１上に形成された第２の導電型の第２のエピタキシャル層３；前記第２のエピタキシャル層３の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域７；前記第２のエピタキシャル層３上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層９；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５；前記第３のエピタキシャル層５上の所定領域に形成され、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５；前記第３のエピタキシャル層５および受光部拡散領域１５上に形成された反射防止膜１７を含むピンダイオード；および前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含むことを特徴とする光検出装置によっても達成され得る。
【００１２】
また、前記半導体基板１と第２のエピタキシャル層３との間に、前記第３のエピタキシャル層５より低い濃度を有する第１の導電型の第１のエピタキシャル層３１が形成され、前記第１のエピタキシャル層３１の所定領域に、第１の導電型の第１の分離拡散領域３７が形成されることがより望ましい。
そして、前記第１のエピタキシャル層３１の厚さが５〜１０μｍであることが望ましい。
【００１３】
前記のような本発明の目的は、第１の導電型の半導体基板１；前記半導体基板１上に形成された第１の導電型の第１のエピタキシャル層３１；前記第１のエピタキシャル層３１の所定領域に形成された第１の分離拡散領域３７；前記第１のエピタキシャル層３１および第１の分離拡散領域３７上に形成された第２の導電型の第２のエピタキシャル層３；前記第２のエピタキシャル層３の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域７；前記第２のエピタキシャル層３上の前記第２の分離拡散領域７外の所定領域に形成された第２の導電型埋込層９；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第１、第２のエピタキシャル層３１、３より高い濃度を有する第２の導電型の第３のエピタキシャル層５；前記第３のエピタキシャル層５上の所定領域に形成され、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５；前記第３のエピタキシャル層５および受光部拡散領域１５上に形成された反射防止膜１７を含むピンダイオード；および前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含むことを特徴とする光検出装置によっても達成され得る。
【００１４】
なお、前記信号処理手段は、双極性ランジスタであることが好ましい。
また、前記ピンダイオードおよび信号処理手段は、同一ＩＣチップ上に装着することが可能である。
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ１０；前記半導体基板１上に第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ２０；前記第２のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ３０；前記第２のエピタキシャル層３上の第２の分離拡散領域７外の所定領域に、第２の導電型埋込層９を形成する工程Ｓ４０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ５０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ６０；前記第３のエピタキシャル層５上の所定領域に、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５を形成する工程Ｓ７０；および前記第３のエピタキシャル層５および受光部拡散領域１５上に反射防止膜１７を形成する工程Ｓ８０を含むことを特徴とするピンダイオードの製造方法によっても達成され得る。
【００１５】
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ１００；前記半導体基板１上に第１の導電型の第１のエピタキシャル層３１を成長させる工程Ｓ１１０；前記第１のエピタキシャル層３１の所定領域に、第１の分離拡散領域３７を形成する工程Ｓ１２０；前記第１のエピタキシャル層３１および第１の分離拡散領域３７上に、第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ１３０；前記第２のエピタキシャル層３の所定領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ１４０；前記第２のエピタキシャル層３上の前記第２の分離拡散領域７外の所定領域に、第２の導電型埋込層９を形成する工程Ｓ１５０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第１、第２のエピタキシャル層３１、３より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ１６０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ１７０；前記第３のエピタキシャル層５上の所定領域に、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５を形成する工程Ｓ１８０；および前記第３のエピタキシャル層５および受光部拡散領域１５上に、反射防止膜１７を形成する工程Ｓ１９０を含むことを特徴とするピンダイオードの製造方法によっても達成され得る。
【００１６】
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ２００；前記半導体基板１上に第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ２１０；前記第２のエピタキシャル層３上の第１の領域４００に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ２２０；前記第２のエピタキシャル層３上の前記第１の領域４００および第２の領域の前記第２の分離拡散領域７外の所定領域に、第２の導電型埋込層９、１１を形成する工程Ｓ２３０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ２４０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ２５０；前記第３のエピタキシャル層５上の前記第２の領域に、第２の導電型のシンク１３を形成する工程Ｓ２６０；前記第３のエピタキシャル層５上の前記第１の領域４００に、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５を形成し、前記第２の領域５００に前記第３のエピタキシャル層５より高い濃度を有する第１の導電型のベース領域１９を形成する工程Ｓ２７０；前記第２の領域５００の第１の導電型ベース領域１９上の所定領域に、第２の導電型のエミッタ領域２０を形成する工程Ｓ２８０；および前記第１の領域４００の前記第３のエピタキシャル層５および第１の導電型受光部拡散領域１５上に、反射防止膜１７を形成する工程Ｓ２９０を含むことを特徴とする光検出装置の製造方法によっても達成され得る。
【００１７】
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ３００；前記半導体基板１上に第１の導電型の第１のエピタキシャル層３１を成長させる工程Ｓ３１０；前記第１のエピタキシャル層３１の第１の領域４００に第１の導電型の第１の分離拡散領域３７を形成し、第２の領域５００に第１の導電型埋込層４３を形成する工程Ｓ３２０；前記第１のエピタキシャル層３１、第１の分離拡散領域３７および第１の導電型埋込層４３上に、第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ３３０；前記第２のエピタキシャル層３の第１の領域４００および第２の領域５００に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ３４０；前記第２のエピタキシャル層３上の第１の領域４００および第２の領域５００に、第２の導電型埋込層９、１１を形成する工程Ｓ３５０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９、１１上に、前記第１、第２のエピタキシャル層３、５より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ３６０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ３７０；前記第３のエピタキシャル層５上の前記第２の領域に、第２の導電型のシンク１３を形成する工程Ｓ３８０；前記第３のエピタキシャル層５上の前記第１の領域４００に前記第３のエピタキシャル層５より高い濃度を有する受光部拡散領域１５を形成し、前記第２の領域５００に第１の導電型ベース領域１９を形成する工程Ｓ３９０；前記第２の領域５００の第１の導電型ベース領域１９上に、前記第１の導電型ベース領域１９より高い濃度を有する第２の導電型エミッタ領域２０を形成する工程Ｓ４００；および前記第１の領域４００の第３のエピタキシャル層５および第１の導電型受光部拡散領域１５上に、反射防止膜１７を形成する工程Ｓ４１０を含むことを特徴とする光検出装置の製造方法によっても達成され得る。
【００１８】
本発明のその他の目的、特定の長所および新規の特徴などは、添付した図面と関連する以下の詳細な説明および望ましい実施例などから、さらに明らかになるであろう。
【００１９】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例を詳細に説明する。
＜第１の実施例＞
図１は、本発明の第１の実施例における光検出装置の断面図である。図１に図示したように、本発明の第１の実施例における光検出装置は、第１の領域（ピンダイオード領域）４００および第２の領域（双極性トランジスタ回路領域）５００から構成されている。
【００２０】
前記第１の領域４００は、図１０の４つのフォーカスピンダイオードＡ、Ｂ、Ｃ、Ｄが形成される領域であって、半導体基板１、第２のエピタキシャル層３、第２の分離拡散領域７、第２の導電型埋込層９、第３のエピタキシャル層５、第３の分離拡散領域１４、受光部拡散領域１５および反射防止膜１７を含んで構成される。
【００２１】
前記半導体基板１は、ｐ＋型のシリコンウェーハである。前記半導体基板１上に前記ピンダイオードおよび双極性トランジスタが形成され、また、前記ピンダイオードの動作時に、活性領域としても動作する。
前記ｎ−型の第２のエピタキシャル層３は、前記半導体基板１上に形成され、約５０〜１００Ω／ｃｍの高抵抗を有している。前記第２のエピタキシャル層３の厚さは５〜１０μｍが適当である。これは前記第２のエピタキシャル層３の厚さが５μｍより小さいとピンダイオードの感度が低くなり、受光部拡散領域１５に入射された光は約１２μｍ程度でほとんど吸収されるためである。
【００２２】
前記ｐ＋型の第２の分離拡散領域７は、前記第２のエピタキシャル層３の所定領域に約１０１８／ｃｍ３程度の高濃度で形成されており、前記第２の分離拡散領域７に逆電圧を加えて前記第２のエピタキシャル層３と逆ＰＮ接合による空乏層とが形成されて電気的な絶縁層が形成される。
前記第２の導電型埋込層９は、前記第２のエピタキシャル層３上の前記第２の分離拡散領域外の所定領域に拡散によって形成され、光電流経路に低抵抗を提供するために約１０１９−２０／ｃｍ３程度の高濃度で拡散される。前記第２の導電型埋込層９は、実際の回路動作において、カソードとして動作し、このために第２の領域５００の第２の導電型埋込層１１とともにｎ＋シンクを形成した後、その上にカソード電極３５０が形成される。前記第２の導電型埋込層９のカソードとしての動作は図５で説明される。
【００２３】
前記ｎ型の第３のエピタキシャル層５は、前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第２のエピタキシャル層３より低い約１Ω／ｃｍの抵抗を有している。前記第３のエピタキシャル層５の厚さは約３〜６μｍが適当である。前記第３のエピタキシャル層５の厚さが３μｍより小さいとピンダイオードの動作特性は良くなるが、双極性トランジスタの形成が困難となり、厚さが６μｍより大きいとピンダイオードの動作特性が低下する。
【００２４】
前記第３の分離拡散領域１４は、約１０１８／ｃｍ３程度の高濃度で形成されており、前記第２の分離拡散領域７とその作用が同一である。
前記ｐ型の受光部拡散領域１５は、前記第３のエピタキシャル層５上の所定領域に形成され、実際に光が入射される領域であり、前記第３のエピタキシャル層５と逆ＰＮ接合時に、前記第３のエピタキシャル層５に広い空乏層が形成され得るように、約１０１８／ｃｍ３程度の高濃度で拡散されている。
【００２５】
前記反射防止膜１７は、前記第３のエピタキシャル層５および受光部拡散領域１５上に形成され、入射された光が反射されることを防止し、前記受光部拡散領域１５により多い光が入射されるようにする。
前記第２の領域５００は、双極性トランジスタ回路領域であって、既存の双極性トランジスタの規格工程にしたがってｎ＋埋込層１１上に前記第３のエピタキシャル層５をコレクタ領域として使用し、その上にｐ型のベース領域１９およびｎ＋型のエミッタ領域２０が形成されている。そして、前記ｎ＋埋込層１１とコレクタ電極２５とを連結するためのｎ＋シンク１３が形成されている。
【００２６】
すなわち、前記のような本発明の第１の実施例によると、既存の光検出装置の製造工程のような複雑な過程を経ることなく、既存の双極性トランジスタの規格工程をそのまま採用できるようになる。
図２は、本発明の第１の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図である。図２における赤い実線３０５は、逆ＰＮ接合によって空乏層が形成される領域を表示する。図２に図示したように、受光部拡散領域１５、第２の分離拡散領域７と第３のエピタキシャル層５との間に、逆ＰＮ接合によって空乏層が形成され、ドーピング濃度が低い第２のエピタキシャル層３は、ほぼ全領域に空乏層が形成される。したがって、前記空乏層には逆電圧による強い電界が形成されて、キャリアのドリフト速度を向上させ得るようになって、高周波（たとえば、約１５０ＭＨｚ）で使用できるようになる。
【００２７】
図３は、本発明の第１の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図である。材料のエネルギーギャップＥｇよりもっと大きいエネルギーを有する光（Ｅ≧ｈｖ）が照射されると、光吸収によって電子、正孔双が形成されるが、電子、正孔双が空乏層で形成された場合、逆電圧バイアスによる強い電界によって分離され、電子はカソード領域に、正孔はアノード領域に移動する。また、空乏層外の領域で発生した少数キャリアなどは、拡散によって空乏層に到達するようになり、空乏層に到達した電子、正孔などは電界によって加速され、それぞれカソード領域とアノード領域とに移動する。図３に図示したように、低抵抗のｎ＋型の第２の導電型埋込層９で特に強い電流の移動が起る。前記受光部拡散領域１５を介して第２のエピタキシャル層３まで到達した光によって生成される電子、正孔双は、空乏領域で強い電界によって分離され、それぞれアノード１５、２１とカソード３５０とに迅速に移動するようになって高速応答特性を得ることができる。
【００２８】
＜第２の実施例＞
図４は、本発明の第２の実施例における光検出装置の断面図である。図４に図示したように、本発明の第２の実施例は前記第１の実施例と比べ、第１の領域４００には、前記半導体基板１と第２のエピタキシャル層３との間に形成され、前記第３のエピタキシャル層５より低い濃度（約１．３×１０１４／ｃｍ３）を有するｐ−型の第１のエピタキシャル層３１および前記第１のエピタキシャル層３１の所定領域に形成されたｐ＋型の第１の分離拡散領域３７が、第２の領域５００の第１のエピタキシャル層３１には、前記ｐ＋型基板１と第２の領域５００とを完全に電気的に分離させるためのｐ型埋込層４３が、さらに備えられている。これは、第１の分離拡散領域３７まで吸収されずに到達した少ない量の光によって生成された光電流を収集し、低い接合キャパシタンスを提供することによって高感度、高周波特性のフォトダイオードを実現し、トランジスタのラッチアップ（ｌａｔｃｈ−ｕｐ）を防止するためのものである。前記第１のエピタキシャル層３１の厚さは約５〜１０μｍが適当である。
【００２９】
また、図４には、図１０の４つのトラッキングピンダイオードＥ、Ｆ、Ｇ、Ｈの形成領域３００が図示されている。前記トラッキングピンダイオード形成領域３００は、前記フォーカスピンダイオード領域である第１の領域４００と構成が同一であるため、説明を省略する。
図５は、本発明の第２の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図である。図２と同様に、赤い実線３０７は、空乏層が形成される領域を表示し、第１、第２のエピタキシャル層３１、３のほぼ全領域に空乏層が形成されている。したがって、上述したように、前記空乏層には逆電圧による強い電界が形成され、キャリアのドリフト速度を向上させ得るようになって、高周波で使用できるようになり、深く到達した光による光電流の移動速度を増加させて、より高周波においても使用可能になる。
【００３０】
図６は、本発明の第２の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図である。図６に図示したように、この場合にも、図３のような光電流の流れが生じ、吸収されずに第１の分離拡散領域３７まで到達した光によって生成される電子、正孔双が、第１のエピタキシャル層３１において、逆電圧による強い電界によって迅速にドリフトされて生成した光電流が、カソード３５０からアノード１５、２１に流れていく。
【００３１】
以下、図７、８を参照して本発明における光検出装置の製造方法を説明する。図７は、本発明の第１の実施例における光検出装置の製造方法を示したフローチャートである。まず、第１の導電型の半導体基板１を用意し（Ｓ２００）、前記半導体基板１上にｎ−型の第２のエピタキシャル層３を成長させる（Ｓ２１０）。
【００３２】
次に、第１の領域４００と第２の領域５００とを電気的に絶縁させるために、前記第２のエピタキシャル層３上の第１の領域４００に、ｐ＋型の不純物を拡散させて第２の分離拡散領域７を形成する（Ｓ２２０）。
次に、前記第２のエピタキシャル層３上の前記第１の領域４００および第２の領域の前記第２の分離拡散領域７外の所定領域に、ｎ−型の不純物を拡散させて第２の導電型埋込層９、１１を形成する（Ｓ２３０）。
【００３３】
次に、前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第２のエピタキシャル層３より高い濃度を有するｎ型の第３のエピタキシャル層５を成長させる（Ｓ２４０）。
次に、前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する（Ｓ２５０）。
【００３４】
次に、前記第３のエピタキシャル層５上の前記第２の領域に、第２の導電型のシンク１３を形成する（Ｓ２６０）。
次に、前記第３のエピタキシャル層５上の前記第１の領域４００に、前記第３のエピタキシャル層５より高い濃度を有するｐ型の受光部拡散領域１５を拡散形成し、前記第２の領域５００に、前記第３のエピタキシャル層５より高い濃度を有するｐ型のベース領域１９を拡散形成する（Ｓ２７０）。
【００３５】
次に、前記第２の領域５００のｐ型ベース領域１９上の所定領域に、ｎ＋型のエミッタ領域２０を拡散形成する（Ｓ２８０）。
次に、前記第１の領域４００の前記第３のエピタキシャル層５およびｐ型の受光部拡散領域１５上に、反射防止膜１７を形成する（Ｓ２９０）。
図８は、本発明の第２の実施例における光検出装置の製造方法を示したフローチャートである。まず、ｐ＋型の半導体基板１を用意し（Ｓ３００）、前記半導体基板１上にｐ−型の第１のエピタキシャル層３１を成長させる（Ｓ３１０）。
【００３６】
次に、前記第１のエピタキシャル層３１の第１の領域４００に、前記第１の領域４００と第２の領域５００とを電気的に絶縁させるために、ｐ＋型の不純物を拡散させて第１の分離拡散領域３７を形成し、第２の領域５００にｐ型埋込層４３を形成する（Ｓ３２０）。
次に、前記第１のエピタキシャル層３１、第１の分離拡散領域３７および第１の導電型埋込層４３上に、ｎ−型の第２のエピタキシャル層３を成長させる（Ｓ３３０）。
【００３７】
次に、前記第２のエピタキシャル層３の第１の領域４００および第２の領域５００に、電気的絶縁のためのｐ＋型の第２の分離拡散領域７を形成し（Ｓ３４０）、前記第２のエピタキシャル層３上の第１の領域４００および第２の領域５００に、前記第１の導電型埋込層４３より高い濃度を有するｎ＋型埋込層９、１１を拡散形成する（Ｓ３５０）。
【００３８】
次に、前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９、１１上に、前記第１、第２のエピタキシャル層３、５より高い濃度を有するｎ型の第３のエピタキシャル層５を成長させる（Ｓ３６０）。
次に、前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する（Ｓ３７０）。
【００３９】
次に、前記第３のエピタキシャル層５上の前記第２の領域５００に、第２の導電型のシンク１３を形成する（Ｓ３８０）。
次に、前記第３のエピタキシャル層５上の前記第１の領域４００に、前記第３のエピタキシャル層５より高い濃度を有するｐ型の受光部拡散領域１５を拡散形成し、前記第２の領域５００に、第１の導電型ベース領域１９を拡散形成する（Ｓ３９０）。
【００４０】
次に、前記第２の領域５００の第１の導電型ベース領域１９上に、前記ｐ型ベース領域１９より高い濃度を有するｎ＋型のエミッタ領域２０を拡散形成し（Ｓ４００）、前記第１の領域４００の第３のエピタキシャル層５およびｐ＋型受光部拡散領域１５上に、反射防止膜１７を形成する（Ｓ４１０）。
本発明による光検出装置の用途としてＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭを例示して説明したが、本発明はこれらに制限されず、スキャナ、照度感知器など各種光処理に関する装置において広く用いることができる。
【００４１】
本発明においては、トラッキングピンダイオードとしてＥ、Ｆ、Ｇ、Ｈの４つのピンダイオードを用いたが、２つのみを用いこともできる。
前記第１、第２、第３のエピタキシャル層３１、３、５の深さを前記のように限定したが、これは使用される材料の種類、特性などによって、それ以上またはそれ以下に変更することができる。
【００４２】
また、前記第１、第２、第３のエピタキシャル層３１、３、５の濃度および抵抗を前記のように限定したが、これは使用される材料の種類、特性などによって、それ以上またはそれ以下に変更することができる。
【００４３】
【発明の効果】
前記のようなピンダイオード、これを用いた光検出装置およびその製造方法によると、高い光感度と周波数応答とを有しながらも、同一ＩＣチップ内において、信号処理手段である双極性トランジスタの製作工程が容易になる効果がある。また、信号処理手段である双極性トランジスタは、既存規格工程の変更なく製作可能であるので、製作期間をかなり短縮させ得る効果がある。
【００４４】
本発明を、前記言及した望ましい実施例と関連して説明したが、発明の要旨および範囲から外れることなく多様な修正や変形をすることが可能である。したがって、特許請求の範囲は、本発明の要旨に属する範囲の修正や変形も含まれる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における光検出装置の断面図。
【図２】本発明の第１の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図。
【図３】本発明の第１の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図。
【図４】本発明の第２の実施例における光検出装置の断面図。
【図５】本発明の第２の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図。
【図６】本発明の第２の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図。
【図７】本発明の第１の実施例における光検出装置の製造方法を示したフローチャート。
【図８】本発明の第２の実施例における光検出装置の製造方法を示したフローチャート。
【図９】ディスクなどの光学媒体からデータを読み取る従来の光検出装置の概略的な構成図。
【図１０】従来のピンダイオードのパターン寸法の概略図。
【図１１】従来の光検出装置を用いたＩＣの回路ブロック図。
【図１２】従来の光検出装置を示した断面図。
【符号の説明】
１：半導体基板
３：第２のエピタキシャル層
５：第３のエピタキシャル層
７：第２の分離拡散領域
９、１１：第２の導電型埋込層
１５：受光部拡散領域
１７：反射防止膜
３１：第１のエピタキシャル層
３７：第１の分離拡散領域
４３：第１の導電型埋込層
【発明の属する技術分野】
本発明はピンダイオード、これを用いた光検出装置およびその製造方法に関し、さらに詳細には従来の光ピックアップ装置を構成する光検出装置の構成において、ピンダイオード領域のｉ型またはｎ−型のエピタキシャル層上に、ｎ型エピタキシャル層を追加させることにより、ピンダイオードの高速動作速度を維持しながらも、双極性トランジスタ領域の製造工程を簡単にすることができるピンダイオード、これを用いた光検出装置およびその製造方法に関する。
【０００２】
【従来の技術】
最近、ＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭなどがＰＣ、ゲーム機などにおいてますます人気を博している。このようなＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭドライブは、典型的に２つまたは４つのトラッキング光検出装置および４つのフォーカス光検出装置から構成される光ピックアップ装置を備えている。
【０００３】
図９は、ディスクなどの光学媒体からデータを読み取る従来の光検出装置の概略的な構成図である。レーザーダイオード２０１から放出されたレーザービーム２０２は、回折格子２０３、偏光器２０５を経て分離され、分離ビームスプリッタ２０７によって分れた後、反射鏡２０９によって９０°曲げられる。その次に、分離されたレーザービーム２０２は、視準レンズ２１１によって平行に進行するようになり、１／４波長板２１３によって１／４になり、対物レンズによって前記レーザービーム２０２が３つのビーム２１６、２１８、２２０に集光する。前記３つのビームのうち、中央のビーム２１８はディスク２２１に記録されたデータを読み取るためのものであり、両側の２つのビーム２１６、２２０はトラッキングのためのものである。
【０００４】
前記ディスク２２１から反射されたレーザービーム２０２は、分離ビームスプリッタ２０７によって反射された後、円筒形レンズで再び１つの点に集光して光検出装置２２５に入射される。
図１０は、従来のピンダイオードのパターン寸法の概略図である。図１０に図示したように、８つのピンダイオードが１つのＩＣチップ内に装着される。中央の４つのピンダイオードＡ２２７、Ｂ２２９、Ｃ２３１、Ｄ２３３はデータの読み取りのためのものであって、正方形の各コーナに配列されている。前記４つのピンダイオードの両側に配列されたＨ２４１、Ｇ２３９、Ｆ２３７、Ｅ２３５の４つのピンダイオードは、ＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭに記録されたデータを読み取る前記ピンダイオードＡ、Ｂ、Ｃ、Ｄの正しい位置の可否を確認するトラッキングのためのものである。もし、前記ピンダイオードＡ、Ｂ、Ｃ、Ｄの位置が正しくないと、正しくなるまでサーボシステム２１７、２１９によって自動的にトラッキングが調整される。
【０００５】
図１１は、従来の光検出装置を用いたＩＣの回路ブロック図である。図１１に図示したように、実際に図９、図１０で使用される光検出装置は、ピンダイオードおよび前記ピンダイオードから出た信号を処理する増幅器から構成されている。
図１２は、従来の光検出装置を示した断面図である。図１２に図示したように、光検出装置はピンダイオード領域１５０と双極性トランジスタ領域２００とから構成されている。図１２に図示したピンダイオードは、通常のフォトダイオードの問題点である低い感度と周波数応答特性とを改善するために、２層のｎ−型のエピタキシャル層１０３、１０７を成長させ、空乏層の厚さを広くすることにより、受光領域が広くなって高い光感度を得ることができ、高い逆バイアス電圧で使用可能となり、高い逆バイアス電圧印可によるキャリアの迅速な移動によって、高周波での使用が可能になるようにしたものである。
【０００６】
前記のような従来の光検出装置においては、前記ピンダイオードの出力電流信号を電圧信号に変換するための双極性トランジスタを、前記ピンダイオードと同一ＩＣチップ上に装着し、前記ｎ−型のエピタキシャル層１０７を双極性トランジスタのコレクタとして使用すると、コレクタ側の直列抵抗が増加し、双極性トランジスタの動作時に、コレクタ側に電圧降下が大きく起ってコレクタ側の利得が減少し、遮断周波数特性が大きく低下するという問題点が生じる。
【０００７】
したがって、これを解決するために、図１２に図示したように、ｎ＋型の埋込層１１７上にｎウェル層１２１を形成して、このｎウェル層１２１をコレクタとして使用し、その上にベース層１２７とエミッタ層１２９とを形成している。
しかし、前記のようにｎウェル層１２１を形成して、双極性トランジスタ回路領域を形成するようになると、前記ｎ＋埋込層１１７の特性および双極性トランジスタの製作工程で使用される各種パラメータの値などが、既存の規格化された双極性トランジスタ工程で使用される値などと異なるようになって、新たな設計工程を追加しなければならないので、既存の双極性トランジスタ製作工程に比べて工程が複雑になり、それによって製作期間がかなり長くなるという問題点があった。
【０００８】
【発明が解決しようとする課題】
したがって、本発明は、前記のような問題点を解決するために案出されたものであって、本発明の第１の目的は、高い光感度と周波数応答を有しながらも、同一ＩＣチップ内における双極性トランジスタの形成工程を単純にすることができるピンダイオード、これを用いた光検出装置およびその製造方法を提供することである。
【０００９】
本発明の第２の目的は、ピンダイオードおよび双極性トランジスタから構成される光検出装置において、既存の双極性トランジスタの製作規格工程を用いて製作可能なピンダイオード、これを用いた光検出装置およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
前記のような本発明の目的は、第１の導電型の半導体基板１；前記半導体基板１上に形成された第２の導電型の第２のエピタキシャル層３；前記第２のエピタキシャル層３の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域７；前記第２のエピタキシャル層３上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層９；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５；前記第３のエピタキシャル層５上の所定領域に形成され、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５；前記第３のエピタキシャル層５および受光部拡散領域１５上に形成された反射防止膜１７を含むことを特徴とするピンダイオードによって達成される。
【００１１】
なお、前記第２のエピタキシャル層３の厚さが５〜１０μｍであることが望ましい。
また、前記第３のエピタキシャル層５の厚さが３〜６μｍであることが望ましい。
前記のような本発明の目的は、第１の導電型の半導体基板１；前記半導体基板１上に形成された第２の導電型の第２のエピタキシャル層３；前記第２のエピタキシャル層３の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域７；前記第２のエピタキシャル層３上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層９；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５；前記第３のエピタキシャル層５上の所定領域に形成され、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５；前記第３のエピタキシャル層５および受光部拡散領域１５上に形成された反射防止膜１７を含むピンダイオード；および前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含むことを特徴とする光検出装置によっても達成され得る。
【００１２】
また、前記半導体基板１と第２のエピタキシャル層３との間に、前記第３のエピタキシャル層５より低い濃度を有する第１の導電型の第１のエピタキシャル層３１が形成され、前記第１のエピタキシャル層３１の所定領域に、第１の導電型の第１の分離拡散領域３７が形成されることがより望ましい。
そして、前記第１のエピタキシャル層３１の厚さが５〜１０μｍであることが望ましい。
【００１３】
前記のような本発明の目的は、第１の導電型の半導体基板１；前記半導体基板１上に形成された第１の導電型の第１のエピタキシャル層３１；前記第１のエピタキシャル層３１の所定領域に形成された第１の分離拡散領域３７；前記第１のエピタキシャル層３１および第１の分離拡散領域３７上に形成された第２の導電型の第２のエピタキシャル層３；前記第２のエピタキシャル層３の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域７；前記第２のエピタキシャル層３上の前記第２の分離拡散領域７外の所定領域に形成された第２の導電型埋込層９；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第１、第２のエピタキシャル層３１、３より高い濃度を有する第２の導電型の第３のエピタキシャル層５；前記第３のエピタキシャル層５上の所定領域に形成され、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５；前記第３のエピタキシャル層５および受光部拡散領域１５上に形成された反射防止膜１７を含むピンダイオード；および前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含むことを特徴とする光検出装置によっても達成され得る。
【００１４】
なお、前記信号処理手段は、双極性ランジスタであることが好ましい。
また、前記ピンダイオードおよび信号処理手段は、同一ＩＣチップ上に装着することが可能である。
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ１０；前記半導体基板１上に第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ２０；前記第２のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ３０；前記第２のエピタキシャル層３上の第２の分離拡散領域７外の所定領域に、第２の導電型埋込層９を形成する工程Ｓ４０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ５０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ６０；前記第３のエピタキシャル層５上の所定領域に、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５を形成する工程Ｓ７０；および前記第３のエピタキシャル層５および受光部拡散領域１５上に反射防止膜１７を形成する工程Ｓ８０を含むことを特徴とするピンダイオードの製造方法によっても達成され得る。
【００１５】
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ１００；前記半導体基板１上に第１の導電型の第１のエピタキシャル層３１を成長させる工程Ｓ１１０；前記第１のエピタキシャル層３１の所定領域に、第１の分離拡散領域３７を形成する工程Ｓ１２０；前記第１のエピタキシャル層３１および第１の分離拡散領域３７上に、第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ１３０；前記第２のエピタキシャル層３の所定領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ１４０；前記第２のエピタキシャル層３上の前記第２の分離拡散領域７外の所定領域に、第２の導電型埋込層９を形成する工程Ｓ１５０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第１、第２のエピタキシャル層３１、３より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ１６０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ１７０；前記第３のエピタキシャル層５上の所定領域に、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５を形成する工程Ｓ１８０；および前記第３のエピタキシャル層５および受光部拡散領域１５上に、反射防止膜１７を形成する工程Ｓ１９０を含むことを特徴とするピンダイオードの製造方法によっても達成され得る。
【００１６】
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ２００；前記半導体基板１上に第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ２１０；前記第２のエピタキシャル層３上の第１の領域４００に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ２２０；前記第２のエピタキシャル層３上の前記第１の領域４００および第２の領域の前記第２の分離拡散領域７外の所定領域に、第２の導電型埋込層９、１１を形成する工程Ｓ２３０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ２４０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ２５０；前記第３のエピタキシャル層５上の前記第２の領域に、第２の導電型のシンク１３を形成する工程Ｓ２６０；前記第３のエピタキシャル層５上の前記第１の領域４００に、前記第３のエピタキシャル層５より高い濃度を有する第１の導電型の受光部拡散領域１５を形成し、前記第２の領域５００に前記第３のエピタキシャル層５より高い濃度を有する第１の導電型のベース領域１９を形成する工程Ｓ２７０；前記第２の領域５００の第１の導電型ベース領域１９上の所定領域に、第２の導電型のエミッタ領域２０を形成する工程Ｓ２８０；および前記第１の領域４００の前記第３のエピタキシャル層５および第１の導電型受光部拡散領域１５上に、反射防止膜１７を形成する工程Ｓ２９０を含むことを特徴とする光検出装置の製造方法によっても達成され得る。
【００１７】
前記のような本発明の目的は、第１の導電型の半導体基板１を用意する工程Ｓ３００；前記半導体基板１上に第１の導電型の第１のエピタキシャル層３１を成長させる工程Ｓ３１０；前記第１のエピタキシャル層３１の第１の領域４００に第１の導電型の第１の分離拡散領域３７を形成し、第２の領域５００に第１の導電型埋込層４３を形成する工程Ｓ３２０；前記第１のエピタキシャル層３１、第１の分離拡散領域３７および第１の導電型埋込層４３上に、第２の導電型の第２のエピタキシャル層３を成長させる工程Ｓ３３０；前記第２のエピタキシャル層３の第１の領域４００および第２の領域５００に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域７を形成する工程Ｓ３４０；前記第２のエピタキシャル層３上の第１の領域４００および第２の領域５００に、第２の導電型埋込層９、１１を形成する工程Ｓ３５０；前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９、１１上に、前記第１、第２のエピタキシャル層３、５より高い濃度を有する第２の導電型の第３のエピタキシャル層５を成長させる工程Ｓ３６０；前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する工程Ｓ３７０；前記第３のエピタキシャル層５上の前記第２の領域に、第２の導電型のシンク１３を形成する工程Ｓ３８０；前記第３のエピタキシャル層５上の前記第１の領域４００に前記第３のエピタキシャル層５より高い濃度を有する受光部拡散領域１５を形成し、前記第２の領域５００に第１の導電型ベース領域１９を形成する工程Ｓ３９０；前記第２の領域５００の第１の導電型ベース領域１９上に、前記第１の導電型ベース領域１９より高い濃度を有する第２の導電型エミッタ領域２０を形成する工程Ｓ４００；および前記第１の領域４００の第３のエピタキシャル層５および第１の導電型受光部拡散領域１５上に、反射防止膜１７を形成する工程Ｓ４１０を含むことを特徴とする光検出装置の製造方法によっても達成され得る。
【００１８】
本発明のその他の目的、特定の長所および新規の特徴などは、添付した図面と関連する以下の詳細な説明および望ましい実施例などから、さらに明らかになるであろう。
【００１９】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例を詳細に説明する。
＜第１の実施例＞
図１は、本発明の第１の実施例における光検出装置の断面図である。図１に図示したように、本発明の第１の実施例における光検出装置は、第１の領域（ピンダイオード領域）４００および第２の領域（双極性トランジスタ回路領域）５００から構成されている。
【００２０】
前記第１の領域４００は、図１０の４つのフォーカスピンダイオードＡ、Ｂ、Ｃ、Ｄが形成される領域であって、半導体基板１、第２のエピタキシャル層３、第２の分離拡散領域７、第２の導電型埋込層９、第３のエピタキシャル層５、第３の分離拡散領域１４、受光部拡散領域１５および反射防止膜１７を含んで構成される。
【００２１】
前記半導体基板１は、ｐ＋型のシリコンウェーハである。前記半導体基板１上に前記ピンダイオードおよび双極性トランジスタが形成され、また、前記ピンダイオードの動作時に、活性領域としても動作する。
前記ｎ−型の第２のエピタキシャル層３は、前記半導体基板１上に形成され、約５０〜１００Ω／ｃｍの高抵抗を有している。前記第２のエピタキシャル層３の厚さは５〜１０μｍが適当である。これは前記第２のエピタキシャル層３の厚さが５μｍより小さいとピンダイオードの感度が低くなり、受光部拡散領域１５に入射された光は約１２μｍ程度でほとんど吸収されるためである。
【００２２】
前記ｐ＋型の第２の分離拡散領域７は、前記第２のエピタキシャル層３の所定領域に約１０１８／ｃｍ３程度の高濃度で形成されており、前記第２の分離拡散領域７に逆電圧を加えて前記第２のエピタキシャル層３と逆ＰＮ接合による空乏層とが形成されて電気的な絶縁層が形成される。
前記第２の導電型埋込層９は、前記第２のエピタキシャル層３上の前記第２の分離拡散領域外の所定領域に拡散によって形成され、光電流経路に低抵抗を提供するために約１０１９−２０／ｃｍ３程度の高濃度で拡散される。前記第２の導電型埋込層９は、実際の回路動作において、カソードとして動作し、このために第２の領域５００の第２の導電型埋込層１１とともにｎ＋シンクを形成した後、その上にカソード電極３５０が形成される。前記第２の導電型埋込層９のカソードとしての動作は図５で説明される。
【００２３】
前記ｎ型の第３のエピタキシャル層５は、前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に形成され、前記第２のエピタキシャル層３より低い約１Ω／ｃｍの抵抗を有している。前記第３のエピタキシャル層５の厚さは約３〜６μｍが適当である。前記第３のエピタキシャル層５の厚さが３μｍより小さいとピンダイオードの動作特性は良くなるが、双極性トランジスタの形成が困難となり、厚さが６μｍより大きいとピンダイオードの動作特性が低下する。
【００２４】
前記第３の分離拡散領域１４は、約１０１８／ｃｍ３程度の高濃度で形成されており、前記第２の分離拡散領域７とその作用が同一である。
前記ｐ型の受光部拡散領域１５は、前記第３のエピタキシャル層５上の所定領域に形成され、実際に光が入射される領域であり、前記第３のエピタキシャル層５と逆ＰＮ接合時に、前記第３のエピタキシャル層５に広い空乏層が形成され得るように、約１０１８／ｃｍ３程度の高濃度で拡散されている。
【００２５】
前記反射防止膜１７は、前記第３のエピタキシャル層５および受光部拡散領域１５上に形成され、入射された光が反射されることを防止し、前記受光部拡散領域１５により多い光が入射されるようにする。
前記第２の領域５００は、双極性トランジスタ回路領域であって、既存の双極性トランジスタの規格工程にしたがってｎ＋埋込層１１上に前記第３のエピタキシャル層５をコレクタ領域として使用し、その上にｐ型のベース領域１９およびｎ＋型のエミッタ領域２０が形成されている。そして、前記ｎ＋埋込層１１とコレクタ電極２５とを連結するためのｎ＋シンク１３が形成されている。
【００２６】
すなわち、前記のような本発明の第１の実施例によると、既存の光検出装置の製造工程のような複雑な過程を経ることなく、既存の双極性トランジスタの規格工程をそのまま採用できるようになる。
図２は、本発明の第１の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図である。図２における赤い実線３０５は、逆ＰＮ接合によって空乏層が形成される領域を表示する。図２に図示したように、受光部拡散領域１５、第２の分離拡散領域７と第３のエピタキシャル層５との間に、逆ＰＮ接合によって空乏層が形成され、ドーピング濃度が低い第２のエピタキシャル層３は、ほぼ全領域に空乏層が形成される。したがって、前記空乏層には逆電圧による強い電界が形成されて、キャリアのドリフト速度を向上させ得るようになって、高周波（たとえば、約１５０ＭＨｚ）で使用できるようになる。
【００２７】
図３は、本発明の第１の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図である。材料のエネルギーギャップＥｇよりもっと大きいエネルギーを有する光（Ｅ≧ｈｖ）が照射されると、光吸収によって電子、正孔双が形成されるが、電子、正孔双が空乏層で形成された場合、逆電圧バイアスによる強い電界によって分離され、電子はカソード領域に、正孔はアノード領域に移動する。また、空乏層外の領域で発生した少数キャリアなどは、拡散によって空乏層に到達するようになり、空乏層に到達した電子、正孔などは電界によって加速され、それぞれカソード領域とアノード領域とに移動する。図３に図示したように、低抵抗のｎ＋型の第２の導電型埋込層９で特に強い電流の移動が起る。前記受光部拡散領域１５を介して第２のエピタキシャル層３まで到達した光によって生成される電子、正孔双は、空乏領域で強い電界によって分離され、それぞれアノード１５、２１とカソード３５０とに迅速に移動するようになって高速応答特性を得ることができる。
【００２８】
＜第２の実施例＞
図４は、本発明の第２の実施例における光検出装置の断面図である。図４に図示したように、本発明の第２の実施例は前記第１の実施例と比べ、第１の領域４００には、前記半導体基板１と第２のエピタキシャル層３との間に形成され、前記第３のエピタキシャル層５より低い濃度（約１．３×１０１４／ｃｍ３）を有するｐ−型の第１のエピタキシャル層３１および前記第１のエピタキシャル層３１の所定領域に形成されたｐ＋型の第１の分離拡散領域３７が、第２の領域５００の第１のエピタキシャル層３１には、前記ｐ＋型基板１と第２の領域５００とを完全に電気的に分離させるためのｐ型埋込層４３が、さらに備えられている。これは、第１の分離拡散領域３７まで吸収されずに到達した少ない量の光によって生成された光電流を収集し、低い接合キャパシタンスを提供することによって高感度、高周波特性のフォトダイオードを実現し、トランジスタのラッチアップ（ｌａｔｃｈ−ｕｐ）を防止するためのものである。前記第１のエピタキシャル層３１の厚さは約５〜１０μｍが適当である。
【００２９】
また、図４には、図１０の４つのトラッキングピンダイオードＥ、Ｆ、Ｇ、Ｈの形成領域３００が図示されている。前記トラッキングピンダイオード形成領域３００は、前記フォーカスピンダイオード領域である第１の領域４００と構成が同一であるため、説明を省略する。
図５は、本発明の第２の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図である。図２と同様に、赤い実線３０７は、空乏層が形成される領域を表示し、第１、第２のエピタキシャル層３１、３のほぼ全領域に空乏層が形成されている。したがって、上述したように、前記空乏層には逆電圧による強い電界が形成され、キャリアのドリフト速度を向上させ得るようになって、高周波で使用できるようになり、深く到達した光による光電流の移動速度を増加させて、より高周波においても使用可能になる。
【００３０】
図６は、本発明の第２の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図である。図６に図示したように、この場合にも、図３のような光電流の流れが生じ、吸収されずに第１の分離拡散領域３７まで到達した光によって生成される電子、正孔双が、第１のエピタキシャル層３１において、逆電圧による強い電界によって迅速にドリフトされて生成した光電流が、カソード３５０からアノード１５、２１に流れていく。
【００３１】
以下、図７、８を参照して本発明における光検出装置の製造方法を説明する。図７は、本発明の第１の実施例における光検出装置の製造方法を示したフローチャートである。まず、第１の導電型の半導体基板１を用意し（Ｓ２００）、前記半導体基板１上にｎ−型の第２のエピタキシャル層３を成長させる（Ｓ２１０）。
【００３２】
次に、第１の領域４００と第２の領域５００とを電気的に絶縁させるために、前記第２のエピタキシャル層３上の第１の領域４００に、ｐ＋型の不純物を拡散させて第２の分離拡散領域７を形成する（Ｓ２２０）。
次に、前記第２のエピタキシャル層３上の前記第１の領域４００および第２の領域の前記第２の分離拡散領域７外の所定領域に、ｎ−型の不純物を拡散させて第２の導電型埋込層９、１１を形成する（Ｓ２３０）。
【００３３】
次に、前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９上に、前記第２のエピタキシャル層３より高い濃度を有するｎ型の第３のエピタキシャル層５を成長させる（Ｓ２４０）。
次に、前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する（Ｓ２５０）。
【００３４】
次に、前記第３のエピタキシャル層５上の前記第２の領域に、第２の導電型のシンク１３を形成する（Ｓ２６０）。
次に、前記第３のエピタキシャル層５上の前記第１の領域４００に、前記第３のエピタキシャル層５より高い濃度を有するｐ型の受光部拡散領域１５を拡散形成し、前記第２の領域５００に、前記第３のエピタキシャル層５より高い濃度を有するｐ型のベース領域１９を拡散形成する（Ｓ２７０）。
【００３５】
次に、前記第２の領域５００のｐ型ベース領域１９上の所定領域に、ｎ＋型のエミッタ領域２０を拡散形成する（Ｓ２８０）。
次に、前記第１の領域４００の前記第３のエピタキシャル層５およびｐ型の受光部拡散領域１５上に、反射防止膜１７を形成する（Ｓ２９０）。
図８は、本発明の第２の実施例における光検出装置の製造方法を示したフローチャートである。まず、ｐ＋型の半導体基板１を用意し（Ｓ３００）、前記半導体基板１上にｐ−型の第１のエピタキシャル層３１を成長させる（Ｓ３１０）。
【００３６】
次に、前記第１のエピタキシャル層３１の第１の領域４００に、前記第１の領域４００と第２の領域５００とを電気的に絶縁させるために、ｐ＋型の不純物を拡散させて第１の分離拡散領域３７を形成し、第２の領域５００にｐ型埋込層４３を形成する（Ｓ３２０）。
次に、前記第１のエピタキシャル層３１、第１の分離拡散領域３７および第１の導電型埋込層４３上に、ｎ−型の第２のエピタキシャル層３を成長させる（Ｓ３３０）。
【００３７】
次に、前記第２のエピタキシャル層３の第１の領域４００および第２の領域５００に、電気的絶縁のためのｐ＋型の第２の分離拡散領域７を形成し（Ｓ３４０）、前記第２のエピタキシャル層３上の第１の領域４００および第２の領域５００に、前記第１の導電型埋込層４３より高い濃度を有するｎ＋型埋込層９、１１を拡散形成する（Ｓ３５０）。
【００３８】
次に、前記第２のエピタキシャル層３、第２の分離拡散領域７および第２の導電型埋込層９、１１上に、前記第１、第２のエピタキシャル層３、５より高い濃度を有するｎ型の第３のエピタキシャル層５を成長させる（Ｓ３６０）。
次に、前記第３のエピタキシャル層３上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域１４を形成する（Ｓ３７０）。
【００３９】
次に、前記第３のエピタキシャル層５上の前記第２の領域５００に、第２の導電型のシンク１３を形成する（Ｓ３８０）。
次に、前記第３のエピタキシャル層５上の前記第１の領域４００に、前記第３のエピタキシャル層５より高い濃度を有するｐ型の受光部拡散領域１５を拡散形成し、前記第２の領域５００に、第１の導電型ベース領域１９を拡散形成する（Ｓ３９０）。
【００４０】
次に、前記第２の領域５００の第１の導電型ベース領域１９上に、前記ｐ型ベース領域１９より高い濃度を有するｎ＋型のエミッタ領域２０を拡散形成し（Ｓ４００）、前記第１の領域４００の第３のエピタキシャル層５およびｐ＋型受光部拡散領域１５上に、反射防止膜１７を形成する（Ｓ４１０）。
本発明による光検出装置の用途としてＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭを例示して説明したが、本発明はこれらに制限されず、スキャナ、照度感知器など各種光処理に関する装置において広く用いることができる。
【００４１】
本発明においては、トラッキングピンダイオードとしてＥ、Ｆ、Ｇ、Ｈの４つのピンダイオードを用いたが、２つのみを用いこともできる。
前記第１、第２、第３のエピタキシャル層３１、３、５の深さを前記のように限定したが、これは使用される材料の種類、特性などによって、それ以上またはそれ以下に変更することができる。
【００４２】
また、前記第１、第２、第３のエピタキシャル層３１、３、５の濃度および抵抗を前記のように限定したが、これは使用される材料の種類、特性などによって、それ以上またはそれ以下に変更することができる。
【００４３】
【発明の効果】
前記のようなピンダイオード、これを用いた光検出装置およびその製造方法によると、高い光感度と周波数応答とを有しながらも、同一ＩＣチップ内において、信号処理手段である双極性トランジスタの製作工程が容易になる効果がある。また、信号処理手段である双極性トランジスタは、既存規格工程の変更なく製作可能であるので、製作期間をかなり短縮させ得る効果がある。
【００４４】
本発明を、前記言及した望ましい実施例と関連して説明したが、発明の要旨および範囲から外れることなく多様な修正や変形をすることが可能である。したがって、特許請求の範囲は、本発明の要旨に属する範囲の修正や変形も含まれる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における光検出装置の断面図。
【図２】本発明の第１の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図。
【図３】本発明の第１の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図。
【図４】本発明の第２の実施例における光検出装置の断面図。
【図５】本発明の第２の実施例におけるピンダイオードの両極に逆電圧を印可した場合に形成される空乏層を図示するシミュレーション図。
【図６】本発明の第２の実施例において、ピンダイオードに入射された入射光によって生成された電流の流れを図示するシミュレーション図。
【図７】本発明の第１の実施例における光検出装置の製造方法を示したフローチャート。
【図８】本発明の第２の実施例における光検出装置の製造方法を示したフローチャート。
【図９】ディスクなどの光学媒体からデータを読み取る従来の光検出装置の概略的な構成図。
【図１０】従来のピンダイオードのパターン寸法の概略図。
【図１１】従来の光検出装置を用いたＩＣの回路ブロック図。
【図１２】従来の光検出装置を示した断面図。
【符号の説明】
１：半導体基板
３：第２のエピタキシャル層
５：第３のエピタキシャル層
７：第２の分離拡散領域
９、１１：第２の導電型埋込層
１５：受光部拡散領域
１７：反射防止膜
３１：第１のエピタキシャル層
３７：第１の分離拡散領域
４３：第１の導電型埋込層
Claims (14)
- 第１の導電型の半導体基板；
前記半導体基板上に形成された第２の導電型の第２のエピタキシャル層；
前記第２のエピタキシャル層の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域；
前記第２のエピタキシャル層上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に形成され、前記第２のエピタキシャル層より高い濃度を有する第２の導電型の第３のエピタキシャル層；
前記第３のエピタキシャル層上の所定領域に形成され、前記第３のエピタキシャル層より高い濃度を有する第１の導電型の受光部拡散領域；
前記第３のエピタキシャル層および受光部拡散領域上に形成された反射防止膜を含むことを特徴とするピンダイオード。 - 前記第２のエピタキシャル層の厚さが５〜１０μｍであることを特徴とする請求項１に記載のピンダイオード。
- 前記第３のエピタキシャル層の厚さが３〜６μｍであることを特徴とする請求項１に記載のピンダイオード。
- 第１の導電型がｐ型であり、第２の導電型がｎ型であることを特徴とする請求項１に記載のピンダイオード。
- 前記半導体基板１と第２のエピタキシャル層との間に、前記第３のエピタキシャル層より低い濃度を有する第１の導電型の第１のエピタキシャル層が形成され；
前記第１のエピタキシャル層の所定領域に、第１の導電型の第１の分離拡散領域が形成されることを特徴とする請求項１に記載のピンダイオード。 - 前記第１のエピタキシャル層の厚さが５〜１０μｍであることを特徴とする請求項５に記載のピンダイオード。
- 第１の導電型の半導体基板；
前記半導体基板上に形成された第２の導電型の第２のエピタキシャル層；
前記第２のエピタキシャル層の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域；
前記第２のエピタキシャル層上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に形成され、前記第２のエピタキシャル層より高い濃度を有する第２の導電型の第３のエピタキシャル層；
前記第３のエピタキシャル層上の所定領域に形成され、前記第３のエピタキシャル層より高い濃度を有する第１の導電型の受光部拡散領域；
前記第３のエピタキシャル層および受光部拡散領域上に形成された反射防止膜を含むピンダイオード；および
前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含むことを特徴とする光検出装置。 - 第１の導電型の半導体基板；
前記半導体基板上に形成された第１の導電型の第１のエピタキシャル層；
前記第１のエピタキシャル層の所定領域に形成された第１の導電型の第１の分離拡散領域；
前記第１のエピタキシャル層および第１の分離拡散領域上に形成された第２の導電型の第２のエピタキシャル層；
前記第２のエピタキシャル層の所定領域に形成された少なくとも１つ以上の第１の導電型の第２の分離拡散領域；
前記第２のエピタキシャル層上の前記第２の分離拡散領域外の所定領域に形成された第２の導電型埋込層；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に形成され、前記第１、第２のエピタキシャル層より高い濃度を有する第２の導電型の第３のエピタキシャル層；
前記第３のエピタキシャル層上の所定領域に形成され、前記第３のエピタキシャル層より高い濃度を有する第１の導電型の受光部拡散領域；
前記第３のエピタキシャル層および受光部拡散領域上に形成された反射防止膜を含むピンダイオード；および
前記ピンダイオードから出力される電流信号を電圧信号に変換するための信号処理手段を含むことを特徴とする光検出装置。 - 前記信号処理手段が双極性トランジスタであることを特徴とする請求項４または７に記載の光検出装置。
- 前記ピンダイオードおよび信号処理手段が、同一ＩＣチップ上に装着されることを特徴とする請求項４または７に記載の光検出装置。
- 第１の導電型の半導体基板を用意する工程；
前記半導体基板上に第２の導電型の第２のエピタキシャル層を成長させる工程；
前記第２のエピタキシャル層上の所定領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域を形成する工程；
前記第２のエピタキシャル層上の第２の分離拡散領域外の所定領域に、第２の導電型埋込層を形成する工程；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に、前記第２のエピタキシャル層３より高い濃度を有する第２の導電型の第３のエピタキシャル層を成長させる工程；
前記第３のエピタキシャル層上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域を形成する工程；
前記第３のエピタキシャル層上の所定領域に、前記第３のエピタキシャル層より高い濃度を有する第１の導電型の受光部拡散領域を形成する工程；および
前記第３のエピタキシャル層および受光部拡散領域上に反射防止膜を形成する工程を含むことを特徴とするピンダイオードの製造方法。 - 第１の導電型の半導体基板を用意する工程；
前記半導体基板上に第１の導電型の第１のエピタキシャル層を成長させる工程；
前記第１のエピタキシャル層の所定領域に、第１の分離拡散領域を形成する工程；
前記第１のエピタキシャル層および第１の分離拡散領域上に、第２の導電型の第２のエピタキシャル層を成長させる工程；
前記第２のエピタキシャル層の所定領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域を形成する工程；
前記第２のエピタキシャル層上の前記第２の分離拡散領域外の所定領域に、第２の導電型埋込層を形成する工程；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に、前記第１、第２のエピタキシャル層より高い濃度を有する第２の導電型の第３のエピタキシャル層を成長させる工程；
前記第３のエピタキシャル層上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域を形成する工程；
前記第３のエピタキシャル層上の所定領域に前記第３のエピタキシャル層より高い濃度を有する第１の導電型の受光部拡散領域を形成する工程；および
前記第３のエピタキシャル層および受光部拡散領域上に反射防止膜を形成する工程を含むことを特徴とするピンダイオードの製造方法。 - 第１の導電型の半導体基板を用意する工程；
前記半導体基板上に第２の導電型の第２のエピタキシャル層を成長させる工程；
前記第２のエピタキシャル層上の第１の領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域を形成する工程；
前記第２のエピタキシャル層上の前記第１の領域および第２の領域の前記第２の分離拡散領域外の所定領域に、第２の導電型埋込層を形成する工程；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に、前記第２のエピタキシャル層より高い濃度を有する第２の導電型の第３のエピタキシャル層を成長させる工程；
前記第３のエピタキシャル層上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域を形成する工程；
前記第３のエピタキシャル層上の前記第２の領域に、第２の導電型のシンクを形成する工程；
前記第３のエピタキシャル層上の前記第１の領域に、前記第３のエピタキシャル層より高い濃度を有する第１の導電型の受光部拡散領域を形成し、前記第２の領域に前記第３のエピタキシャル層より高い濃度を有する第１の導電型のベース領域を形成する工程；
前記第２の領域の第１の導電型ベース領域上の所定領域に、第２の導電型のエミッタ領域を形成する工程；および
前記第１の領域の前記第３のエピタキシャル層および第１の導電型受光部拡散領域上に、反射防止膜を形成する工程を含むことを特徴とする光検出装置の製造方法。 - 第１の導電型の半導体基板を用意する工程；
前記半導体基板上に第１の導電型の第１のエピタキシャル層を成長させる工程；
前記第１のエピタキシャル層の第１の領域に、第１の導電型の第１の分離拡散領域を形成し、第２の領域に第１の導電型埋込層を形成する工程；
前記第１のエピタキシャル層、第１の分離拡散領域および第１の導電型埋込層上に、第２の導電型の第２のエピタキシャル層を成長させる工程；
前記第２のエピタキシャル層の第１の領域および第２の領域に、少なくとも１つ以上の第１の導電型の第２の分離拡散領域を形成する工程；
前記第２のエピタキシャル層上の第１の領域および第２の領域に、第２の導電型埋込層を形成する工程；
前記第２のエピタキシャル層、第２の分離拡散領域および第２の導電型埋込層上に、前記第１、第２のエピタキシャル層より高い濃度を有する第２の導電型の第３のエピタキシャル層を成長させる工程；
前記第３のエピタキシャル層上の所定領域に、少なくとも１つ以上の第１の導電型の第３の分離拡散領域を形成する工程；
前記第３のエピタキシャル層上の前記第２の領域に、第２の導電型のシンクを形成する工程；
前記第３のエピタキシャル層上の前記第１の領域に、前記第３のエピタキシャル層より高い濃度を有する受光部拡散領域を形成し、前記第２の領域に第１の導電型ベース領域を形成する工程；
前記第２の領域の第１の導電型ベース領域上に、前記第１の導電型ベース領域より高い濃度を有する第２の導電型エミッタ領域を形成する工程；および
前記第１の領域の第３のエピタキシャル層および第１の導電型受光部拡散領域上に、反射防止膜を形成する工程を含むことを特徴とする光検出装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0026404A KR100509567B1 (ko) | 2002-05-14 | 2002-05-14 | Ｐｉｎ 다이오드, 이를 이용한 광 검출장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031895A true JP2004031895A (ja) | 2004-01-29 |
Family
ID=27726295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003009747A Pending JP2004031895A (ja) | 2002-05-14 | 2003-01-17 | ピンダイオード、これを用いた光検出装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004031895A (ja) |
| KR (1) | KR100509567B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483612B1 (ko) * | 2002-08-19 | 2005-04-19 | 삼성전기주식회사 | 광 픽업용 포토 다이오드 |
| KR100555526B1 (ko) | 2003-11-12 | 2006-03-03 | 삼성전자주식회사 | 포토 다이오드 및 그 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61265866A (ja) * | 1985-05-20 | 1986-11-25 | Sharp Corp | 回路内蔵受光素子 |
| JPH02142181A (ja) * | 1988-11-22 | 1990-05-31 | Sharp Corp | 回路内蔵受光素子 |
| JPH05145051A (ja) * | 1991-11-18 | 1993-06-11 | Sanyo Electric Co Ltd | 光半導体装置 |
| JP3726416B2 (ja) * | 1997-04-14 | 2005-12-14 | 株式会社デンソー | 光センサ集積回路装置 |
-
2002
- 2002-05-14 KR KR10-2002-0026404A patent/KR100509567B1/ko not_active IP Right Cessation
-
2003
- 2003-01-17 JP JP2003009747A patent/JP2004031895A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020048342A (ko) | 2002-06-22 |
| KR100509567B1 (ko) | 2005-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| EP0694974B1 (en) | Photosensor and method for forming the same | |
| JPH1041488A (ja) | 回路内蔵受光素子 | |
| WO1999053547A1 (en) | Photodiode arrays having minimized cross-talk between diodes | |
| JP2001135808A (ja) | 半導体装置およびその製造方法 | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| US20080194052A1 (en) | Optical semiconductor device and method for fabricating the same | |
| US6580095B2 (en) | Circuit-containing photodetector, method of manufacturing the same, and optical device using circuit-containing photodetector | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JP2002176190A (ja) | 光半導体集積回路装置及び光記憶再生装置 | |
| JP2000252507A (ja) | 光ピックアップ用半導体受光素子 | |
| JP3404848B2 (ja) | 半導体装置 | |
| KR20090024620A (ko) | 세그먼트 포토다이오드 | |
| JP2004031895A (ja) | ピンダイオード、これを用いた光検出装置およびその製造方法 | |
| KR100528331B1 (ko) | 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로 | |
| JP2005159366A (ja) | フォトダイオード及びその製造方法 | |
| JP2003197949A (ja) | 受光素子および回路内蔵型受光装置および光ディスク装置 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JPH05145051A (ja) | 光半導体装置 | |
| JPH09321265A (ja) | 半導体装置 | |
| JP2004119632A (ja) | 回路内蔵受光素子およびその検査方法 | |
| JP3086514B2 (ja) | 光半導体装置 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060201 |