JP2004031721A - Ｍｏｓトランジスタの製造方法 - Google Patents
Ｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004031721A JP2004031721A JP2002187197A JP2002187197A JP2004031721A JP 2004031721 A JP2004031721 A JP 2004031721A JP 2002187197 A JP2002187197 A JP 2002187197A JP 2002187197 A JP2002187197 A JP 2002187197A JP 2004031721 A JP2004031721 A JP 2004031721A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- source
- region
- silicon substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ソース領域とボディエンハンス領域の形成工程を簡略化してコストの削減を図るとともの工期の短縮が可能なＭＯＳトランジスタの製造方法を提供する。
【解決手段】ゲート酸化膜上にゲート電極を形成する工程、ゲート電極形成後にシリコン基板表面にソースイオンをイオン注入する工程、そのシリコン基板の方面を覆うレジスト膜をボディエンハンス領域と形成する部分のみエッチングし、さらにソースイオンまでエッチングする工程、そのエッチングによって形成された凹部に表面からボディエンハンスイオンをイオン注入する工程、熱処理によってソースイオンとボディエンハンスイオンをシリコン基板内に拡散させてソース領域とボディエンハンス形成する工程を含む。
【選択図】 図７
【解決手段】ゲート酸化膜上にゲート電極を形成する工程、ゲート電極形成後にシリコン基板表面にソースイオンをイオン注入する工程、そのシリコン基板の方面を覆うレジスト膜をボディエンハンス領域と形成する部分のみエッチングし、さらにソースイオンまでエッチングする工程、そのエッチングによって形成された凹部に表面からボディエンハンスイオンをイオン注入する工程、熱処理によってソースイオンとボディエンハンスイオンをシリコン基板内に拡散させてソース領域とボディエンハンス形成する工程を含む。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は電力用半導体素子などとして、パワーエレクトロニクスの分野で使用されるＭＯＳトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
パワートランジスタなどとして使用されるＭＯＳトランジスタにボディエンハンスを形成することが必要となる場合がある。例えば、エピタキシァル基板（ｎ型）と注入イオン（ｐ型）によって形成される寄生のｐ−ｎダイオードの基板表面にはソース領域（ｎ型）がある。素子が破壊されないように寄生のｐ−ｎダイオードの働きを有効に作用させるためにはソース領域のｎ型が邪魔になる。そこで、ｎ型領域の一部を開口して、ｐ型の領域を表面に作っておく必要が生じる。
【０００３】
このように素子の破壊を防止するためにボディエンハンスを設ける。通常電流はドレインからソースに流れているが、モーター等に使用した場合、スイッチを旧にオフすると逆起電力が発生して逆方向に電流が流れる。すなわち、ソースからドレインに流れる。この時に寄生のｐ−ｎダイオードを順方向のダイオードとして使うためにボディエンハンスを形成し、予期しない電流の通過から素子を保護するために用いている。
【０００４】
このようなボディエンハンスを具えた素子を形成する場合、ソースコンタクト領域を作る時に、ソース領域の中のボディエンハンス領域をフォトレジストで覆いながらイオン注入を行っている。その後、ソース領域をフォトレジストで覆いながらボディエンハンス領域に、ソーース領域に打ったのとは反対の性質のイオン注入を行っている。
【０００５】
その後にプラズマＴＥＯＳを堆積させ、イオン注入を打ち分けた領域にコントクト・ホールをフォトエッチによって形成している。すなわち、フォト工程を３回行うことによってソース領域とボディエンハンス領域を形成する必要があった。また、ボディエンハンス領域とソース領域をレジストマスクを用いて打ち分けているが、平面構造なので互いに重なる部分が出てくるために、ボディエンハンスのための領域が１００％活用できなかった。
【０００６】
【発明が解決しようとする課題】
本発明は、ソース領域とボディエンハンス領域の形成工程を簡略化してコストの削減を図るとともの工期の短縮が可能なＭＯＳトランジスタの製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明はソースのイオン注入後、その一部をエッチングし、ボディエンハンスのイオン注入後熱処理することによって、上記の課題を解決するものである。
【０００８】
すなわち、ソース領域に一部反対導電型のボディエンハンスを形成するＭＯＳトランジスタの製造方法において、ゲート酸化膜上にゲート電極を形成する工程、ゲート電極形成後にシリコン基板表面にソースイオンをイオン注入する工程、そのシリコン基板の表面を覆うレジスト膜をボディエンハンス領域と形成する部分のみエッチングし、さらにその部分に注入されたソースイオンをエッチングする工程、そのエッチングによってソースイオンがエッチングされた部分にボディエンハンスイオンをイオン注入する工程、熱処理によってソースイオンとボディエンハンスイオンをシリコン基板内に拡散させてソース領域とボディエンハンス形成する工程、を含むことに特徴を有するものである。
【０００９】
【発明の実施の形態】
本発明によるＭＯＳトランジスタの製造方法の一般的なプロセスは次のようになる。ただし、それらの全てが必須ではない。
▲１▼全面ソースイオン注入、
▲２▼ＴＥＯＳデポジション
▲３▼コンタクトフォトマスク形成／エッチング
▲４▼ボディエンハンスイオン注入
▲５▼レジスト除去
▲６▼酸化膜エッチング
▲７▼ソースドライブ
▲８▼メタル配線
【００１０】
【実施例】
以下、図面を参照して、本発明の実施例について説明する。図１から図７は本発明によるＭＯＳトランジスタの製造方法を示す正面断面図で、シリコン基板１０表面にｐ型の拡散層１１を形成し、ゲート絶縁膜１２上にゲート電極１３を形成した後の工程を示すものである。以下の実施例はｎチャネルとするが、ｐチャネルでも同様に構成でき、その場合は極性が反転する。
【００１１】
表面に形成したゲート絶縁膜１２上にゲート電極１３を形成した後にソースイオン１４の注入を行う。ｎ型のリンまたは砒素を基板表面にＥ＋１５（イオン／ｃｍ２）程度注入する（図１）。ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｏｘｙ Ｏｘｉｄｅ Ｓｉｌａｎｅを用いた用いたＬＰ−ＣＶＤ）絶縁膜１５を６０００Åデポジションして堆積させる（図２）。
【００１２】
コンタクトフォトリソを行い、連続してＴＥＯＳ絶縁膜１５のエッチングを行う。このとき１２００Å程度オーバーエッチングして、同時にシリコン基板１０に注入されたソース形成のためのソースイオン１４もエッチングする。これによって基板の表面には浅い溝が形成されることになる（図３）。
【００１３】
次の工程として、ボディエンハンスのためにｐ型のボロン（Ｂ）をＥ＋１４程度
のイオン注入を行う。ボロンイオン１７がシリコン基板の表面にに注入されることになる。（図４）。レジスト膜を除去する。これはアッシャー／硫酸加水で有機物を酸化し、Ｈ２Ｏ，ＣＯ２に分解する（図５）。
【００１４】
ウェットエッチで酸化膜を３０００Å程度等方性の酸化膜エッチングを行い、ＴＥＯＳ絶縁膜１５を全体的に縮小させ、コンタクト部の開口面積を広げる（図６）。ソースイオン注入のドライブを行って、ソース領域１８と、ボディエンハンス部１９の拡散層を形成する。これは、９００°Ｃで５０分程度の熱処理を行うことによって形成される（図７）。
【００１５】
図示しないが、表面に金属配線を形成する。Ａｌ−ＳｉまたはＡｌ−Ｃｕを３〜５μｍ堆積させる。以上が本発明のプロセスだが、従来は３回のフォトリソグラフィーが必要な工程を１回のフォトリソ工程で済ませることが可能となる。上記の例はプレーナ構造のＭＯＳトランジスタを説明したが、トレンチ（溝）構造のＭＯＳトランジスタでも同様に適用できる。
【００１６】
【発明の効果】
本発明によればレジストマスク工程を減らすことができ、工程の大幅な削減が可能となる。すなわち、全面イオン注入の後で作成したコンタクトホールの開口部を利用して不純物イオンを除去することによって、イオン注入用のレジストマスクを形成したのと同様な効果を挙げている。また、その開口部をレジストマスクとして利用している。これによって高価なプロセスとなるフォトレジストの作成を２工程省略することができる。
【図面の簡単な説明】
【図１】本発明の実施例の工程を示す正面断面図。
【図２】本発明の実施例の工程を示す正面断面図。
【図３】本発明の実施例の工程を示す正面断面図。
【図４】本発明の実施例の工程を示す正面断面図。
【図５】本発明の実施例の工程を示す正面断面図。
【図６】本発明の実施例の工程を示す正面断面図。
【図７】本発明の実施例の工程を示す正面断面図。
【符号の説明】
１０：シリコン基板
１２：ゲート酸化膜
１３：ゲート電極
１４：注入イオン
１５：ＴＥＯＳ絶縁膜
１７：注入イオン
１８：ソース領域
１９：ボディエンハンス領域
【発明の属する技術分野】
本発明は電力用半導体素子などとして、パワーエレクトロニクスの分野で使用されるＭＯＳトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
パワートランジスタなどとして使用されるＭＯＳトランジスタにボディエンハンスを形成することが必要となる場合がある。例えば、エピタキシァル基板（ｎ型）と注入イオン（ｐ型）によって形成される寄生のｐ−ｎダイオードの基板表面にはソース領域（ｎ型）がある。素子が破壊されないように寄生のｐ−ｎダイオードの働きを有効に作用させるためにはソース領域のｎ型が邪魔になる。そこで、ｎ型領域の一部を開口して、ｐ型の領域を表面に作っておく必要が生じる。
【０００３】
このように素子の破壊を防止するためにボディエンハンスを設ける。通常電流はドレインからソースに流れているが、モーター等に使用した場合、スイッチを旧にオフすると逆起電力が発生して逆方向に電流が流れる。すなわち、ソースからドレインに流れる。この時に寄生のｐ−ｎダイオードを順方向のダイオードとして使うためにボディエンハンスを形成し、予期しない電流の通過から素子を保護するために用いている。
【０００４】
このようなボディエンハンスを具えた素子を形成する場合、ソースコンタクト領域を作る時に、ソース領域の中のボディエンハンス領域をフォトレジストで覆いながらイオン注入を行っている。その後、ソース領域をフォトレジストで覆いながらボディエンハンス領域に、ソーース領域に打ったのとは反対の性質のイオン注入を行っている。
【０００５】
その後にプラズマＴＥＯＳを堆積させ、イオン注入を打ち分けた領域にコントクト・ホールをフォトエッチによって形成している。すなわち、フォト工程を３回行うことによってソース領域とボディエンハンス領域を形成する必要があった。また、ボディエンハンス領域とソース領域をレジストマスクを用いて打ち分けているが、平面構造なので互いに重なる部分が出てくるために、ボディエンハンスのための領域が１００％活用できなかった。
【０００６】
【発明が解決しようとする課題】
本発明は、ソース領域とボディエンハンス領域の形成工程を簡略化してコストの削減を図るとともの工期の短縮が可能なＭＯＳトランジスタの製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明はソースのイオン注入後、その一部をエッチングし、ボディエンハンスのイオン注入後熱処理することによって、上記の課題を解決するものである。
【０００８】
すなわち、ソース領域に一部反対導電型のボディエンハンスを形成するＭＯＳトランジスタの製造方法において、ゲート酸化膜上にゲート電極を形成する工程、ゲート電極形成後にシリコン基板表面にソースイオンをイオン注入する工程、そのシリコン基板の表面を覆うレジスト膜をボディエンハンス領域と形成する部分のみエッチングし、さらにその部分に注入されたソースイオンをエッチングする工程、そのエッチングによってソースイオンがエッチングされた部分にボディエンハンスイオンをイオン注入する工程、熱処理によってソースイオンとボディエンハンスイオンをシリコン基板内に拡散させてソース領域とボディエンハンス形成する工程、を含むことに特徴を有するものである。
【０００９】
【発明の実施の形態】
本発明によるＭＯＳトランジスタの製造方法の一般的なプロセスは次のようになる。ただし、それらの全てが必須ではない。
▲１▼全面ソースイオン注入、
▲２▼ＴＥＯＳデポジション
▲３▼コンタクトフォトマスク形成／エッチング
▲４▼ボディエンハンスイオン注入
▲５▼レジスト除去
▲６▼酸化膜エッチング
▲７▼ソースドライブ
▲８▼メタル配線
【００１０】
【実施例】
以下、図面を参照して、本発明の実施例について説明する。図１から図７は本発明によるＭＯＳトランジスタの製造方法を示す正面断面図で、シリコン基板１０表面にｐ型の拡散層１１を形成し、ゲート絶縁膜１２上にゲート電極１３を形成した後の工程を示すものである。以下の実施例はｎチャネルとするが、ｐチャネルでも同様に構成でき、その場合は極性が反転する。
【００１１】
表面に形成したゲート絶縁膜１２上にゲート電極１３を形成した後にソースイオン１４の注入を行う。ｎ型のリンまたは砒素を基板表面にＥ＋１５（イオン／ｃｍ２）程度注入する（図１）。ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｏｘｙ Ｏｘｉｄｅ Ｓｉｌａｎｅを用いた用いたＬＰ−ＣＶＤ）絶縁膜１５を６０００Åデポジションして堆積させる（図２）。
【００１２】
コンタクトフォトリソを行い、連続してＴＥＯＳ絶縁膜１５のエッチングを行う。このとき１２００Å程度オーバーエッチングして、同時にシリコン基板１０に注入されたソース形成のためのソースイオン１４もエッチングする。これによって基板の表面には浅い溝が形成されることになる（図３）。
【００１３】
次の工程として、ボディエンハンスのためにｐ型のボロン（Ｂ）をＥ＋１４程度
のイオン注入を行う。ボロンイオン１７がシリコン基板の表面にに注入されることになる。（図４）。レジスト膜を除去する。これはアッシャー／硫酸加水で有機物を酸化し、Ｈ２Ｏ，ＣＯ２に分解する（図５）。
【００１４】
ウェットエッチで酸化膜を３０００Å程度等方性の酸化膜エッチングを行い、ＴＥＯＳ絶縁膜１５を全体的に縮小させ、コンタクト部の開口面積を広げる（図６）。ソースイオン注入のドライブを行って、ソース領域１８と、ボディエンハンス部１９の拡散層を形成する。これは、９００°Ｃで５０分程度の熱処理を行うことによって形成される（図７）。
【００１５】
図示しないが、表面に金属配線を形成する。Ａｌ−ＳｉまたはＡｌ−Ｃｕを３〜５μｍ堆積させる。以上が本発明のプロセスだが、従来は３回のフォトリソグラフィーが必要な工程を１回のフォトリソ工程で済ませることが可能となる。上記の例はプレーナ構造のＭＯＳトランジスタを説明したが、トレンチ（溝）構造のＭＯＳトランジスタでも同様に適用できる。
【００１６】
【発明の効果】
本発明によればレジストマスク工程を減らすことができ、工程の大幅な削減が可能となる。すなわち、全面イオン注入の後で作成したコンタクトホールの開口部を利用して不純物イオンを除去することによって、イオン注入用のレジストマスクを形成したのと同様な効果を挙げている。また、その開口部をレジストマスクとして利用している。これによって高価なプロセスとなるフォトレジストの作成を２工程省略することができる。
【図面の簡単な説明】
【図１】本発明の実施例の工程を示す正面断面図。
【図２】本発明の実施例の工程を示す正面断面図。
【図３】本発明の実施例の工程を示す正面断面図。
【図４】本発明の実施例の工程を示す正面断面図。
【図５】本発明の実施例の工程を示す正面断面図。
【図６】本発明の実施例の工程を示す正面断面図。
【図７】本発明の実施例の工程を示す正面断面図。
【符号の説明】
１０：シリコン基板
１２：ゲート酸化膜
１３：ゲート電極
１４：注入イオン
１５：ＴＥＯＳ絶縁膜
１７：注入イオン
１８：ソース領域
１９：ボディエンハンス領域
Claims (3)
- ソース領域に一部反対導電型のボディエンハンスを形成するＭＯＳトランジスタの製造方法において、
ゲート酸化膜上にゲート電極を形成する工程、
ゲート電極形成後にシリコン基板表面にソースイオンをイオン注入する工程、
そのシリコン基板の表面を覆うレジスト膜をボディエンハンス領域と形成する部分のみエッチングし、さらにその部分に注入されたソースイオンをエッチングする工程、
そのエッチングによってソースイオンがエッチングされた部分にボディエンハンスイオンをイオン注入する工程、
熱処理によってソースイオンとボディエンハンスイオンをシリコン基板内に拡散させてソース領域とボディエンハンス形成する工程、
を含むことを特徴とするＭＯＳトランジスタの製造方法。 - ソース領域に一部反対導電型のボディエンハンスを形成するＭＯＳトランジスタの製造方法において、
ゲート酸化膜上にゲート電極を形成する工程、
ゲート電極形成後にシリコン基板表面にソースイオンをイオン注入する工程、
そのシリコン基板の表面を覆うレジスト膜をボディエンハンス領域と形成する部分のみエッチングし、さらにその部分に注入されたソースイオンをエッチングする工程、
そのエッチングによってソースイオンがエッチングされた部分にボディエンハンスイオンをイオン注入する工程、
ゲート酸化膜を除去して表面の開口を広げる工程、
熱処理によってソースイオンとボディエンハンスイオンをシリコン基板内に拡散させてソース領域とボディエンハンス形成する工程、
を含むことを特徴とするＭＯＳトランジスタの製造方法。 - 上記熱処理の工程後、基板表面にソースの金属配線層を形成する請求項１または請求項２記載のＭＯＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002187197A JP2004031721A (ja) | 2002-06-27 | 2002-06-27 | Ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002187197A JP2004031721A (ja) | 2002-06-27 | 2002-06-27 | Ｍｏｓトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031721A true JP2004031721A (ja) | 2004-01-29 |
Family
ID=31182308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187197A Withdrawn JP2004031721A (ja) | 2002-06-27 | 2002-06-27 | Ｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514307B2 (en) | 2005-10-18 | 2009-04-07 | Nec Electronics Corporation | Method of manufacturing a semiconductor apparatus |
-
2002
- 2002-06-27 JP JP2002187197A patent/JP2004031721A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514307B2 (en) | 2005-10-18 | 2009-04-07 | Nec Electronics Corporation | Method of manufacturing a semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4305610B2 (ja) | 半導体素子の製造方法 | |
| JP2004039774A (ja) | 半導体装置及びその製造方法 | |
| JP2002100683A (ja) | 半導体装置の製造方法 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| JP2004031805A (ja) | 半導体装置及びその製造方法 | |
| JP2003060194A (ja) | 半導体装置とその製造方法 | |
| JP2004039773A (ja) | 半導体装置及びその製造方法 | |
| JP2004031721A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2004031804A (ja) | 半導体装置及びその製造方法 | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| JP2004031720A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3734413B2 (ja) | 静電保護用ｍｏｓ型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 | |
| JP2003249650A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2697062B2 (ja) | 半導体装置の製造方法 | |
| KR100442785B1 (ko) | 바이-씨모스 트랜지스터 제조방법 | |
| EP0712152B1 (en) | Method of manufacturing a semiconductor device | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JP4439678B2 (ja) | 半導体装置の製造方法 | |
| JP3788439B2 (ja) | 半導体装置の製造方法 | |
| JP3719370B2 (ja) | 半導体装置の製造方法 | |
| JP2005086140A (ja) | 半導体装置およびその製造方法 | |
| JP3138263B2 (ja) | 半導体装置の製造方法 | |
| JP2001267558A (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| KR100358564B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050527 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A761 | Written withdrawal of application |
Effective date: 20050708 Free format text: JAPANESE INTERMEDIATE CODE: A761 |