KR100358564B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100358564B1
KR100358564B1 KR1020000083839A KR20000083839A KR100358564B1 KR 100358564 B1 KR100358564 B1 KR 100358564B1 KR 1020000083839 A KR1020000083839 A KR 1020000083839A KR 20000083839 A KR20000083839 A KR 20000083839A KR 100358564 B1 KR100358564 B1 KR 100358564B1
Authority
KR
South Korea
Prior art keywords
forming
layer
pad
film
device isolation
Prior art date
Application number
KR1020000083839A
Other languages
English (en)
Other versions
KR20020054674A (ko
Inventor
김영관
강창용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000083839A priority Critical patent/KR100358564B1/ko
Publication of KR20020054674A publication Critical patent/KR20020054674A/ko
Application granted granted Critical
Publication of KR100358564B1 publication Critical patent/KR100358564B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다결정 실리콘 스페이서를 구비한 소자분리 산화막을 형성한 후 게이트 전극, 다결정 실리콘 스페이서 및 소오스/드레인 불순물 영역의 표면부에 실리사이드(Silicide)층을 형성하므로, 콘택홀 형성 공정시 상기 소자분리막의 보호막으로 질화막 대신 실리사이드층을 형성하여 상기 질화막의 형성을 위한 열공정시 발생되는 실리사이드의 뭉침을 방지하므로 저항을 감소시키고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 콘택홀 형성 공정시 상기 소자분리막의 보호막으로 질화막 대신 실리사이드(Silicide)층을 형성하여 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약이 있다.
종래의 반도체 소자의 제조 방법은 도 1a에서와 같이, 소자분리 영역이 정의된 p형의 반도체 기판(11)상에 패드(Pad) 산화막(12), 패드 질화막(13) 및 제 1 감광막을 순차적으로 형성한 다음, 상기 제 1 감광막을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 패드 질화막(13), 패드 산화막(12) 및 반도체 기판(11)을 선택 식각하여 트렌치를 형성한 다음, 상기 제 1 감광막을 제거한다.
이어, 상기 트렌치를 포함한 전면에 소자분리 산화막(14)을 형성한 후, 상기 소자분리 산화막(14)을 상기 트렌치내에만 남도록 평탄화 시킨다.
도 1b에서와 같이, 상기 반도체 기판(11)상에 형성된 패드 질화막(13) 및 패드 산화막(12)을 제거한다.
그리고, 상기 반도체 기판(11)상에 제 1 산화막, 다결정 실리콘층 및 제 2 감광막을 순차적으로 형성한다.
그 후, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로상기 다결정 실리콘층과 제 1 산화막을 식각하여 게이트 산화막(15)과 게이트 전극(16)을 형성한 후, 상기 제 2 감광막을 제거한다.
이어, 상기 게이트 전극(16)을 마스크로 전면에 저농도 n형 불순물 이온을 주입 및 드라이브-인 하여 제 1 불순물 영역을 형성한다.
그리고, 전면에 제 2 산화막을 형성한 후, 상기 제 2 산화막을 에치백(Etch back)하여 상기 게이트 전극(16) 양측에 제 2 산화막 스페이서(17)를 형성한다.
그 후, 상기 게이트 전극(16)과 제 2 산화막 스페이서(17)를 마스크로 전면에 고농도 n형 불순물 이온을 주입 및 드라이브-인 하여 제 2 불순물 영역을 형성한다.
여기서, 상기 제 1 불순물 영역과 제 2 불순물 영역으로 엘디디(Lightly Doped Drain: LDD) 구조의 소오스/드레인 불순물 영역(18)을 형성한다.
그리고, 상기 게이트 전극(16)을 포함한 전면에 제 1 금속층을 형성하고, 전면을 열처리하면 상기 제 1 금속층과 실리콘이 반응을 일으켜 상기 게이트 전극(16)과 소오스/드레인 불순물 영역(18)의 표면부에 실리사이드(Silicide)층(19)을 발생시킨 후, 상기 제 1 금속층을 제거한다.
이어, 상기 게이트 전극(16)을 포함한 전면에 질화막(20)과 층간절연막(21)을 순차적으로 형성한다.
도 1c에서와 같이, 상기 층간절연막(21)상에 제 3 감광막을 도포하고, 상기 제 3 감광막을 상기 소오스/드레인 불순물 영역(18)과 배선을 연결시켜주는 콘택홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 3 감광막을 마스크로 상기 층간절연막(21)과 질화막(20)을 식각하여 콘택홀을 형성한 후, 상기 제 3 감광막을 제거한다.
이어, 상기 콘택홀을 포함한 층간절연막(21)상에 제 2 금속층(22)을 형성한다.
종래의 반도체 소자의 제조 방법은 콘택홀 공정시 소자분리막의 보호막으로 질화막을 형성하기 때문에 상기 질화막의 형성을 위한 열공정시 실리사이드의 뭉침 현상이 발생되어 저항이 증가되므로 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 콘택홀 형성 공정시 소자분리막의 보호막으로 질화막 대신 실리사이드층을 형성하여 상기 질화막의 형성을 위한 열공정시 발생되는 실리사이드의 뭉침을 방지하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 반도체 기판 12, 32 : 패드 산화막
13, 33 : 패드 질화막 14, 34 : 소자분리 산화막
35 : 다결정 실리콘 스페이서 15, 36 : 게이트 산화막
16, 37 : 게이트 전극 17, 38 : 제 2 산화막 스페이서
18, 39 : 소오스/드레인 불순물 영역 19, 40 : 실리사이드층
20 : 질화막 21, 41 : 층간절연막
22, 42 : 제 2 금속층
본 발명의 반도체 소자의 제조 방법은 활성 영역의 기판상에 패드 산화막과 패드 질화막이 적층된 패드 절연막을 형성하고 소자분리 영역의 기판에 트랜치를 형성하는 단계, 상기 패드 절연막을 포함한 트랜치 내에 소자분리 산화막을 형성하는 단계, 상기 패드 질화막을 제거하여 상기 패드 질화막 높이의 소자분리 산화막을 돌출시키는 단계, 상기 패드 산화막을 습식식각 방법으로 과도 식각하여 상기패드 산화막을 제거하고 상기 소자분리 산화막의 돌출된 부위의 측면을 선택 식각하는 단계, 상기 식각된 측면의 소자분리 산화막상에 다결정 실리콘 스페이서를 형성하는 단계, 상기 활성 영역의 기판에 게이트 전극과 불순물 영역을 구비한 트랜지스터를 형성하는 단계, 상기 다결정 실리콘 스페이서, 게이트 전극 및 불순물 영역의 표면에 실리사이드층을 형성하는 단계, 상기 게이트 전극을 포함한 전면에 배선 콘택홀을 구비한 층간절연막을 형성하는 단계 및 상기 배선 콘택홀 및 그에 인접한 층간절연막상에 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 소자분리 영역이 정의된 p형의 반도체 기판(31)상에 패드 산화막(32), 패드 질화막(33) 및 제 1 감광막을 순차적으로 형성한 다음, 상기 제 1 감광막을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 패드 질화막(33), 패드 산화막(32) 및 반도체 기판(31)을 선택 식각하여 트렌치를 형성한 후, 상기 제 1 감광막을 제거한다.
이어, 상기 트렌치를 포함한 전면에 소자분리 산화막(34)을 형성한 다음. 상기 소자분리 산화막(34)을 상기 트렌치내에만 남도록 평탄화 시킨다.
도 2b에서와 같이, 상기 반도체 기판(31)상에 형성된 패드 질화막(33)을 제거하여 상기 패드 질화막(33) 높이의 소자분리 산화막(34)을 돌출시킨 후, 상기 패드 산화막(32)을 과도 식각하여 제거한다.
여기서, 상기 패드 산화막(32)의 과도 식각 공정시 상기 소자분리 산화막(34)의 돌출된 부위의 측면도 선택 식각되어 종래의 소자분리 산화막의 상부 부위보다 그 면적이 줄어든다.
상기 상부 면적이 줄어든 소자분리 산화막(34)을 포함한 반도체 기판(31)상에 다결정 실리콘층을 형성한 후, 에치백하여 다결정 실리콘 스페이서(35)를 형성한다.
여기서, 상기 다결정 실리콘층 대신에 상기 상부 면적이 줄어든 소자분리 산화막(34)을 포함한 반도체 기판(31)상에 에스이지(Selective Epitaxial Growth: SEG) 공정으로 단결정 실리콘층을 성장시킨 후, 에치백하여 단결정 실리콘 스페이서를 형성할 수도 있다.
도 2c에서와 같이, 상기 반도체 기판(31)상에 제 1 산화막, 다결정 실리콘층 및 제 2 감광막을 순차적으로 형성한다.
그 후, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 다결정 실리콘층과 제 1 산화막을 식각하여 게이트 산화막(36)과 게이트 전극(37)을 형성한 후, 상기 제 2 감광막을 제거한다.
이어, 상기 게이트 전극(37)을 마스크로 전면에 저농도 n형 불순물 이온을 주입 및 드라이브-인 하여 제 1 불순물 영역을 형성한다.
그리고, 전면에 제 2 산화막을 형성한 후, 상기 제 2 산화막을 에치백하여 상기 게이트 전극(37) 양측에 제 2 산화막 스페이서(38)를 형성한다.
그 후, 상기 게이트 전극(37)과 제 2 산화막 스페이서(38)를 마스크로 전면에 고농도 n형 불순물 이온을 주입 및 드라이브-인 하여 제 2 불순물 영역을 형성한다.
여기서, 상기 제 1 불순물 영역과 제 2 불순물 영역으로 LDD 구조의 소오스/드레인 불순물 영역(39)을 형성한다.
그리고, 상기 게이트 전극(37)을 포함한 전면에 제 1 금속층을 형성하고, 전면을 열처리하면 상기 제 1 금속층과 실리콘이 반응을 일으켜 상기 다결정 실리콘 스페이서(35), 게이트 전극(37) 및 소오스/드레인 불순물 영역(39)의 표면부에 실리사이드층(40)을 발생시킨 후, 상기 제 1 금속층을 제거한다.
이어, 상기 게이트 전극(37)을 포함한 전면에 층간절연막(41)을 형성한다.
도 2d에서와 같이, 상기 층간절연막(41)상에 제 3 감광막을 도포하고, 상기 제 3 감광막을 상기 소오스/드레인 불순물 영역(39)과 배선을 연결시켜주는 콘택홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 3 감광막을 마스크로 상기 층간절연막(41)을 식각하여 콘택홀을 형성한 후, 상기 제 3 감광막을 제거한다.
이어, 상기 콘택홀을 포함한 층간절연막(41)상에 제 2 금속층을 형성한다.
본 발명의 반도체 소자의 제조 방법은 다결정 실리콘 스페이서를 구비한 소자분리 산화막을 형성한 후 게이트 전극, 다결정 실리콘 스페이서 및 소오스/드레인 불순물 영역의 표면부에 실리사이드층을 형성하므로, 콘택홀 형성 공정시 상기 소자분리막의 보호막으로 질화막 대신 실리사이드층을 형성하여 상기 질화막의 형성을 위한 열공정시 발생되는 실리사이드의 뭉침을 방지하므로 저항을 감소시키고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (3)

  1. 활성 영역의 기판상에 패드 산화막과 패드 질화막이 적층된 패드 절연막을 형성하고 소자분리 영역의 기판에 트랜치를 형성하는 단계;
    상기 패드 절연막을 포함한 트랜치 내에 소자분리 산화막을 형성하는 단계;
    상기 패드 질화막을 제거하여 상기 패드 질화막 높이의 소자분리 산화막을 돌출시키는 단계;
    상기 패드 산화막을 습식식각 방법으로 과도 식각하여 상기 패드 산화막을 제거하고 상기 소자분리 산화막의 돌출된 부위의 측면을 선택 식각하는 단계;
    상기 식각된 측면의 소자분리 산화막상에 다결정 실리콘 스페이서를 형성하는 단계;
    상기 활성 영역의 기판에 게이트 전극과 불순물 영역을 구비한 트랜지스터를 형성하는 단계;
    상기 다결정 실리콘 스페이서, 게이트 전극 및 불순물 영역의 표면에 실리사이드층을 형성하는 단계;
    상기 게이트 전극을 포함한 전면에 배선 콘택홀을 구비한 층간절연막을 형성하는 단계;
    상기 배선 콘택홀 및 그에 인접한 층간절연막상에 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 패드 산화막을 BOE 용액으로 100 ∼ 150초 동안 등방성 식각함을 특징으로 하는 반도체 소자의 제조 방법.
  3. 활성 영역의 기판상에 패드 산화막과 패드 질화막이 적층된 패드 절연막을 형성하고 소자분리 영역의 기판에 트랜치를 형성하는 단계;
    상기 패드 절연막을 포함한 트랜치 내에 소자분리 산화막을 형성하는 단계;
    상기 패드 질화막을 제거하여 상기 패드 질화막 높이의 소자분리 산화막을 돌출시키는 단계;
    상기 패드 산화막을 습식식각 방법으로 과도 식각하여 상기 패드 산화막을 제거하고 상기 소자분리 산화막의 돌출된 부위의 측면을 선택 식각하는 단계;
    상기 식각된 측면의 소자분리 산화막상에 단결정 실리콘 스페이서를 형성하는 단계;
    상기 활성 영역의 기판에 게이트 전극과 불순물 영역을 구비한 트랜지스터를 형성하는 단계;
    상기 단결정 실리콘 스페이서, 게이트 전극 및 불순물 영역의 표면에 실리사이드층을 형성하는 단계;
    상기 게이트 전극을 포함한 전면에 배선 콘택홀을 구비한 층간절연막을 형성하는 단계;
    상기 배선 콘택홀 및 그에 인접한 층간절연막상에 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
KR1020000083839A 2000-12-28 2000-12-28 반도체 소자의 제조 방법 KR100358564B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083839A KR100358564B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083839A KR100358564B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020054674A KR20020054674A (ko) 2002-07-08
KR100358564B1 true KR100358564B1 (ko) 2002-10-25

Family

ID=27687408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083839A KR100358564B1 (ko) 2000-12-28 2000-12-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100358564B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345966A (ja) * 1998-06-01 1999-12-14 Denso Corp 半導体装置及びその製造方法
JPH11354784A (ja) * 1998-06-08 1999-12-24 Sony Corp Ｍｉｓ電界効果型トランジスタの作製方法
KR20000031464A (ko) * 1998-11-06 2000-06-05 김영환 반도체소자의 실리사이드 형성방법
KR20000051694A (ko) * 1999-01-25 2000-08-16 김규현 트렌치를 이용한 모스 트랜지스터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345966A (ja) * 1998-06-01 1999-12-14 Denso Corp 半導体装置及びその製造方法
JPH11354784A (ja) * 1998-06-08 1999-12-24 Sony Corp Ｍｉｓ電界効果型トランジスタの作製方法
KR20000031464A (ko) * 1998-11-06 2000-06-05 김영환 반도체소자의 실리사이드 형성방법
KR20000051694A (ko) * 1999-01-25 2000-08-16 김규현 트렌치를 이용한 모스 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR20020054674A (ko) 2002-07-08

Similar Documents

Publication Publication Date Title
KR19980041851A (ko) 게이트/소오스/드레인 영역을 도핑하기 위해 자기 정렬된옥시염화인을 사용하여 융기된 소오스/드레인 ｍｏｓｆｅｔ를 제조하는 방법
JP2960925B2 (ja) 半導体素子及びその製造方法
JP2003188373A (ja) 半導体装置およびその製造方法
JP4424887B2 (ja) 半導体素子の製造方法
KR100649821B1 (ko) 반도체소자의 트랜지스터 제조방법
KR100370128B1 (ko) 반도체 소자의 제조방법
KR100419744B1 (ko) 트랜지스터 및 그의 제조 방법
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
KR100358564B1 (ko) 반도체 소자의 제조 방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
JP3240174B2 (ja) 半導体装置の製造方法
KR100382984B1 (ko) 반도체 소자 및 그의 제조 방법
KR100479820B1 (ko) 반도체소자의 제조방법
KR100353466B1 (ko) 트랜지스터 및 그의 제조 방법
KR100359164B1 (ko) 트랜지스터의 제조 방법
KR20050071020A (ko) 모스 전계효과 트랜지스터의 제조 방법
KR20020002012A (ko) 트랜지스터 및 그 제조 방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR100609584B1 (ko) 반도체 소자의 제조방법
KR100647382B1 (ko) 트랜지스터 및 그의 제조 방법
KR19990049060A (ko) 트랜지스터 및 그의 제조 방법
KR20010060039A (ko) 반도체 소자의 제조방법
KR100625392B1 (ko) 반도체소자의 제조방법
KR0161873B1 (ko) 반도체 소자 제조방법
KR100446312B1 (ko) 접합 누설 억제를 위한 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee