JP2004031562A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004031562A5 JP2004031562A5 JP2002184317A JP2002184317A JP2004031562A5 JP 2004031562 A5 JP2004031562 A5 JP 2004031562A5 JP 2002184317 A JP2002184317 A JP 2002184317A JP 2002184317 A JP2002184317 A JP 2002184317A JP 2004031562 A5 JP2004031562 A5 JP 2004031562A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- main surface
- semiconductor chip
- electrically connected
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 主面とその反対側の裏面とを有し、配線とこれにバイパス状に電気的に接続された補助配線とが形成された配線基板と、
前記配線基板の主面に搭載され、前記主面の接続端子と電気的に接続された半導体チップと、
前記配線基板に設けられ、前記半導体チップの表面電極とそれぞれに電気的に接続される複数の外部端子とを有し、
前記補助配線は、前記配線基板の主面または裏面の少なくとも何れか一方に形成されていることを特徴とする半導体装置。 - 主面とその反対側の裏面とを有し、配線とこれに両端が電気的に接続された補助配線とが前記主面に形成された配線基板と、
前記配線基板の主面に搭載され、前記主面の接続端子と電気的に接続された半導体チップと、
前記配線基板に設けられ、前記半導体チップの表面電極とそれぞれに電気的に接続される複数の外部端子とを有し、
前記補助配線は、前記配線基板の主面における前記半導体チップの裏面の端部に対応した領域に形成されていることを特徴とする半導体装置。 - 主面とその反対側の裏面とを有し、配線とこれに両端が電気的に接続された補助配線とが形成された配線基板と、
前記配線基板の主面に搭載され、前記主面の接続端子と電気的に接続された半導体チップと、
前記配線基板に設けられ、前記半導体チップの表面電極とそれぞれに電気的に接続される複数の外部端子とを有し、
前記配線と前記補助配線とで配線幅が異なっていることを特徴とする半導体装置。 - 主面とその反対側の裏面とを有し、配線とこれに両端が電気的に接続された補助配線とが形成された配線基板と、
前記配線基板の主面に搭載された半導体チップと、
前記半導体チップの表面電極とこれに対応する前記配線基板の接続端子とをそれぞれに電気的に接続する複数のワイヤと、
前記配線基板の裏面に設けられた外部端子である複数のバンプ電極と、
前記半導体チップおよび前記複数のワイヤを封止する封止部とを有し、
前記補助配線は、前記配線基板の主面における前記半導体チップの裏面の端部に対応した領域と前記配線基板の裏面とに形成されていることを特徴とする半導体装置。 - 配線とこれにバイパス状に電気的に接続された補助配線とを有し、前記補助配線が主面に形成された配線基板を準備する工程と、
前記配線基板の主面の前記補助配線上に半導体チップの裏面の端部が配置されるように前記配線基板上に前記半導体チップを搭載する工程と、
前記半導体チップの表面電極とこれに対応する前記配線基板の接続端子とを電気的に接続する工程と、
前記半導体チップを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1または3の何れか一項に記載の半導体装置において、前記補助配線は、前記配線基板の主面における前記半導体チップの裏面の端部に対応した領域に形成されていることを特徴とする半導体装置。
- 請求項1,2,3または4の何れか一項に記載の半導体装置において、前記補助配線の太さは、前記配線の太さよりも細いことを特徴とする半導体装置。
- 請求項1または4の何れか一項に記載の半導体装置において、前記外部端子は、ビア配線を介して前記接続端子と電気的に接続され、前記配線基板の前記裏面に形成された前記補助配線は、前記ビア配線とは異なるスルーホール配線を介して前記接続端子と電気的に接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184317A JP4030363B2 (ja) | 2002-06-25 | 2002-06-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184317A JP4030363B2 (ja) | 2002-06-25 | 2002-06-25 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004031562A JP2004031562A (ja) | 2004-01-29 |
JP2004031562A5 true JP2004031562A5 (ja) | 2005-10-13 |
JP4030363B2 JP4030363B2 (ja) | 2008-01-09 |
Family
ID=31180265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002184317A Expired - Fee Related JP4030363B2 (ja) | 2002-06-25 | 2002-06-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4030363B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3918842B2 (ja) | 2004-09-03 | 2007-05-23 | ヤマハ株式会社 | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ |
JP5557439B2 (ja) * | 2008-10-24 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
JP7020629B2 (ja) * | 2020-12-04 | 2022-02-16 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3250941B2 (ja) * | 1995-05-12 | 2002-01-28 | 京セラ株式会社 | 配線基板 |
JP3658162B2 (ja) * | 1997-11-28 | 2005-06-08 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2000236040A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | 半導体装置 |
-
2002
- 2002-06-25 JP JP2002184317A patent/JP4030363B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
JP2004063767A5 (ja) | ||
JP2006093189A5 (ja) | ||
JP2007149977A5 (ja) | ||
JP2003031730A5 (ja) | ||
JP2006060128A (ja) | 半導体装置 | |
JP2003332513A5 (ja) | ||
WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
US20080157324A1 (en) | Stacked die package with die interconnects | |
JP2004103843A5 (ja) | ||
JP2001156251A (ja) | 半導体装置 | |
JP2004031562A5 (ja) | ||
JP3150560B2 (ja) | 半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JP2007134618A5 (ja) | ||
JP2004047715A (ja) | 半導体接続中継部材及び半導体装置 | |
JP3297959B2 (ja) | 半導体装置 | |
JP2004063824A (ja) | 半導体装置及びその製造方法 | |
JP2001035994A5 (ja) | ||
JP3251688B2 (ja) | 半導体素子搭載用リードフレーム | |
JP2587722Y2 (ja) | 半導体装置 | |
JP2004031432A5 (ja) | ||
JP2005150294A5 (ja) | ||
JP3714808B2 (ja) | 半導体装置 | |
JPH0442942Y2 (ja) |