JP2004005223A - Random number generator and game machine with the same applied - Google Patents

Random number generator and game machine with the same applied Download PDF

Info

Publication number
JP2004005223A
JP2004005223A JP2002160121A JP2002160121A JP2004005223A JP 2004005223 A JP2004005223 A JP 2004005223A JP 2002160121 A JP2002160121 A JP 2002160121A JP 2002160121 A JP2002160121 A JP 2002160121A JP 2004005223 A JP2004005223 A JP 2004005223A
Authority
JP
Japan
Prior art keywords
random number
value
numerical value
update
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002160121A
Other languages
Japanese (ja)
Inventor
Seihan Tokuyama
徳山 性範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konami Amusement Co Ltd
Original Assignee
Abilit Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abilit Corp filed Critical Abilit Corp
Priority to JP2002160121A priority Critical patent/JP2004005223A/en
Publication of JP2004005223A publication Critical patent/JP2004005223A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent regularity of numeric values read out when the numeric values are regularly read out from a random number storage area 11. <P>SOLUTION: Every time a numeric value in the random number storage area 11 is updated from a maximum random number value Nmax to zero, an initial count value of a down counter 32, that is, a numeric value stored in a time constant register 33, is changed to change a random number update period which is the update period of the numeric value in the random number storage area 11. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明は、乱数発生装置およびこれを適用した遊技機に関する。
【0002】
【従来の技術】
たとえば、パチンコ機やパチスロ機などの遊技機では、乱数発生装置が制御装置に組み込まれており、その乱数発生装置が発生する乱数を用いた抽選が行われる。乱数を用いた抽選には、たとえば、遊技者に有利な大当たり遊技動作を実行するか否かを決定するための大当たり抽選、大当たり遊技動作の後に特別モード(いわゆる確変モードまたは時短モード)に突入するか否かを決定するためのモード抽選などがある。
【0003】
図6は、従来の乱数発生装置の構成を示すブロック図である。乱数発生装置は、制御装置に備えられたマイクロコンピュータ91内のRAMに設けられた乱数格納領域911と、この乱数格納領域911に格納されている数値を更新するための処理を行う乱数更新処理部912と、クロック信号を発生するクロック発生回路92と、クロック発生回路92からのクロック信号に基づいて、乱数格納領域911内の数値の更新タイミングを規定する乱数更新信号を乱数更新処理部912に与えるCTC(Clock Timer Circuit)93とを有している。
【0004】
CTC93は、クロック発生回路92からのクロック信号を予め定められた分周比で分周するプリスケーラ931と、このプリスケーラ931で分周されたクロック信号(分周クロック信号)の入力をトリガとしてカウント値を1ずつ減算(デクリメント)するダウンカウンタ932と、このダウンカウンタ932の初期カウント値を記憶した時間定数レジスタ933とで構成されている。ダウンカウンタ932のカウント値は、時間定数レジスタ933の記憶している初期カウント値がダウンカウンタ932にセットされた後、プリスケーラ931からダウンカウンタ932に分周クロック信号が入力される度に、初期カウント値から1ずつ減算されていく。そして、ダウンカウンタ932のカウント値が零になると、ダウンカウンタ932から乱数更新処理部92に向けて乱数更新信号が出力される。また、ダウンカウンタ932に初期カウント値が新たに設定される。この後は、上述の動作が繰り返し行われ、一定の乱数更新周期で、ダウンカウンタ932から乱数更新処理部92に向けて乱数更新信号が出力される。
【0005】
乱数格納領域911は、たとえば、零から予め定める最大乱数値Nmax(たとえば、Nmax=631)までの範囲でカウント値が更新されるアップカウンタで構成されている。ダウンカウンタ932からの乱数更新信号が乱数更新処理部912に入力されると、その入力に応答して、乱数更新処理部912によって乱数格納領域911内の数値が1だけ加算(インクリメント)した値に更新される。乱数格納領域911内の数値が最大乱数値Nmaxに達した後、さらに乱数更新信号が乱数更新処理部912に入力されると、乱数格納領域911内の数値は最大乱数値Nmaxから零に戻される。これにより、乱数格納領域911内の数値は、図7に示すように、一定の期間T(=乱数更新周期×最大乱数値Nmax)ごとに零から最大乱数値Nmaxまでのすべての値をとる。
【0006】
【発明が解決しようとする課題】
たとえば、パチンコ機で行われる大当たり抽選では、マイクロコンピュータ91内CPUにより、遊技盤に配設されている始動口へ遊技球が入ったタイミングで乱数格納領域911内の数値が読み出されて、この読み出された数値と予め定められた大当たり数値とが比較される。そして、両数値が一致すれば大当たり、両数値が異なればはずれと決定される。
【0007】
始動口への入球タイミング(乱数格納領域911から数値を読み出すタイミング)に規則性がなければ、乱数格納領域911から読み出される数値に規則性はなく、また、零から最大乱数値Nmaxまでの各値が読み出される確率はすべて等しくなるので、大当たり抽選のために乱数格納領域911から読み出された数値は、始動口への入球タイミングで乱数発生装置が発生した乱数であると言える。しかし、図7に示すように、乱数格納領域911内の数値の変化には周期性があるため、遊技盤へ遊技球を打ち出すタイミングを調整して、遊技球が上記一定期間Tの整数倍または整数分の1の周期で始動口へ入るようにすると、乱数格納領域911から読み出される数値に規則性が現れる。この場合、乱数格納領域911から読み出された数値は、乱数とは言えず、大当たり抽選で大当たりが出る確率(大当たり確率)は、設計上の大当たり確率(=大当たり数値の個数/最大乱数値Nmaxに1を足した数値)と大きく異なってしまう。
【0008】
そこで、この発明の目的は、上述の技術的課題を解決し、たとえ数値発生手段が発生する数値を規則的に取得しても(乱数格納領域からの数値の読出しを規則的に行っても)、その取得した数値が規則性を持たない乱数となる乱数発生装置およびこれを適用した遊技機を提供することである。
【0009】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項1記載の発明は、所定の更新周期で数値を更新していくことにより、予め定める範囲に含まれる数値を一定の順序で繰り返し発生する数値発生手段(11,12)と、この数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、上記更新周期を変更する更新周期変更手段(13,14)とを含むことを特徴とする乱数発生装置である。
【0010】
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、数値発生手段が予め定める範囲に含まれる数値を一通り発生したことに応答して、数値発生手段における数値の更新周期(数値発生手段が数値を発生する周期)が変更される。これにより、数値発生手段が予め定める範囲に含まれる数値を一通り発生するのに要する期間の長さが変化するので、たとえ数値発生手段が発生する数値を規則的に取得しても、その取得した数値は規則性を持たない乱数となる。
【0011】
請求項2記載の発明は、上記数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、その後に上記数値発生手段が最初に発生する数値を決定する初期値決定手段(15)をさらに含むことを特徴とする請求項1記載の乱数発生装置である。
この発明によれば、数値発生手段が予め定める範囲に含まれる数値を一通り発生したことに応答して、その後に数値発生手段が最初に発生する数値が変更されるので、数値発生手段から取得した数値に規則性が現れることをより確実に防止できる。
【0012】
なお、請求項3に記載のように、上記乱数発生装置が、上記数値発生手段が発生する数値の更新タイミングを規定する更新信号を出力する更新信号出力手段(3)をさらに含む場合には、上記更新周期変更手段は、上記更新信号出力手段が更新信号を出力する周期を変更することにより上記更新周期を変更するものであってもよい。
具体的には、請求項4に記載のように、上記乱数発生装置は、一定周期でクロック信号を発生するクロック発生手段(2)をさらに含み、上記更新信号出力手段は、上記クロック発生手段が発生するクロック信号を予め定める分周比で分周して分周クロック信号を生成するクロック分周手段(31)と、このクロック分周手段からの分周クロック信号の入力に応答してカウント値が1ずつ減算されるダウンカウンタ(32)と、このダウンカウンタの初期カウント値を記憶したレジスタ(33)とを含むものであり、上記更新周期変更手段は、上記レジスタに記憶されている初期カウント値を更新することにより、上記更新信号出力手段が更新信号を出力する周期を変更するものであってもよい。
【0013】
請求項5記載の発明は、乱数を発生する乱数発生手段と、この乱数発生手段が発生する乱数を用いた抽選を行う抽選実行手段と、この抽選実行手段による抽選の結果に基づいて遊技動作の制御を行う遊技動作制御手段とを含み、上記乱数発生手段として、請求項1ないし4のいずれかに記載の乱数発生装置が用いられていることを特徴とする遊技機である。
この発明によれば、乱数発生装置から発生される乱数を用いた良好な抽選を達成することができる。
【0014】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態(第1の実施形態)に係る乱数発生装置の構成を示すブロック図である。この乱数発生装置は、たとえば、パチンコ機やパチスロ機などの遊技機の制御装置に組み込まれて、この制御装置に備えられたマイクロコンピュータ1内のCPUが実行する各種抽選(たとえば、遊技者に有利な大当たり遊技動作を実行するか否かを決定するための大当たり抽選など)に用いられる乱数を発生する装置であり、クロック信号を発生するクロック発生回路2と、このクロック発生回路2に接続されたCTC(ClockTimer Circuit)3とを有している。
【0015】
CTC3は、クロック発生回路2からのクロック信号を予め定められた分周比で分周するプリスケーラ31と、このプリスケーラ31で分周されたクロック信号(分周クロック信号)の入力をトリガとしてカウント値を1ずつ減算(デクリメント)するダウンカウンタ32と、このダウンカウンタ32に初期カウント値としてセットすべき値を記憶しておくための時間定数レジスタ33とを含む。ダウンカウンタ32は、時間定数レジスタ33に記憶されている値が初期カウント値としてセットされた後、プリスケーラ31から分周クロック信号が入力される度に、カウント値が1ずつ減算されていき、カウント値が零になると、マイクロコンピュータ1に向けて乱数更新信号を出力する。また、ダウンカウンタ32のカウント値が零になると、その時点で時間定数レジスタ33に記憶されている値が、ダウンカウンタ32に新たな初期カウント値としてセットされる。こうして、遊技機に電源が投入されている間、上述のような動作が繰り返し行われダウンカウンタ32のカウント値が零になる度に、ダウンカウンタ32からマイクロコンピュータ1に向けて乱数更新信号が出力される。
【0016】
マイクロコンピュータ1に内蔵されたRAMには、たとえば、零から予め定める最大乱数値Nmax(たとえば、Nmax=631)までの範囲でカウント値が更新されるアップカウンタで構成された乱数格納領域11が設定されている。また、マイクロコンピュータ1は、たとえば、CPUが実行するプログラム処理により実現される乱数更新処理部12を実質的に有している。ダウンカウンタ32から出力された乱数更新信号は、乱数更新処理部12に与えられるようになっており、乱数更新処理部12は、乱数更新信号の入力に応答して、乱数格納領域11内の数値(カウント値)を1だけ加算した数値に更新する処理を行う。また、乱数更新処理部12は、乱数格納領域11内の数値が最大乱数値Nmaxに達した後、さらに乱数更新信号が入力された場合には、乱数格納領域11内の数値を最大乱数値Nmaxから零に戻す。これにより、乱数格納領域11内の数値は、CTC3からの乱数更新信号の出力周期(=乱数更新周期)と最大乱数値Nmaxとを乗算することにより定まる期間で、零から最大乱数値Nmaxまでのすべての値をとる。
【0017】
マイクロコンピュータ1内のCPUが実行する各種抽選では、所定のタイミングで乱数格納領域11内の数値が乱数として読み出される。たとえば、大当たり抽選では、遊技盤に配設されている始動口へ遊技球が入ったタイミングで乱数格納領域11内の数値が読み出される。そして、大当たり抽選では、乱数格納領域11から読み出された数値と予め定められた大当たり数値とが比較されて、両数値が一致すれば大当たり、両数値が異なればはずれと決定される。
【0018】
「発明が解決しようとする課題」の項でも説明したように、従来の乱数発生装置では、乱数格納領域内の数値の更新周期である乱数更新周期が一定であるため、乱数格納領域内の数値は、その一定の乱数更新周期と最大乱数値Nmaxとを乗算することにより定まる一定の期間ごとに零から最大乱数値までのすべての値をとるといった周期的な変化を示す。そのため、乱数格納領域から数値を規則的に読み出すことにより、その乱数格納領域から読み出した数値に規則性を持たせることができるという問題があった。
【0019】
これに対し、この乱数発生装置は、乱数格納領域11内の数値が最大乱数値Nmaxから零に更新される度に、乱数格納領域11内の数値の更新周期である乱数更新周期が変更される構成になっている。
乱数更新周期は、クロック信号の出力周期とプリスケーラ31での分周比とダウンカウンタ32の初期カウント値とを掛け合わせることによって定まるから、乱数更新周期の変更は、たとえば、ダウンカウンタ32の初期カウント値、つまり時間定数レジスタ33に記憶されている数値を変更することにより達成できる。そこで、時間定数レジスタ33に記憶されている数値を変更するために、マイクロコンピュータ1は、ダウンカウンタ32の初期カウント値として時間定数レジスタ33に設定すべき数値を決定するレジスタ設定値決定処理部13を有している。また、マイクロコンピュータ1に内蔵されたROMには、レジスタ設定値決定処理部13による決定処理の際に参照されるレジスタ設定値テーブル14が格納されている。
【0020】
図2は、レジスタ設定値決定処理部13およびレジスタ設定値テーブル14の構成を説明するためのブロック図である。レジスタ設定値決定処理部13は、マイクロコンピュータ1内のCPUに内蔵されたBレジスタ131、Cレジスタ132、Dレジスタ133およびEレジスタ134に記憶されている各データに基づいて、レジスタ設定値テーブル14に格納されている数値の中から1つの数値を特定し、その特定した数値を時間定数レジスタ33に設定すべき数値に決定する。レジスタ131〜134は、それぞれ8ビットのデータを記憶可能なレジスタであり、CPUが各種演算処理を行う際のワークレジスタとして使用するものである。
【0021】
すなわち、レジスタ設定値決定処理部13は、乱数格納領域11内の数値が最大乱数値Nmaxから零に更新されると、これに応答して、レジスタ131〜134に格納されている各データ中の下位4ビットのデータ(数値)を合算する。そして、その合算データの上位4ビットのデータを零に置き換えて得られるデータを、レジスタ設定値テーブル14に格納されている値の中から時間定数レジスタ33に設定すべき値を特定するためのインデックス値とする。一方、レジスタ設定値テーブル14は、たとえば、アドレス「00H」,「01H」,「02H」,「03H」,「04H」,「05H」,「06H」,「07H」,「08H」,「09H」,「0AH」,「0BH」,「0CH」,「0DH」,「0EH」および「0FH」が付された領域に、それぞれ乱数更新周期を1.2msec、1.4msec、1.6msec、1.8msec、2.0msec、2.2msec、2.4msec、2.6msec、2.8msec、3.0msec、3.2msec、3.4msec、3.6msec、3.8msecおよび4.0msecとするために時間定数レジスタ33に設定すべき数値を格納することにより構成されている。レジスタ設定値決定処理部13は、上述のようにしてインデックス値を決定すると、そのインデックス値に基づいて、レジスタ設定値テーブル14のアドレス指定を行い、これにより特定される数値を時間定数レジスタ33に設定すべき数値に決定する。そして、このようにして決定された数値が時間定数レジスタ33に設定されることにより、時間定数レジスタ33に記憶されている数値が変更され、乱数更新周期の変更が達成される。
【0022】
たとえば、Bレジスタ131、Cレジスタ132、Dレジスタ133およびEレジスタ134にそれぞれデータ「23H」,「00H」,「01H」,「0EH」が記憶されている状態で、乱数格納領域11内の数値が最大乱数値Nmaxから零に更新されると、レジスタ131〜134に格納されている各データ中の下位4ビットのデータ「3H」,「0H」,「1H」,「EH」が合算され、その合算データ「12H」の上位4ビットのデータを零に置き換えて得られるデータ「02H」が、レジスタ設定値テーブル14に格納されている値の中から時間定数レジスタ33に設定すべき値を特定するためのインデックス値とされる。そして、そのインデックス値に基づいて、レジスタ設定値テーブル14のアドレス「02H」が指定され、このアドレス「02H」の領域に格納されている数値が時間定数レジスタ33に設定すべき数値に決定される。こうして決定された数値が時間定数レジスタ33に設定されると、その後は、CTC3(ダウンカウンタ32)からマイクロコンピュータ1(乱数更新処理部12)に1.4msecの周期で乱数更新信号が出力され、乱数格納領域11内の数値が1.4msecの周期で更新される。
【0023】
以上のように、この乱数発生装置は、乱数格納領域11内の数値が最大乱数値Nmaxから零に更新される度に、乱数格納領域11内の数値の更新周期である乱数更新周期が変更される構成になっている。これにより、図3に示すように、乱数格納領域11内の数値が零から最大乱数値Nmaxまで更新されるのに要する期間の長さが変化するので、たとえ乱数格納領域11からの数値の読出しを規則的に行っても、その読み出された数値は規則性を持たない乱数となる。ゆえに、この乱数発生装置を適用した遊技機では、乱数発生装置から発生される乱数を用いた良好な抽選を行うことができる。
【0024】
図4は、この発明の他の実施形態(第2の実施形態)に係る乱数発生装置の構成を示すブロック図である。この図4において、図1に示す各部に相当する部分には、図1の場合と同一の参照符号を付している。また、その同一の参照符号を付した部分については、上述の実施形態の場合とそれぞれ同様な機能を有するので、以下では、それらの部分についての詳細な説明を省略する。
この実施形態に係る乱数発生装置では、乱数格納領域11内の数値が零から最大乱数値Nmaxまでのすべての値をとると(乱数格納領域11を構成するアップカウンタのカウント値が1巡すると)、これに応答して乱数格納領域11の初期値が設定され、その後、乱数格納領域11内の数値は、その初期値から更新されていくようになっている。
【0025】
具体的に説明すると、マイクロコンピュータ1に内蔵されたRAMには、たとえば、零から予め定める最大値(たとえば、631)までの範囲でカウント値が更新されるアップカウンタで構成された乱数初期値格納領域15が設定されている。この乱数初期値格納領域15内の数値(カウント値)は、ダウンカウンタ32から乱数更新処理部12への乱数更新信号の入力に応答して、1ずつ大きな数値に更新されていき、乱数初期値格納領域15内の数値が最大値に達した後、さらに乱数更新信号が入力された場合には、乱数初期値格納領域15内の数値が最大値から零に戻されるようになっている。
【0026】
乱数格納領域11内の数値が零から最大乱数値Nmaxまでのすべての値をとると、乱数初期値格納領域15内の数値が読み出されて、この読み出された数値が乱数格納領域11の初期値として設定される。また、レジスタ設定値決定処理部13によって決定された数値が時間定数レジスタ33に設定されて、CTC3(ダウンカウンタ32)からマイクロコンピュータ1(乱数更新処理部12)に与えられる乱数更新信号の出力周期、つまり乱数格納領域11内の数値の更新周期である乱数更新周期が変更される。
【0027】
これにより、乱数格納領域11内の数値は、たとえば、図5に示すように、乱数格納領域11内の数値が零から最大乱数値Nmaxまでのすべての値をとる度に、乱数格納領域11内の数値が、それまでの数値とは無関係な数値(初期値)に変更され、また、更新周期が変更される。よって、この実施形態の構成によれば、乱数格納領域11から読み出される数値が規則性を有することをより確実に防止することができ、上述の第1の実施形態の場合と同様に、この乱数発生装置を適用した遊技機では、乱数発生装置から発生される乱数を用いた良好な抽選を行うことができる。
【0028】
以上、この発明の2つの実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、上記の各実施形態では、この発明に係る乱数発生装置がパチンコ機やパチスロ機などの遊技機に適用された場合を例にとったが、この発明に係る乱数発生装置は、遊技機以外にも、乱数を用いてデータの暗号化・平文化を行う装置などに適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る乱数発生装置の構成を示すブロック図である。
【図2】レジスタ設定値決定処理部およびレジスタ設定値テーブルの構成を説明するためのブロック図である。
【図3】図1の乱数発生装置が発生する乱数の変化を示すグラフである。
【図4】この発明の他の実施形態に係る乱数発生装置の構成を示すブロック図である。
【図5】図4の乱数発生装置が発生する乱数の変化を示すグラフである。
【図6】従来の乱数発生装置の構成を示すブロック図である。
【図7】従来の乱数発生装置が発生する乱数の変化を示すグラフである。
【符号の説明】
1   マイクロコンピュータ
2   クロック発生回路
3   CTC
11  乱数格納領域
12  乱数更新処理部
13  レジスタ設定値決定処理部
14  レジスタ設定値テーブル
15  乱数初期値格納領域
31  プリスケーラ
32  ダウンカウンタ
33  時間定数レジスタ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a random number generator and a gaming machine to which the random number generator is applied.
[0002]
[Prior art]
For example, in a gaming machine such as a pachinko machine or a pachislot machine, a random number generation device is incorporated in a control device, and a lottery using a random number generated by the random number generation device is performed. In the lottery using random numbers, for example, a jackpot lottery for determining whether or not to execute a jackpot game operation advantageous to the player, and after the jackpot game operation, a special mode (a so-called probable change mode or a time saving mode) is entered. There is a mode lottery for deciding whether or not.
[0003]
FIG. 6 is a block diagram showing a configuration of a conventional random number generation device. The random number generation device includes a random number storage area 911 provided in a RAM in a microcomputer 91 provided in the control device, and a random number update processing unit that performs processing for updating a numerical value stored in the random number storage area 911. 912, a clock generation circuit 92 that generates a clock signal, and a random number update signal that specifies the update timing of the numerical value in the random number storage area 911 based on the clock signal from the clock generation circuit 92. CTC (Clock Timer Circuit) 93.
[0004]
The CTC 93 has a prescaler 931 that divides the clock signal from the clock generation circuit 92 at a predetermined frequency division ratio, and a count value triggered by the input of the clock signal (divided clock signal) divided by the prescaler 931 as a trigger. And a time constant register 933 that stores an initial count value of the down counter 932. After the initial count value stored in the time constant register 933 is set in the down counter 932, the count value of the down counter 932 is incremented each time the divided clock signal is input from the prescaler 931 to the down counter 932. The value is subtracted one by one from the value. Then, when the count value of the down counter 932 becomes zero, a random number update signal is output from the down counter 932 to the random number update processing unit 92. Further, an initial count value is newly set in the down counter 932. Thereafter, the above operation is repeatedly performed, and a random number update signal is output from the down counter 932 to the random number update processing unit 92 at a constant random number update period.
[0005]
The random number storage area 911 is formed of, for example, an up counter whose count value is updated in a range from zero to a predetermined maximum random number value Nmax (for example, Nmax = 631). When the random number update signal from the down counter 932 is input to the random number update processing unit 912, in response to the input, the random number update processing unit 912 increases the value in the random number storage area 911 by 1 (increment). Be updated. After the numerical value in the random number storage area 911 reaches the maximum random number value Nmax, when a random number update signal is further input to the random number update processing unit 912, the numerical value in the random number storage area 911 is returned to zero from the maximum random number value Nmax. . Thereby, as shown in FIG. 7, the numerical values in the random number storage area 911 take all values from zero to the maximum random number value Nmax for every fixed period T (= random number update cycle × maximum random number value Nmax).
[0006]
[Problems to be solved by the invention]
For example, in a jackpot lottery performed in a pachinko machine, a numerical value in a random number storage area 911 is read by a CPU in the microcomputer 91 at a timing when a game ball enters a starting port provided in a game board. The read numerical value is compared with a predetermined jackpot numerical value. If the two values match, the jackpot is determined, and if the two values are different, a loss is determined.
[0007]
If there is no regularity in the ball entry timing (timing for reading a numerical value from the random number storage area 911) to the starting port, the numerical value read from the random number storage area 911 has no regularity, and each value from zero to the maximum random number value Nmax Since the probabilities of reading the values are all equal, it can be said that the numerical values read from the random number storage area 911 for the jackpot lottery are the random numbers generated by the random number generator at the timing of entering the starting port. However, as shown in FIG. 7, since the change of the numerical value in the random number storage area 911 has a periodicity, the timing of launching the game ball on the game board is adjusted so that the game ball is an integral multiple of the certain period T or If the user enters the starting port at a cycle of 1 / integer, regularity appears in the numerical value read from the random number storage area 911. In this case, the numerical value read from the random number storage area 911 cannot be said to be a random number. And 1).
[0008]
Therefore, an object of the present invention is to solve the above-mentioned technical problem, and to obtain a numerical value generated by a numerical value generating means regularly (even when reading a numerical value from a random number storage area regularly). Another object of the present invention is to provide a random number generator in which the obtained numerical value is a random number having no regularity and a gaming machine to which the random number generator is applied.
[0009]
Means for Solving the Problems and Effects of the Invention
According to a first aspect of the present invention, a numerical value generating means (11) updates a numerical value at a predetermined update cycle to repeatedly generate numerical values included in a predetermined range in a predetermined order. , 12), and updating cycle changing means (13, 14) for changing the updating cycle in response to the numerical value generating means generating one of the numerical values included in the predetermined range. Is a random number generator.
[0010]
It should be noted that the alphanumeric characters in parentheses indicate corresponding components and the like in embodiments described later. Hereinafter, the same applies in this section.
According to the present invention, the update cycle of the numerical value in the numerical value generating means (the cycle in which the numerical value generating means generates the numerical value) is changed in response to the numerical value generating means generating all the numerical values included in the predetermined range. You. As a result, the length of a period required for the numerical value generating means to generate all the numerical values included in the predetermined range changes, so that even if the numerical value generating means regularly obtains the numerical values, The resulting value is a random number with no regularity.
[0011]
The invention according to claim 2 is characterized in that, in response to the numerical value generating means generating one of the numerical values included in the predetermined range, the numerical value generating means thereafter determines the first numerical value to be generated. The random number generator according to claim 1, further comprising means (15).
According to the present invention, in response to the numerical value generating means generating all the numerical values included in the predetermined range, the numerical value generated first by the numerical value generating means is changed. It is possible to more reliably prevent the regularity from appearing in the obtained numerical value.
[0012]
According to a third aspect of the present invention, when the random number generation device further includes an update signal output unit (3) that outputs an update signal that defines an update timing of a numerical value generated by the numerical value generation unit, The update cycle changing means may change the update cycle by changing a cycle at which the update signal output means outputs an update signal.
Specifically, as set forth in claim 4, the random number generation device further includes a clock generation means (2) for generating a clock signal at a constant cycle, and the update signal output means includes: Clock dividing means (31) for dividing a generated clock signal by a predetermined dividing ratio to generate a divided clock signal, and a count value in response to the input of the divided clock signal from the clock dividing means Is reduced by one, and a register (33) storing an initial count value of the down counter is provided. The updating cycle changing means includes an initial count stored in the register. By updating the value, the cycle in which the update signal output means outputs the update signal may be changed.
[0013]
The invention according to claim 5 is a random number generating means for generating a random number, a lottery executing means for performing a lottery using the random number generated by the random number generating means, and a game operation based on a result of the lottery by the lottery executing means. A game machine comprising a game operation control means for performing control, wherein the random number generation device according to any one of claims 1 to 4 is used as the random number generation means.
According to the present invention, it is possible to achieve a good lottery using random numbers generated by the random number generation device.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a block diagram showing a configuration of a random number generation device according to an embodiment (first embodiment) of the present invention. This random number generation device is incorporated in a control device of a game machine such as a pachinko machine or a pachislot machine, and various kinds of lotteries executed by a CPU in a microcomputer 1 provided in the control device (for example, advantageous to a player) And a clock generating circuit 2 for generating a clock signal. The clock generating circuit 2 generates a clock signal, and is connected to the clock generating circuit 2. CTC (ClockTimer Circuit) 3.
[0015]
The CTC 3 has a prescaler 31 that divides a clock signal from the clock generation circuit 2 at a predetermined division ratio, and a count value triggered by input of the clock signal (divided clock signal) divided by the prescaler 31. And a time constant register 33 for storing a value to be set as an initial count value in the down counter 32. After the value stored in the time constant register 33 is set as the initial count value, the down counter 32 decrements the count value by one each time a divided clock signal is input from the prescaler 31. When the value becomes zero, a random number update signal is output to the microcomputer 1. When the count value of the down counter 32 becomes zero, the value stored in the time constant register 33 at that time is set in the down counter 32 as a new initial count value. Thus, while the power of the gaming machine is turned on, the above-described operation is repeatedly performed, and every time the count value of the down counter 32 becomes zero, a random number update signal is output from the down counter 32 to the microcomputer 1. Is done.
[0016]
In the RAM incorporated in the microcomputer 1, for example, a random number storage area 11 composed of an up counter whose count value is updated in a range from zero to a predetermined maximum random number value Nmax (for example, Nmax = 631) is set. Have been. Further, the microcomputer 1 substantially has, for example, a random number update processing unit 12 realized by a program process executed by the CPU. The random number update signal output from the down counter 32 is supplied to the random number update processing unit 12, and the random number update processing unit 12 responds to the input of the random number update signal by reading the numerical value in the random number storage area 11. (Count value) is updated to a numerical value obtained by adding one. Further, when a random number update signal is input after the numerical value in the random number storage area 11 reaches the maximum random number value Nmax, the random number update processing unit 12 converts the numerical value in the random number storage area 11 to the maximum random number value Nmax. To zero. Thereby, the numerical value in the random number storage area 11 is a period determined by multiplying the output cycle of the random number update signal from the CTC 3 (= random number update cycle) by the maximum random number value Nmax, and from zero to the maximum random number value Nmax. Takes all values.
[0017]
In various lotteries executed by the CPU in the microcomputer 1, numerical values in the random number storage area 11 are read out as random numbers at a predetermined timing. For example, in the jackpot lottery, the numerical value in the random number storage area 11 is read at the timing when the game ball enters the starting port provided on the game board. In the jackpot lottery, the value read from the random number storage area 11 is compared with a predetermined jackpot value, and if the two values match, the jackpot is determined, and if the two values are different, it is determined to be out.
[0018]
As described in the section of “Problems to be Solved by the Invention”, in the conventional random number generator, since the random number update period, which is the update period of the numerical value in the random number storage area, is constant, the numerical value in the random number storage area is Indicates a periodic change in which all values from zero to the maximum random number value are taken every fixed period determined by multiplying the constant random number update cycle by the maximum random number value Nmax. For this reason, there is a problem in that by regularly reading numerical values from the random number storage area, the numerical values read from the random number storage area can have regularity.
[0019]
On the other hand, in this random number generation device, each time the numerical value in the random number storage area 11 is updated from the maximum random number value Nmax to zero, the random number update cycle that is the update cycle of the numerical value in the random number storage area 11 is changed. It has a configuration.
Since the random number update cycle is determined by multiplying the output cycle of the clock signal by the division ratio of the prescaler 31 and the initial count value of the down counter 32, the random number update cycle is changed, for example, by changing the initial count of the down counter 32. This can be achieved by changing the value, that is, the numerical value stored in the time constant register 33. Therefore, in order to change the numerical value stored in the time constant register 33, the microcomputer 1 determines the numerical value to be set in the time constant register 33 as the initial count value of the down counter 32. have. Further, the ROM built in the microcomputer 1 stores a register setting value table 14 which is referred to at the time of the determination processing by the register setting value determination processing unit 13.
[0020]
FIG. 2 is a block diagram for explaining the configuration of the register set value determination processing unit 13 and the register set value table 14. The register setting value determination processing unit 13 performs a register setting value table 14 based on data stored in a B register 131, a C register 132, a D register 133, and an E register 134 built in the CPU in the microcomputer 1. Is specified, and the specified numerical value is determined as a numerical value to be set in the time constant register 33. Each of the registers 131 to 134 is a register capable of storing 8-bit data, and is used as a work register when the CPU performs various arithmetic processing.
[0021]
That is, when the numerical value in the random number storage area 11 is updated from the maximum random number value Nmax to zero, the register setting value determination processing unit 13 responds to this, The lower 4 bits of data (numerical value) are added up. The data obtained by replacing the upper 4 bits of the sum data with zero is used as an index for specifying the value to be set in the time constant register 33 from the values stored in the register setting value table 14. Value. On the other hand, the register set value table 14 includes, for example, the addresses “00H”, “01H”, “02H”, “03H”, “04H”, “05H”, “06H”, “07H”, “08H”, “09H”. , "0AH", "0BH", "0CH", "0DH", "0EH", and "0FH", the random number update cycle is 1.2 msec, 1.4 msec, 1.6 msec, 1 msec, respectively. 0.8 msec, 2.0 msec, 2.2 msec, 2.4 msec, 2.6 msec, 2.8 msec, 3.0 msec, 3.2 msec, 3.4 msec, 3.6 msec, 3.8 msec and 4.0 msec. It is constituted by storing a numerical value to be set in the time constant register 33. After determining the index value as described above, the register setting value determination processing unit 13 specifies the address of the register setting value table 14 based on the index value, and stores the specified value in the time constant register 33. Determine the value to be set. Then, by setting the numerical value determined in this way in the time constant register 33, the numerical value stored in the time constant register 33 is changed, and the change of the random number update cycle is achieved.
[0022]
For example, when data “23H”, “00H”, “01H”, and “0EH” are stored in the B register 131, the C register 132, the D register 133, and the E register 134, respectively, the numerical value in the random number storage area 11 is stored. Is updated from the maximum random number value Nmax to zero, the lower four bits of data “3H”, “0H”, “1H”, and “EH” in the data stored in the registers 131 to 134 are summed up, Data “02H” obtained by replacing the upper 4 bits of the sum data “12H” with zero specifies the value to be set in the time constant register 33 from the values stored in the register setting value table 14. Index value for Then, based on the index value, the address “02H” of the register setting value table 14 is designated, and the numerical value stored in the area of the address “02H” is determined as the numerical value to be set in the time constant register 33. . When the thus determined numerical value is set in the time constant register 33, a random number update signal is thereafter output from the CTC 3 (down counter 32) to the microcomputer 1 (random number update processing unit 12) at a period of 1.4 msec. The numerical value in the random number storage area 11 is updated at a period of 1.4 msec.
[0023]
As described above, the random number generating apparatus changes the random number updating cycle, which is the updating cycle of the numerical value in the random number storage area 11, every time the numerical value in the random number storage area 11 is updated from the maximum random number value Nmax to zero. Configuration. As a result, as shown in FIG. 3, the length of a period required for the numerical value in the random number storage area 11 to be updated from zero to the maximum random number value Nmax changes. Is performed regularly, the read numerical value is a random number having no regularity. Therefore, in the gaming machine to which the random number generation device is applied, it is possible to perform a good lottery using the random number generated from the random number generation device.
[0024]
FIG. 4 is a block diagram showing a configuration of a random number generation device according to another embodiment (second embodiment) of the present invention. In FIG. 4, parts corresponding to the respective parts shown in FIG. 1 are denoted by the same reference numerals as in FIG. In addition, the portions denoted by the same reference numerals have the same functions as those in the above-described embodiment, and therefore, detailed description of those portions will be omitted below.
In the random number generation device according to this embodiment, when the numerical values in the random number storage area 11 take all values from zero to the maximum random number value Nmax (when the count value of the up counter constituting the random number storage area 11 makes one round). In response, the initial value of the random number storage area 11 is set, and thereafter, the numerical value in the random number storage area 11 is updated from the initial value.
[0025]
More specifically, a random number initial value storage constituted by an up-counter whose count value is updated in a range from zero to a predetermined maximum value (for example, 631) is stored in a RAM incorporated in the microcomputer 1. An area 15 is set. The numerical value (count value) in the random number initial value storage area 15 is updated to a larger numerical value by one in response to the input of the random number update signal from the down counter 32 to the random number update processing unit 12. When a random number update signal is input after the numerical value in the storage area 15 reaches the maximum value, the numerical value in the random number initial value storage area 15 is returned from the maximum value to zero.
[0026]
When the numerical values in the random number storage area 11 take all values from zero to the maximum random number value Nmax, the numerical values in the random number initial value storage area 15 are read, and the read numerical values are stored in the random number storage area 11. Set as the initial value. The numerical value determined by the register setting value determination processing unit 13 is set in the time constant register 33, and the output cycle of the random number update signal given from the CTC 3 (down counter 32) to the microcomputer 1 (random number update processing unit 12) That is, the random number update period, which is the update period of the numerical value in the random number storage area 11, is changed.
[0027]
As a result, the numerical value in the random number storage area 11 becomes, for example, as shown in FIG. 5, every time the numerical value in the random number storage area 11 takes all values from zero to the maximum random number value Nmax. Is changed to a value (initial value) irrelevant to the previous value, and the update cycle is changed. Therefore, according to the configuration of this embodiment, it is possible to more reliably prevent the numerical value read from the random number storage area 11 from having regularity, and as in the case of the first embodiment described above, In the gaming machine to which the generator is applied, a good lottery using the random numbers generated from the random number generator can be performed.
[0028]
The two embodiments of the present invention have been described above, but the present invention can be embodied in other forms. For example, in each of the above embodiments, the case where the random number generator according to the present invention is applied to a game machine such as a pachinko machine or a pachislot machine is taken as an example, but the random number generator according to the present invention is not limited to a game machine. In addition, the present invention can be applied to an apparatus for encrypting and decrypting data using random numbers.
In addition, various design changes can be made within the scope of the matters described in the claims.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a random number generation device according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a register set value determination processing unit and a register set value table;
FIG. 3 is a graph showing a change in a random number generated by the random number generator of FIG. 1;
FIG. 4 is a block diagram showing a configuration of a random number generation device according to another embodiment of the present invention.
FIG. 5 is a graph showing a change in a random number generated by the random number generator of FIG. 4;
FIG. 6 is a block diagram illustrating a configuration of a conventional random number generation device.
FIG. 7 is a graph showing changes in random numbers generated by a conventional random number generation device.
[Explanation of symbols]
1 microcomputer 2 clock generation circuit 3 CTC
11 Random number storage area 12 Random number update processing unit 13 Register setting value determination processing unit 14 Register setting value table 15 Random number initial value storage area 31 Prescaler 32 Down counter 33 Time constant register

Claims (5)

所定の更新周期で数値を更新していくことにより、予め定める範囲に含まれる数値を一定の順序で繰り返し発生する数値発生手段と、
この数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、上記更新周期を変更する更新周期変更手段と
を含むことを特徴とする乱数発生装置。
Numerical value generating means for repeatedly generating numerical values included in a predetermined range in a predetermined order by updating numerical values at a predetermined update cycle,
An update cycle changing means for changing the update cycle in response to the numerical value generating means generating one of the numerical values included in the predetermined range.
上記数値発生手段が上記予め定める範囲に含まれる数値を一通り発生したことに応答して、その後に上記数値発生手段が最初に発生する数値を決定する初期値決定手段をさらに含むことを特徴とする請求項1記載の乱数発生装置。In response to the numerical value generating means generating one of the numerical values included in the predetermined range, the numerical value generating means further includes initial value determining means for determining a numerical value to be generated first. The random number generator according to claim 1, wherein 上記乱数発生装置は、上記数値発生手段が発生する数値の更新タイミングを規定する更新信号を出力する更新信号出力手段をさらに含み、
上記更新周期変更手段は、上記更新信号出力手段が更新信号を出力する周期を変更することにより上記更新周期を変更するものであることを特徴とする請求項1または2記載の乱数発生装置。
The random number generator further includes an update signal output unit that outputs an update signal that defines an update timing of the numerical value generated by the numerical value generation unit,
3. The random number generator according to claim 1, wherein the update cycle changing means changes the update cycle by changing a cycle at which the update signal output means outputs an update signal.
上記乱数発生装置は、一定周期でクロック信号を発生するクロック発生手段をさらに含み、
上記更新信号出力手段は、上記クロック発生手段が発生するクロック信号を予め定める分周比で分周して分周クロック信号を生成するクロック分周手段と、このクロック分周手段からの分周クロック信号の入力に応答してカウント値が1ずつ減算されるダウンカウンタと、このダウンカウンタの初期カウント値を記憶したレジスタとを含むものであり、
上記更新周期変更手段は、上記レジスタに記憶されている初期カウント値を更新することにより、上記更新信号出力手段が更新信号を出力する周期を変更するものであることを特徴とする請求項3記載の乱数発生装置。
The random number generation device further includes a clock generation unit that generates a clock signal at a constant cycle,
The update signal output means includes: a clock frequency dividing means for dividing a clock signal generated by the clock generating means at a predetermined frequency dividing ratio to generate a frequency-divided clock signal; A down counter whose count value is decremented by one in response to a signal input; and a register storing an initial count value of the down counter.
4. The update cycle changing means changes the cycle at which the update signal output means outputs an update signal by updating an initial count value stored in the register. Random number generator.
乱数を発生する乱数発生手段と、
この乱数発生手段が発生する乱数を用いた抽選を行う抽選実行手段と、
この抽選実行手段による抽選の結果に基づいて遊技動作の制御を行う遊技動作制御手段とを含み、
上記乱数発生手段として、請求項1ないし4のいずれかに記載の乱数発生装置が用いられていることを特徴とする遊技機。
Random number generating means for generating a random number;
Lottery executing means for performing a lottery using random numbers generated by the random number generating means,
Game operation control means for controlling the game operation based on the result of the lottery by the lottery execution means,
A gaming machine, wherein the random number generation device according to any one of claims 1 to 4 is used as the random number generation means.
JP2002160121A 2002-05-31 2002-05-31 Random number generator and game machine with the same applied Pending JP2004005223A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002160121A JP2004005223A (en) 2002-05-31 2002-05-31 Random number generator and game machine with the same applied

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002160121A JP2004005223A (en) 2002-05-31 2002-05-31 Random number generator and game machine with the same applied

Publications (1)

Publication Number Publication Date
JP2004005223A true JP2004005223A (en) 2004-01-08

Family

ID=30429648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002160121A Pending JP2004005223A (en) 2002-05-31 2002-05-31 Random number generator and game machine with the same applied

Country Status (1)

Country Link
JP (1) JP2004005223A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005198872A (en) * 2004-01-16 2005-07-28 Sankyo Kk Game machine
JP2005323771A (en) * 2004-05-13 2005-11-24 Samii Kk Game machine
JP2006026064A (en) * 2004-07-15 2006-02-02 Sanyo Product Co Ltd Game machine
JP2006026160A (en) * 2004-07-16 2006-02-02 Takao:Kk Pachinko game machine
JP2006116234A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2006116235A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2010029533A (en) * 2008-07-30 2010-02-12 Universal Entertainment Corp Game machine
JP2010029628A (en) * 2008-09-24 2010-02-12 Universal Entertainment Corp Game machine
JP2020072888A (en) * 2019-10-23 2020-05-14 株式会社ユニバーサルエンターテインメント Game machine
JP2020072850A (en) * 2019-10-09 2020-05-14 株式会社ユニバーサルエンターテインメント Game machine

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005198872A (en) * 2004-01-16 2005-07-28 Sankyo Kk Game machine
JP4570365B2 (en) * 2004-01-16 2010-10-27 株式会社三共 Game machine
JP2005323771A (en) * 2004-05-13 2005-11-24 Samii Kk Game machine
JP2006026064A (en) * 2004-07-15 2006-02-02 Sanyo Product Co Ltd Game machine
JP2006026160A (en) * 2004-07-16 2006-02-02 Takao:Kk Pachinko game machine
JP4565069B2 (en) * 2004-07-16 2010-10-20 株式会社高尾 Bullet ball machine
JP2006116234A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2006116235A (en) * 2004-10-25 2006-05-11 Samii Kk Game machine
JP2010029533A (en) * 2008-07-30 2010-02-12 Universal Entertainment Corp Game machine
JP2010029628A (en) * 2008-09-24 2010-02-12 Universal Entertainment Corp Game machine
JP2020072850A (en) * 2019-10-09 2020-05-14 株式会社ユニバーサルエンターテインメント Game machine
JP2020072888A (en) * 2019-10-23 2020-05-14 株式会社ユニバーサルエンターテインメント Game machine

Similar Documents

Publication Publication Date Title
JP2004005223A (en) Random number generator and game machine with the same applied
JP2000116887A5 (en)
JP2010063500A (en) Hardware random number monitoring device and game machine incorporating the same
JP2014208170A5 (en)
JP3672282B2 (en) Random number generator for gaming machines
JP4198923B2 (en) Random number generator
JP2010259824A (en) Control device of game machine
JP2010259825A (en) Control device of game machine
JP2010227662A (en) Controller of game machine
JP2010227663A (en) Controller of game machine
JP2001037955A (en) Random number producing device for game machine
JPH11290535A (en) Pseudo-random number generating device for game machine
JPH11207004A (en) Game machine controller
JP2010227667A (en) Controller of game machine
JP2003250970A (en) Game machine, game machine program, and computer- readable recording medium with the program recorded thereon
JP4418937B2 (en) Control device for gaming machine
JP4526299B2 (en) Game machine
US4412471A (en) Synchronization system for an electronic musical instrument having plural automatic play features
JPH01136680A (en) Pinball machine
JPH08139575A (en) Pulse output circuit
JPH10340183A (en) Random number generating circuit
JPH1176582A (en) Control device of game machine
JPH0894724A (en) Pattern generator for lsi testing device
JP2005066127A (en) Random number generator for game machine
JPH07182145A (en) Generating device for initial value of random number

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517