JP2003529100A - 所与の時間にわたってｐｗｍパルスを分配することによりディジタルディスプレイを駆動するための方法および装置 - Google Patents

所与の時間にわたってｐｗｍパルスを分配することによりディジタルディスプレイを駆動するための方法および装置

Info

Publication number
JP2003529100A
JP2003529100A JP2001571376A JP2001571376A JP2003529100A JP 2003529100 A JP2003529100 A JP 2003529100A JP 2001571376 A JP2001571376 A JP 2001571376A JP 2001571376 A JP2001571376 A JP 2001571376A JP 2003529100 A JP2003529100 A JP 2003529100A
Authority
JP
Japan
Prior art keywords
time
pulse
signal
signals
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001571376A
Other languages
English (en)
Inventor
ドゥ ベン，アントニー バン
Original Assignee
ライトハウス テクノロジーズ リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ライトハウス テクノロジーズ リミティド filed Critical ライトハウス テクノロジーズ リミティド
Publication of JP2003529100A publication Critical patent/JP2003529100A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 本発明は、所与の時間にわたってパルス幅変調信号のパルスを分配するための方法および装置を提供する。ディジタルディスプレイに適用する場合、本発明は、ディジタル素子を駆動するためにリフレッシュ時間にわたって分配されたより小さな複数のパルスを備えるディジタルデータを表す信号を供給する。複数の組み合わせ可能な信号を発生させるために、論理回路が設けられ、これにより、入来データを信号と組み合わせて、最終出力として発生させられる混合信号を決定することができる。適正な時間をより小さな時分割部分に分割するカウンタの最下位アクティブビットを識別し、複数の出力のうちの１つにパルスを発生することにより、個別の信号が発生される。この場合、独自の最下位ビットが識別された場合には、別個の出力でパルスが出力され、連続的で共通の最下位ビットが識別された場合には同一出力でパルスが発生される。

Description

【発明の詳細な説明】
【０００１】 ［発明の分野］ 本発明は、所与の時間にわたってパルス幅変調されたパルスを分配することに
よりディジタルディスプレイを駆動する方法および装置に関する。具体的に、こ
のような方法および装置は、ＬＥＤまたはＬＣＤスクリーンのようなディジタル
ディスプレイスクリーンまたはプロジェクタ、プラズマテレビジョン、或いは、
ディジタル情報を使用する他のディスプレイスクリーンの分野で実施することが
できるが、必ずしもこのような分野に限られるものではない。
【０００２】 ［発明の背景］ ディジタルディスプレイスクリーンは、最近、一層目立つようになってきてい
る。これらのスクリーンは、種々様々な形で提供され、本発明については、全体
的にＬＥＤスクリーンに関して説明するが、他のディジタルディスプレイシステ
ムにも同じ考察が当てはまるのは明らかである。
【０００３】 例えば、ＬＥＤスクリーンの場合、これらのスクリーンは典型的には、多数の
画素を含むスクリーンによって提供することができる。各画素は、所望の色範囲
を提供するために、種々異なる多数の有色ＬＥＤ素子を備えてもよい。また、典
型的には、これらの有色ＬＥＤ素子は、赤色、青色または緑色ＬＥＤ素子を備え
てもよい。
【０００４】 設定時間にわたって画素に特定の色を提供するために、赤色、緑色および青色
素子の照射に種々異なる強度を個別に与えることにより、色の範囲を提供するこ
とができる。
【０００５】 ディジタルディスプレイを用いる場合、各ＬＥＤ素子の強度の変動は、各素子
が給電される時間の相対百分率によって達成されるのが典型的である。
【０００６】 このようなディジタルディスプレイは、種々のリフレッシュレートで動作する
ことができる。人間の眼に比較的連続的に見える信号を供給するための典型的な
周波数は、約６０Ｈｚである。６０Ｈｚの周波数で、各画素は、所望の色を表示
し、１／６０秒の時間内でＬＥＤ素子毎に適正なエネルギーレベルを提供するこ
とを必要とする。
【０００７】 データがＬＥＤにディジタルの形で提供され、ＬＥＤは実質的に瞬間的に動作
するので、リフレッシュ時間にわたるエネルギーレベルの変動は、そのリフレッ
シュ時間の適切な部分にわたってのみＬＥＤ素子を照射することにより可能とな
る。ディジタルディスプレイの場合、素子は、その時間にわたってより高いまた
はより低いエネルギーレベルを提供することにより操作されることは一般的では
なく、リフレッシュ時間にわたって平均されたその色の強度の当該百分率を提供
するのに必要な、リフレッシュ時間の百分率に対応する時間にわたってのみ素子
を照射するように、設定出力レベルを設けることにより、操作される。このよう
な素子に供給される電流の変化に対して、しばしば非線形応答が生じる。従って
、供給される瞬間的な電流を変化させ、時間全体にわたってこの電流を維持する
よりもむしろ、素子が給電される時間量を変化させることが一般的にはより望ま
しい。
【０００８】 リフレッシュ時間を「Ｔ」によって表される時間とすると、それぞれの色の種
々の強度は、所要の「Ｔ」の適正な部分時間にわたって適正な素子を照射するこ
とにより提供される。
【０００９】 このような機能を発揮する最も単純な方法は、おそらく、時間「Ｔ」のスター
ト時に素子を切換え、その素子をスイッチオフする前に適正な部分時間にわたっ
てこの素子に給電することである。例えば、５０％の赤色強度を伴う色を有する
ことが所望される場合、赤色素子は、時間「Ｔ」の前半分の時間にわたって給電
されてよい。この時間「Ｔ」の開始からの時間「Ｔ」のこのような時間部分を変
化させることにより、種々異なる強度が提供される。
【００１０】 このようなシステムを利用すると、特定の視覚効果が発生する。この視覚効果
は「揺らぎ(shimmer)」と呼ばれる。
【００１１】 このような視覚効果のメカニズムは全体的には理解されていないが、この効果
は、時間「Ｔ」にわたる不均一なエネルギー分布により発生するものと思われる
。
【００１２】 上述の例で示したように、時間「Ｔ」の前半分を通してだけ素子に給電するこ
とにより、５０％の強度が提供される。静止画像の場合、後続の時間「Ｔ」も同
様に給電され、平均分布は特定の視覚歪みを形成しない。しかし、動画がスクリ
ーン上に投影される場合、その動画の境界上の画素は、連続するリフレッシュサ
イクル相互間の強度を著しく変えることを必要とされる。
【００１３】 １サイクル中に素子が５０％の時間にわたって給電され、次のサイクルでは２
５％の時間にわたって給電されるような環境を考えると、単に第１のリフレッシ
ュ時間の前半分と、次のリフレッシュ時間の前４分の１の時間とにわたって、素
子を実行するだけで、個々のリフレッシュ時間毎の正確な平均エネルギーが提供
される。しかしリフレッシュ時間の開始および終了は、観る者の心とは同期しな
い。２つのサイクルのうちの最初のサイクルのスタートから始まる時間が僅かに
より長い時間、例えば、時間「Ｔ」プラス２５％であると考えると、５０％「Ｔ
」給電時間および２５％「Ｔ」給電時間の双方は、単独の１．２５「Ｔ」時間内
に生じる。このことは、１．２５「Ｔ」時間にわたる６０％の平均エネルギー分
布をもたらす。明らかにこのようなエネルギー分布は、短縮された後続時間「Ｔ
」の強度のみならず、最初の時間「Ｔ」の強度よりも、この延長された時間にお
いてより大きな強度となる。
【００１４】 このような揺らぎ視覚効果は、明るいまたは暗い線を形成し、この線はスクリ
ーン全体にわたって動画についてまわる。
【００１５】 一般に、この効果を試験して克服するのに、２つの方策が講じられている。
【００１６】 第１の方策は、リフレッシュサイクルを顕著に縮小することである。このこと
は、効果の発生を阻止することはないが、しかし、著しく高速のリフレッシュサ
イクルは、人間の眼に明白な効果を低減することができる。一般には、この効果
は、ディスプレイ全体にわたってより高速で動く画像上で明らかになる。このよ
うな提案に伴う困難は、リフレッシュサイクルを縮小することにより、ディスプ
レイに必要となる処理が著しく増大し、ハードウェアが複雑になり、このことが
コストの増大を招くことである。最も経済的なリフレッシュ時間は、人間の眼の
探知速度よりも僅かだけ高速である。
【００１７】 上述のシステムは、所要の強度を提供するために、信号のパルス幅変調「ＰＷ
Ｍ（Pulse Width Modulation）」を使用する。前述のように、パルス幅変調の最
も単純な形は、単に所望の時間「Ｔ」の百分率に、単独のパルスの長さを一致さ
せることである。
【００１８】 リフレッシュサイクルを増加させ、揺らぎの問題に対処することはコスト上難
しいので、時間「Ｔ」内の所要パルス長を操作して、その時間にわたって分配さ
れた一連のパルスを形成するために別の方法が利用されている。時間「Ｔ」を通
してパルスをこのように平均化することにより、問題が克服される。
【００１９】 この機能を果たす上での１つの単純な方法は、時間「Ｔ」を一連の不連続的な
タイムインターバルに分割することである。これらのタイムインターバルは、時
間「Ｔ」の５０％を表すブロックや、時間「Ｔ」の２５％を表す第２のブロック
や、時間「Ｔ」の１２．５％を表す別のブロック等を表すことができる。
【００２０】 このような時間は時間「Ｔ」にわたって不連続に分配されるので、利用可能な
全強度のうちの５／８の強度を提供することが所望される場合、この値を可能に
するために、５０％および１２．５％の不連続的なタイムインターバルを利用す
ることができる。これらが時間「Ｔ」全体を通して隣接し合わないタイムインタ
ーバルである場合、ある程度の平均化が生じる。典型的には、５０％のタイムイ
ンターバルは、時間「Ｔ」の一方の末端に隣接し、２５％インターバルが５０％
インターバルに隣接し、１２．５％インターバルは２５％インターバルに隣接し
て５０％インターバルからは隔たっていてよい。５／８または６２．５％の強度
は、ＬＥＤ素子のようなディスプレイ素子が照射される２つの時間ブロックを提
供する。これらの時間ブロックは、素子が給電されない２５％タイムインターバ
ルによって分離される。
【００２１】 時間「Ｔ」を分割するセグメントの数に応じて、より複雑な配列を提供するこ
とができる。
【００２２】 しかし、このようなタイプのシステムは、画素に対する強度が不連続的な時間
の境界のうちの一つに接近している場合に、なおも困難をもたらす。例えば、強
度を５０％としたい場合には、この強度は、時間「Ｔ」の一方の末端における単
一パルスによって提供される。同様に、５０％の値を僅かだけ超える強度の百分
率は、単一の５０％パルスと、小さな別のパルスとによって表され、この別のパ
ルスは、時間「Ｔ」の他方の末端で形成されることになる。強度の値がこれらの
特定の時間ブロック境界に近接する場合には、このような配列では、時間「Ｔ」
全体にわたってパルスを平均化することはほとんどできない。
【００２３】 より良い解決手段を提供するために、最近の製品は、ＥＰＲＯＭ（Erasable a
nd Programmable Read Only memory）の形のメモリを組み込んでいる。ＥＰＲＯ
Ｍは、所要の平均化信号を供給するためのルックアップテーブルを含んでいる。
【００２４】 このような解決手段を実施するための典型的な装置を図１に概略的に示す。典
型的な記憶域１２８および６４に対応する、ＥＰＲＯＭ内部の個々のメモリライ
ンの一部を、説明のために図２に示す。
【００２５】 図１を参照すると、単独のＬＥＤ素子１を駆動するための装置の一部が簡略化
された状態で示されている。
【００２６】 一般的には、ビデオ信号またはこれに類するものが、アナログの形でシステム
全体によって受信され、ディジタルフォーマットに変換されてよい。画素内に赤
色、青色、緑色の個別の素子を有するディスプレイの場合、データは、そのリフ
レッシュサイクル時間内でその特定のＬＥＤの強度を表すディジタル数字として
表現される。
【００２７】 説明のために簡略化して示したように、データは、８ビット２進数の形のディ
ジタル信号２として提供することができる。２進ディジタル信号におけるビット
数は、素子毎の強度の目盛り数を決定する。８ビット信号は、２５６個の不連続
的な２進数を提供し、これらの２進数は、時間「Ｔ」にわたるＬＥＤ素子１に対
する２５６個の別個の強度を表すことができる。この信号は所望の通りに変化す
ることができる。なお、少なくとも、赤色、青色、緑色成分を有する画素化スク
リーンに用いられるときには、画素の最終色は、これら３つの素子それぞれの混
合比によって決定される。従って３つの色毎の２５６個の目盛りは、１６，７０
０，０００個を超える最終画素の色範囲全体を提供する。
【００２８】 先行技術例において示すように、データ信号はＥＰＲＯＭ３に提供される。典
型的には、ＥＰＲＯＭ３は、最小２５６個の不連続的な記憶域を保持する。１つ
の記憶域は、入来したデータから所望されたそれぞれ可能な強度に対応する。
【００２９】 ＥＰＲＯＭには、カウンタ４が取り付けられており、このカウンタは、先行技
術例においては、マッチング８ビットカウンタとして形成されている。クロック
５がカウンタ４を駆動する。本明細書において後述するように、カウンタのため
のビット数は、データビット数と一致する必要はなく、所望の場合には増加させ
ることができる。ビット数が減少させられることはあまり考えられない。それと
いうのも、ビット数を減少させると、ＬＥＤ１に利用可能な不連続的な強度のい
くつかが減少することになるからである。
【００３０】 クロック５は、リフレッシュサイクル「Ｔ」が複数の不連続的な小時間部分に
分割されるように、カウンタを駆動する。８ビットカウンタ４の場合、リフレッ
シュサイクルは、２５６個の不連続的な時間部分から成り、各時間部分は、カウ
ンタ４からの連続する２進数によって表される。
【００３１】 ＥＰＲＯＭにおける単独の記憶域内では、記憶域も同様にビット配列から成っ
ていてよく、この場合、この配列の長さは、カウンタ４によって発生させられた
不連続的な値の数によって決定される。図１に示すこのような特定の例の場合、
Ｅｐｒｏｎにおける各記憶域は、２５６個の個別のビットの列から成ってよい。
【００３２】 この先行技術例の動作を説明するために、図２を参照すると、１２８または６
４のデータ入力を表す記憶域に対応する記憶域部分が示されている。これらの記
憶域部分は、この先行技術の説明を補助するための典型的な記憶域部分にすぎな
い。
【００３３】 データ２によって時間の５０％にわたってＬＥＤ１を駆動しようとする場合、
データ２は、８ビット表示の２５６個の可能な２進数のうちの１２８個の２進数
に等しい２進数として提供されてよい。図２に示す記憶域１２８は、記憶域１２
８における或る２５６個のビットの最初の１６個のビットを示している。
【００３４】 カウンタ４がクロック５によって駆動されて、その２５６個の不連続的な数の
それぞれを循環するのに伴い、１２８メモリアドレス内のそれぞれ後続のビット
が考慮される。最初の１６個のビットに示したように、１２８アドレス内のどの
第２のビットも、ＬＥＤ１を照射するための「１」を含有している。
【００３５】 その結果、ＥＰＲＯＭ３からの出力６は、１２８個の個別のパルスから成るこ
とになる。これらのパルスの総数は、合計で総時間「Ｔ」の５０％になる。
【００３６】 数字６４の２進表示の形でデータ２を表現する、ＥＰＲＯＭ３内の記憶域を参
照すると、どの４番目のビットも「１」を含有することが、図１に示した最初の
１６個のビットから判る。これにより、出力６は、利用可能な時間「Ｔ」の合計
２５％となる、不連続的に分布された６４個のパルスから成ることになる。
【００３７】 このような先行技術に示すように、ＥＰＲＯＭは入来する不連続的なデータ信
号毎に、時間「Ｔ」にわたってパルスを首尾よく分配する。
【００３８】 実際にはこのようなＥＰＲＯＭは、複数の個別ＬＥＤ素子に対応する信号を発
生させることができる。従って、ＬＥＤ素子毎に別個のＥＰＲＯＭを設ける必要
はない。各ＥＰＲＯＭ３によってアドレス可能なＬＥＤ素子１の実際の数は、単
にＥＰＲＯＭ３の速度によって決定されるだけでなく、充分な速度で動作するＬ
ＥＤ素子１への通信経路を提供する能力によっても決定される。
【００３９】 現行の技術レベルでは、ディスプレイスクリーンのあらゆる現実的なセグメン
トを駆動するために、複数のＥＰＲＯＭを設けることがまだ必要である。典型的
な先行技術のシステムは、それぞれが３つのＬＥＤ素子を含有する５１２個の画
素から成る区分に対応して、駆動ボード上で６つのＥＰＲＯＭを利用することが
ある。
【００４０】 このような先行技術は揺らぎの問題を克服するものの、ＥＰＲＯＭの使用およ
びＥＰＲＯＭとＬＥＤのための駆動回路との接続は高価である。所要のＥＰＲＯ
Ｍの数は、マルチプレクサ、またはＥＰＲＯＭが平均してより多くのＬＥＤにア
ドレスすることを可能にする他の技術を有することにより、減らすことができる
が、このようなマルチプレクサもまた全体的にコストを高める。
【００４１】 ［発明の目的］ 本発明の目的は、所与の時間にわたってパルスを適宜に平均化することにより
従来技術の欠点のいくつかを克服できる一方、ＥＰＲＯＭなどのような高価な製
品の必要性が低減されるような、所与の時間にわたってＰＷＭ信号を分配するこ
とによりディジタルディスプレイを駆動するための方法および装置を提供するこ
とにある。
【００４２】 ［発明の概要］ 従って、第１の形態において、本発明は、概略すると、 時間「Ｔ」にわたって複数のパルス信号を発生するステップと、 前記複数のパルス信号のそれぞれが前記時間「Ｔ」にわたって少なくとも１つ
の個別のパルスを供給するステップと、 前記複数のパルス信号のそれぞれのパルスが前記複数のパルス信号のいずれの
信号の他のいずれのパルスに対しても、前記時間「Ｔ」内で不連続的なタイムイ
ンターバルにわたって発生されるステップと、 入来データによって所望された前記時間「Ｔ」の部分を合計で表す分配された
パルスを含む出力信号を発生するために、データに従って前記パルス信号を組み
合わせるステップと、を備えることを特徴とする所与の時間にわたってパルス幅
変調信号を分配することによりディジタルディスプレイを駆動する方法からなる
と云える。
【００４３】 従って、第２の形態において、本発明は、概略すると、 複数のパルス信号を発生するための少なくとも１つの信号発生器であって、該
信号のそれぞれは分配された個別のパルスを備え、該個別のパルスのそれぞれは
全てのパルス信号の個別のパルスに対して時間「Ｔ」内の不連続な時間にわたっ
て供給されるようになっているものと、 前記複数のパルス信号と入来するデータ信号のビットとを組み合わせて、該入
来データ信号を表現するために前記パルス信号のうちのどの信号を組み合わせる
べきかを選択するためのＡＮＤ接続手段と、 前記選択された複数の信号を組み合わせて、前記入来データを表現する時間「
Ｔ」にわたる単独の一続きの分配パルスにするためのＯＲ接続手段とを備えるこ
とを特徴とする時間「Ｔ」にわたってパルス幅変調信号を分配することによりデ
ィジタルディスプレイを駆動する装置からなると云える。
【００４４】 従って、第３の形態において、本発明は、概略すると、 所望の時間を分割する一連の２進数を発生し、 発生された前記一連の２進数の最低アクティブビットの位数を識別することに
より、それぞれの数が単独の時分割部分に対応する前記最下位ビットを識別する
数の配列を出力し、 時間の分割部分毎に個別のパルスを発生し、共通の最下位ビット識別部により
発生されたパルスが共通の出力で発生されるように組み合わせ可能な複数の出力
のうちの１つで出力パルスを発生することを備える後続の組み合わせに適した複
数の時間不連続的なパルス信号を発生することによりディジタルディスプレイを
駆動する方法からなると云える。
【００４５】 従って、第４の形態において、本発明は、概略すると、 ２進数配列を発生して前記時間を分割するためのカウンタと、 該カウンタからの２進配列出力内の最低アクティブビットを識別し、該最低ア
クティブビットを表す前記時分割部分毎に１つの信号が対応する一連の信号を出
力するための最下位ビット識別部と、 独自の最下位ビットが識別される毎に不連続的な出力でパルスを活性化し、共
通の最下位ビットが識別される毎に連続的なパルスを共通の出力で発生するよう
に活性化するためのパルス発生器とを備えることを特徴とする所与の時間にわた
って組み合わせ可能な複数のパルス信号を発生することによりディジタルディス
プレイを駆動するための装置からなると云える。
【００４６】 次に本発明の好ましい実施例を、以下の図面と関連して説明する。
【００４７】 ［好ましい実施例の詳細な説明］ 本発明は、所与の時間にわたってパルス幅変調パルスを分配することにより、
ディジタルディスプレイを駆動するための方法および装置に関する。
【００４８】 この好ましい実施例の場合、本発明は、ディジタルデータ信号２を表示するデ
ィスプレイスクリーンの形で実施される。説明のために、ディスプレイスクリー
ンは、単独のＬＥＤ素子１によって表すことができる。もちろん、実際には、本
発明は、個別の画素を形成する複数のこのようなＬＥＤ素子１を制御することに
より実施される。
【００４９】 さらに本発明は、ＬＥＤ素子に限定されるものではない。それというのも、他
のディスプレイシステム、例えば、プラズマＴＶ、ＬＣＤプロジェクタ、ＬＣＤ
スクリーンおよびこれに類する装置のためのディジタルデータは全て、同じ固有
の問題を抱え、リフレッシュサイクルにわたってパルス幅変調信号を分配するこ
とを必要としているからである。
【００５０】 簡略化のため、図３に示す好ましい実施例は、パルス幅変調信号６で単独のＬ
ＥＤ１を駆動するための実施例を示す。
【００５１】 図３を参照しながら、データ２の単独の８ビット項目を表す、分配されたパル
ス幅変調信号を供給することに関連して、装置について説明する。
【００５２】 この装置については８ビットディジタルデータに関連して説明するが、これは
８ビットディジタルデータが当業者にとって比較的標準的であるからにすぎない
。データ形式に関しては変更が可能である。
【００５３】 この実施例の場合、本発明は複数のパルス信号８を出力する信号発生器７を提
供する。パルス信号８のそれぞれは、他のパルス信号８のうちの１つまたは複数
と組み合わせることができ、これにより、時間全体にわたるパルスの種々の分配
が可能になる。
【００５４】 図３に示すように、データ２を個別のパルス信号８と組み合わせて、データ２
を正確に表すのに必要な、これらの個別の信号の混合を決定することができる。
データ２は次いで、蓄積した形のパルス信号６としてＬＥＤ１に供給される。
【００５５】 複数の信号を供給するための信号発生器７は、容易に組み合わせることのでき
る信号を供給して、ディジタルデータの種々の目盛りを表すのに必要な種々の範
囲を提供しようとする。さらに信号は、パルスなしの時間と比較して、パルスが
時間の種々の百分率を占めるように組み合わせ可能であるのが望ましい。信号は
個々のパルスの振幅を増大させるために組み合わされるものではない。このため
に、複数のパルス信号８は、あらゆる信号のどの個別のパルスも、その信号と組
み合わせ可能な他の信号のパルスと比較して、不連続的な時間を占めているよう
なパルス信号から成ることが理想である。時間内のどの特定の瞬間にも、複数の
パルス信号８のうちの１つによってしか、パルスを供給することはない。
【００５６】 本発明は、これらのパルスを発生させ、信号発生器７として作用するための論
理回路で実施されるものである。このような好ましい実施例における回路は、ク
ロック５と、カウンタ４と、優先順位エンコーダ９と、デコーダ１０とから成る
。
【００５７】 ８ビットディジタルデータ２のこの好ましい実施例の場合、このようなデータ
は、１０進数０〜２５５を表す２５６個の独自の２進数のうちのいずれか１つか
ら成っていてよい。
【００５８】 必ずしも必要ではないが、この好ましい実施例は、クロック５および８ビット
カウンタ４を利用するので、リフレッシュサイクルと一致する時間「Ｔ」を、複
数のより小さな時分割部分に分割することができる。８ビットカウンタ４を利用
すると、リフレッシュ時間「Ｔ」は２５６個の小時間に分割される。それぞれの
小時間は、カウンタ４からの連続する２進数出力によって表される。
【００５９】 なお、図１に関連して説明した先行技術と同様に、リフレッシュサイクルを分
割する時分割数は、ディジタルデータの可能な目盛り数と一致する必要はない。
ディジタルデータが８ビット信号から成るこのような例の場合、この好ましい実
施例は、データを完全に処理するため、また説明を明確にするために、そのデー
タを８ビットカウンタ４と一致させる。しかしカウンタ４は、他の目的で使用さ
れる、ビットの増大を伴う、１０ビットカウンタのようなより大きな数のカウン
タであってもよい。
【００６０】 あるいは、６ビット信号のような、より小さなビット信号を使用するカウンタ
４も可能である。ただしこのようなカウンタは、可能な組み合わせを減らし、８
ビットディジタル信号から得られる目盛り全てを完全には利用しない。
【００６１】 信号発生器７を参照すると、カウンタ４が、時間「Ｔ」内に２５６個の数値２
進信号を発生させることは明らかである。カウンタ４の符号Ｑ0〜Ｑ7で示された
８つの出力ビットのそれぞれは、優先順位エンコーダ９の入力ビットにマッピン
グされる。
【００６２】 優先順位エンコーダ９は、入来する２進数の位数を見極めようとする。優先順
位エンコーダ９は一般的には、８ビットの組み合わせ内で最高アクティブビット
を識別する。
【００６３】 所望の複数の出力信号８を発生させるためには、好ましい信号が、２５６個の
時分割部分を１つおきに占めるパルスを有する信号と、３つおきに占めるパルス
を有する別の信号と、７つおきに占めるさらに別のパルス信号と、などから成り
、この場合パルスは互いにオーバラップしないことを認識すべきである。これら
のパルスの周波数は、カウンタ４から入来するビットの活動発生頻度に一致する
。パルス信号は、ｎ＝１，２，３，…として実質的に１／２n・Ｔにわたるパル
スを有する信号から成っている。ｎの最大値は、総時分割数の２進位数である。
この例では、時分割部分の個数である２５６は２8なので、シーケンスはｎ＝８
で終わる。
【００６４】 カウンタ４が優先順位エンコーダ９に直接的にマッピングされていると考える
と、最高アクティブビットに関連する信号の分配は、所与の時間にわたって適切
には行われないことが明らかである。例えば、出力ビットＱ7は、時間の５０％
にわたる最高アクティブビットである。このビットは、カウンタ４によって発生
させられた数の半分に相当する最高アクティブビットである。しかし、このビッ
トは、発生した数の最後の５０％にしか相当しない最高アクティブビットであり
、このビットを可能な信号発生源と考えると、このアクティブビットは利用可能
な時間の半分を表すものの、その時間の最後の５０％に集中して、時間全体にわ
たっては分配されていないパルス信号が生じることになる。
【００６５】 これとは対照的に、本発明の場合、パルスの所望の分配が、最高アクティブビ
ットによってではなく、その代わりにカウンタ４からの最低アクティブビットに
よって発生させられる。
【００６６】 カウンタ４から２５６個の独自の２進数を発生させる場合、Ｑ0ビットは、２
５６個の２進数における２つ毎の最低アクティブビットとなる。これとは対照的
に出力ビットＱ7は、２進数「１０００００００」にだけ対応する最低アクティ
ブビットとなる。このビットは一回だけ発生する。
【００６７】 このような方法論を用いて、優先順位エンコーダ９は、最高アクティブビット
を認識する代わりに、カウンタ４から発生した最低アクティブビットを認識する
ように、カウンタ４に接続される。このことは、ビットＱ0である最低出力ビッ
トが、優先順位エンコーダ９の最高入力ビットＩ7にマッピングされるように、
出力ビットと入力ビットとの間の接続のマッピングを逆にすることだけで達成さ
れる。このことを、図３に示した接続１１によって示す。
【００６８】 優先順位エンコーダ９からの出力は、２５６個の連続する２進数から成る。こ
の２進数のそれぞれは、１０進数０〜７を表す３ビット数である。１０進数０〜
７は、優先順位エンコーダ９への入力によって認識される最高アクティブビット
を示す。このように連続した３ビット数は、接続部１２によってデコーダ１０に
通信することができる。
【００６９】 デコーダ１０への接続部１２に沿って供給される信号は、一般的に７，６，７
，５，７，６，７，４，７…の配列の形の数配列から成る。
【００７０】 デコーダ１０は、これらの２５６個の個別の数を８個のパルス信号に翻訳しよ
うとする。これらのパルス信号はデコーダ１０によって出力ビットＰ7〜Ｐ0から
形成された出力である。
【００７１】 １０進数７を表す入力信号を受信すると、デコーダ１０は出力Ｐ7でパルスを
出力する。同様に、１０進数４を表す入力を受信すると、出力Ｐ4でパルスが形
成され、以下同様にして対応出力においてパルスが形成される。
【００７２】 優先順位エンコーダ９からの出力における１０進数７は、２５６個の不連続的
な出力に１つおきの頻度で発生する。従って、出力Ｐ7におけるデコーダ１０か
らの出力は、２５６個の個別の時間区分に１つおきに形成されるパルスである。
【００７３】 可能な実施例からの出力を簡略化して図４および図５に示す。
【００７４】 図４を参照すると、３ビットシステムの代表的な出力が示されている。同じ方
法論を使用すると、３ビット発生器のデコーダからの出力は、時分割部分の１つ
おきにパルスが発生するパルス信号Ｐ2と、時分割部分の３つおきにパルスが発
生する信号Ｐ1と、単独のパルスから成る信号Ｐ0とから成ることになる。これら
の信号は、数０〜７によって表される８つの不連続的な信号を表すように、所望
の通りに組み合わせることができる。なお数０は、全てのパルスを排除すること
により表される。
【００７５】 図５を参照すると、信号Ｐ2およびＰ0の組み合わせを表す蓄積出力が示されて
いる。このような蓄積出力は、時間「Ｔ」にわたって分配された５つのパルスを
提供する。
【００７６】 なおこれらの実施例の場合、パルスは全ての組み合わせに関して、時間「Ｔ」
にわたって完全に一様には分配されない。図５に示すように、５つの個別のパル
スは単独のパルスと、３つのパルスから成るブロックと、別の単独のパルスとし
て分布される。ディジタルデータを取り扱うのに伴い、時間「Ｔ」全体の８つの
不連続的な小さな時分割部分においてパルスを発生させても、小さな時分割部分
「Ｔ」の始点および終点自体を非同期できない場合には、完全に一様な分配は可
能にならない。
【００７７】 上記手段により得られる３ビット信号の分布は理想的とはいえないものの、ビ
ットの数が増大するにつれて、図５に示すような３つの連続するパルスから成る
配列を組み合わせると、分布におよぼす全体的な影響は少なくなる。
【００７８】 図３に示した８ビットの実施例に戻ると、データ２は、ＡＮＤゲート１４を設
けることにより、複数の信号８のそれぞれと組み合わせることができるのが判る
。
【００７９】 データ２は、０〜２５５の２進数から成る。例えば、数１２８は、「１０００
００００」として２進数で表される。図３に示すように、データ２は、バッファ
１５などを介して供給され、信号の出力、例えば、数１２８は、出力Ｏ7におい
て「１」を形成することになる。他の全ての出力はゼロとなる。
【００８０】 データ２からのＯ7ビットは、デコーダ１０からのＰ7信号とＡＮＤ演算される
。上述のように、Ｐ7信号は、小さな時分割部分に１つおきのタイミングで形成
される１２８個の個別パルスから成る。Ｏ7データビットに「１」が現れ、この
「１」をＡＮＤゲートに取り込むことにより、Ｐ7信号の出力１６が生じる。残
りのデータビットＯ0〜Ｏ6は、全てゼロであり、これらをそれぞれＰ0〜Ｐ6にお
ける信号と一緒にＡＮＤゲートに取り込むと、ＡＮＤゲート１４からの出力にお
ける残りのパルス信号は全て削除される。その結果、ＬＥＤ１に供給される出力
６は、デコーダ１０から出力されたＰ7だけとなる。
【００８１】 データ２が数字１２９の２進表示である場合、別の例が考えられる。二進法で
は、バッファ１５からの出力はＯ7ビットにおいて「１」を、Ｏ0ビットにおいて
「１」を形成することになる。従ってＡＮＤゲートから下流側では、デコーダ１
０からはＰ7およびＰ0の出力だけがまだ存在する。他の全てのパルス信号は削除
される。これらの２つの信号はＯＲゲート１７を介して組み合わされるので、出
力６は１２９個のパルスから成る。この出力はパルス信号Ｐ7および１つの付加
的なパルスである。この付加的なパルスは、その時間の中間にある３つの連続的
なパルスから成るブロックを形成する中央のパルスである。このような分布は一
様な状態に充分に近く、これにより前述のような揺らぎ効果を克服することがで
きる。
【００８２】 以上のように、本発明はディスプレイ素子１に供給されることになっている種
々のエネルギーレベルを表すために、時間全体にわたって分配された一連のパル
スを発生させる方法および装置を提供する。本発明はルックアップテーブルまた
はメモリアドレス区分を用いる高価なＥＰＲＯＭを必要とすることなしに、その
代わりに論理回路を利用して、前記パルスを発生させる。
【００８３】 論理回路はカウンタからの最下位ビットの発生頻度を利用し、これにより、入
来データとの後続の組み合わせに必要な信号を発生させる。
【００８４】 本発明の別の形態は、本明細書を読めば、当業者には明らかとなる。好ましい
実施例に関連する説明は、本発明を限定するものではなく、好ましい一実施態様
および本発明の応用を示したものにすぎない。
【００８５】 本明細書を通して言及した特定の整数は、所望の場合には機能的に等価のもの
と置き換えることができる。
【図面の簡単な説明】
【図１】 所与の時間にわたって分配されるパルス幅変調信号を供給するための先行技術
の装置を示す図である。
【図２】 図１の装置に従ったＥＰＲＯＭの代表的なメモリアドレスの一部を示す図であ
る。
【図３】 本発明の好ましい実施例を示す概略図である。
【図４】 本発明の簡略化した実施例に従った複数のパルス信号を示す図である。
【図５】 本発明の簡略化した実施例から得られる可能な出力を示す概略図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ａ ６４１Ｒ Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｂ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 2H093 NA20 NA56 NC27 NC28 ND06 ND54 5C006 AA01 AA15 AF51 AF52 AF53 AF61 AF71 BB12 BC11 BF22 BF24 BF26 FA23 FA24 FA29 FA56 5C058 AA06 AA11 AA13 BA01 BA33 BB03 BB14 BB17 5C080 AA05 AA07 AA10 BB05 DD05 DD06 EE29 FF12 JJ03 JJ04

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 時間「Ｔ」にわたって複数のパルス信号を発生するステップ
    と、 前記複数のパルス信号のそれぞれが前記時間「Ｔ」にわたって少なくとも１つ
    の個別のパルスを供給するステップと、 前記複数のパルス信号のそれぞれのパルスが前記複数のパルス信号のいずれの
    信号の他のいずれのパルスに対しても、前記時間「Ｔ」内で不連続的なタイムイ
    ンターバルにわたって発生されるステップと、 入来データによって所望された前記時間「Ｔ」の部分を合計で表す分配された
    パルスを含む出力信号を発生するために、データに従って前記パルス信号を組み
    合わせるステップと、を備えることを特徴とする所与の時間にわたってパルス幅
    変調信号を分配することによりディジタルディスプレイを駆動する方法。
  2. 【請求項２】 請求項１に記載の方法において、前記複数のパルス信号の数
    は、前記データの最高数を表すのに必要な２進数字の数に等しいことを特徴とす
    る所与の時間にわたってパルス幅変調信号を分配することによりディジタルディ
    スプレイを駆動する方法。
  3. 【請求項３】 請求項１に記載の方法において、前記複数のパルス信号は、
    ｎ＝１，２，３…としたとき、前記時間「Ｔ」の実質的に１／２n・Ｔにわたる
    パルスを含有する信号を含み、ｎの最大値は、前記時間「Ｔ」から分割された不
    連続的なタイムインターバルの数の位数に等しいことを特徴とする所与の時間に
    わたってパルス幅変調信号を分配することによりディジタルディスプレイを駆動
    する方法。
  4. 【請求項４】 請求項１に記載の方法において、前記パルス信号とデータと
    の前記組み合わせは、前記データを利用することにより前記パルス信号を選択し
    、次いで、選択した信号を組み合わせて単独の試行信号にすることを備えること
    を特徴とする所与の時間にわたってパルス幅変調信号を分配することによりディ
    ジタルディスプレイを駆動する方法。
  5. 【請求項５】 請求項４に記載の方法において、前記選択は、入来する２進
    データ値内のアクティブビットをパルス信号とマッチングさせて該信号を組み合
    わせのために選択することにより実施されることを特徴とする所与の時間にわた
    ってパルス幅変調信号を分配することによりディジタルディスプレイを駆動する
    方法。
  6. 【請求項６】 複数のパルス信号を発生するための少なくとも１つの信号発
    生器であって、該信号のそれぞれは分配された個別のパルスを備え、該個別のパ
    ルスのそれぞれは全てのパルス信号の個別のパルスに対して時間「Ｔ」内の不連
    続な時間にわたって供給されるようになっているものと、 前記複数のパルス信号と入来するデータ信号のビットとを組み合わせて、該入
    来データ信号を表現するために前記パルス信号のうちのどの信号を組み合わせる
    べきかを選択するためのＡＮＤ接続手段と、 前記選択された複数の信号を組み合わせて、前記入来データを表現する時間「
    Ｔ」にわたる単独の一続きの分配パルスにするためのＯＲ接続手段とを備えるこ
    とを特徴とする時間「Ｔ」にわたってパルス幅変調信号を分配することによりデ
    ィジタルディスプレイを駆動する装置。
  7. 【請求項７】 請求項６に記載の装置において、前記複数のパルス信号は、
    前記入来データ信号の２進ビット毎のパルス信号を備えることを特徴とする時間
    「Ｔ」にわたってパルス幅変調信号を分配することによりディジタルディスプレ
    イを駆動する装置。
  8. 【請求項８】 請求項６に記載の装置において、前記複数のパルス信号は、
    ｎ＝１，２，３…として、時間「Ｔ」全体を分割することにより形成される不連
    続的な時間の数の２進位数に前記ｎが等しくなるまで時間「Ｔ」の実質的に１／
    ２n・Ｔにわたるパルスを含有する信号を含むことを特徴とする時間「Ｔ」にわ
    たってパルス幅変調信号を分配することによりディジタルディスプレイを駆動す
    る装置。
  9. 【請求項９】 請求項６に記載の装置において、前記信号発生器は、 時間「Ｔ」の分割部分を指定する２進数の配列を発生するためのクロック駆動
    式カウンタと、 前記カウンタの最低アクティブビットを識別し、該最低アクティブビットを識
    別する時分割部分毎に１つの信号が対応する信号の配列を発生するためのエンコ
    ーダと、 独自の最低アクティブビットが識別される毎に不連続的な出力で出力パルスを
    発生し、共通の最低アクティブビットが識別される毎に同じ出力で後続のパルス
    を発生するためのデコーダとを含むことを特徴とする時間「Ｔ」にわたってパル
    ス幅変調信号を分配することによりディジタルディスプレイを駆動する装置。
  10. 【請求項１０】 所望の時間を分割する一連の２進数を発生し、 発生された前記一連の２進数の最低アクティブビットの位数を識別することに
    より、それぞれの数が単独の時分割部分に対応する前記最下位ビットを識別する
    数の配列を出力し、 時間の分割部分毎に個別のパルスを発生し、共通の最下位ビット識別部により
    発生されたパルスが共通の出力で発生されるように組み合わせ可能な複数の出力
    のうちの１つで出力パルスを発生することを備える後続の組み合わせに適した複
    数の時間不連続的なパルス信号を発生することによりディジタルディスプレイを
    駆動する方法。
  11. 【請求項１１】 請求項１０に記載の方法において、前記出力パルスは、独
    自の最下位ビットが識別される毎に、独自の出力で発生されることを特徴とする
    後続の組み合わせに適した複数の時間不連続的なパルス信号を発生することによ
    りディジタルディスプレイを駆動する方法。
  12. 【請求項１２】 ２進数配列を発生して前記時間を分割するためのカウンタ
    と、 該カウンタからの２進配列出力内の最低アクティブビットを識別し、該最低ア
    クティブビットを表す前記時分割部分毎に１つの信号が対応する一連の信号を出
    力するための最下位ビット識別部と、 独自の最下位ビットが識別される毎に不連続的な出力でパルスを活性化し、共
    通の最下位ビットが識別される毎に連続的なパルスを共通の出力で発生するよう
    に活性化するためのパルス発生器とを備えることを特徴とする所与の時間にわた
    って組み合わせ可能な複数のパルス信号を発生することによりディジタルディス
    プレイを駆動するための装置。
  13. 【請求項１３】 請求項１２に記載の装置において、前記最下位ビット識別
    部は、前記カウンタに接続された優先順位エンコーダを備え、該エンコーダの最
    高位入力は前記カウンタの最低位出力に接続されるようになっていることを特徴
    とする所与の時間にわたって組み合わせ可能な複数のパルス信号を発生すること
    によりディジタルディスプレイを駆動するための装置。
  14. 【請求項１４】 請求項１３に記載の装置において、前記パルス発生器は、
    前記優先順位エンコーダから信号を受信するためのデコーダを含むことを特徴と
    する所与の時間にわたって組み合わせ可能な複数のパルス信号を発生することに
    よりディジタルディスプレイを駆動するための装置。
  15. 【請求項１５】 請求項１２に記載の装置において、前記カウンタは、前記
    ２進数配列を発生すると共に、クロックにより前記時間を分割するように駆動さ
    れることを特徴とする所与の時間にわたって組み合わせ可能な複数のパルス信号
    を発生することによりディジタルディスプレイを駆動するための装置。
  16. 【請求項１６】 請求項１２に記載の装置において、前記組み合わせ可能な
    複数の信号はｎ個の信号であり、ここで、ｎは前記カウンタからの時分割部分の
    数を表す２進数の位数であることを特徴とする所与の時間にわたって組み合わせ
    可能な複数のパルス信号を発生することによりディジタルディスプレイを駆動す
    るための装置。
JP2001571376A 2000-03-27 2001-03-26 所与の時間にわたってｐｗｍパルスを分配することによりディジタルディスプレイを駆動するための方法および装置 Pending JP2003529100A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US53552800A 2000-03-27 2000-03-27
US09/535,528 2000-03-27
PCT/IB2001/000477 WO2001073736A1 (en) 2000-03-27 2001-03-26 Method and apparatus for driving a digital display by distributing pwm pulses over time

Publications (1)

Publication Number Publication Date
JP2003529100A true JP2003529100A (ja) 2003-09-30

Family

ID=24134633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001571376A Pending JP2003529100A (ja) 2000-03-27 2001-03-26 所与の時間にわたってｐｗｍパルスを分配することによりディジタルディスプレイを駆動するための方法および装置

Country Status (12)

Country Link
EP (1) EP1269455B1 (ja)
JP (1) JP2003529100A (ja)
KR (1) KR20020093011A (ja)
CN (1) CN1272757C (ja)
AT (1) ATE534984T1 (ja)
AU (1) AU779338B2 (ja)
CA (1) CA2403939C (ja)
EA (1) EA005964B1 (ja)
HK (1) HK1052789B (ja)
MY (1) MY126157A (ja)
TW (1) TW581999B (ja)
WO (1) WO2001073736A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923341B2 (ja) 2002-03-06 2007-05-30 株式会社半導体エネルギー研究所 半導体集積回路およびその駆動方法
GB2403841B (en) * 2003-07-07 2006-08-09 Pelikon Ltd Control of Electroluminescent displays
JP4016942B2 (ja) * 2003-12-10 2007-12-05 セイコーエプソン株式会社 Ｐｗｍ信号生成回路及び表示ドライバ
KR100718962B1 (ko) * 2004-12-28 2007-05-16 엘지전자 주식회사 프로젝션 디스플레이 구동 장치
WO2012022235A1 (zh) * 2010-08-19 2012-02-23 深圳市明微电子股份有限公司 显示控制的倍频方法及装置
JP2020519920A (ja) * 2017-05-08 2020-07-02 コンパウンド フォトニクス リミティド 変調装置のための駆動技術
CN112985325B (zh) * 2021-04-21 2021-08-17 天津飞旋科技股份有限公司 正余弦编码器的位置解码方法、装置及计算机可读介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246592A (ja) 1990-02-23 1991-11-01 Seiko Instr Inc 表示装置の階調表示回路
JP3500899B2 (ja) 1997-03-27 2004-02-23 三菱電機株式会社 画像表示方法及び画像表示装置

Also Published As

Publication number Publication date
TW581999B (en) 2004-04-01
HK1052789B (zh) 2012-03-09
HK1052789A1 (en) 2003-09-26
CN1272757C (zh) 2006-08-30
KR20020093011A (ko) 2002-12-12
WO2001073736A1 (en) 2001-10-04
EA005964B1 (ru) 2005-08-25
AU779338B2 (en) 2005-01-20
EP1269455B1 (en) 2011-11-23
CN1421028A (zh) 2003-05-28
EP1269455A1 (en) 2003-01-02
ATE534984T1 (de) 2011-12-15
MY126157A (en) 2006-09-29
EA200201021A1 (ru) 2003-02-27
CA2403939C (en) 2012-03-27
CA2403939A1 (en) 2001-10-04
AU4268001A (en) 2001-10-08

Similar Documents

Publication Publication Date Title
US11295657B2 (en) Method and system for switched display of grayscale of multi-line scan led
CA2063744C (en) Digital micromirror device architecture and timing for use in a pulse-width modulated display system
US5543819A (en) High resolution display system and method of using same
EP0664917B1 (en) Display device
US6646654B2 (en) Modulation circuit, image display using the same, and modulation method
JP4059944B2 (ja) ディスプレイ・システムに於ける知覚される輪郭削りを減少させる方法及び回路
US6472946B2 (en) Modulation circuit and image display using the same
JP3266288B2 (ja) 表示装置およびその動作方法
US5798743A (en) Clear-behind matrix addressing for display systems
JP2000278705A (ja) カラー画像表示装置
JP2003532160A (ja) モノクローム及びカラーのデジタル・ディスプレイ・システム並びにその実施のための方法
US5153568A (en) Liquid crystal display panel system and method of using same
JPH09319332A (ja) Ｌｅｄ表示装置およびｌｅｄ表示方法
US6275271B1 (en) Tone display method
US5400044A (en) Method and apparatus for producing grey levels on a raster scan video display device
JPWO2002056288A1 (ja) カラー画像表示装置
US9230296B2 (en) Spatial and temporal pulse width modulation method for image display
JP2003529100A (ja) 所与の時間にわたってｐｗｍパルスを分配することによりディジタルディスプレイを駆動するための方法および装置
US6573951B1 (en) Non-terminating pulse width modulation for displays
CN117456912A (zh) 一种微型led数字数据驱动电路
JPH02291521A (ja) 中間調表示方式および中間調表示制御装置
US20080217509A1 (en) Increased color depth modulation using fast response light sources
US5220314A (en) Liquid crystal display apparatus and method of performing liquid crystal display
KR101104917B1 (ko) 펄스폭 변조(pwm)분산 스캐닝에 의한 구동ic에 계조비트를 늘리는 전광판
US20090278870A1 (en) Method of Displaying Pixels Using Fractional Pulse Width Modulation