JPH03246592A - 表示装置の階調表示回路 - Google Patents
表示装置の階調表示回路Info
- Publication number
- JPH03246592A JPH03246592A JP2043912A JP4391290A JPH03246592A JP H03246592 A JPH03246592 A JP H03246592A JP 2043912 A JP2043912 A JP 2043912A JP 4391290 A JP4391290 A JP 4391290A JP H03246592 A JPH03246592 A JP H03246592A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- thinning
- gradation
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、平面型表示装置の階調表示回路に関するもの
である。
である。
［発明の概要］
本発明は、従来の２階調の表示方式による平面表示装置
を用いてそのまま階調表示させる表示回路を提供しよう
とするものである。即ち、階調表現するための複数ビッ
トの表示データを、分解することにより階調表現のウェ
イト付けを行い、従来の駆動回路により単位時間内に何
度表示データとして駆動されるかにより階調度合を示す
ものである。
を用いてそのまま階調表示させる表示回路を提供しよう
とするものである。即ち、階調表現するための複数ビッ
トの表示データを、分解することにより階調表現のウェ
イト付けを行い、従来の駆動回路により単位時間内に何
度表示データとして駆動されるかにより階調度合を示す
ものである。
［従来の技術］
第４図は、従来の２階調表示方式の平面型表示装置のシ
ステムを示す回路構成図である。第４図において、４１
はパーソナルコンピュータ、４２はインターフェース回
路、４３は液晶などの平面型表示装置である。パーソナ
ルコンピュータ４１からの表示データＤｏ−Ｄ２、水平
同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃなどのビデオ
信号は、インターフェース回路４２に入力される。イン
ターフェース回路４２は、前記ビデオ信号から前記平面
型表示装置を動作させるために必要なデータＤＡＴＡ、
及び、シフトクロック信号ＣＬ２、ランチ信号ＣＬＩ、
フレーム信号ＦＲＭ、極性反転信号Ｍ、等のインターフ
ェース信号を発生するための回路である。平面型表示装
置４３は、液晶表示素子、またはプラズマ等を用いた表
示素子とそれを駆動するための駆動回路を内蔵したもの
である。平面型表示装置４３の駆動回路は、人力された
表示データに対して表示の０Ｎ１０ＦＦ駆動動作をする
だけであり、それ自体は階調表示機能を有していないも
のである。それ故に、階調表示をするには、ドツトの０
Ｎ１０ＦＦ表示による密度階調手段による方法である。
ステムを示す回路構成図である。第４図において、４１
はパーソナルコンピュータ、４２はインターフェース回
路、４３は液晶などの平面型表示装置である。パーソナ
ルコンピュータ４１からの表示データＤｏ−Ｄ２、水平
同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃなどのビデオ
信号は、インターフェース回路４２に入力される。イン
ターフェース回路４２は、前記ビデオ信号から前記平面
型表示装置を動作させるために必要なデータＤＡＴＡ、
及び、シフトクロック信号ＣＬ２、ランチ信号ＣＬＩ、
フレーム信号ＦＲＭ、極性反転信号Ｍ、等のインターフ
ェース信号を発生するための回路である。平面型表示装
置４３は、液晶表示素子、またはプラズマ等を用いた表
示素子とそれを駆動するための駆動回路を内蔵したもの
である。平面型表示装置４３の駆動回路は、人力された
表示データに対して表示の０Ｎ１０ＦＦ駆動動作をする
だけであり、それ自体は階調表示機能を有していないも
のである。それ故に、階調表示をするには、ドツトの０
Ｎ１０ＦＦ表示による密度階調手段による方法である。
また、駆動回路が、パルス幅変調機能を有する駆動回路
を内蔵した場合が考えられるが、この場合には、少なく
とも１表示画素あたり３ビツトのパラレル表示データが
必要になるそれ故に、前記述べた駆動回路の様に表示デ
ータを４ビツト或は８ビツトのパラレル転送することが
できなくなるので、大型の平面型表示装置を駆動する場
合、４倍或は、８倍と言う極めてデータ転送スピードの
早い駆動回路が必要になる。更に言えば、ＴＰＴ等のア
クティブ素子を内蔵した液晶表示素子を駆動する駆動回
路を用いる場合も考えられるが、この場合に扱われる表
示データは、ディジタル信号ではなくアナログ信号であ
る。それ故に、前記インターフェース回路４２の構成自
体が異なっているため機能の汎用化をはかることは、不
可能である。
を内蔵した場合が考えられるが、この場合には、少なく
とも１表示画素あたり３ビツトのパラレル表示データが
必要になるそれ故に、前記述べた駆動回路の様に表示デ
ータを４ビツト或は８ビツトのパラレル転送することが
できなくなるので、大型の平面型表示装置を駆動する場
合、４倍或は、８倍と言う極めてデータ転送スピードの
早い駆動回路が必要になる。更に言えば、ＴＰＴ等のア
クティブ素子を内蔵した液晶表示素子を駆動する駆動回
路を用いる場合も考えられるが、この場合に扱われる表
示データは、ディジタル信号ではなくアナログ信号であ
る。それ故に、前記インターフェース回路４２の構成自
体が異なっているため機能の汎用化をはかることは、不
可能である。
階調表示の他の方法として、表示データをフレーム毎に
間引きすることにより、ＯＮ表示駆動回数を異ならせる
ことにより階調表示させる方法がある。
間引きすることにより、ＯＮ表示駆動回数を異ならせる
ことにより階調表示させる方法がある。
［発明が解決しようとする課題］
本発明は、前記述べたように、従来の表示ドツトの０Ｎ
１０ＦＦ表示動作の駆動回路を用いた場合に、階調表示
動作が、できなっかたために表示情報量が十分ではなか
った。階調表示をする場合には、階調表示専用の駆動回
路を内蔵した駆動回路を用いたり、専用のインターフェ
ース回路を使う必要があり、汎用性に問題があった。表
示情報量を多くする手段として、カラー化にする方法が
、考えられるが、この場合には、駆動回路及びインター
フェース回路の汎用性の問題の他に、カラーフィルター
の製造、３倍の駆動回路数によるコストアップ要因と、
歩留りの低下、表示素子と駆動回路を接続するための実
装技術の難しさ等の問題が生じていた。
１０ＦＦ表示動作の駆動回路を用いた場合に、階調表示
動作が、できなっかたために表示情報量が十分ではなか
った。階調表示をする場合には、階調表示専用の駆動回
路を内蔵した駆動回路を用いたり、専用のインターフェ
ース回路を使う必要があり、汎用性に問題があった。表
示情報量を多くする手段として、カラー化にする方法が
、考えられるが、この場合には、駆動回路及びインター
フェース回路の汎用性の問題の他に、カラーフィルター
の製造、３倍の駆動回路数によるコストアップ要因と、
歩留りの低下、表示素子と駆動回路を接続するための実
装技術の難しさ等の問題が生じていた。
フレーム間引きによる方法においては、ノンアクティブ
の液晶表示装置において効果があるが、非線形抵抗二端
子素子を内蔵したアクティブの場合は、その応答速度が
ノン アクティブに比べ、１／３程度に速くなるためフ
リッカ−が顕著になり階調表示方法として用いられない
等の問題がある。
の液晶表示装置において効果があるが、非線形抵抗二端
子素子を内蔵したアクティブの場合は、その応答速度が
ノン アクティブに比べ、１／３程度に速くなるためフ
リッカ−が顕著になり階調表示方法として用いられない
等の問題がある。
［課題を解決するための手段］
本発明は、前記述べた問題点を解決するためになされた
ものである。その解決手段は、従来のフレー広間引きに
よる周波数変調による階調制御方式ではなく、表示ドツ
ト単位によるデータにより間引きの頻度を変えて、前記
ウェイトずけされた信号によりドツト単位でＯＮ１０
Ｆ Ｆデータを制御するものである。
ものである。その解決手段は、従来のフレー広間引きに
よる周波数変調による階調制御方式ではなく、表示ドツ
ト単位によるデータにより間引きの頻度を変えて、前記
ウェイトずけされた信号によりドツト単位でＯＮ１０
Ｆ Ｆデータを制御するものである。
［作用］
前記述べたように、最小時間間隔である表示ドツト単位
による間引きである故に、非線形二端子アクティブパネ
ルの様な応答速度の速いパネルにおいても従来の様なフ
リッカを生じることなく階調表示を実行するものである
。
による間引きである故に、非線形二端子アクティブパネ
ルの様な応答速度の速いパネルにおいても従来の様なフ
リッカを生じることなく階調表示を実行するものである
。
［実施例］
第１図は、本発明の一実施例を説明する波形図である。
第１図は３：１間引きの場合の波形図を示している。Ｄ
ＣＫは、ドツトクロックである。
ＣＫは、ドツトクロックである。
例えば、Ｗｌはフレーム１の期間内における間引きパタ
ーン波形図である。同様に、Ｗ２からＷｌはフレーム２
からフレーム７の間引きパターン波形図を示している。
ーン波形図である。同様に、Ｗ２からＷｌはフレーム２
からフレーム７の間引きパターン波形図を示している。
ＷｌからＷｌの波形図においてＨ”のレベルは表示ＯＮ
、”Ｌ”のレベルは表示ＯＦＦを意味するものである。
、”Ｌ”のレベルは表示ＯＦＦを意味するものである。
ドット番号１．２．３・・・２１は、表示パネルのドツ
ト位置を示すものである。この第１図から判るように、
フレーム１からフレーム７の期間内において、間引きパ
ターン波形がフレーム毎に１ドツトシフトすることを繰
り返すので各ドツト位置は均等に３図表示ＯＦＦされて
いることが理解できる。
ト位置を示すものである。この第１図から判るように、
フレーム１からフレーム７の期間内において、間引きパ
ターン波形がフレーム毎に１ドツトシフトすることを繰
り返すので各ドツト位置は均等に３図表示ＯＦＦされて
いることが理解できる。
第２図は、前記第１図の間引きパターン波形を発生する
ための実施例を示す回路図である。第２図において、１
は間引きパターン発生回路、２はシフトレジスタ回路、
３はリングカウンタ回路、４はセレクタ回路を示してい
る。次に、本回路の動作について説明する。ドツトクロ
ック信号ＤＣＫは、分周回路ｌに入力され、７発のクロ
ック信号でリセットされる。ＡＮＤ回路８は、リセット
信号を発生するためのものである。インバータ６により
反転された間引きパターン発生回路の出力信号は、シフ
トレジスタ回路２に入力され、ドツトクロソク信号ＤＣ
Ｋにより、ドツト毎にシフトされて出力ＱｌからＱ７を
発生する。垂直同期信号Ｖｓｙｃは、前記間引きパター
ン発生回路１、シフトレジスタ回路２のリセット入力と
リングカウンタ回路３のシフトクロックとして入力され
る。
ための実施例を示す回路図である。第２図において、１
は間引きパターン発生回路、２はシフトレジスタ回路、
３はリングカウンタ回路、４はセレクタ回路を示してい
る。次に、本回路の動作について説明する。ドツトクロ
ック信号ＤＣＫは、分周回路ｌに入力され、７発のクロ
ック信号でリセットされる。ＡＮＤ回路８は、リセット
信号を発生するためのものである。インバータ６により
反転された間引きパターン発生回路の出力信号は、シフ
トレジスタ回路２に入力され、ドツトクロソク信号ＤＣ
Ｋにより、ドツト毎にシフトされて出力ＱｌからＱ７を
発生する。垂直同期信号Ｖｓｙｃは、前記間引きパター
ン発生回路１、シフトレジスタ回路２のリセット入力と
リングカウンタ回路３のシフトクロックとして入力され
る。
それ故に、間引きパターン発生回路ｌとシフトレジスタ
回路２は、フレーム毎にリセットされ、リングカウンタ
回路３はＨ”のデータをシフトする様に動作する。シフ
トレジスタ回路２の出力Ｑ１からＱ７とリングカウンタ
回路３の出力Ｓ１からＳ７は、ＡＮＤ・ＯＲ回路により
なるセレクタ回路４に入力されＡＮＤ・ＯＲされるので
、出力Ｗ１からＷｌは前記第１図に示された間引きパタ
ーン波形が出力されることが判る。
回路２は、フレーム毎にリセットされ、リングカウンタ
回路３はＨ”のデータをシフトする様に動作する。シフ
トレジスタ回路２の出力Ｑ１からＱ７とリングカウンタ
回路３の出力Ｓ１からＳ７は、ＡＮＤ・ＯＲ回路により
なるセレクタ回路４に入力されＡＮＤ・ＯＲされるので
、出力Ｗ１からＷｌは前記第１図に示された間引きパタ
ーン波形が出力されることが判る。
第３図は、前記した本発明の第２図の間引きパターン発
生回路を用いた階調表示データ発生回路の一実施例を示
す回路図である。第３図において、ＤＣＫは、ドツトク
ロツタ信号である。Ｖｓｙｃは垂直同期信号である。Ｄ
ｏ、Ｄｌ、Ｄ２は、３ビツトの表示データである。３１
は、前記表示データＤｏ−Ｄ２をデコードするためのデ
コーダ回路である。３２から３７は前記した間引きパタ
ーン波形の間引き比を１＝２．３ニア、２：５．１：３
．１：４．１：６にセントした間引きパターン波形発生
回路である。３９は前記デコーダ回路３１の出力Ｂｌ−
Ｂ７と前記間引きパターン波形発生回路３２−３７の出
力Ｆｌ−Ｆ６の出力を論理積・和するためのＡＮＤ・Ｏ
Ｒ回路である。
生回路を用いた階調表示データ発生回路の一実施例を示
す回路図である。第３図において、ＤＣＫは、ドツトク
ロツタ信号である。Ｖｓｙｃは垂直同期信号である。Ｄ
ｏ、Ｄｌ、Ｄ２は、３ビツトの表示データである。３１
は、前記表示データＤｏ−Ｄ２をデコードするためのデ
コーダ回路である。３２から３７は前記した間引きパタ
ーン波形の間引き比を１＝２．３ニア、２：５．１：３
．１：４．１：６にセントした間引きパターン波形発生
回路である。３９は前記デコーダ回路３１の出力Ｂｌ−
Ｂ７と前記間引きパターン波形発生回路３２−３７の出
力Ｆｌ−Ｆ６の出力を論理積・和するためのＡＮＤ・Ｏ
Ｒ回路である。
ＧＳＤは、階調表示するために間引き変調された表示デ
ータである。次に、第３図の動作について説明する０表
示データに同期したドツトクロック信号ＤＣＫと垂直同
期信号Ｖｓｙｃは、前記間引きパターン波形発生回路３
２から３７に共通に入力される。前記間引きパターン波
形発生回路の間引き比は、異なっている。そして各々、
出力Ｆ１からＦ６信号を出力する。また、前記３ビツト
の表示データは、デコーダ回路３１に入力されデコード
出力ＢＯから８７を出力する。前記デコーダ出力信号Ｂ
１から８７と間引きパターン波形発生回路の出力信号Ｆ
ｌからＦ６は、それぞれ論理積・和回路３９に入力され
る。前記論理積・和回路３９の出力信号ＧＳＤは、デー
タ間引きされた階調制御信号であり、インターフェース
回路に表示データとして入力される。
ータである。次に、第３図の動作について説明する０表
示データに同期したドツトクロック信号ＤＣＫと垂直同
期信号Ｖｓｙｃは、前記間引きパターン波形発生回路３
２から３７に共通に入力される。前記間引きパターン波
形発生回路の間引き比は、異なっている。そして各々、
出力Ｆ１からＦ６信号を出力する。また、前記３ビツト
の表示データは、デコーダ回路３１に入力されデコード
出力ＢＯから８７を出力する。前記デコーダ出力信号Ｂ
１から８７と間引きパターン波形発生回路の出力信号Ｆ
ｌからＦ６は、それぞれ論理積・和回路３９に入力され
る。前記論理積・和回路３９の出力信号ＧＳＤは、デー
タ間引きされた階調制御信号であり、インターフェース
回路に表示データとして入力される。
［発明の効果］
上記述べたように、本発明によれば、最小の時間単位で
あるドツト毎に間引きを行い、それをフレーム毎に間引
きのタイミングをシフト（前記したＷｌからＷｌの様に
）し、それを常に繰り返すので、全表示画面にわたって
均一に間引くことができる。それ故に、応答速度の速い
アクティブパネルにおいてもフリッカを視感することな
く階調表示を行うことが可能となった。それ故に、パル
ス幅制御の専用駆動回路を用いなければならないといっ
た問題を解決することができる様になり、従来のモノク
ロの平面型表示装置を用いて、カラー表示のパーソナル
コンピュータのソフトがそのまま使用できるようになる
等の、多大な効果を有するものである。
あるドツト毎に間引きを行い、それをフレーム毎に間引
きのタイミングをシフト（前記したＷｌからＷｌの様に
）し、それを常に繰り返すので、全表示画面にわたって
均一に間引くことができる。それ故に、応答速度の速い
アクティブパネルにおいてもフリッカを視感することな
く階調表示を行うことが可能となった。それ故に、パル
ス幅制御の専用駆動回路を用いなければならないといっ
た問題を解決することができる様になり、従来のモノク
ロの平面型表示装置を用いて、カラー表示のパーソナル
コンピュータのソフトがそのまま使用できるようになる
等の、多大な効果を有するものである。
第１図は、本発明の一実施例を示す間引きパタ−ン波形
図、第２図は、間引きパターン発生波形を発住するため
の一実施例を示す回路図、第３図は、階調表示データ発
生回路の一実施例を示す回路図、第４図は、従来の平面
型表示装置のシステム構成を示す図である。 １・・・間引きパターン発生回路 ２・・・シフトレジスタ回路 ３・・・リングカウンタ回路 ４・・・セレクタ回路 ３２−３７・・・間引きパターン波形発生回路３１・・
・デコーダ回路 ３９・−・ＡＮＤ−ＯＲ回路 ４１・・・パーソナルコンピュータ ４２・・・インターフェース回路 ４３・・・平面型表示装置 以上
図、第２図は、間引きパターン発生波形を発住するため
の一実施例を示す回路図、第３図は、階調表示データ発
生回路の一実施例を示す回路図、第４図は、従来の平面
型表示装置のシステム構成を示す図である。 １・・・間引きパターン発生回路 ２・・・シフトレジスタ回路 ３・・・リングカウンタ回路 ４・・・セレクタ回路 ３２−３７・・・間引きパターン波形発生回路３１・・
・デコーダ回路 ３９・−・ＡＮＤ−ＯＲ回路 ４１・・・パーソナルコンピュータ ４２・・・インターフェース回路 ４３・・・平面型表示装置 以上
Claims (1)
- 【特許請求の範囲】 １、複数の表示データを用いて平面型表示装置に階調表
示する表示方式において、階調表現するための前記表示
データ、前記表示データをデコードするためのデコード
手段、ドット単位で間引きパターンを発生するための複
数個の間引きパターン発生手段よりなり、前記デコード
手段の出力が、前記間引きパターン発生手段の出力を選
択する構成とすることを特徴とする階調表示回路。 ２、請求項第１項記載の間引きパターン発生手段は、ド
ット単位で駆動を間引くパターンを形成するための間引
きパターン形成手段、前記間引きパターン形成手段の出
力のタイミングをシフトするシフト手段、前記シフト手
段の出力を少なくともフレーム毎に切り替えるためのセ
レクト手段により構成されたことを特徴とする階調表示
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2043912A JPH03246592A (ja) | 1990-02-23 | 1990-02-23 | 表示装置の階調表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2043912A JPH03246592A (ja) | 1990-02-23 | 1990-02-23 | 表示装置の階調表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03246592A true JPH03246592A (ja) | 1991-11-01 |
Family
ID=12676929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2043912A Pending JPH03246592A (ja) | 1990-02-23 | 1990-02-23 | 表示装置の階調表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03246592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073736A1 (en) | 2000-03-27 | 2001-10-04 | Lighthouse Technologies Ltd. | Method and apparatus for driving a digital display by distributing pwm pulses over time |
-
1990
- 1990-02-23 JP JP2043912A patent/JPH03246592A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073736A1 (en) | 2000-03-27 | 2001-10-04 | Lighthouse Technologies Ltd. | Method and apparatus for driving a digital display by distributing pwm pulses over time |
| AU779338B2 (en) * | 2000-03-27 | 2005-01-20 | Lighthouse Technologies Ltd. | Method and apparatus for driving a digital display by distributing PWM pulses over time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172108A (en) | Multilevel image display method and system | |
| US4926168A (en) | Liquid crystal display device having a randomly determined polarity reversal frequency | |
| EP0843300B1 (en) | Display gradation controller for a passive liquid crystal display | |
| US5298912A (en) | Multi-tone display device | |
| JPH04346390A (ja) | 液晶表示装置並びにその駆動方法及び駆動装置 | |
| US5657041A (en) | Method for driving a matrix liquid crystal display panel with reduced cross-talk and improved brightness ratio | |
| JPS6397921A (ja) | 液晶表示装置 | |
| JP2823614B2 (ja) | 階調表示方式および液晶表示装置 | |
| JPH03246592A (ja) | 表示装置の階調表示回路 | |
| CN107680549A (zh) | 帧速率控制方法 | |
| JPH0312692A (ja) | 液晶表示装置及び方法 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH03246593A (ja) | 表示装置の表示方式 | |
| JPH0310293A (ja) | 画像データ処理装置 | |
| JPH03280090A (ja) | 表示装置の階調表示回路 | |
| JPH03246594A (ja) | 表示装置のフルカラー表示回路 | |
| JPH03259187A (ja) | 表示装置の表示方式 | |
| JPH03231797A (ja) | 表示装置の表示方式 | |
| JP2588433B2 (ja) | カラー液晶表示装置の１６色発生回路 | |
| JP2002229507A (ja) | マトリクス型表示装置とその駆動方法及び携帯情報端末 | |
| JPH0414093A (ja) | 表示装置のフルカラー表示回路 | |
| JP3764285B2 (ja) | 液晶表示装置の駆動方法およびその駆動回路 | |
| JPH0535214A (ja) | 液晶表示装置 | |
| JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
| JPH023088A (ja) | 液晶表示装置の駆動方法 |