JPH03246594A - 表示装置のフルカラー表示回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、平面型表示装置のフルカラー表示回路に関す
るものである。

［発明の概要］ 本発明は、０Ｎ１０ＦＦ制御の駆動回路を使用した、従
来の８色カラ表示方式による平面表示装置を用いてその
ままフルカラ表示させる表示回路を提供しようとするも
のである。即ち、フルカラー表現するため、各々の複数
ビットのカラデータを、分解することにより階調表現の
ウェイト付けを行い、単位時間内に何度表示データとし
て駆動されるかにより各々のカラデータに対して階調表
示を実行しフルカラー表示をするものである。

［従来の技術］ 第４図は、従来の８色カラ表示方式の平面型表示装置の
システムを示す回路構成図である。第４図において、４
１はパーソナルコンピュータ、４２はインターフェース
回路、４３は液晶などの平面型表示装置である。パーソ
ナルコンピュータ４１からのカラーデータＲ，Ｇ、　Ｂ
、水平同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃなどの
ビデオ信号は、インターフェース回路４２に入力される
。

インターフェース回路４２は、前記ビデオ信号がら前記
平面型表示装置を動作させるために必要なカラーデータ
ＤＡＴＡ、及び、シフトクロック信号ＣＬ２、ランチ信
号ＣＬＩ、フレーム信号ＦＲＭ、極性反転信号Ｍ、等の
インターフェース信号を発生するための回路である。平
面型表示装置４３は、液晶表示素子、またはプラズマ等
を用いた表示素子とそれを駆動するための駆動回路を内
蔵したものである。平面型表示装置４３の駆動回路は、
入力された表示データに対して表示の０Ｎ１０ＦＦ駆動
動作をするだけであり、それ自体は階調表示機能を有し
ていないものである。それ故に、階調表示をするには、
ドツトの０Ｎ１０ＦＦ表示による密度階調手段による方
法である。また、駆動回路が、パルス幅変調機能を有す
る駆動回路を内蔵した場合が考えられるが、この場合に
は、少なくとも１表示画素あたり３ビツトのパラレル表
示データが必要になるそれ故に、前記述べた駆動回路の
様に表示データを４ビツト或は８ビー／　）のパラレル
転送することができなくなるので、大型のカラー平面型
表示装置を駆動する場合、４倍或は、８倍と言う極めて
データ転送スピードの早い駆動回路が必要になる。更に
言えば、ＴＰＴ等のアクティブ素子を内蔵した液晶表示
素子を駆動する駆動回路を用いる場合も考えられるが、
この場合に扱われるカラーデータは、ディジタル信号で
はなくアナログ信号である。それ故に、前記インターフ
ェース回路４２の構成自体が異なっているため機能の汎
用化をはかることは、不可能である。

フルカラー表示の他の方法として、表示データをフレー
ム毎に間引きすることにより、○Ｎ表示駆動回数を異な
らせることによりフルカラー表示させる方法がある。

［発明が解決しようとする課題］ 本発明は、前記述べたように、従来の表示ドツトの０Ｎ
１０ＦＦ表示動作の駆動回路を用いた場合に、フルカラ
ー表示動作が、できなっかたために表示情報量が十分で
はなかった。フルカラー表示をする場合には、フルカラ
表示専用の駆動回路を内蔵した駆動回路を用いたり、専
用のインターフェース回路を使う必要があり、汎用性に
問題があった。　フレーム間引きによる方法においては
、ノン　アクティブの液晶表示装置において効果がある
が、非線形抵抗二端子素子を内蔵したアクティブの場合
は、その応答速度がノン　アクティブに比べ、１／３程
度に速くなるためフリッカ−が顕著番こなりフルカラ表
示方法として用いられない等の問題がある。

［課題を解決するための手段］ 本発明は、前記述べた問題点を解決するためになされた
ものである。その解決手段は、従来のフレーム間引きに
よる周波数変調によるフルカラー制御方式ではなく、表
示ドツト単位によるデータにより間引きの頻度を変えて
、前記ウェイトずけされた信号によりドツト単位で０Ｎ
１０ＦＦデータを制御するものである。

［作用コ 前記述べたように、最小時間間隔である表示ドツト単位
による間引きである故に、非線形二端子アクティブパネ
ルの様な応答速度の速いパネルにおいても従来の様なフ
リッカを生じることなく階調表示を実行するものである
。それ故に、フルカラー表示が実現できる。

［実施例］ 第１図は、ドツト間引きの一実施例を説明する波形図で
ある。第１図は３ニア、間引きの場合の波形図を示して
いる。ＤＣＫは、ドツトクロックである０例えば、ｗｌ
はフレーム１の期間内における間引きパターン波形図で
ある。同様に、Ｗ２からＷ７はフレーム２からフレーム
７の間引きパターン波形図を示している。ＷｌからＷｌ
の波形図において”Ｈ”のレベルは表示ＯＮ、”Ｌ”の
レベルは表示ＯＦＦを意味するものである。ドツト番号
１．２．３・・・２１は、表示パネルのドツト位置を示
すものである。この第１図から判るように、フレームｌ
からフレーム７の期間内において、間引きパターン波形
がフレーム毎に１ドツトシフトすることを繰り返すので
各ドツト位置は均等に３図表示ＯＦＦされていることが
理解できる。第２図は、前記第１図の間引きパターン波
形を発生するための実施例を示す回路図である。第２図
において、１は間引きパターン発生回路、２はシフトレ
ジスタ回路、３はリングカウンタ回路、４はセレクタ回
路を示している。次に、本回路の動作について説明する
。ドツトクロック信号ＤＣＫは、分周回路１に入力され
、７発のクロック信号でリセットされる。ＡＮＤ回路８
は、リセット信号を発生するためのものである。インバ
ータ６により反転された間引きパターン発生回路の出力
信号は、シフトレジスタ回路２に入力され、ドツトクロ
ック信号ＤＣＫにより、ドツト毎にシフトされて出力Ｑ
１からＧ７を発生する。垂直同期信号Ｖｓｙｃは、前記
間引きパターン発生回路１、シフトレジスタ回路２のリ
セット入力とリングカウンタ回路３のシフトクロックと
して入力される。

それ故に、間引きパターン発生回路１とソフトレジスタ
回路２は、フレーム毎にリセットされ、リングカウンタ
回路３は”Ｈ”のデータをシフトする様に動作する。シ
フトレジスタ回路２の出力Ｑ１からＧ７とリングカウン
タ回路３の出力３１からＳ７は、ＡＮＤ・ＯＲ回路によ
りなるセレクタ回路４に入力されＡＮＤ・ＯＲされるの
で、出力Ｗ１からＷｌは前記第１図に示された間引きパ
ターン波形が出力されることが判る。

第３図は、前記した本発明の第２図の間引きパターン発
生回路を用いたフルカラー表示データ発生回路の一実施
例を示す回路図である。第３図において、ＤＣＫは、ド
ツトクロック信号である。

Ｖｓｙｃは垂直同期信号である。ＲＯ，Ｒ１，Ｒ２は、
３ビット赤色のカラーデータである。ＧＯ９Ｇ１．Ｇ２
とＢＯ，Ｂ１．Ｂ２はそれぞれ緑色と青色のカラー表示
データである。３１は、前記カラーデータＲＯ−Ｒ２、
Ｇｏ−Ｇ２．ＢＯ−８２をデコードするためのデコーダ
回路である。３２から３７は前記した間引きパターン波
形の間引き比を１＝２．３ニア、２：５、ｌ：３．１：
４．１：６にセットした間引きパターン波形発生回路で
ある。３９は前記デコーダ回路３１の出力ＢＩＢ７と前
記間引きパターン波形発生回路３２３７の出力Ｆｌ−Ｆ
６の出力を論理積・和するためのＡＮＤ・ＯＲ回路であ
る。ＧＳＲは、階調表示するために間引き変調された表
示データである。

次に、第３図の動作について説明する。表示データに同
期したドツトクロック信号ＤＣＫと垂直同期信号Ｖｓｙ
Ｃは、前記間引きパターン波形発生回路３２から３７に
共通に入力される。前記間引きパターン波形発生回路の
間引き比は、異なっている。そして各々、出力Ｆ１から
Ｆ６信号を出力する。また、前記３ビツトの表示データ
は、デコダ回路３１に入力されデコード出力ＢＯからＢ
７を出力する。前記デコーダ出力信号Ｂ１からＢ７と間
引きパターン波形発生回路の出力信号ＦｌからＦ６は、
それぞれ論理積・和回路３９に入力される。前記論理積
・和回路３９の出力信号ＧＳＲは、データ間引きされた
階調制御信号であり、インターフェース回路に表示デー
タとして入力される。

第５図は、本発明のフルカラー表示回路の一実施例を示
す回路図である。５１．５２．５３は各々赤色、緑色、
青色の階調データをデコードするためのデコード回路で
ある。５７は前記した間引きパターン波形発生回路であ
る。５４．５５．５６は間引きパターン波形Ｆｌ−Ｆ６
と各々のデコード出力ＢＯ−８７を論理積・和するＡＮ
Ｄ・ＯＲ回路である。第３図において説明したと同様に
各々のカラー表示データＤｏ−Ｄ２は、デコード回路５
１．５２．５３によりデコード出力ＢＯＢ７を発生し、
ＡＮＤ　−ＯＲ回！５４．５５．５６により間引きパタ
ーン波形Ｆｌ−Ｆ６とＡＮＤ・ＯＲされる。それ故に、
緑色、青色の階調制御信号ＧＳ（、、ＧＳＢも前記ＧＳ
Ｒと同様の動作によって出力され前記カラー表示装置に
入力される。

［発明の効果］ 上記述べたように、本発明によれば一１最小の時間単位
であるドツト毎に間引きを行い、それをフレーム毎に間
引きのタイミングをシフト（前記したＷｌからＷｌの様
に）し、それを常に繰り返すので、全表示画面にわたっ
て均一に間引くことができる。それ故に、応答速度の速
いアクティブパネルにおいてもフリッカを視惑すること
なくフルカラー表示を行うことが可能となった。それ故
に、パルス幅制御の専用駆動回路を用いなければならな
いといった問題を解決することができる様になり、従来
の８色マルチカラー表示装置を用いて、フルカラー表示
のパーソナルコンピュータのソフトがそのまま使用でき
るようになり、用途が拡大する等の、多大な効果を有す
るものである。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す間引きパタン波形図
、第２図は、間引きパターン発生波形を発生するための
一実施例を示す回路図、第３図は、フルカラー表示デー
タ発生回路の一実施例を示す回路図、第４図は、従来の
８色マルチカラー表示装置のシステム構成を示す図、第
５図は、本発明のフルカラー表示回路の一実施例を示す
回路図である。 １・・・間引きパターン発生回路 ２・・・シフトレジスタ回路 ３・・・リングカウンタ回路 ４・・・セレクタ回路 ３２−３７・・・間引きパターン波形発生回路３１・・
・デコーダ回路 ３９・・・ＡＮＤ・ＯＲ回路 ４１・・・パーソナルコンピュータ ４２・・・インターフェース回路 ４３・・・カラー平面型表示装置 以上

Claims (1)

1. 【特許請求の範囲】 １）複数の表示データを用いて平面型表示装置にフルカ
   ラ表示する表示方式において、赤、緑、青色のカラーデ
   ータからなる前記カラーデータは、フルカラ表示するた
   め各々のカラーデータは少なくとも３ビット以上のデー
   タにより構成され、前記各々のカラーデータをデコード
   するためのデコード手段、ドット単位で間引きパターン
   を発生するための複数個の間引きパターン発生手段より
   なり、前記各々のカラーデータのデコード手段の出力が
   、前記複数個の間引きパターン発生手段の出力を選択す
   る構成とし、選択された前記間引きパターン発生手段の
   信号を各々のカラーデータとすることを特徴とするフル
   カラ表示回路。 ２）請求項第１項記載の間引きパターン発生手段は、ド
   ット単位で駆動を間引くパターンを形成するための間引
   きパターン形成手段、前記間引きパターン形成手段の出
   力のタイミングをシフトするシフト手段、前記シフト手
   段の出力を少なくともフレーム毎に切り替えるためのセ
   レクト手段により構成されたことを特徴とするフルカラ
   ー表示回路。