KR20020093011A - 시간에 대하여 ｐｗｍ 펄스들을 분배함으로써 디지털디스플레이를 구동하는 방법 및 장치 - Google Patents

시간에 대하여 ｐｗｍ 펄스들을 분배함으로써 디지털디스플레이를 구동하는 방법 및 장치 Download PDF

Info

Publication number
KR20020093011A
KR20020093011A KR1020027012890A KR20027012890A KR20020093011A KR 20020093011 A KR20020093011 A KR 20020093011A KR 1020027012890 A KR1020027012890 A KR 1020027012890A KR 20027012890 A KR20027012890 A KR 20027012890A KR 20020093011 A KR20020093011 A KR 20020093011A
Authority
KR
South Korea
Prior art keywords
time period
signals
pulse
output
pulses
Prior art date
Application number
KR1020027012890A
Other languages
English (en)
Inventor
반데벤안토니
Original Assignee
라이트하우스 테크놀러지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트하우스 테크놀러지 리미티드 filed Critical 라이트하우스 테크놀러지 리미티드
Publication of KR20020093011A publication Critical patent/KR20020093011A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 시간 주기 동안 펄스폭 변조된 신호의 펄스를 분배하는 방법 및 장치를 제공한다. 디지털 디스플레이에 적용될 때, 본 발명은 디스플레이 화소를 구동하기 위하여 리프레시 시간 주기 동안 분배되는 다수의 더 적은 펄스들을 포함하는 디지털 데이터를 나타내는 신호를 제공한다. 최종 출력으로서 발생되는 신호들의 혼합을 결정하기 위하여 신호들과 들어오는 데이터가 결합될 수 있도록, 다수의 결합가능한 신호들을 발생시키는 논리 회로가 제공된다. 개별적인 신호들은 적절한 시간 주기를 더 작은 시간 부분들로 세분하는 카운터의 최하위 액티브 비트를 확인하고, 각각의 유일한 최하위 액티브 비트에 대하여 개별적인 출력 상에 출력 펄스를 발생시키며, 그리고 확인된 각각의 공통 최하위 액티브 비트에 대하여 동일한 출력 상에 이후의 펄스를 발생시킴으로써 발생된다.

Description

시간에 대하여 ＰＷＭ 펄스들을 분배함으로써 디지털 디스플레이를 구동하는 방법 및 장치{METHOD AND APPARATUS FOR DRIVING A DIGITAL DISPLAY BY DISTRIBUTING PWM PULSES OVER TIME}
디지털 디스플레이 스크린들은 최근 들어 더욱 두각을 나타내고 있다. 이들은 다양한 형태들을 갖는다. 비록 본 발명이 LED 스크린들에 관련하여 설명되기는 하지만, 다른 디지털 디스플레이 시스템들도 동일하게 고려될 수 있다는 것을 알 수 있을 것이다.
LED 스크린의 예를 살펴보면, 이들은 전형적으로 다수의 픽셀들을 포함하는 스크린으로 준비될 수 있다. 각 픽셀은 바람직한 칼람 범위까지 다수의 다른 칼라의 LED 화소(element)들을 포함할 수 있다. 이들은 또한, 전형적으로 빨강(red), 청색(blue) 및 녹색(green)의 LED 화소들을 포함할 수 있다.
정해진 시간 주기 동안 픽셀 내에 특정한 칼라를 제공하기 위하여, 빨강, 녹색 및 청색 화소들의 조도(illumination)에 개별적으로 서로 다른 강도(intensity)들을 제공함으로써 칼라들의 범위가 제공된다.
디지털 디스플레이들을 이용하게 되면, 각 LED 화소에 대한 강도 변화는 전형적으로 각 화소가 활성이 되는 상대적인 시간 비율에 의해 이루어진다.
이러한 디지털 디스플레이들은 다양한 리프레시(refresh) 주파수들에서 동작할 수 있다. 전형적인 주파수는 사람의 눈에 비교적 연속적이고 명확한 신호를 제공하는 약 60Hz이다. 60Hz의 주파수에서, 각 픽셀은 바람직한 칼라를 디스플레이하고 1초의 1/60의 주기 내에서 각 LED 화소에 적절한 에너지 레벨들을 제공할 필요가 있다.
데이터는 LEDs에 디지털 형태로 제공되고 LEDs는 실질적으로 동시에 동작하기 때문에, 리프레시 주기 동안의 에너지 레벨의 변화는 단지 그 리프레시 주기의 적절한 부분 동안 LED 화소들을 조명함으로써 제공된다. 디지털 디스플레이들을 이용하게 되면, 일반적으로 화소들은 시간 주기 동안 더 높거나 또는 더 낮은 에너지 레벨들을 제공함으로써 처리되는 것이 아니라, 대신에 그 주기 동안 평균을 이루는 칼라의 적절한 강도 비율을 제공하는 데에 필요한 비율의 리프레시 주기에 대해서만 화소들을 조명하기 위한 설정 파워 레벨을 제공함으로써 처리된다. 종종, 이러한 화소들에 인가되는 전류 변화에 대한 비선형 응답이 있을 수 있다. 따라서, 일반적으로 공급되는 순간적인 전류를 변화시키고 이를 전체 주기동안 유지하는 것 보다는, 화소가 활성화되는 시간량을 변화시키는 것이 더 바람직하다.
리프레시 주기가 "T"로 표현되는 시간이라고 가정하면, 필요할 때 "T"의 적절한 부분 동안 적절한 화소를 조명함으로써 각 칼라의 다양한 등급의 강도들이 제공된다.
아마도, 이러한 기능을 수행하는 가장 간단한 방법은 "T"의 주기의 시작에서 화소를 스위치시키고, 이 화소가 스위치 오프되기 전에 주기의 적절한 부분 동안 그 화소를 활성화시키는 것일 것이다. 예를 들어, 칼라가 빨강의 50%의 강도를 포함하는 것이 바람직하다면, 빨강 화소가 시간 주기 "T"의 첫 번째 1/2 동안 활성화될 수 있다. 다른 강도들은 주기의 시작으로부터 시간 주기 "T"의 이러한 부분을 변경함으로써 제공된다.
특정한 시각적인 효과는 이러한 시스템이 이용될 때 발생한다. 이러한 시각적인 효과는 "미광(shimmer)"으로 일컬어진다.
이러한 시각적인 효과의 메커니즘들이 완전히 이해되지 않더라도, 이러한 효과는 시간 주기 "T" 동안 에너지의 불균일한 분배로 인하여 발생하는 것으로 여겨진다.
이전 예에서 나타낸 바와 같이, 50%의 강도는 시간 주기 "T"의 첫 번째 1/2 동안에만 화소를 활성화시킨다. 이미지가 정지되어 있다면, 이후의 시간 주기 "T"는 유사하게 활성화되며, 평균 분배는 어떠한 특정한 시각적인 왜곡도 생성하지 않는다. 하지만, 스크린 상에 움직이는 이미지가 투영된다면, 이 움직이는 이미지의 경계 상에 있는 픽셀들은 연속적인 리프레시 주기들 사이에서 강도를 상당히 변화시킬 필요가 있다.
화소가 한 주기 동안에는 50% 활성화되고 다음에는 25% 활성화되는 경우를 고려하면, 단순히 첫 번째 리프레시 주기의 첫 번째 1/2 동안, 그리고 다음 리프레시 주기의 첫 번째 1/4 동안 화소를 실행시키는 것은 각각의 개별적인 리프레시 주기에 대한 정확한 평균 에너지를 제공하지 않는다. 그러나, 리프레시 주기의 시작 및 종료는 관찰자의 생각과 동시성을 갖지 않는다. 2개의 주기들중 첫 번째 주기의 시작으로부터 시작되는 시간 주기 "T"에 25%를 더한 것과 같은 약간 더 긴 시간 주기가 고려된다면, 단일의 1.25 "T" 시간 주기 내에서 50% "T" 및 25% "T"의 활성화가 제공된다. 이는 1.25 "T" 주기 동안 평균 에너지 분배가 60% 이루어지게 한다. 명확하게는, 첫 번째 시간 주기 "T"의 강도 보다 연장된 주기 동안의 강도가 더 크며, 이후의 시간 주기 "T"를 감소시킨다.
이러한 미광의 시각적인 효과는 스크린들을 가로질러 움직이는 이미지들을 끄는 밝거나 또는 어두운 라인을 생성한다.
일반적으로, 이러한 효과를 극복하기 위하여 두 가지의 접근법이 수행된다.
첫 번째 시도는 리프레시 주기를 상당히 감소시키는 것이다. 이는 상기 효과가 발생하는 것을 중지시키지는 못하지만, 상당히 더 빠른 리프레시 주기는 사람 눈에 명확한 상기 미광 효과를 감소시킬 수 있다. 일반적으로, 이러한 미광 효과는 디스플레이를 가로질러 더 빠르게 움직이는 이미지들 상에서 명백해진다. 이러한 제안이 갖는 문제는, 리프레시 주기를 감소시키게 되면 디스플레이에 필요한 처리를 상당히 증가시키고 하드웨어를 복잡하게 하여 비용을 증가시킨다는 것이다. 가장 경제적인 리프레시 주기는 사람 눈의 검출 속도 보다 단지 약간 더 빠르다.
따라서, 상기 설명된 시스템은 요구되는 강도를 제공하기 위하여 신호의 펄스폭 변조 "PWM"를 이용한다. 이전에 설명한 바와 같이, 이의 가장 단순한 형태는 단지 바람직한 시간 주기 "T"의 비율에 단일 펄스의 길이를 매치시키는 것이다.
리프레시 주기 증가의 비용 문제들 및 여전히 제기되는 미광 문제로 인하여, 시간 주기 "T" 내의 요구되는 펄스 길이를 그 시간 주기 동안 분배되는 일련의 펄스들로 처리하기 위한 다른 방법들이 이용되었다. 시간 주기 "T" 동안 펄스들을 평균화시키게 되면 상기 문제를 극복할 수 있다.
이러한 기능을 수행하는 한 단순한 방법은 시간 주기 "T"를 일련의 개별적인 시간 간격들로 분할하는 것이다. 이러한 시간 간격들은 시간 주기 "T"의 50%를 나타내는 블럭과, 시간 주기 "T"의 25%를 나타내는 제 2 블럭과, 시간 주기 "T"의 12.5%를 나타내는 다른 블럭 등을 나타낼 수 있다.
이러한 시간 간격들은 시간 주기 "T" 동안 개별적으로 분배되기 때문에, 이용가능한 최대 강도의 5/8의 강도를 제공하는 것이 바람직하다면, 이러한 값을 제공하기 위하여 50% 및 12.5%의 개별적인 시간 간격들이 이용될 수 있다. 이들이 전체 시간 주기 "T" 동안 비인접한 시간 간격들이라면, 어떠한 평균화가 이루어진다. 전형적으로, 50% 시간 간격은 시간 주기 "T"의 한 끝에 인접하고, 25% 시간 간격은 상기 50% 간격에 인접하며, 12.5% 시간 간격은 25% 간격에 인접하고 50% 간격의 말단에 있다. 5/8 또는 62.5% 강도는 화소가 활성화되지 않는 25% 시간 간격에 의해 분리되는 2개의 시간 블록들을 제공하는 바, 이 2개의 시간 블록들 동안 LED 화소와 같은 디스플레이 화소가 조명된다.
시간 주기 "T"가 분할되는 부분들의 수에 따라, 더 복잡한 배열들이 제공될 수 있다.
그러나, 이러한 타입의 시스템들은, 픽셀에 대한 강도가 불연속적인 시간 주기 경계들중 하나에 접근하는 경우 여전히 문제점들을 갖는다. 예를 들어, 강도가 50%로 정해지는 경우, 이는 여전히 시간 주기 "T"의 한쪽 끝에서 단일 펄스에 의해 제공된다. 유사하게, 상기 50% 값의 바로 위의 강도의 비율은 단일의 50% 펄스 및 전형적으로는 시간 주기 "T"의 다른 끝에서 제공되는 더 작은 펄스에 의해 표현될 것이다. 이는 강도 값이 이러한 특정한 시간 블록 경계들에 가까워질 때, 모든 시간 주기 "T" 동안 펄스를 거의 평균화하지 않는다.
더 우수한 해결책을 제공하기 위하여, 좀 더 최근의 제품들은 이피롬 형태의 메모리를 통합한다. 이러한 이피롬은 요구되는 평균 신호들을 제공하기 위한 룩업 테이블들을 포함한다.
도 1은 이를 실시하는 전형적인 장치를 개략적으로 도시한다. 설명을 위하여, 도 2는 전형적인 메모리 위치들(128 및 64)에 대하여 도시된 이피롬 내의 메모리의 개별적인 라인들의 일부를 나타낸다.
도 1을 참조하면, 단일 LED 화소(1)를 활성화시키기 위한 단순화된 장치 부분을 도시한다.
일반적으로, 비디오 신호 또는 유사한 신호는 전체 시스템에 의해 아날로그 형태로 수신되어 디지털 형태로 변환된다. 픽셀 내에 빨강, 청색 및 녹색의 개별적인 화소들을 갖는 디스플레이의 경우, 데이터는 리프레시 주기의 시간 주기 내의그 특정한 LED의 강도의 정도를 나타내는 디지털 수로서 표현된다.
설명을 위하여 이러한 단순한 형태로 나타낸 바와 같이, 데이터는 8비트 이진수 형태의 디지털 신호(2)로서 제공된다. 이진 디지털 신호 내의 비트들의 수는 단지 각 화소에 대한 강도 등급의 수를 결정한다. 8비트 신호는 256개의 분리된 이진 수들을 제공하는 바, 이들은 시간 주기 "T" 동안 LED 화소(1)에 대한 256개의 개별적인 강도의 정도들을 나타낼 수 있다. 이는 바람직한 경우 변경될 수 있으며, 그리고 주목할 사항으로서, 빨강, 청색 및 녹색의 화소들을 갖는 픽셀화된 스크린이 제공될 때, 픽셀의 최종 칼라는 이러한 세 개의 각 화소들의 혼합에 의해 결정된다. 따라서, 세 개의 각 칼라들에 대한 256개의 등급들은 1670만개를 넘는 최종 픽셀에 대한 칼라들의 전체적인 범위를 제공한다.
이러한 종래 기술의 예에서 제시된 바와 같이, 데이터 신호는 이피롬(3)에 제공된다. 전형적으로, 이피롬(3)은 적어도 256개의 개별적인 메모리 위치들을 보유하는 바, 이들은 들어오는 데이터로부터의 각각의 바람직한 강도의 정도를 위한 것이다.
상기 이피롬에는 카운터(4)가 결합되는 바, 종래의 실시예에서 상기 카운터(4)는 정합(matching) 8비트 카운터로서 제공된다. 클럭(5)은 카운터(4)를 구동시킨다. 이후 설명되는 바와 같이, 카운터에 대한 비트들의 수는 데이터 비트들의 수와 일치할 필요는 없으며, 바람직한 경우에는 증가될 수 있다. 비트들의 수는 감소될 것 같지는 않은데, 이는 비트들의 수가 감소되면 LED(1)에 이용가능한 개별적인 강도의 등급들의 일부가 감소되기 때문이다.
클럭(5)은 리프레시 주기 "T"가 개별적인 더 작은 시간 부분들의 수로 분리될 수 있도록 카운터를 구동한다. 8비트 카운터(4)의 경우, 이는 각각 카운터(4)로부터의 연속적인 이진수에 의해 표현되는 256개의 개별적인 시간 부분들을 포함한다.
이피롬 내의 단일 메모리 위치 내에서, 메모리 위치는 유사하게 카운터(4)에 의해 발생된 개별적인 값들의 수에 의해 결정되는 시퀀스 길이를 갖는 비트들의 시퀀스를 포함한다. 도 1에 도시된 이러한 특정 예에서, 이피롬 내의 각 메모리 위치는 256개의 개별적인 비트들의 열을 포함할 수 있다.
이러한 종래 기술의 실시예를, 128개 또는 64개의 데이터 입력을 나타내는 메모리 위치들에 대한 일부 메모리 위치들이 도시되는 도 2를 참조하여 설명한다. 이들은 단지 종래 기술의 설명을 돕는 메모리 위치들의 일부분일 뿐이다.
데이터(2)가 시간 주기의 50% 동안 LED(1)를 구동할 것이 요구되는 경우, 데이터(2)는 8비트 표현의 256개의 가능한 이진 수들중에서 128개에 상당하는 이진수로서 제공될 수 있다. 도 2에 도시된 메모리 위치(128)는 메모리 위치(128) 내의 어떠한 256개의 비트들중 첫 번째 16개를 나타낸다.
카운터(4)가 클럭(5)에 의해 구동되는 그의 256개의 각각의 개별적인 수들을 순환시킬 때, 128개의 메모리 어드레스 내의 연속적인 비트가 고려된다. 이러한 첫 번째 16 비트들로 나타낸 바와 같이, 128개의 어드레스 내의 매 2번째 비트는 LED(1)를 조명하는 "1"을 포함한다.
결과적으로, 이피롬(3)으로부터의 출력(6)은 128개의 개별적인 펄스들을 포함하며, 그 합계는 총 시간 주기 "T"의 50%에 달한다. 숫자 64의 이진 표현의 형태로 데이터(2)를 나타낸 이피롬(3) 내의 메모리 위치를 참조하면, 도 2에 도시된 첫 번째 16 비트들로부터 매 네 번째 비트가 "1"을 포함한다는 것을 알 수 있다. 이에 의해, 출력(6)은 이용가능한 시간 주기 "T"의 25%에 달하는 64개의 개별적인 분배된 펄스들을 포함하게 한다.
종래 기술로부터 알 수 있는 바와 같이, 이피롬은 시간 주기 "T" 동안 들어오는 각 신호에 대하여 펄스들을 성공적으로 분배한다.
실제로, 이러한 이피롬들은 다수의 개별적인 LED 화소들에 대하여 신호들을 발생시킬 수 있다. 따라서, 각 LED 화소에 대하여 개별적인 이피롬을 제공할 필요는 없다. 각 이피롬(3)에 의해 어드레스될 수 있는 LED 화소들(1)의 실제수는 이피롬(3)의 속도 뿐 아니라, 충분한 속도에서 동작하는 LED 화소(1)에 대한 통신 경로를 제공하는 능력에 의해 결정된다.
현재의 기술 레벨들에 의하면, 디스플레이 스크린의 어떠한 실제 부분을 구동시키기 위한 다수의 이피롬들을 여전히 제공해야 한다. 전형적인 종래 기술의 시스템은 각각 3개의 LED 화소들을 포함하는 512개의 픽셀들의 부분에 대하여 구동판(driving board) 상에서 6개의 이피롬들을 이용한다.
이러한 종래 기술이 미광 문제를 해결하기는 하지만, 이피롬들을 이용하고 이들을 LEDs의 구동 회로들에 연결하게 되면 비용이 증가된다.
이피롬들이 평균적으로 훨씬 더 많은 LEDs를 어드레스할 수 있게 하는 멀티플렉서들 또는 다른 기술을 포함함으로써, 요구되는 이피롬들의 수가 감소되기는하지만, 이러한 멀티플렉서들 또한 전체 비용을 증가시킨다.
본 발명의 목적은 시간에 대하여 PWM 신호를 분배함으로써 디지털 디스플레이를 구동하는 방법 및 장치를 제공하는 바, 이러한 본 발명은 이피롬들 또는 이와 유사한 것과 같은 값비싼 장치들의 필요성을 감소시키면서 시간에 대하여 펄스들의 평균화를 제공함으로써 종래 기술의 일부 단점들을 극복할 수 있다.
본 발명은 시간에 대하여 펄스폭 변조된 펄스들을 분배함으로써 디지털 디스플레이를 구동하는 방법 및 장치에 관한 것이다. 한정하는 것은 아니지만, 특히 본 발명의 방법 및 장치는 LED 또는 LCD 스크린들 또는 프로젝터들, 플라즈마 텔레비젼 또는 디지털 정보를 이용하는 다른 디지털 스크린들과 같은 디지털 디스플레이 스크린들의 분야에서 실시될 수 있다.
도 1은 시간에 대하여 펄스폭 변조된 신호를 제공하는 종래 기술의 장치를 도시한다.
도 2는 도 1의 장치에 따라 이피롬의 대표적인 메모리 어드레스 부분들을 도시한다.
도 3은 본 발명의 바람직한 실시예의 개략도이다.
도 4는 본 발명의 단순화된 실시예에 따른 다수의 펄스화된 신호들을 도시한다.
도 5는 본 발명의 단순화된 형태로부터의 가능한 출력의 개략적인 표현을 도시한다.
이에 따라, 본 발명의 제 1 양상에서는, 시간 주기 동안 펄스폭 변조된 신호를 분배함으로써 디지털 디스플레이를 구동하는 방법이 제공되며, 이 방법은:
시간 주기 "T" 동안 다수의 펄스화된 신호들을 발생시키는 단계와, 여기서 상기 다수의 펄스화된 신호들 각각은 상기 시간 주기 "T" 동안 적어도 하나의 개별적인 펄스를 제공하고, 상기 다수의 펄스화된 신호들의 각 펄스는 상기 다수의 펄스화된 신호들중 어떠한 신호 내의 어떠한 다른 펄스에 대하여 상기 시간 주기 "T" 내의 개별적인 시간 간격 동안 발생되며; 그리고
합쳐질 때, 들어오는 데이터에 의해 지정되는 상기 시간 주기 "T"의 부분을 나타내는 분배된 펄스들을 포함하는 출력 신호를 발생시키기 위하여, 상기 데이터와 상기 펄스화된 신호들을 결합시키는 단계를 포함한다.
본 발명의 제 2 양상에서는, 시간 주기 "T" 동안 펄스폭 변조된 신호를 분배함으로써 디지털 디스플레이를 구동하는 장치가 제공되며, 이 장치는:
다수의 펄스화된 신호들을 발생시키는 적어도 하나의 신호 발생기와, 여기서 상기 신호들 각각은 개별적인 펄스들의 분배를 포함하고, 상기 개별적인 펄스들 각각은 상기 펄스화된 모든 신호들의 개별적인 펄스들에 대하여 전체 시간 주기 "T" 내의 개별적인 시간 주기 동안 제공되며;
상기 펄스화된 신호들중 어떤 것이 들어오는 데이터 신호를 표현하기 위해 결합되어야 하는 지를 선택하기 위하여, 상기 들어오는 데이터 신호의 비트들과 상기 다수의 펄스화된 신호들을 결합시키는 AND 결합 수단과; 그리고
상기 들어오는 데이터를 나타내는 상기 시간 주기 "T" 동안 단일 열의 분배된 펄스들에 상기 선택된 다수의 신호들을 결합시키는 OR 결합 수단을 포함한다.
본 발명의 제 3 양상에서는, 이후의 결합에 적절한 다수의 시간 분리된 펄스화된 신호들을 발생시킴으로써 디지털 디스플레이를 구동하는 방법이 제공되며, 이 방법은:
바람직한 시간 주기를 세분화하는 연속적인 이진수들을 발생시키는 단계와;
각각 단일 시간 주기 세분화를 위하여 최하위 비트를 확인하는 상기 이진수들의 시퀀스를 발생시키기 위하여, 상기 발생된 연속적인 이진수들의 최하위 액티브 비트의 순서를 확인하는 단계와; 그리고
각각 상기 시간 주기의 세분화를 위하여 발생된 개별적인 펄스 및 공통 출력 상에서 공통 최하위 비트 확인자들에 의해 발생된 펄스들을 갖는 다수의 결합가능한 출력들중 하나로 출력 펄스를 발생시키는 단계를 포함한다.
본 발명의 제 4 양상에서는, 시간 주기 동안 다수의 결합가능한 펄스화된 신호들을 발생시킴으로써 디지털 디스플레이를 구동하는 장치가 제공되며, 이 장치는:
상기 시간 주기를 세분화하기 위한 이진수들의 시퀀스를 발생시키는 카운터와;
상기 카운터로부터의 이진 시퀀스 출력 내에서의 최하위 액티브 비트를 확인하고, 상기 최하위 액티브 비트를 나타내는 연속적인 신호들을 출력하는 최하위 비트 확인자와, 여기서 상기 연속적인 신호들 각각은 상기 시간 세분을 위한 것이며; 그리고
상기 확인된 각각의 유일한 최하위 비트에 대한 개별적인 출력 상의 펄스, 및 공통 출력 상에 발생될 공통 최하위 비트들에 대한 연속적인 펄스들을 활성화시키는 펄스 발생기를 포함한다.
이제, 첨부 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 설명한다.
본 발명은 시간 주기 동안 펄스폭 변조된 펄스들을 분배함으로써 디지털 디스플레이를 구동하는 방법 및 장치를 제공한다.
바람직한 실시예에서는, 디지털 데이터 신호(2)를 디스플레이하는 디지털 스크린이 실시된다. 설명을 위하여, 디지털 스크린은 단일 LED 화소(1)에 의해 표현될 수 있다. 물론, 실제로, 본 발명은 개별적인 픽셀들 내에 형성된 다수의 LED 화소들(1)의 제어하에서 실시된다.
또한, 본 발명은, 플라즈마 TV, LCD 프로젝터들, LCD 스크린들 및 유사한 장치와 같은 다른 디지털 디스플레이 시스템들을 위한 디지털 데이터가 모두 동일한 고유 문제들 및 리프레시 주기 동안 펄스폭 변조된 신호를 분배해야하는 필요성을 갖기 때문에, LED 화소들에 한정되지 않는다.
단순함을 위하여, 도 3에 도시된 바람직한 실시예는 펄스폭 변조된 신호(6)에 의해 단일 LED(1)를 구동하는 실시예를 도시한다.
도 3을 참조하여, 장치는 단일 8비트 데이터(2)를 나타내는 분배된 펄스폭 변조된 신호를 제공하는 것에 관련하여 설명된다. 이 장치가 8비트 디지털 데이터와 관련하여 설명되는 것은 단지, 8비트 디지털 데이터가 산업 표준이기 때문이다.
본 실시예에서, 본 발명은 다수의 펄스화된 신호들(8)을 출력하는 신호 발생기(7)를 제공한다. 펄스화된 신호들(8) 각각은 전체 시간 주기 동안 많은 펄스들을 분배하기 위하여 어떠한 하나 또는 그 이상의 다른 펄스화된 신호들(8)과 결합될수 있다.
도 3에 도시된 바와 같이, 데이터(2)는 데이터(2)를 정확하게 표현하는 데에 필요한 이러한 신호들의 혼합을 결정하기 위하여 이러한 개별적인 펄스화된 신호들(8)과 결합될 수 있다. 그런 다음, 누적된 형태의 펄스화된 신호(6)로서 LED(1)에 제공된다.
다수의 신호들을 제공하는 신호 발생기(7)는 디지털 데이터의 많은 등급들을 표현하는 데에 필요한 많은 범위들을 제공할 수 있도록 쉽게 결합될 수 있는 신호들을 제공한다. 또한, 어떠한 펄스들도 없는 시간 주기와 비교하여 펄스들이 펄스들에 의해 덮여지는 많은 비율의 시간 주기를 제공할 수 있도록 신호들이 결합될 수 있는 것이 바람직하다. 상기 신호들은 개별적인 펄스들의 진폭을 증가시키기 위해 결합되지는 않는다. 이 때문에, 다수의 펄스화된 신호들(8)은 이상적으로는, 결합될 수 있는 다른 신호들의 펄스들과 비교하여 어떠한 신호의 어떠한 개별적인 펄스가 개별적인 시간 주기를 덮는 펄스화된 신호들로 구성된다. 시간 주기 내의 어떠한 특정한 순간에서, 펄스는 다수의 펄스화된 신호들(8)중 단지 하나에 의해서만 제공될 수 있다.
본 발명은 이러한 펄스들을 발생시키고 신호 발생기(7)로서 작동하는 논리 회로를 이용하여 본 발명을 실시하고자 한다. 본 바람직한 실시예에서, 이러한 논리 회로는 클럭(5), 카운터(4), 우선순위 엔코더(9) 및 디코더(10)를 포함한다.
8비트 디지털 데이터(2)의 이러한 바람직한 실시예에서 도시된 예를 선택하는 경우, 이러한 데이터는 10진수들 0 내지 255를 나타내는 256개의 유일한 이진수들중 어느 하나를 포함할 수 있다.
반드시 필요한 것은 아니지만, 본 바람직한 실시예는 리프레시 주기와 매치되는 시간 주기 "T"가 다수의 더 작은 시간 부분들로 분할될 수 있도록 클럭(5) 및 8비트 카운터(4)를 이용한다. 8비트 카운터(4)를 이용하게 되면, 리프레시 시간 주기 "T"는 각각 카운터(4)로부터의 연속적인 이진 출력에 의해 표현되는 256개의 더 작은 시간 주기들로 분할된다.
주목할 사항으로서, 도 1과 관련하여 설명된 종래 기술과 유사하게, 리프레시 주기가 분할되는 시간 부분들의 수는 디지털 데이터 내의 가능한 등급들의 수와 반드시 일치할 필요는 없다. 디지털 데이터가 8비트 신호를 포함하는 본 예에서, 바람직한 형태는 데이터의 완전한 처리 및 명확한 설명을 위하여 8비트 카운터(4)에 의한 데이터와 매치된다. 그러나, 카운터(4)는 다른 목적들을 위하여 이용되는 비트들의 수를 증가시킴으로써 10비트 카운터와 같은 더 큰 수의 카운터가 될 수 있다.
대안적으로, 가능한 결합들을 감소시키고 8비트 디지털 신호로부터 이용가능한 모든 등급들을 완전히 이용하지 못함에도 불구하고, 6비트 신호와 같은 더 작은 비트 신호를 이용하는 카운터(4)가 또한 가능하다.
신호 발생기(7)에 대해 설명하면, 카운터(4)는 시간 주기 "T" 내에서 256개의 이진 신호들을 발생시킨다. Q0내지 Q7로 표시되는 8개의 출력 비트들 각각은 우선순위 엔코더(9) 상에 입력 비트들과 맵핑된다.
우선순위 엔코더는 들어오는 이진수의 순서를 결정한다. 일반적으로, 우선순위 엔코더는 8비트 결합 내에서 최상위 액티브 비트를 확인한다.
바람직한 다수의 출력 신호들(8)을 발생시키기 위해서는, 바람직한 신호들이 256개의 시간 부분들의 매 2번째를 덮는 펄스를 갖는 신호와, 매 4번째 시간 부분의 펄스를 갖는 다른 신호와, 매 8번째 시간 부분을 갖는 펄스를 갖는 다른 펄스화된 신호 등을 포함하는 지와, 그리고 어디에서 펄스들이 서로 겹치지 않는 지를 알아야한다. 이러한 펄스들의 주파수는 카운터(4)로부터의 비트들의 활동의 주파수 발생과 일치된다. 펄스화된 신호들은 실질적으로 ½nT 동안 펄스들을 갖는 신호들을 포함하며, 여기서 n=1,2,3... 등이다. 최대의 n은 총 시간 부분들의 이진 차수와 일치한다. 본 예에서는, 256개의 부분은 28이므로, 시퀀스는 n=8일 때 끝난다.
카운터(4)가 우선순위 엔코더(9)에 바로 맵핑된다고 가정하면, 최상위 액티브 비트에 관련된 신호들의 분배는 시간에 대하여 적절하게 분배되지 않는 다는 것을 알 수 있을 것이다. 예를 들어, 출력 비트(Q7)는 시간 주기의 50%에 대한 최상위 액티브 비트이다. 즉, 카운터(4)에 의해 발생되는 수들의 절반에 대한 최상위 액티브 비트이다. 그러나, 이는 단지 발생된 수들의 마지막 50%에 대한 최상위 액티브 비트이며, 그리고 이를 신호 발생을 위한 가능한 소스로서 고려하게 되면, 이용가능한 시간 주기의 절반을 나타냄에도 불구하고, 시간 주기의 마지막 50% 상에 집중되며 시간 주기 전체에 걸쳐서 분배되지 않는 펄스화된 신호를 야기시킨다.
대조적으로, 본 발명은 펄스들의 바람직한 분배는 카운터(4)로부터의 최상위액티브 비트에 의해서가 아니라, 최하위 액티브 비트에 의해서 발생된다는 것을 발견하였다.
카운터(4)로부터 256개의 유일한 이진수들을 발생시킴에 있어서, Q0비트는 256개의 이진수들의 매 2번째에 대하여 최하위 액티브 비트가 될 것이다. 대조적으로, 출력 비트(Q7)는 이진수 "10000000"에 대해서만 최하위 액티브 비트이다. 이는 단지 한번 발생한다.
이러한 방법을 이용하게 되면, 카운터(4)로부터의 최상위 액티브 비트를 확인하는 대신 최하위 액티브 비트를 확인하도록 우선순위 엔코더(9)가 카운터(4)에 연결된다. 이는 카운터(4)의 최하위 출력 비트(Q0)가 우선순위 엔코더(9)의 최상위 입력 비트(I7)에 맵핑되도록, 연결 간의 출력과 입력의 맵핑을 반대로함으로써 간단하게 이루어진다. 이는 도 3에 도시된 연결들에 의해 제시된다.
우선순위 엔코더(9)로부터의 출력은 256개의 연속적인 이진수들을 포함하는 바, 이 각각의 이진수는 우선순위 엔코더(9)로의 입력에 의해 확인되는 최상위 액티브 비트를 나타내는 십진수 0 내지 7을 표현하는 3비트의 수이다. 이러한 연속적인 3비트의 수들은 연결들(12)을 통하여 디코더(10)와 통신한다.
연결들(12)을 통하여 디코더(10)와 통신되는 신호는 일반적으로 시퀀스 7,6,7,5,7,6,7,4,7... 형태를 갖는 수들의 시퀀스를 포함한다.
디코더(10)는 이러한 256개의 개별적인 수들을 8개의 펄스화된 신호들로 변환한다. 이들은 디코더(10)에 의해 출력 비트들(P7내지 P0)로부터 출력된다.
십진수(7)를 표현하는 입력 신호를 수신하게 되면, 디코더(10)는 출력(P7)을 통하여 펄스를 출력한다. 유사하게, 십진수(4)를 표현하는 입력을 수신하게 되면, 출력(P4)을 통하여 펄스를 출력한다.
우선순위 엔코더(9)로부터의 출력에서의 십진수(7)는 256개의 개별적인 출력들의 매 2번째 마다 발생한다. 이에 따라, 출력(P7)을 통한 디코더(10)로부터의 출력은 256개의 개별적인 시간 부분들의 매 2번째 펄스이다.
도 4 및 5는 가능한 실시예로부터의 출력의 단순화된 형태를 도시한다.
도 4는 3비트 시스템의 대표적인 출력을 도시한다. 동일한 방법을 이용하여, 3비트 발생기의 디코더로부터의 출력은 매 2번째 시간 부분 마다 발생되는 펄스화된 신호(P2)와, 매 4번째 시간 부분 마다 발생되는 신호(P1)와, 그리고 단일 펄스를 포함하는 신호(P0)를 포함한다. 바람직한 경우, 이들은 0 내지 7의 숫자들로 표현되는 8개의 개별적인 신호들을 표현하기 위하여 결합될 수 있다. 주목할 사항으로서, 숫자(0)는 모든 펄스들을 제외시킴으로써 표현된다.
도 5는 신호들(P2및 P0)의 결합을 나타내는 누적 출력을 도시한다. 이는 시간 주기 "T" 동안 5개의 분배된 펄스들을 제공한다.
이러한 실시예들에서, 주목할 사항으로서, 펄스들은 모든 결합들에 대하여 시간 주기 "T" 동안 완전히 균일하게 분배되지 않는다. 도 5에 도시된 바와 같이,5개의 개별적인 펄스들은 단일 펄스, 3개의 펄스들의 블럭, 및 다른 단일 펄스로서 분배된다. 디지털 데이터를 다루고 있기 때문에, 전체 주기 "T"의 8개의 개별적인 더 작은 시간 부분들 동안 펄스들을 발생시키는 것은, 더 작은 시간 부분들 "T"의 시작 및 끝 부분들이 비동기되지 않는 한 완전히 균일한 분배를 할 수 없다.
이것이 3비트 신호에 있어서 덜 이상적인 분배를 이끈다고 할지라도, 비트들의 수가 증가함에 따라, 도 5에 도시된 3개의 연속적인 펄스들의 시퀀스의 결합은 분배에 전체적으로 영향을 덜 미치게 된다.
도 3에 도시된 8비트 실시예를 다시 참조하면, 데이터(2)는 AND 게이트들(14)에 의해 다수의 신호들(8) 각각과 결합될 수 있다는 것을 알 수 있다.
데이터(2)는 0 내지 255의 이진수를 포함한다. 예를 들어, 숫자(128)는 이진수 "10000000"으로서 표현된다. 도 3에 도시된 바와 같이, 데이터(2)는 버퍼 또는 유사한 장치(15)를 통하여 제공될 수 있으며, 숫자(128)와 같은 신호 출력은 출력(Q7) 상에 "1"을 생성한다. 다른 모든 출력들은 0이다.
데이터(2)로부터의 Q7비트는 디코더(10)로부터의 P7신호와 AND 조합된다. 이전에 설명된 바와 같이, P7신호는 더 적은 시간 부분들의 매 2번째 부분에서 타이밍되는 128개의 개별적인 펄스들을 포함한다. Q7데이터 비트의 "1"의 출현 및 AND 게이트를 통한 조합은 P7신호의 출력(16)을 이끈다. 나머지 데이터 비트들(Q0내지 Q6)은 모두 0이며, AND 게이트들을 통한 나머지 데이터 비트들(Q0내지 Q6)과P0내지 P6상의 신호들과의 각각의 조합은 AND 게이트들(14)로부터의 출력들에서의 나머지 모든 펄스화된 신호들을 억제한다. 결과적으로, LED(1)에 공급되는 출력(6)은 디코더(10)로부터의 출력(P7)이 된다.
또한, 데이터(2)가 숫자(129)의 이진 표현을 갖는 다른 예를 고려할 수 있다. 버퍼(15)로부터의 출력은 Q7비트 상에 이진수 "1"을, Q0비트 상에 "1"을 발생시킨다. 이에 따라, AND 게이트들의 하부에는, 단지 디코더(10)로부터의 P0및 P7출력들이 존재하게 된다. 다른 모든 펄스화된 신호들은 억제된다. 이들 2개의 신호들은 OR 게이트(17)에 의해 조합되며, 결과적으로 출력(6)은 어떠한 129개의 펄스들을 포함한다. 이는 중간에서 펄스화된 신호(P7)에 하나의 부가적인 펄스를 더한 것으로서, 시간 주기의 중간에 3개의 연속적인 펄스들을 발생시킨다. 이는 이전에 설명된 미광 효과들을 극복할 수 있을 정도의 균일한 분배에 가깝다.
따라서, 본 발명은 디스플레이 화소(1)에 공급하고자 하는 다양한 에너지 레벨들을 표현하기 위하여 시간 주기에 대하여 분배되는 일련의 펄스들을 발생시키는 방법 및 장치를 제공한다는 것을 알 수 있다. 본 발명은 메모리 룩업 테이블들 또는 메모리 어드레스 부분들을 이용하는 값비싼 이피롬들을 필요로 하지 않으며, 대신에 논리 회로를 이용하여 실시된다.
상기 논리 회로는 들어오는 데이터와의 이후의 결합에 필요한 신호들을 발생시키기 위하여, 카운터로부터의 최하위 비트의 발생 빈도를 이용한다.
본 발명의 상세한 설명을 숙독함으로써 본 발명의 다른 양상들이 당업자들에게 명백해질 것이다. 바람직한 실시예에 관련된 설명은 본 발명을 한정하는 것이 아니라, 단지 본 발명의 하나의 바람직한 실시예 및 적용예일 뿐이다.
상기 설명에서 언급한 특정한 숫자는 바람직한 경우 기능적인 등가물들로 대체될 수 있다.

Claims (16)

  1. 시간 주기 동안 펄스폭 변조된 신호를 분배함으로써 디지털 디스플레이를 구동하는 방법으로서,
    상기 시간 주기 "T" 동안 다수의 펄스화된 신호들을 발생시키는 단계와, 여기서 상기 다수의 펄스화된 신호들 각각은 상기 시간 주기 "T" 동안 적어도 하나의 개별적인 펄스를 제공하고, 상기 다수의 펄스화된 신호들의 각 펄스는 상기 다수의 펄스화된 신호들중 어떠한 신호 내의 어떠한 다른 펄스에 대하여 상기 시간 주기 "T" 내의 개별적인 시간 간격 동안 발생되며; 그리고
    합쳐질 때, 들어오는 데이터에 의해 지정되는 상기 시간 주기 "T"의 부분을 나타내는 분배된 펄스들을 포함하는 출력 신호를 발생시키기 위하여, 상기 데이터와 상기 펄스화된 신호들을 결합시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 다수의 펄스화된 신호들의 수는 상기 데이터의 최고수를 표현하는 데에 필요한 이진수들의 수와 같은 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 다수의 펄스화된 신호들은 실질적으로 상기 시간 주기 "T"의 ½nT 동안 펄스들을 갖는 신호들을 포함하고, 여기서 상기 n=1,2,3... 등이며, 최대의 n은 상기 시간 주기 "T"가 세분되는 개별적인 시간 간격들의 수의 차수와 같은 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 펄스화된 신호들과 상기 데이터를 결합시키는 단계는 상기 데이터를 이용하여 상기 펄스화된 신호들을 선택하는 단계와, 그리고 상기 선택된 신호들을 단일 시험 신호(single trying signal)로 결합시키는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 선택은 결합을 위한 신호를 선택하기 위하여 펄스화된 신호와 들어오는 이진 데이터값 내의 액티브 비트를 매치시킴으로서 수행되는 것을 특징으로 하는 방법.
  6. 시간 주기 "T" 동안 펄스폭 변조된 신호를 분배함으로써 디지털 디스플레이를 구동하는 장치로서,
    다수의 펄스화된 신호들을 발생시키는 적어도 하나의 신호 발생기와, 여기서 상기 신호들 각각은 개별적인 펄스들의 분배를 포함하고, 상기 개별적인 펄스들 각각은 상기 펄스화된 모든 신호들의 개별적인 펄스들에 대하여 전체 시간 주기 "T" 내의 개별적인 시간 주기 동안 제공되며;
    들어오는 데이터 신호를 표현하기 위해 상기 펄스화된 신호들중 어떤 것이 결합되어야 하는 지를 선택하기 위하여, 상기 들어오는 데이터 신호의 비트들과 상기 다수의 펄스화된 신호들을 결합시키는 AND 결합 수단과; 그리고
    상기 들어오는 데이터를 나타내는 상기 시간 주기 "T" 동안 단일 열의 분배된 펄스들에 상기 선택된 다수의 신호들을 결합시키는 OR 결합 수단을 포함하는 것을 특징으로 하는 장치.
  7. 제 6 항에 있어서, 상기 다수의 펄스화된 신호들은 상기 들어오는 데이터 신호의 각각의 이진 비트에 대한 펄스화된 신호를 포함하는 것을 특징으로 하는 장치.
  8. 제 6 항에 있어서, n이 상기 시간 주기 "T"가 세분되는 개별적인 시간 간격들의 수의 차수와 같아질 때 까지, 상기 다수의 펄스화된 신호들은 실질적으로 상기 시간 주기 "T"의 ½nT 동안 펄스들을 포함하는 신호들을 포함하고, 여기서 상기 n=1,2,3... 등인 것을 특징으로 하는 장치.
  9. 제 6 항에 있어서, 상기 신호 발생기는,
    상기 주기 "T"의 세분화를 나타내는 연속적인 이진수들을 발생시키는 클럭-구동 카운터와;
    상기 카운터의 최하위 액티브 비트를 확인하고, 각 시간 부분에 대하여 하나씩 상기 최하위 비트를 확인하는 신호들의 시퀀스를 발생시키는 엔코더와; 그리고
    각각의 유일한 최하위 액티브 비트에 대하여 개별적인 출력 상에 출력 펄스를 발생시키고, 확인된 각각의 공통 최하위 액티브 비트에 대하여 동일한 출력 상에 이후의 펄스를 발생시키는 디코더를 포함하는 것을 특징으로 하는 장치.
  10. 이후의 결합에 적절한 다수의 시간 분리된 펄스화된 신호들을 발생시킴으로써 디지털 디스플레이를 구동하는 방법으로서,
    바람직한 시간 주기를 세분화하는 연속적인 이진수들을 발생시키는 단계와;
    각각 단일 시간 주기 세분화를 위하여 최하위 비트를 확인하는 상기 이진수들의 시퀀스를 발생시키기 위하여, 상기 발생된 연속적인 이진수들의 최하위 액티브 비트의 순서를 확인하는 단계와; 그리고
    각각 상기 시간 주기의 세분화를 위하여 발생된 개별적인 펄스 및 공통 출력 상에서 공통 최하위 비트 확인자들에 의해 발생된 펄스들을 갖는 다수의 결합가능한 출력들중 하나로 출력 펄스를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 출력 펄스들은 확인된 각각의 유일한 최하위 비트에 대하여 유일한 출력 상에 발생되는 것을 특징으로 하는 방법.
  12. 시간 주기 동안 다수의 결합가능한 펄스화된 신호들을 발생시킴으로써 디지털 디스플레이를 구동하는 장치로서,
    상기 시간 주기를 세분화하기 위한 이진수들의 시퀀스를 발생시키는 카운터와;
    상기 카운터로부터의 이진 시퀀스 출력 내에서의 최하위 액티브 비트를 확인하고, 상기 최하위 액티브 비트를 나타내는 연속적인 신호들을 출력하는 최하위 비트 확인자와, 여기서 상기 연속적인 신호들 각각은 상기 시간 세분을 위한 것이며; 그리고
    상기 확인된 각각의 유일한 최하위 비트에 대한 개별적인 출력 상의 펄스, 및 공통 출력 상에 발생될 공통 최하위 비트들에 대한 연속적인 펄스들을 활성화시키는 펄스 발생기를 포함하는 것을 특징으로 하는 장치.
  13. 제 12 항에 있어서, 상기 최하위 비트 확인자는 상기 엔코더의 최상위 입력이 상기 카운터의 촤하위 출력에 연결될 수 있도록, 상기 카운터에 연결된 우선순위 엔코더를 포함하는 것을 특징으로 하는 장치.
  14. 제 13 항에 있어서, 상기 펄스 발생기는 상기 우선순위 엔코더로부터 신호들을 수신하는 디코더를 포함하는 것을 특징으로 하는 장치.
  15. 제 12 항에 있어서, 상기 카운터는 상기 이진수들의 시퀀스를 발생시키고 클럭에 의해 상기 시간 주기를 세분하는 것을 특징으로 하는 장치.
  16. 제 12 항에 있어서, 상기 다수의 결합가능한 신호들은 n개의 신호들을 포함하며, 여기서 상기 n은 상기 카운터로부터의 시간 세분의 수를 나타내는 이진수의 차수인 것을 특징으로 하는 장치.
KR1020027012890A 2000-03-27 2001-03-26 시간에 대하여 ｐｗｍ 펄스들을 분배함으로써 디지털디스플레이를 구동하는 방법 및 장치 KR20020093011A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US53552800A 2000-03-27 2000-03-27
US09/535,528 2000-03-27
PCT/IB2001/000477 WO2001073736A1 (en) 2000-03-27 2001-03-26 Method and apparatus for driving a digital display by distributing pwm pulses over time

Publications (1)

Publication Number Publication Date
KR20020093011A true KR20020093011A (ko) 2002-12-12

Family

ID=24134633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012890A KR20020093011A (ko) 2000-03-27 2001-03-26 시간에 대하여 ｐｗｍ 펄스들을 분배함으로써 디지털디스플레이를 구동하는 방법 및 장치

Country Status (12)

Country Link
EP (1) EP1269455B1 (ko)
JP (1) JP2003529100A (ko)
KR (1) KR20020093011A (ko)
CN (1) CN1272757C (ko)
AT (1) ATE534984T1 (ko)
AU (1) AU779338B2 (ko)
CA (1) CA2403939C (ko)
EA (1) EA005964B1 (ko)
HK (1) HK1052789B (ko)
MY (1) MY126157A (ko)
TW (1) TW581999B (ko)
WO (1) WO2001073736A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718962B1 (ko) * 2004-12-28 2007-05-16 엘지전자 주식회사 프로젝션 디스플레이 구동 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923341B2 (ja) 2002-03-06 2007-05-30 株式会社半導体エネルギー研究所 半導体集積回路およびその駆動方法
GB2403841B (en) * 2003-07-07 2006-08-09 Pelikon Ltd Control of Electroluminescent displays
JP4016942B2 (ja) * 2003-12-10 2007-12-05 セイコーエプソン株式会社 Ｐｗｍ信号生成回路及び表示ドライバ
WO2012022235A1 (zh) * 2010-08-19 2012-02-23 深圳市明微电子股份有限公司 显示控制的倍频方法及装置
EP3622502A1 (en) * 2017-05-08 2020-03-18 Compound Photonics Limited Drive techniques for modulation devices
CN112985325B (zh) * 2021-04-21 2021-08-17 天津飞旋科技股份有限公司 正余弦编码器的位置解码方法、装置及计算机可读介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246592A (ja) * 1990-02-23 1991-11-01 Seiko Instr Inc 表示装置の階調表示回路
JP3500899B2 (ja) * 1997-03-27 2004-02-23 三菱電機株式会社 画像表示方法及び画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718962B1 (ko) * 2004-12-28 2007-05-16 엘지전자 주식회사 프로젝션 디스플레이 구동 장치

Also Published As

Publication number Publication date
CN1421028A (zh) 2003-05-28
TW581999B (en) 2004-04-01
CA2403939C (en) 2012-03-27
EP1269455B1 (en) 2011-11-23
HK1052789A1 (en) 2003-09-26
CN1272757C (zh) 2006-08-30
HK1052789B (zh) 2012-03-09
EA005964B1 (ru) 2005-08-25
WO2001073736A1 (en) 2001-10-04
MY126157A (en) 2006-09-29
AU779338B2 (en) 2005-01-20
EP1269455A1 (en) 2003-01-02
EA200201021A1 (ru) 2003-02-27
CA2403939A1 (en) 2001-10-04
ATE534984T1 (de) 2011-12-15
AU4268001A (en) 2001-10-08
JP2003529100A (ja) 2003-09-30

Similar Documents

Publication Publication Date Title
US11295657B2 (en) Method and system for switched display of grayscale of multi-line scan led
EP0664917B1 (en) Display device
CN100394464C (zh) 图像显示方法及图像显示装置
US9024964B2 (en) System and method for dithering video data
CA1317043C (en) System for the display of images in half tones on a matrix screen
US20020017962A1 (en) Modulation circuit and image display using the same
US5757347A (en) Process for producing shaded colored images using dithering techniques
JP2000278705A (ja) カラー画像表示装置
KR20030019325A (ko) 디스플레이 디바이스 상에 디스플레이하기 위한 비디오화상 데이터의 처리 방법 및 장치
US5400044A (en) Method and apparatus for producing grey levels on a raster scan video display device
JPH08511635A (ja) ディスプレイ装置
KR20020093011A (ko) 시간에 대하여 ｐｗｍ 펄스들을 분배함으로써 디지털디스플레이를 구동하는 방법 및 장치
US20050110796A1 (en) Frame rate control systems and methods
WO2011065092A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
JP2917876B2 (ja) Ｌｅｄディスプレイの表示方法
JPH02291521A (ja) 中間調表示方式および中間調表示制御装置
KR20040018339A (ko) 펄스폭 제어 영상 표시 장치의 회색치 분해능을 개선하기위한 방법 및 장치
US20080217509A1 (en) Increased color depth modulation using fast response light sources
KR101104917B1 (ko) 펄스폭 변조(pwm)분산 스캐닝에 의한 구동ic에 계조비트를 늘리는 전광판
KR101793627B1 (ko) 대칭형 pwm 펄스 분포를 이용한 엘이디 컬러 구현 방법 및 그 장치
US20090278870A1 (en) Method of Displaying Pixels Using Fractional Pulse Width Modulation
CA2071847A1 (en) Liquid crystal display panel system and method of using same
JP3500899B2 (ja) 画像表示方法及び画像表示装置
JPH05265399A (ja) 表示装置
JPH09258689A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application