JP2003528524A

JP2003528524A - パルス巾変調信号を発生する方法及び装置並びにパルス巾変調信号により制御される光学的減衰器

Info

Publication number: JP2003528524A
Application number: JP2001569971A
Authority: JP
Inventors: ロジャーウォーウィックブラウン; アールアンソニーデニス; ダレンウィリアムヴァス; グラハムバトラー; マイケルジョンリーチ
Original assignee: マルコニコミュニケイションズリミテッド
Priority date: 2000-03-23
Filing date: 2001-03-23
Publication date: 2003-09-24
Also published as: US6747778B2; US20040156642A1; CN100417020C; EP1978640A2; WO2001071914A1; US6934458B2; EP1269628A1; CN1419742A; US20030161639A1; AU2001242576A1; EP1269628B1; EP1978640A3; DE60135734D1

Abstract

(57)【要約】パルス巾変調（ＰＷＭ）信号を発生する方法は、少なくとも１つの上位ビット（bit₇-bit₁₄）及び少なくとも１つの下位ビット（bit₀-bit₆）より成るデジタル需要データＶ_controlを受け取る段階を含む。ＰＷＭ信号は、一連の１つ以上のフレーム（100）より成り、各フレームは、複数のＰＷＭパルス（W1-W127）を含み、そのデューティサイクルは、上記少なくとも１つの上位ビット（bit₇-bit ₁₄）によって実質的に支配され、そしてＰＷＭパルスの少なくとも１つは、上記少なくとも１つの下位ビット（bit₀-bit₆）に応答して変更されたデューティサイクルを有するように選択され、上記少なくとも１つの下位ビット（bit₀-bit₆）の各々は、上記フレーム（100）の少なくとも１つの選択されたＰＷＭパルスに独特にマッピングされる。又、本発明は、上記方法に基づいて動作し得る装置と、光学的減衰が温度に依存する光学的減衰器であって、温度、ひいては、減衰が上記ＰＷＭ信号を使用して制御されるような光学的減衰器にも係る。

Description

【発明の詳細な説明】

【０００１】

【技術分野】

本発明は、パルス巾変調（ＰＷＭ）信号を発生するための方法及び装置に関す
る。より詳細には、本発明は、光通信に使用するための減衰器、フィルタ及びソ
リッドステートレーザのような電気−光学部品の温度の制御に関する。更に、本
発明は、光学通信システムに使用するための高い分解能を有する光学的減衰器に
関するが、これに限定されない。

【０００２】

【背景技術】

光通信システムに光学的減衰器を使用してシステム内を伝播する光学的放射の
電力を調整し制御することは、従来から行われている。このような減衰は、検出
器や光学的増幅器のような敏感な光学的部品の飽和を回避し、そして光学的放射
がノイズに沈められない充分な電力であるように確保するために必要とされる。
飽和は、システムにより搬送される通信トラフィックにおいて、情報の損失、ひ
いては、エラーを招くことになる。

【０００３】従来の光学的減衰器は、多数の異なる光学的部品構成を使用し、例えば、マッ
ハ−ツェンダー(Mach-Zehnder)干渉計、変調型液晶シャッター及び分散効果変調
器の１つ以上を含むことができる。通信システムでは、光学的減衰が減衰器の温
度で決定されるような熱的可変の光学的減衰器を使用するのが特に便利である。
従って、これらの熱的可変減衰器においてその温度を調整することにより減衰度
を選択することができる。

【０００４】温度調整は、熱電気素子を可変減衰器に含ませることにより便利に行われる。
このような素子は、ゼーベック効果により機能し、そして減衰器内に組み込まれ
た減衰決定光学部品を選択的に冷却又は加熱することができる。しかしながら、
これらの素子は、動作中に著しい電力をしばしば消費し、例えば、５ボルト電位
で０．５アンペア電流の電気駆動信号に対応する２．５Ｗを消費する。

【０００５】従来の光通信システムは、典型的に、複数のノードが光ファイバ導波管により
相互接続されたものとして構成され、この導波管を経て、光学的放射を保持する
通信トラフィックがあるノードから別のノードへ伝播する。ノードは、多くの場
合、光学的及び電気的信号処理装置の顕著なアレーが、通常、装置ラック、例え
ば、従来の１９インチラックに配列されたもので構成される。装置は、典型的に
、上述した熱的可変減衰器の多数の例を含む。このような例を含むことにより、
減衰器からの熱電力分散は、装置ラックにおける顕著な熱負荷を表わすことがで
き、冷却設備、例えば、ラックを通して冷却空気流を与えるためのファンを必要
とする。

【０００６】本発明者は、減衰器内の熱消散がそれに関連した熱電気素子の基本的特性によ
り決定されるものであるからその熱消散を減少することは困難であるが、減衰器
に電力を供給する電気駆動回路内における電力消散を減少するのが有益であるこ
とが分かった。熱電気素子を駆動するときには、従来のアナログ演算増幅器によ
り駆動される直列調整バイポーラ電力トランジスタのような直線的非スイッチン
グ部品を含む従来の回路を使用して駆動電流を調整することが知られている。こ
のような回路は、電力トランジスタ内の電力消散が、それに関連した熱電気素子
内に生じる電力消散に近いものになるという欠点がある。この欠点に対処するた
めに、本発明者は、熱的可変の光学的減衰器の熱電気素子を駆動する回路であっ
て、パルス巾変調（ＰＷＭ）技術を使用して、熱電気素子を駆動する駆動信号を
発生し、そして上述した従来の回路に比して低い電力消散を示すような回路を案
出した。しかしながら、本発明者は、このようなＰＷＭ技術は、駆動信号が既知
のやり方でデジタル的に合成されるときに減衰器の温度制御について不充分な分
解能しか与えないことが分かった。このような不充分な分解能は、光学的減衰度
について対応的な分解能不足を生じさせ、関連する通信システムに問題を引き起
こす。

【０００７】良く知られたように、従来のＰＷＭ信号は、繰り返しパルスの流れより成り、
各パルスは、巾ｔ_pを有し、そしてその隣接パルスから巾ｔ_nのナル周期だけ分離
される。従って、パルスは、ｔ_p＋ｔ_nの周期で繰り返され、ＰＷＭ信号の平均値
Ｖは、式１で表わされる。

【数１】但し、Ａ＝パルス中の信号値、そしてＢ＝ナル周期中の信号値である。更に、パルスは、式２により決定される繰り返し周波数ｆ_pを有する。

【数２】

【０００８】現代のパルス巾変調設計では、多くの場合に、マスタークロックのクロック周
波数ｆ_clkで動作するデジタルカウンタ回路によりパルスが発生される。このよ
うなデジタル回路を使用する結果として、個別のステップで変更できるのは時間
巾ｔ_p及びｔ_nだけであり、ステップの数Ｍは、式３から決定できる。

【数３】ステップ数Ｍを増加するためには、ｆ_clkを増加するか、又は低いパルス繰り
返し周波数ｆ_pを受け入れねばならない。あるアプリケーションにおいては、値
Ｖの一時的な変化が問題を引き起こし、従って、ｆ_pの下限が設定される。高い
ＰＷＭ分解能が所望されるときの従来の解決策は、高いマスタークロック周波数
ｆ_clkを使用することであり、このような解決策は、デジタル回路に関連した多
大なコストと、大きな動作電力消費とを生じさせる。更に、デジタル回路をクロ
ックすることのできる周波数には、実際上限界がある。

【０００９】本発明者は、パルスをＦ個のパルスのフレームにグループ編成し、各フレーム
の１つ以上のパルスが、そのフレームの他のパルスより１ステップ大きな時間巾
をもつようにすることにより、ステップ数Ｍを効果的に増加できることが分かっ
た。このようなパルスフレーム技術は、分解ステップの数を値ＭＦまで増加し、
そして全一時的変動が１ステップを越えないようにする。更に、本発明者は、１
ステップ大きくされるべき１つ以上のパルスであって、それにより発生されるＰ
ＷＭ信号に比較的低い高調波含有量しか生じないパルスを選択する特定の解決策
があることが分かった。高調波含有量の減少は、例えば、ＰＷＭ電流サージによ
り生じる電子的組立体間の干渉を抑制することが重要な光通信システム内でＰＷ
Ｍ信号を使用して著しい電流を制御する場合に重要である。

【００１０】

【発明の開示】

本発明は、ＰＷＭ動作に起因する電力効率を与えるが、光通信システムに使用
するに充分な分解能の可変減衰度も与える光学的減衰器及びそれに関連した制御
回路を提供するための努力において得られたものである。本発明の第１の特徴によれば、複数のビットより成るデジタル需要データワー
ドに応答してパルス巾変調（ＰＷＭ）信号を発生する方法であって、一連のフレ
ームより成るＰＷＭ信号を発生し、各フレームは、ＰＷＭパルス列より成り、そ
のデューティサイクルは、需要データの複数の上位ビットにより実質的に支配さ
れ、そして需要データの複数の下位ビットの各々に応答して、ＰＷＭパルスの少
なくとも１つを変更する段階を備え、更に、各下位ビットをそれに関連したＰＷ
Ｍパルスに独特にマッピングするようにＰＷＭパルスの数を変更し且つフレーム
内のそれらの位置を選択することを特徴とする方法が提供される。

【００１１】この方法は、ＰＷＭ信号を発生する従来の方法に比して、高調波含有量が減少
されたＰＷＭ信号を発生できるという効果を発揮する。好ましくは、この方法は、クロック信号からＰＷＭ信号を発生する段階を含み
、更に、単一のクロックサイクルに対応する量だけＰＷＭパルスのデューティサ
イクルを変更することを特徴とする。好ましい実施形態では、ｉを０ないしＱ−１の範囲のインデックスとし、そし
てＱを下位ビットの数とすれば、各下位ビットbit_iに応答して変更されるべきＰ
ＷＭパルスを、次の関係式を使用して選択し、Ｓ_p＝ＩＮＴ（２^Q-i）ここで、ＩＮＴは、整数関数に対応し、そしてＳ_pは、変更されるべきパルスの
間隔である。変更されたパルスのこのような間隔は、各ビットに対して選択され
たパルスを各フレーム全体にわたって均一に分布して、ＰＷＭ信号の高調波含有
量を減少するように確保することができる。

【００１２】好ましくは、ｉ＝１ないしＱ−１の値に対し、下位ビットbit_iに応答してその
デューティサイクルを変更させるための各フレームの第１パルスＣ_pは、Ｃ_p＝1/2ＩＮＴ（２^Q-i）により定義される。第１パルスをこのように選択する場合にも、選択されたパルスを所与のビット
セットに対してフレームからフレームへ均一に分布するように確保する。更に、
需要データの最下位ビット、即ちｉ＝０の場合のbit₀の特殊なケースでは、変更
されるべき各フレームの第１パルスがＣ_p＝Ｓ_pにより与えられる。このような選
択は、デジタル回路設計を簡単化することができる。

【００１３】本発明の１つの実施形態では、各デジタル需要ワードが１５ビットより成り、
そのうちの８個が上位ビットで、７個が下位ビットである。本発明の更に別の特徴によれば、上記方法に基づいてＰＷＭ信号を発生するた
めの装置が提供される。この装置は、対応するＰＷＭ信号を発生するように上記
方法に基づいて処理するためのクロック信号を発生するクロック手段を備えてい
るのが好ましい。この装置は、更に、ＰＷＭ信号に応答して負荷に電流を供給するためのスイッ
チング手段を含むのが好ましい。このスイッチング手段は、ブリッジ構成で接続
されるのが好都合である。この装置は、従来のＰＷＭ装置に比して僅かな高調波
成分しか含まないＰＷＭ信号を負荷に与えることができるという効果を与える。

【００１４】便宜上、負荷に到達するＰＷＭ信号の比較的高い高調波成分を減衰するための
フィルタリング手段を組み込むのが望ましい。このようなフィルタリングは、負
荷がその動作に一時的に影響し得る高調波成分をあまり受けないようにする。こ
のフィルタリング手段は、例えば、少なくとも１つのインダクタ及び少なくとも
１つのキャパシタのような実質的にリアクティブなインピーダンスを有する受動
的部品を含むのが好ましい。物理的コンパクトさ及び潜在的低コストの理由で、
少なくとも１つのインダクタは、フェライトコア付きであるのが更に好ましい。

【００１５】負荷は、熱電気素子を含むのが好ましい。このような熱電気素子は、動作のた
めに比較的高い電流を必要とすることが知られており、これら電流をパルス状に
スイッチングすることは、電子システムにおいて干渉源となる。従って、本発明
による装置は、このような素子への電力の制御に使用するのに特に適している。この素子は、光学的減衰器、レーザー及び光学的フィルタの１つ以上に熱的に
接続されて、それらの温度を制御し、ひいては、それらの光学的特性を制御する
のが好ましい。本発明の装置は、従来のＰＷＭコントローラに比して、減衰器、
レーザー及びフィルタの動作に電気的な干渉をほとんど与えないようにすること
ができる。

【００１６】本発明は、光通信システムに使用するための光学的減衰器の温度、ひいては、
減衰度を制御するのに特に使用できる。従って、本発明の更に別の特徴によれば
、入力放射を受け取り、そして駆動信号に応答して入力放射を減衰して、それに
対応する出力放射を与えるための光学的減衰器であって、この減衰器は、その温
度に基づいて減衰を与えるように動作でき、又、この減衰器は、駆動信号に応答
してその温度を変更するための温度変更手段と、必要な減衰を表わす信号を受信
しそしてそれに対応する駆動信号を発生するための制御手段とを含むような光学
的減衰器において、上記駆動信号はＰＷＭ信号より成り、各ＰＷＭ信号サイクル
はフレームに対応し、その複数の次々のものがマルチフレームを形成し、そして
上記制御手段は、各マルチフレーム内の１つ以上のフレームのデューティ比を変
更するように動作して、減衰器により高分解能減衰を与えるようにしたことを特
徴とする光学的減衰器が提供される。

【００１７】本発明は、減衰器が高度な減衰分解能を与えることができるという効果を発揮
すると共に、本発明によるＰＷＭ駆動信号を使用することに関連した電力効率の
利点も発揮する。便宜上、制御手段は、駆動信号を発生するようにＰＷＭ信号をフィルタするた
めのフィルタ手段を備えている。このようなフィルタリングは、ＰＷＭサイクル
の変動が減衰手段によって直接経験されず、それ故、出力放射へ伝達されること
がほとんどないという利点を発揮する。

【００１８】ＰＷＭ信号は、実質的に一定のサイクル周期であるのが好ましく、そしてフィ
ルタリング手段は、そのサイクル周期に対応する周波数においてＰＷＭ信号成分
を減衰するように動作できる。このようなフィルタリングは、ＰＷＭ信号に存在
する主たる変動性高調波信号成分を除去するのに効果がある。便宜上、フィルタ
は、インダクタ及びキャパシタより成る受動的フィルタであり、このようなイン
ダクタ及びキャパシタは、それに関連したエネルギーロスが低く、従って、駆動
信号を発生するようにＰＷＭ信号をエネルギー効率良く変換する。好都合にも、各マルチフレーム内のフレームのデューティ比に対する変更は、
マルチフレーム内で実質的に均一に分布される。このような均一な分布は、駆動
信号における比較的低周波数の擾乱の大きさを減少する上で助けとなる。各フレ
ームのデューティ比は、個別のステップで増加できるのが好ましく、フレームの
デューティ比に対する変更は、１つのこのようなステップの差に対応する。

【００１９】各マルチフレームは、２ないし１０００個の範囲のフレームより成るのが便利
である。この範囲は、高い分解能と、駆動信号に存在する低周波数信号変動との
間に妥協を与える。各マルチフレームは、最適な妥協として６４個のフレームよ
り成るのが好ましい。好都合にも、減衰器は、負のフィードバックループを使用することにより出力
放射の放射電力安定化を与えることができる。このような安定化を与えるために
、減衰器は、更に、出力放射の一部分を受け取りそしてそれに対応する検出信号
を発生するための検出手段と、上記制御手段内にあって、上記検出信号を基準信
号と比較し、そして上記温度変更手段を経て減衰手段の温度を調整して、上記基
準信号により決定された放射電力を出力放射に関連させるための増幅手段とを備
えている。

【００２０】減衰器を実施するときには、制御手段は、現場でプログラムできるゲートアレ
ー（ＦＰＧＡ）として実施されるのが望ましい。ＦＰＧＡの使用は、比較的少数
の電子部品を使用しながら再構成可能であるという利点を与える。ＦＰＧＡは、
少なくとも３０ＭＨｚのレートでクロックされるのが好ましい。温度変更手段は、減衰手段に比較的高度の加熱又は冷却を与えるときには、そ
の動作に著しい電流を必要とする。従って、便宜上、ＦＰＧＡは、ＰＷＭ信号を
発生するように動作し、これは、電力用ＭＯＳＦＥＴによりバッファされ、減衰
手段を駆動するために出力される。

【００２１】

【発明を実施するための最良の形態】

以下、添付図面を参照して、本発明の実施形態を一例として説明する。図１には、ゼーベック効果の電気−熱素子３０への電流を制御するためのＰＷ
Ｍ回路１０が示されている。以下に述べるように、この電気−熱素子は、典型的
に、例えば、減衰器、フィルタ又はソリッドステートレーザのような電気−光学
部品の温度、ひいては、動作を制御するのに使用される。回路１０は、ＰＷＭ制御ユニット２０と、４つのＭＯＳＦＥＴスイッチＳＷ１
、ＳＷ２、ＳＷ３、ＳＷ４とを備えている。素子３０は、「ペルチェ素子」とし
て一般に知られている。制御ユニット２０は、マスタークロックジェネレータ５
０と、カウンタロジックユニット６０と、インターフェイスロジックユニット７
０とを備えている。回路１０の構成部品の相互接続、即ち図１に示す相互接続について以下に説明
する。

【００２２】スイッチＳＷ１、ＳＷ２、ＳＷ３及びＳＷ４は、各々、第１電極Ｅ₁と、第２
電極Ｅ₂と、関連ゲート電極Ｇとを備えている。ゲート電極Ｇに印加される電位
は、第１電極Ｅ₁から第２電極Ｅ₂への電流を制御する。スイッチＳＷ１−ＳＷ４
は、ブリッジ構成で一緒に接続され、スイッチＳＷ１、ＳＷ３は、ブリッジの第
１アームを形成し、そしてスイッチＳＷ２、ＳＷ４は、ブリッジの第２アームを
形成する。スイッチＳＷ１、ＳＷ２の第１電極Ｅ₁は、正の電源電位Ｐ＋に接続
される。更に、スイッチＳＷ３、ＳＷ４の第２電極Ｅ₂は、負の電源電位Ｐ−に
接続される。更に、スイッチＳＷ１の第２電極Ｅ₂は、スイッチＳＷ３の第１電
極Ｅ₁に接続されると共に、素子３０の第１端子Ｔ₁にも接続される。同様に、ス
イッチＳＷ２の第２電極Ｅ₂は、スイッチＳＷ４の第１電極Ｅ₁に接続されると共
に、素子３０の第２端子Ｔ₂にも接続される。スイッチＳＷ１、ＳＷ２、ＳＷ３
、ＳＷ４のゲート電極Ｇ₁、Ｇ₂、Ｇ₃、Ｇ₄は、各々、インターフェイスロジック
ユニット７０の出力Ｄ₁、Ｄ₂、Ｄ₃、Ｄ₄を駆動するよう接続される。

【００２３】ＰＷＭ制御ユニット２０内では、クロックジェネレータ５０からの出力Ｃ_oが
カウンタロジックユニット６０のクロック入力Ｃ_Iに接続される。又、カウンタ
ユニット６０は、制御入力Ｖ_controlを受け取るための入力も含む。更に、カウ
ンタユニット６０は、出力ＴＥＣ_A及びＴＥＣ_Bも含み、これらはインターフェイ
スユニット７０に接続される。図１を参照して、回路１０の動作を以下に説明する。

【００２４】第１端子Ｔ₁から第２端子Ｔ₂の方向に電流が流れるときには、素子３０は、こ
れに熱結合された電気−光学部品（図示せず）の冷却を行う。逆に、素子３０は
、第２端子Ｔ₂から第１端子Ｔ₁への逆方向に電流が流れるときには、部品の加熱
を行う。従って、スイッチＳＷ１、ＳＷ４が同時に導通状態となり、そしてスイ
ッチＳＷ２、ＳＷ３が非導通状態となるときには、素子３０によって冷却が行わ
れる。更に、スイッチＳＷ２、ＳＷ３が導通状態であり、そしてスイッチＳＷ１
、ＳＷ４が非導通状態であるときには、素子３０によって加熱が行われる。スイ
ッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４による導通は、駆動出力Ｄ₁、Ｄ₂、Ｄ₃、
Ｄ₄の論理状態によって各々制御される。これら出力の１つ以上が論理高状態（
Ｈ）であるときには、それに対応するスイッチがそれらの電極Ｅ₁、Ｅ₂間で導通
状態となる。同様に、これら出力の１つ以上が論理低状態（Ｌ）であるときには
、それに対応するスイッチがそれらの電極Ｅ₁、Ｅ₂間で非導通状態となる。駆動
出力の状態は、テーブル１に示された出力ＴＥＣ_A、ＴＥＣ_Bの論理状態により支
配される。

【００２５】テーブル１コメントＴＥＣ_A ＴＥＣ_B Ｄ₁ Ｄ₂ Ｄ₃ Ｄ₄ オフ論理状態０論理状態０ＬＬＬＬ冷却論理状態０論理状態１ＨＬＬＨ加熱論理状態１論理状態０ＬＨＨＬ禁止論理状態１論理状態１ − − − −

【００２６】駆動出力ＴＥＣ_A、ＴＥＣ_Bは、スイッチＳＷ１−ＳＷ４の導通状態を周期的に
切り換えるＰＷＭ信号を与える。これらの信号には、Ｖ_controlにより決定され
るデューティサイクルが組み合わされる。クロックジェネレータ５０は、１５．３６ＭＨｚの周波数において連続的論理
出力クロック信号を発生する。このクロック信号は、カウンタユニット６０にお
いて受け取られ、このユニットは、それを８ビット２進カウンタを経て２５６の
係数で分割して、実質的に６０ｋＨｚのパルス繰り返し周波数を有する出力ＴＥ
Ｃ_A、ＴＥＣ_Bを発生する。更に、カウンタユニット６０は、出力ＴＥＣ_A、ＴＥ
Ｃ_Bのパルスを、１２８の連続するパルスより成るフレームとも称するグループ
において制御するように構成される。それ故、フレームは、実質的に４７０Ｈｚ
の周波数で繰り返す。以下で明らかとなるように、８ビットカウンタと、１２８
個のパルスより成るフレームの使用とを組み合わせると、回路１０には１５ビッ
トの制御分解能が効果的に与えられる。

【００２７】カウンタユニット６０は、ＴＥＣ_A、ＴＥＣ_Bが同時に論理状態１にならないよ
うに構成される。実際に、ＴＥＣ_Aが論理状態１から論理状態０へ切り換わると
きには、ＴＥＣ_Bが論理状態０から論理状態１へ切り換わる前に、クロックジェ
ネレータの２つのサイクル、即ち実質的に１３０ｎｓの発生が許される。同様に
、ＴＥＣ_Bが論理状態１から論理状態０へ切り換わるときには、ＴＥＣ_Aが論理状
態０から論理状態１へ切り換わる前に、クロックジェネレータの２つのサイクル
、即ち実質的に１３０ｎｓの発生が許される。スイッチ即ち各アームが非導通状
態に到達するのに２つのサイクルが許されて、電源電位Ｐ＋、Ｐ−が瞬間的に短
絡しないようにされる。というのは、これは、高周波電流サージを引き起こし、
スイッチにおける瞬間的な消散を増加するからである。

【００２８】信号Ｖ_controlは、素子３０に送られる電流のデューティサイクルを決定する
ためのデジタルデータを与え、この信号Ｖ_controlは、テーブル２に示すような
デジタルワード構造を有する。

【００２９】テーブル２ワードのbit₁₄は、最上位ビットであり、そしてbit₀は、最下位ビットである。
ワードは、回路１０を実質的に３２０００における１の分解能に制御するのに使
用される。テーブル２のワード構造における意義を、図２を参照して以下に説明する。図
２には、回路１０におけるＴＥＣ_A又はＴＥＣ_Bの時間的信号フォーマットが示さ
れている。ＴＥＣ_A及びＴＥＣ_B出力は、当然、上述した２クロックサイクルの分
離を受けるが、これは、ワード構造及びその意義の説明については無視される。

【００３０】カウンタユニット６０は、ＴＥＣ_A又はＴＥＣ_B信号を発生し、従って、これは
、１００で示すように、１２８個のパルスの繰り返しフレームより成る。各パル
スは、１２０で示すように構成され、２５６クロックサイクルのインターバルで
繰り返され、２５６クロックサイクルは、式１における時間巾ｔ_p＋ｔ_nに対応す
る。各パルスは、時間巾ｔ_pに対応するＮクロックサイクルの時間巾を有し、そ
して式１における時間巾ｔ_nに対応する２５６−Ｎクロックサイクルのナル時間
巾だけその先行及び後続隣接パルスから分離される。フレーム内では、１つ以上
の特定のパルスがそれに関連したＮ値を１カウントだけ増加して、回路１０の分
解能を高める。テーブル２のワードでは、bit₇-bit₁₄がカウンタユニット６０に
おいて処理されて、Ｎの値を制御し、一方、bit₀-bit₆は、各フレーム内のどの
パルスがそれに関連したＮ値を１カウントだけ増加させるか決定するように処理
される。bit₇-bit₁₄が全て論理０であるときには、Ｎが０の値を有し、同様に、
bit₇-bit₁₄が全て論理１であるときには、Ｎが２５５の値を有し、同様に、bit₇ -bit₁₃が全て論理０で且つbit₁₄が論理１であるときには、Ｎが１２７の値を有
し、等々となる。

【００３１】ビットbit₀-bit₆の各々は、特定パルスのＮ値を増加することに関してフレー
ム内の特定の関連パルスＷ０−Ｗ１２７にマップされる。テーブル３は、関連す
る全リストである。

【表１】

【００３２】テーブル３から明らかなように、各ビットは、各フレーム内の独特に関連され
たパルスにマッピングするように配置される。このマッピングは、一般的なケー
スでは、式４及び式５によって決定される。Ｓ_p＝ＩＮＴ（２^Q-i）ｉ＝０、１、２、３・・式４但し、Ｓ_p＝フレーム内のパルス間隔、Ｑ＝フレーム内のＮ増加により受け入れられるＶ_controlワード内のビット数、ｉ＝Ｓ_pを計算すべきところのビットインデックス、そしてＩＮＴ＝整数丸め関数。Ｃ_p＝(1/2)ＩＮＴ（２^Q-i）ｉ＝１、２、３・・式５但し、Ｃ_p＝フレーム内のスタートパルス、そしてｉ＝０の場合、Ｃ_p＝ＩＮＴ（２^Q-i）。

【００３３】例えば、Ｑ＝６及びｉ＝５のときには、テーブル３における間隔Ｓ_pは、４で
あり、フレーム内の各４番目のパルスが選択され、式４は、値４となる。同様に
、Ｑ＝６及びｉ＝５のときには、テーブル３のスタートパルスは、Ｗ１であり、
即ち式５が値２となる第２パルスであり、Ｗ０が第１パルスとなる。ＰＷＭ回路設計の当業者に明らかなように、テーブル２のワード構造は一例に
過ぎず、他の長さのワード構造も可能であり、例えば、ここに示す１５ビットに
代わって１２ビットも可能である。

【００３４】テーブル３に示された情報は、テーブル２におけるワードのあるビットが論理
状態１にセットされたときに影響される各フレームのパルスを示すために、テー
ブル４の別のフォーマットで与えられる。パルスが影響を受けるときには、テー
ブル２におけるワードの特定ビットに関連したカラムに「１」が含まれる。

【００３５】

【表２】

【表３】テーブル４（続き）

【００３６】テーブル４から明らかなように、テーブル２のワードの値が変更されるので、
パルスＷ６３だけは変更されない。もし必要であれば、bit₀は、パルスＷ１２７
ではなくパルスＷ６３を変更するように構成することができ、この場合に、式５
は、フレーム内のスタートパルスを示すように式６に変更される。Ｃ_p＝(1/2)ＩＮＴ（２^Q-i）ｉ＝０、１、２、３・・式６本発明の方法により与えられる効果を説明するために、従来のＰＷＭ方法と、
本発明の方法とを以下に比較する。簡単化のために、最上位から８ビットと、最
下位から４ビットより成る１２ビットワードを考える。最上位から８ビットは、
各パルスのデューティサイクルを制御するのに使用され、そして最下位から４ビ
ットは、１６パルスフレーム内の特定パルス増加を制御するのに使用される。従
って、Ａ_wは、上述した非増加の対応Ｎ値を有するパルスに対応し、そしてＢ_wは
、増加された対応Ｎ値を有するパルスに対応する。

【００３７】比較のための第１の従来の解決策では、増加されたパルスが、一緒にグループ
編成にされ、一方、本発明による第２の解決策では、増加されたパルスが、テー
ブル３及び４と、式４及び５とを参照して上述したように分布されるが、１２ビ
ットワードに対して変更される。従って、第１の解決策では、フレームの時間的パルスシーケンスが、例えば、
左から右へ次のように読まれる。Ａ_w Ａ_w Ａ_w Ａ_w Ａ_w Ａ_w Ａ_w Ａ_w Ｂ_w Ｂ_w Ｂ_w Ｂ_w Ｂ_w Ｂ_w Ｂ_w Ｂ_w 即ち、増加されたパルスは、一緒にグループ編成される。しかしながら、本発明による第２の解決策では、フレームの時間的パルスシー
ケンスが左から右へ次のように読まれる。Ａ_w Ｂ_w Ａ_w Ｂ_w Ａ_w Ｂ_w Ａ_w Ｂ_w Ａ_w Ｂ_w Ａ_w Ｂ_w Ａ_w Ｂ_w Ａ_w Ｂ_w 即ち、増加されたパルスは、式４及び５に基づいて分布される。

【００３８】高速フーリエ変換（ＦＦＴ）分析が本発明者により実行され、１２ビットに対
応する４０９６の全範囲値における２０５６の値に対応する上記Ａ_w Ｂ_wパルス
シーケンスから高調波含有量、即ち平均値０．５０１９５が決定された。周波数
は、フレーム高調波に対して正規化される。更に、高調波０は、０．５０１９５
の予想平均値に接近した０．５０１７１の平均値に対応し、それより高い高調波
は、これら２つの値の食い違いを加味するものである。テーブル５は、ＦＦＴ分
析の数値結果を示す。

【表４】

【００３９】テーブル５から明らかなように、第２の解決策は、比較的低い高調波含有量を
生じ、例えば、第１高調波における高調波含有量は、第２の解決策を使用するこ
とにより１４．３６ｄＢ減少される。回路１０には、受動的フィルタ、例えば、インダクタ及びキャパシタの組合体
を素子３０と直列に含ませて、そこに与えられる高周波数の高調波成分を減衰す
るのが効果的である。第２の解決策では、回路１０によりその素子３０へ供給さ
れる電流における高調波エネルギーの多くが比較的高い周波数へと移動し、フィ
ルタリングによって容易に減衰できるようになる。受動的フィルタは、フェライ
トコア付きのインダクタを含み、例えば、図３に示すようなπネットワークであ
るのが便利である。

【００４０】図３において、端子Ｔ₁、Ｔ₂は、キャパシタＣ₁、Ｃ₂を経て負の電位Ｐ−に各
々接続される。又、端子Ｔ₁、Ｔ₂は、オープンコアのフェライトコア付きインダ
クタＬ₁、Ｌ₂を経てブリッジの第１及び第２アームにも各々接続される。πネッ
トワークは、素子３０に供給される周波数６０ｋＨｚ以上の電流成分を減衰して
、素子３０がこれら成分に実質的に曝されないように設計される。又、このネッ
トワークは、６０ｋＨｚの低調波、例えば、１ｋＨｚ以下のものも、ある程度減
衰することができる。

【００４１】図４には、２００で全体的に示された本発明による高分解能の光学的減衰器が
示されている。明瞭化のために、同じ参照番号を使用して同じ部分を示す。この
減衰器２００は、関連する熱−電気素子３０に熱的結合された減衰モジュール２
１０と、光学スプリッター２２０と、光学検出器２３０と、減衰モジュール２１
０の動作を制御するためのＰＷＭ制御回路１０とを備えている。ＰＷＭ制御回路
１０は、関連するタイミングクロック２５０に接続された現場でプログラムでき
るゲートアレー（ＦＰＧＡ）２４０と、出力ローパスフィルタ２６０とを備えて
いる。減衰器２００は、更に、入力光学放射Ｐ_iを搬送するために減衰モジュー
ル２１０の光学入力ポートに接続された第１導波管２７０と、減衰モジュール２
１０の光学出力ポートからスプリッター２２０の光学入力ポートに接続された第
２導波管２８０と、スプリッター２２０の第１光学出力ポートに接続された第３
導波管２９０と、スプリッター２２０の第２光学出力ポートから検出器２３０の
光学入力ポートに接続された第４導波管３００とを備えている。これらの導波管
２７０、２８０、２９０、３００は、各々、単一モード光ファイバー導波管であ
るが、多モード導波管であってもよい。検出器２３０の電気的出力Ｔ₃は、ＦＰ
ＧＡ２４０の第１電気入力Ｉ₁に接続される。又、ＦＰＧＡ２４０は、減衰モジ
ュール２１０を経て与えられる減衰ファクタを決定する基準入力Ｐ_Rを受け取る
ための第２電気入力Ｉ₂も含む。更に、ＦＰＧＡ２４０は、動作中にＰＷＭ信号
が出力されるところの電気出力Ｖ_oも含み、この出力Ｖ_oは、ローパスフィルタ２
６０の電気出力Ｊ₁に接続される。フィルタ２６０の電気出力Ｊ₂は、熱−電気素
子３０の電気入力Ｉ₃に接続される。最後に、クロック２５０は、ＦＰＧＡ２４
０のクロック（ＣＬＫ）入力に接続される電気的出力を含む。

【００４２】減衰モジュール２１０は、該モジュール２１０を経てその入力ポートからその
出力ポートへ伝播する入力放射Ｐ_iの減衰を生じさせる光学的要素を組み込んで
いる。これらの光学的要素は、それらの温度の関数である減衰度を与えるように
動作できる。熱−電気素子３０は、これらの要素に熱結合され、そして周囲温度
に対してそれらを加熱又は冷却することによりそれらの温度に作用するよう動作
し得る。熱−電気素子３０は、ゼーベック効果を利用して、このような加熱又は
冷却を達成する。

【００４３】スプリッター２２０は、その光学入力ポートに受け取られる光学放射Ｐ_oを実
質的に比９０％及び１０％でその第１及び第２の光学出力ポートへ各々結合する
ように動作し得る光ファイバーカプラーであり、実際に、この比は、９８％：２
％から８５％：１５％までの範囲である。検出器２３０は、ホトダイオードを含
み、その光学入力ポートにおいて光学放射０．１Ｐ_oを受け取り、そしてそれに
対応する電気信号を出力Ｔ₃に発生するように動作できる。

【００４４】ローパスフィルタ２６０は、インダクタ及びそれに関連したキャパシタより成
る受動的フィルタネットワークである。このフィルタ２６０は、出力Ｖ_oからの
ＰＷＭ信号出力において１０ｋＨｚより上の、特に、約４０ｋＨｚの信号成分を
減衰するように動作できる。従って、フィルタ２６０は、ＰＷＭ信号を、熱−電
気素子３０を駆動するための対応低周波数直流信号に変換することができる。ＦＰＧＡ２４０は、論理ゲートのアレーを組み込んだ半導体論理装置であり、
特定の用途に装置をカスタマイズするようにユーザが構成可能である。減衰器２
００では、ＦＰＧＡ２４０は、クロック２５０により４０ＭＨｚのレートでクロ
ックされるように構成される。又、ＦＰＧＡ２４０は、増幅機能を与えると共に
、ＰＷＭ信号発生機能も与える。

【００４５】増幅機能は、減衰器２００において、減衰モジュール２１０により与えられる
減衰を調整するための負のフィードバックループを与えて、検出器２３０により
発生される信号Ｔ₃が基準信号Ｐ_Rと同様の値になるようにするために使用される
。増幅機能は、ＦＰＧＡ２４０内では、ＰＷＭ機能を駆動するように構成され、
該ＰＷＭ機能は、次いで、熱−電気素子３０に付与される電力を制御するための
ＰＷＭ信号を発生する。

【００４６】ＰＷＭ信号機能は、Ｖ_o出力に出力するためのＰＷＭ信号を発生するように動
作でき、この信号は、高状態と低状態との間で繰り返し周期的にスイッチングす
る２進信号の形態である。この信号は、周期が２５μｓを有し、これは、４０ｋ
Ｈｚに対応し、換言すれば、クロック７０の１０００クロックサイクルに対応す
る。ＰＷＭ信号に対する４０ｋＨｚの周波数は、次の各項間の妥協として選択さ
れる。（ａ）インダクタ及びキャパシタの実際の値をフィルタ２６０に使用できるよ
うにする周波数を選択する；（ｂ）フィルタ２６０からのフィルタされた出力における電気的リプルが、減
衰モジュール２１０を経て伝播する光学放射に振幅変調された状態にならないよ
うに充分に高い周波数を選択する；及び（ｃ）ＰＷＭ信号がデジタルで発生されそしてマスター高周波数クロックから
導出されるときに適当な調整分解能を達成するに充分なほど低い周波数を選択す
る。

【００４７】４０ＭＨｚクロック２５０の動作周波数は、ＦＰＧＡ２４０内の論理ゲートが
スイッチできるレートによって支配される。熱−電気素子３０へ供給される電力
は、ＰＷＭ信号のマーク・スペース比によって決定され、換言すれば、各サイク
ル中にＰＷＭ信号がその第２状態に対してその第１状態にある時間の比によって
決定される。減衰器２００における１：１のマーク・スペース比は、熱−電気素
子３０にゼロ電力が供給されることに対応する。１：１の比からのずれが、減衰
モジュール２１０の加熱又は冷却を生じる。各ＰＷＭサイクル内に１０００個のクロックサイクルがあることにより、減衰
器は、５００ステップの分解能で冷却を与えることができると共に、５００ステ
ップの分解能で加熱も与えることができ、これは、加熱又は冷却に対する９ビッ
ト分解能に対応する。

【００４８】図４を参照して減衰器２００の動作を以下に説明する。入力放射Ｐ_iは、第１
導波管２７０に沿って減衰モジュール２１０へ伝播する。放射Ｐ_iは、減衰モジ
ュール２１０を経て伝播し、そこで、減衰されて、減衰放射Ｐ_oを与える。この
減衰放射Ｐ_oは、スプリッター２２０へ伝播し、そこで、減衰放射Ｐ_oの実質的に
１０％部分が導波管３００を経て検出器２３０へ結合される。検出器２３０はこ
の部分を受け取りそして電気信号Ｔ₃を発生し、これはＦＰＧＡ２４０のＩ₁入力
へ通される。ＦＰＧＡ２４０は、アナログ／デジタルコンバータ（ＡＤＣ）を使
用してＴ₃信号をそれに対応するＴ₃データに変換し、又、基準信号Ｐ_Rをそれに
対応するＰ_Rデータにも変換する。次いで、増幅機能が、Ｔ₃データとＰ_Rデータ
との間の差を計算し、それに対応する差のデータを発生する。この差データは、
増幅機能からＰＷＭ機能へ通され、これは、マーク・スペース比（デューティ比
）が差データにより支配されたＰＷＭ信号を発生する。このＰＷＭ信号は、次い
で、ＦＰＧＡ２４０からＭＯＳＦＥＴバッファ電力トランジスタ（図４には示さ
ず）を経て出力され、そしてそこからフィルタ２６０を経て熱−電気素子３０へ
出力される。ＦＰＧＡ２４０は、減衰放射Ｐ_oの放射電力を、基準信号Ｐ_Rに関連
したレベルに調整するよう有効に動作する。基準信号Ｐ_Rが実質的に一定に維持
される場合には、減衰器２００は、減衰モジュール２１０により与えられる分解
能及び減衰調整範囲内の実質的に一定の電力レベルに減衰放射Ｐ_oを調整するよ
う試みる。

【００４９】図５を参照して、上記ＭＯＳＦＥＴトランジスタ及びフィルタ２６０を詳細に
説明する。ＦＰＧＡ２４０は、２つの出力論理ゲート３１０及び３２０を含み、
その相互に逆位相の出力（Ｋ）は、正の供給レール（＋ｖｅ）と負の供給レール
（−ｖｅ）との間でスイッチする。ゲート３１０からの出力は、第１の電力ＭＯ
ＳＦＥＴ（ＦＥＴ１）のゲート電極に接続される。同様に、ゲート３２０からの
出力は、第２の電力ＭＯＳＦＥＴ（ＦＥＴ２）のゲート電極に接続される。第１
のＭＯＳＦＥＴのドレイン電極は、正のレール＋ｖｅに接続される。更に、第２
のＭＯＳＦＥＴのソース電極は、負のレール−ｖｅに接続される。第１及び第２
のＭＯＳＦＥＴのソース及びドレイン電極は、各々、互いに接続されると共に、
フィルタ２６０の入力Ｊ₁に接続される。

【００５０】フィルタ２６０は、関連キャパシタＣ₁と並列に接続されたインダクタＬ₁を含
む。更に、フィルタ２６０は、関連キャパシタＣ₂と並列に接続されたインダク
タＬ₂も含む。入力Ｊ₁は、インダクタＬ₁及びキャパシタＣ₁より成る並列共振回
路の第１ノードに接続される。並列回路の第２ノードは、インダクタＬ₂の第１
端子に接続される。インダクタＬ₂の第２端子は、キャパシタＣ₂を経て接地電位
（０ｖ）に接続される。レール（＋ｖｅ、−ｖｅ）は、接地電位（０ｖ）に対し
電位が対称的に配置される。更に、並列及び直列の共振回路は、４０ｋＨｚで共
振するように設計され、Ｊ₁入力に付与される４０ｋＨｚのＰＷＭ信号の成分は
、フィルタ２６０を実質的に透過されず、熱−電気素子３０の入力Ｉ₃に付与さ
れる電気信号は、実質的に低周波数の「直流」で、即ち交流成分が実質的にない
。

【００５１】動作中、ＰＷＭ信号のマーク・スペース比が１：１であるときには、Ｊ₁入力
に付与される信号は、第１のＭＯＳＦＥＴ（ＦＥＴ１）を経て正のレール（＋ｖ
ｅ）へ接続されるが、その周期は、Ｊ₁入力が第２のＭＯＳＦＥＴ（ＦＥＴ２）
を経て負のレール（−ｖｅ）に接続されるときの周期に等しい。このような１：
１のマーク・スペース比は、０ｖの周りの平均電位が熱−電気素子３０に供給さ
れ、即ち実質的にゼロ電流が素子３０に流れることになる。マーク・スペース比
（デューティ比）が１：１から変化するにつれて、素子３０には正及び負の両方
向に電流が流れ、それに対応する加熱又は冷却を減衰モジュール２１０に各々生
じさせる。例えば、出力Ｋがほとんど正のレールの電位である場合には、第１の
ＭＯＳＦＥＴ（ＦＥＴ１）がほとんどの時間導通し、従って、正の電流がフィル
タ２６０を経て素子３０の入力Ｉ₃へそして０ｖへと流れ、従って、モジュール
２１０の加熱を生じさせる。逆に、出力Ｋがほとんど負のレールの電位にある場
合には、第２のＭＯＳＦＥＴ（ＦＥＴ２）がほとんどの時間導通し、従って、負
の電流がフィルタ２６０を経て素子３０の入力Ｉ₃へそして０ｖへと流れ、従っ
て、モジュール２１０の冷却を生じさせる。

【００５２】上述したように、減衰器２１０では分解能に関して問題が生じる。４０ｋＨｚ
のＰＷＭ周波数が妥協値として選択され、素子３０に流れる正の電流に対して５
００ステップの分解能を与え、そして素子３０に流れる負の電流に対して５００
ステップの分解能を与える。実際には、９ビット分解能に対応するこのような５
００ステップの分解能では、減衰器２０を使用して、減衰放射を通信システムに
必要とされる精度に調整するときには、しばしば粗過ぎることが分かっており、
この粗さが問題となる。理想的には、１６ビット分解能が望ましいが、ＦＰＧＡ
２４０が２．５ＧＨｚの周波数でクロックすることを必要とし、これは非現実的
である。この問題に対する１つの解決策は、より低いＰＷＭ周波数を選択するこ
とであり、即ち１６ビット分解能を得るために、ＰＷＭ信号の周波数を６２０Ｈ
ｚまで減少しなければならず、これは、フィルタ２６０の部品値に関して非実際
的である。別の解決策は、ＰＷＭ動作を省略しそして直線的調整を使用すること
であるが、このような直線的調整は、上述した電力消散の理由で実際的でない。

【００５３】本発明者は、上述したようにマルチフレーム解決策を使用してＦＧＰＡ２４０
内にＰＷＭ信号を発生するようにしてこの問題に対処した。図６を参照してこの
マルチフレーム解決策を詳細に説明する。図６には、４００で全体的に示されたＰＷＭ信号のマルチフレーム構造が示さ
れている。ＦＰＧＡ２４０により発生されるＰＷＭ信号の各サイクルは、時間巾
がｔ₀＝２５μｓであり、フレームと称される。６４個のこのようなフレームが
６４ｔ₀の時間巾を有するマルチフレームを形成する。各フレームは、周期ｔ₁中
に高状態（＋ｖｅ）であり、そして周期ｔ₂中に低状態（−ｖｅ）である。これ
ら周期ｔ₁及びｔ₂が加算されて、周期ｔ₀となる。ＦＰＧＡ２４０は、４０ＭＨ
ｚのレートでクロックし、２５ｎｓのタイムステップｔ_sの分解能で周期ｔ₁及び
ｔ₂を発生できるようにする。従って、周期ｔ₁は、次の式７で表わすことができ
る。ｔ₁＝ｎ₁ｔ_s 式７但し、ｎ₁＝周期ｔ₁におけるタイムステップｔ_sの数である。

【００５４】更に、周期ｔ₂は、次の式８で表わすことができる。

【数４】タイムステップの数ｎ₁は、ＦＰＧＡ２４０により１ないし１０００の範囲内
で変更され、上述したように、１０００ステップは、通信システムにおける光学
的減衰については不充分な分解能である。本発明者は、各フレーム内で分解能を
増加することはできないが、各マルチフレーム内で１つ以上のフレームの時間巾
を変更することにより分解能を高めることはできると分かった。変更を１つのタ
イムステップｔ_sに保持することにより、変更は僅かな擾乱を表わすだけであり
、これは、減衰モジュール２１０からの減衰された放射Ｐ_o出力には現れない。

【００５５】例えば、熱−電気素子の駆動電流における若干の増加は、マルチフレームの全
６４フレームに対してｎ₁＝５００である状態から望ましい。マルチフレーム解
決策を使用すると、フレーム１ないし６３に対するｎ₁を値５００にセットする
ことができ、そしてフレーム６４に対するｎ₁を値５０１にセットすることがで
きる。従って、この解決策は、マルチフレームの各フレームに対して５００．０
１５６２５の平均ｎ₁を与える。従って、６４フレームのマルチフレームを使用
すると、分解能が６ビット増加し、これは、各フレーム内に与えられる１０ビッ
ト分解能（１０００カウント）と結合されて、通信システムで動作する減衰器１
０について充分な１６ビットの全有効分解能を与える。

【００５６】マルチフレーム内の複数のフレームを各々１カウント増加すべきであるときに
問題が発生し、この問題は、マルチフレームのどのフレームを増加すべきかに関
する。２つのフレームの各々を１カウント増加すべきであるときには、関連する
擾乱をマルチフレーム内にできるだけ均一に分布させるようにフレーム３２及び
６４が増加されるのが好ましく、これは、熱−電気素子３０内の過渡的な熱変動
が減衰放射Ｐ_oにおいて変更として検出されるのを防止する上で助けとなる。こ
のような変動は、増加のために選択されたフレームがマルチフレームの１つの領
域において一緒にグループ編成される場合に生じ得る。同様に、３つのフレーム
の各々を１カウント増加すべきであるときには、フレーム２１、４３及び６４を
増加し、等々とするのが好ましい。テーブル６は、ステップｔ_sより大きな分解
能に対する制御が必要とされるときに増加されるべきであるフレームのリストで
ある。

【００５７】テーブル６から明らかなように、タイムステップｔ_sの一部分である分解能を
得るために増加を必要とするマルチフレーム内のフレームは、そのマルチフレー
ム内でできるだけ均一に分布される。

【表５】

【００５８】このマルチフレーム解決策は、低いフレーム周波数を使用して分解能を得るも
のに比して優れた結果を与える。というのは、１カウントの僅かな擾乱しかマル
チフレーム内に生じないからである。これは、マルチフレーム解決策を使用しな
いＰＷＭ信号であってマルチフレーム内のフレームの数だけ比例的に低い周波数
のＰＷＭ信号に比して、比較的僅かな一時的電力偏差を表わすに過ぎない。従っ
て、本発明者により案出された減衰器２００は、高い分解能を与えるだけでなく
、４０ＭＨｚの便利な周波数で動作するＦＰＧＡ２４０及びＰＷＭ制御に関連し
た電力効率も与える。

【００５９】本発明の範囲から逸脱せずに減衰器２００及び／又はＰＷＭ回路に変更がなさ
れ得ることが明らかであろう。図４は、ＦＰＧＡ２４０が、減衰された放射Ｐ_o
の放射電力を安定化するためのローカルフィードバックループを与えることを示
しているが、ＦＰＧＡ２４０は、他の回路、例えば、通信システムにおいて減衰
器２００から更に下流にある検出回路から制御信号を受信し、ＰＷＭ駆動信号に
適用される上記のマルチフレーム技術を使用して熱−電気素子を制御することも
できる。更に、６４個のフレームより成るマルチフレームを上述したが、マルチ
フレームは、異なる数のフレーム、例えば、分解能要求に基づいて２ないし１０
００個の範囲のフレームを含むように変更することができる。更に、ＦＰＧＡ２
４０は、４０ＭＨｚでクロックされるものとして説明したが、フィルタ２６０が
適当に同調される場合には少なくとも３０ＭＨｚのレートでクロックすることも
できる。

【００６０】更に、光通信システム内で使用するのに適した要素の制御に関してＰＷＭ回路
を説明したが、本発明の装置及び／又は方法は、例えば、電気モータシステム、
機械的サーボシステム、ロボットシステム等においてＰＷＭ電流制御が行われる
ような他のアプリケーションにも適用することができる。

【図面の簡単な説明】

【図１】ゼーベック効果に基づいて動作する電気−熱素子への電流を制御するための本
発明によるＰＷＭ回路を示す回路図である。

【図２】図１に示された回路におけるＴＥＣ時間的信号フォーマットを示す図である。

【図３】素子に付与される電流の含有高調波をフィルタリングするために図１の回路に
含まれるπネットワークを示す図である。

【図４】本発明によるＰＷＭ回路を組み込んだ本発明の高分解能減衰器を示す概略図で
ある。

【図５】図４に示す減衰器のＦＰＧＡのＰＷＭ出力段及びローパスフィルタを示す回路
図である。

【図６】図４及び５に示すＦＰＧＡに発生されたＰＷＭ信号のマルチフレーム構造を示
す図である。

【手続補正書】

【提出日】平成１４年１０月４日（２００２．１０．４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者デニスアールアンソニーイギリスノッティンガムエヌジー８５キューピーアスプリーエステイトシェプトンクレセント 16 (72)発明者ヴァスダレンウィリアムイギリスノッティンガムエヌジー10 ２ディーアールロングイートンフレデリックストリート 26 (72)発明者バトラーグラハムイギリスノッティンガムエヌジー９５ディーエイチルウェルファームロード 53 (72)発明者リーチマイケルジョンイギリスノッティンガムエヌジー16 ２キューエフアースウォースザレーンマノーハウス（番地なし)

Claims

【特許請求の範囲】

【請求項１】パルス巾変調（ＰＷＭ）信号を発生する方法であって、少な
くとも１つの上位ビット（bit₇-bit₁₄）及び少なくとも１つの下位ビット（bit₀ -bit₆）より成るデジタル需要データを受け取り、そして一連の１つ以上のフレ
ーム（100）より成るＰＷＭ信号を発生する段階を備え、各フレーム（100）は、
複数のＰＷＭパルスより成り、そのデューティサイクルは、上記少なくとも１つ
の上位ビットにより実質的に支配され、そしてＰＷＭパルスの少なくとも１つは
、上記少なくとも１つの下位ビットに応答して変更されたデューティサイクルを
有するように選択され、そして上記少なくとも１つの下位ビットの各々が上記フ
レームの少なくとも１つの選択されたＰＷＭパルスに独特にマッピングするよう
にした方法。
【請求項２】上記ＰＷＭパルスは、実質的に一定のパルス繰り返し周波数
において各フレーム内に生じる請求項１に記載の方法。
【請求項３】上記需要データは、１つ以上のデータワードを含み、各ワー
ドは、Ｑ個の下位ビットbit_iより成り、ここで、インデックスｉは、０ないしＱ
の範囲であって、bit₀は、最下位ビットであり、そしてＰＷＭパルスは、各フレ
ームにおいてフレーム内のパルスインターバルＳ_pで選択され、このインターバ
ルＳ_pは、次の式Ｓ_p＝ＩＮＴ（２^Q-i）により定義され、ここで、ＩＮＴは整数関数に対応する請求項１又は２に記載の
方法。
【請求項４】インデックスｉをもつ下位ビットが設定されるのに応答して
変更されたデューティサイクルを有するように選択された各フレームの第１パル
スＳ_cは、次の式Ｓ_c＝１／２Ｓ_p により定義される請求項３に記載の方法。
【請求項５】 bit₀が、各フレームにおいてＳ_c＝Ｓ_pとなるように選択され
た第１対応パルスを有するように変更される請求項４に記載の方法。
【請求項６】各データワードは、８個の上位ビット及び７個の下位ビット
より成る請求項３に記載の方法。
【請求項７】請求項１ないし６のいずれかに記載の方法に基づいて動作し
得るＰＷＭ信号を発生する装置(10)において、対応するＰＷＭ信号を発生するよ
うに上記方法に基づき処理するためのクロック信号を発生するクロック手段(50)
を備えた装置(10)。
【請求項８】ＰＷＭ信号に応答して負荷(30)に電流を供給するためのスイ
ッチング手段(SW1-SW4)を更に備えた請求項７に記載の装置。
【請求項９】上記スイッチング手段は、ブリッジ構成で接続される請求項
８に記載の装置。
【請求項１０】負荷(30)に到達するＰＷＭ信号の比較的高い高調波成分を
減衰するためのフィルタリング手段(L₁,L₂,C₁,C₂)を更に備えた請求項８又は９
に記載の装置。
【請求項１１】上記フィルタリング手段は、実質的にリアクティブなイン
ピーダンスを有する受動的成分を含む請求項１０に記載の装置。
【請求項１２】上記フィルタリング手段は、少なくとも１つのインダクタ
(L₁,L₂)と少なくとも１つのキャパシタ(C₁,C₂)を含む請求項１１に記載の装置。
【請求項１３】少なくとも１つのインダクタは、フェライトコア付きであ
る請求項１２に記載の装置。
【請求項１４】上記負荷は、熱電気素子(30)より成る請求項８ないし１３
のいずれかに記載の装置。
【請求項１５】上記素子は、その温度、ひいては、その光学的特性を制御
するために、光学的減衰器、レーザー、及び光学的フィルタの１つ以上に熱的に
接続される請求項１４に記載の装置。
【請求項１６】入力放射(P_i)を受け取りそして入力放射(P_i)を減衰して、
それに対応する出力放射(P_o)を与えるための光学的減衰器(200)であって、入力
放射(P_i)を受け取りそして駆動信号に応答して入力放射(P_i)を減衰して出力放射
(P_o)を与えるための減衰手段(210)を備え、この減衰手段は、その温度に基づい
て減衰を与えるように動作でき、又、この減衰手段は、駆動信号に応答してその
温度を変更するための温度変更手段(30)と、必要な減衰を表わす信号(P_R)を受信
しそしてそれに対応する駆動信号を発生するための制御手段(10)とを含むような
光学的減衰器において、上記駆動信号はＰＷＭ信号から導出され、各ＰＷＭ信号
サイクルはフレームに対応し、その複数の次々のものがマルチフレームを形成し
、そして上記制御手段は、各マルチフレーム内の１つ以上のフレームのデューテ
ィ比を変更するように動作して、減衰器により高分解能減衰を与えるようにした
光学的減衰器。
【請求項１７】上記ＰＷＭ信号は、実質的に一定サイクル周期(t₀)のもの
であり、そしてそのサイクル周期に対応する周波数でＰＷＭ信号成分を減衰する
ように動作できるフィルタリング手段(260)を更に備えた請求項１６に記載の減
衰器。
【請求項１８】各マルチフレーム内のフレームのデューティ比に対する変
更は、マルチフレーム内で実質的に均一に分布される（テーブル６）請求項１６
又は１７の記載の減衰器。
【請求項１９】各フレームのデューティ比は、個別のステップで増加可能
であり、フレームのデューティ比に対する変更は、１つのこのようなステップ差
に対応する請求項１７に記載の減衰器。
【請求項２０】各マルチフレームは、２ないし１０００個のフレームの範
囲である請求項１６ないし１９のいずれかに記載の減衰器。
【請求項２１】各マルチフレームは、６４個のフレームより成る請求項２
０に記載の減衰器。
【請求項２２】出力放射(P_o)の一部分を受け取りそしてそれに対応する検
出信号(T₁)を発生するための検出手段(230)と、上記制御手段(10)内にあって、
上記検出信号(T₁)を基準信号(P_R)と比較し、そして上記温度変更手段(30)を経て
減衰手段(210)の温度を調整して、上記基準信号(P_R)により決定された放射電力
を出力放射に関連させるための増幅手段とを更に備えた請求項１６ないし２１の
いずれかに記載の減衰器。
【請求項２３】上記制御手段(10)は、現場でプログラムできるゲートアレ
ー(FPGA)(240)として実施される請求項１６ないし２２のいずれかに記載の減衰
器。
【請求項２４】上記ＦＰＧＡは、ＰＷＭ信号を発生するように動作でき、
このＰＷＭ信号は、電力ＭＯＳＦＥＴ(FET1,FET2)によってバッファされ、減衰
手段を駆動するための出力される請求項２３に記載の減衰器。
【請求項２５】上記ＦＰＧＡは、少なくとも３０ＭＨｚのレートでクロッ
クされる請求項２３又は２４に記載の減衰器。