CN114584223B - 一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统及方法 - Google Patents

Abstract

本发明公开了一种面向马赫‑曾德尔干涉仪的脉冲宽度调制系统及方法，包括上位机、现场可编程门阵列(FPGA)、功率驱动电路、可调直流源、光电探测器(PD)、模数转换器(ADC)、可调谐激光器；上位机通过串口发送数据到FPGA，控制模块产生PWM信号经过功率驱动电路实现电压放大，并接到2×2MZI电极进行加热，MZI上接入可调谐激光器产生1550nm红外光，产生的光输出通过光电探测器(PD)和模数转换器(ADC)转换为数字信号由FPGA调频模块处理后最终实现PWM信号频率的调整。本发明完成对MZI的PWM热光调制并实现光信号输出的更小纹波，提高光响应的稳定性，增加电路对光响应纹波的实时处理能力。

Description

一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统及方法

技术领域

本发明涉及光电子技术领域，尤其涉及一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统及方法。

背景技术

作为集成光子器件最基本的单元结构之一，马赫-曾德尔干涉仪(MZI)凭借结构简单、工作带宽大、温度稳定性高以及抗热串扰等优点，广泛应用于光调制器、FIR微波光子滤波器以及高速大端口光开关阵列芯片。

目前MZI的调制方式包括电光调制和热光调制，热光调制的调制效率相较于电光调制较低，但器件的工艺过程较简单，成品率也相对较高。热光移相器作为MZI热光调制的重要结构，是基于热光效应实现的，通过给MZI的电极加热，便可实现输入信号的相位调节，从而得到不同的输出光信号。根据热调方式的不同，驱动电路可分为直流电(DC)信号驱动电路和脉冲宽度调制(PWM)驱动电路。基于脉冲宽度调制(PWM)的驱动电路由于具备低成本、线性响应好以及电路占用面积小等优势在未来大规模硅光子电路中有很大应用潜力。

但是，现有基于脉冲宽度调制(PWM)驱动电路存在光响应纹波大、无法根据纹波大小实时调整频率的问题。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统及方法，解决了现有基于脉冲宽度调制(PWM)驱动电路造成的光响应纹波大、无法根据纹波大小实时调整频率的问题。该电路控制系统可以实现光电结合的反馈调节，成本低、易于实现、扩展性强，对基于MZI光子器件的PWM热光调制的光响应稳定性研究具有一定的参考价值。

为实现上述目的，本发明提供了一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统，包括上位机、FPGA、功率驱动电路、2×2MZI模块、光电探测器、ADC模块、功率计、可调直流源、可调谐激光器；所述上位机与FPGA相连接，所述FPGA、功率驱动电路、2×2MZI模块依次电连接，所述2×2MZI模块输出端连接光电探测器、功率计，所述光电探测器输出端连接ADC模块，所述ADC模块输出端连接FPGA，所述2×2MZI模块输入端还连接可调谐激光器，所述功率驱动电路输入端连接可调直流源。

进一步的，所述FPGA控制电路包括串口收发环回模块、PWM控制模块、FIFO模块、调频模块；所述串口收发环回模块通过串口连接上位机，所述串口收发环回模块输出端分别连接PWM控制模块、调频模块；

进一步的，所述FIFO模块输入端连接ADC模块，所述FIFO模块输出端连接调频模块，所述调频模块输出端连接PWM控制模块。

进一步的，所述调频模块包括排序模块和比较器，所述排序模块输入端连接FIFO模块，所述排序模块输出端连接比较器，所述比较器输出端连接PWM控制模块。

本发明还提供一种面向马赫-曾德尔干涉仪的脉冲宽度调制方法，包括：上位机发送数据通过串口进入FPGA，FPGA产生的具有一定占空比的PWM信号通过功率驱动电路驱动2×2MZI模块，将可调谐激光器产生的红外可见光接入到2×2MZI模块，2×2MZI模块输出光信号经过光电探测器、ADC模块进入FPGA的调频模块，FPGA的调频模块处理后将数据发送给FPGA的PWM控制模块，完成PWM频率的调整并实现了光输出纹波的减小，通过功率计观察光输出的变化。

进一步的，所述上位机与FPGA之间采用串口通信，上位机发送的数据一路通过串口进入FPGA的PWM控制模块，实现PWM信号占空比的调整；另一路通过串口进入FPGA的调频模块，作为比较器中判断纹波大小的基准值。

进一步的，所述2×2MZI模块经过功率驱动电路放大后的脉冲电压驱动，热光调制后的光信号输出通过光电探测器、ADC模块进行光信号到数字电信号的转换。

进一步的，所述FPGA接收到ADC模块发送的数据后，经过FPGA的FIFO模块先完成数据的缓存，再将数据发送到调频模块，调频模块的排序模块通过使用并行全比较排序算法将接收的数据完成排序，把数据中的最大值与最小值相减得到的差值发送到调频模块的比较器，比较器根据比较的结果将数据发送给FPGA的PWM控制模块实现频率的调整进而改变光输出响应纹波。

进一步的，所述上位机发送的数据通过串口发送到串口收发环回模块后，一路进入FPGA的PWM控制模块，实现PWM信号占空比的调整；另一路进入FPGA的调频模块，作为比较器中判断纹波大小的基准值。

进一步的，所述可调谐激光器产生1550nm红外可见光接入到2×2MZI模块。

本发明的有益效果是：

1、使用现有的上位机、FPGA、ADC、功率驱动电路、光电探测器(PD)即可实现，成本较低。

2、由于主控制电路全部使用FPGA内部资源实现，电路可移植性和重构性强、开发周期短。

3、采用面向马赫-曾德尔干涉仪(MZI)的光电结合的控制电路，对光输出可进行电反馈调节，减小了光输出纹波，提高了光响应的稳定性，增强了电路对光响应纹波的实时处理能力。

4、理论上光响应纹波随着PWM信号频率增加而减小，但PWM信号频率也不能无限制增大，当信号频率变很大时一方面会使功耗增大，另一方面受器件硬件特性和功率驱动电路工作带宽限制，即PWM信号频率不能高于功率驱动电路的正常工作带宽，不然会使放大失真。该电路可以根据功率驱动电路工作带宽灵活设定器件可允许的纹波范围，并且PWM信号频率在该电路中也有最大频率限制，保障了电路能够正常运行，增强了电路的稳定性和可靠性。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1本发明的系统框图。

图2脉冲宽度调制(PWM)原理图。

图3脉冲宽度调制(PWM)控制电路图。

图4功率驱动电路原理图。

图5 2×2MZI热光调制原理图。

图6并行全比较排序算法图。

图7调频实现流程图。

图中：1、上位机；2、FPGA；3、功率驱动电路；4、2×2MZI模块；5、光电探测器；6、ADC模块；7、功率计；8、可调直流源；9、可调谐激光器。

具体实施方式

实施例1

如图1所示，本实施例提供了一种面向马赫-曾德尔干涉仪(MZI)的脉冲宽度调制控制(PWM)系统，包括上位机1、FPGA2、功率驱动电路3、2×2MZI模块4、光电探测器5、ADC模块6、功率计7、可调直流源8、可调谐激光器9；FPGA2的控制电路包括串口收发环回模块、PWM控制模块、FIFO模块、调频模块；上位机1发送数据通过串口进入FPGA2，产生的具有一定占空比的PWM信号通过功率驱动电路3驱动2×2MZI4模块，可调直流源8给功率驱动电路3供电，可调谐激光器9产生的1550nm红外光接到2×2MZI4，输出光信号经过光电探测器5、ADC模块6进入FPGA2的调频模块，调频模块处理后将数据发送给PWM控制模块，从而完成了PWM频率的调整并实现了光输出纹波的减小，通过功率计7可以观察光输出的变化。

上位机1与FPGA2之间采用串口通信，上位机发送的数据一路通过串口进入FPGA2的PWM控制模块，可实现PWM信号占空比的调整；另一路通过串口进入FPGA2的调频模块，作为比较器中判断纹波大小的基准值。

2×2MZI模块4芯片由经过功率驱动电路3放大后的脉冲电压驱动，热光调制后的光输出通过光电探测器PD5、ADC6实现光信号到数字电信号的转换。

FPGA2接收到ADC模块6发送的数据后，经过FIFO模块先完成数据的缓存，再将数据发送到调频模块，调频模块使用全比较排序算法将接收的数据完成排序，把数据中的最大值与最小值相减得到的差值(差值对应一定频率下光输出信号的最大纹波)发送到比较器，比较器根据比较的结果将数据发送给PWM调制模块实现频率的调整进而改变光输出响应纹波。

实施例2

本实施例提供了一种面向马赫-曾德尔干涉仪(MZI)的脉冲宽度调制方法，具体包括如下步骤：

步骤一：

上位机输入数据实现对2×2MZI4光输出的调节，主要包括实现上位机1与FPGA2的串口通信、FPGA2内控制模块产生PWM信号并实现脉冲电压放大以及完成对MZI电极的加热。如图2为脉冲宽度调制原理框图，PWM信号对MZI的加热是通过调节脉冲信号的占空比来实现的，得到的输出电压相当于模拟电压的效果，即用数字输出来对模拟电路进行控制；本发明的PWM控制模块由50MHZ时钟源、频率计数器、比较器和控制器构成；频率计数器用来对需要产生的一定频率的PWM信号进行计数，所需频率和计数值满足：计数值＝时钟频率/PWM所需频率；比较器用来存放调节占空比需要的基准值，根据基准值改变PWM的占空比；控制器用来调节PWM信号的占空比和频率。

PWM控制模块由时钟源、频率计数器、比较器和控制器构成；频率计数器用来对需要产生的一定频率的PWM信号进行计数，所需频率和计数值满足：计数值＝时钟频率/PWM所需频率，时钟频率为50MHZ，初始使用的PWM信号频率为500KHZ，计数值＝50MHZ/500KHZ＝100，因此需要用频率计数器计数100次；比较器用来存放调节占空比需要的基准值，基准值存放为串口输入的01～99，对应PWM占空比的1～99％；根据基准值改变PWM的占空比；控制器用来调节PWM信号的占空比和频率。如图3为脉冲宽度调制控制电路原理框图，FPGA2与上位机1串口通信由串口接收模块、环回模块和串口发送模块组成，接口标准采用RS-232，串口接收模块用来接收上位机发送的数据，并将数据发送到如图2所示PWM控制模块来实现PWM占空比的调节，环回模块和发送模块用来将FPGA2从串口接收到的数据发送到上位机1，确保上位机1与FPGA2的收发数据一致；如图4为功率驱动电路3原理图，功率驱动电路3是由两个增强型NMOS管N1和N2以及可调直流源(0-30V)组成，N1和N2管的开启电压Uth＝2.5V，PWM脉冲电压高电平为3.3V，满足两个NMOS管开启条件。R1＝20千欧，R2＝100欧，可调直流源给电路20V供电，整个功率驱动电路3可实现20V的电压放大。FPGA2输出的PWM信号经过功率驱动电路3可以实现脉冲电压的放大，放大后的脉冲电压直接对MZI电极加热。PWM信号输出为低电平0时，N1管截止，N2管导通，输出电压为0；当PWM信号输出为高电平3.3V时，N1管导通，N2管截止，即可得到20V输出电压。如图5为2×2MZI4热光调制原理图，

2×2MZI4由2个2×2的3dB耦合器和2个波导臂组成，其中一个波导臂上有电极，使用的是电阻式电极；当有电压加到电极上时，利用热光效应就可以实现上下两路光信号的相位差调节；当如图4所示功率驱动电路3放大后的脉冲电压接到2×2MZI4电极上，通过调节PWM信号的占空比就可实现对MZI不同相位的调节，进而得到不同的光输出。

步骤二：

将步骤一输出的光信号接收并将光信号转换为电信号，主要由光电探测器PD5和ADC6来完成，ADC6的芯片型号为3PA1030，分辨率为10位，采样频率为50MSPS，输入模拟电压范围为0～2V，所以模拟电压输入ADC6需要经过一个电压衰减电路，使电压衰减到0～2V。电压衰减电路已经集成在ADC6模块中。如图1为本发明的系统框图，此图中2×2MZI输出的光信号经过光电探测器转换为模拟电信号，模拟电信号通过ADC6转换为数字电信号，数字信号范围在0～1023之间。

步骤三：

对步骤二中的数字电信号用FPGA2进行处理并反馈到如图2所示PWM控制模块调整PWM信号频率。如图3为脉冲宽度调制控制电路原理图，FPGA内部总控制由串口收发环回模块、FIFO模块、PWM控制模块和调频模块组成。串口接收模块用来接收上位机发送的数据，环回模块和发送模块用来将FPGA从串口接收到的数据发送到FPGA，确保上位机与FPGA的收发数据一致；FIFO模块用来对ADC输入的数据进行缓存，再发送到调频模块；调频模块用来完成PWM信号频率的调节，也是整个电路反馈系统的关键模块；PWM控制模块用来产生一定频率和占空比的PWM信号，其占空比和频率由串口接收模块和调频模块共同决定。

FIFO模块用来对ADC6输入的数据进行缓存，再发送到调频模块，FIFO存储深度为256，位宽为10位，读写时钟均为50MHZ；调频模块用来完成PWM信号频率的调节，也是整个电路反馈系统的关键模块，因为功率驱动电路的工作带宽为17.5MHZ，所以设置的调频范围从500KHZ到17MHZ。调频模块中的数据排序使用的是并行全比较排序，它需要4个时钟周期完成数据的排序。在第一个时钟周期中，所有数据进行两两比较，并对比较结果作记录，以一个数据为例，比较分三种：当前数据大于他数据，则输出为1；当前数据小于其他数据，得分为0；当前数据等于其他数据，若它在这个序列中比和它相等的其他数据靠前，则得分为1，反之为0。在第二个时钟周期中，将每个数据和其他数据比较后的数据累加。在第三个时钟周期中，将每个数据各自的得分按照顺序赋值给新的数组。在第四个时钟周期中，将新数组输出，即为按照从小到大排序后的数据。

如图6所示为并行全比较排序算法原理图，它需要4个时钟周期完成数据的排序。在第一个时钟周期中，所有数据进行两两比较，并对比较结果作记录，以一个数据为例，比较三种：当前数据大于他数据，则输出为1；当前数据小于其他数据，得分为0；当前数据等于其他数据，若它在这个序列中比和它相等的其他数据靠前，则得分为1，反之为0。在第二个时钟周期中，将每个数据和其他数据比较后的数据累加。在第三个时钟周期中，将每个数据按照自己的得分按照顺序赋值给新的数组。在第四个时钟周期中，将新数组输出，即为按照从小到大排序后的数据。如图7为调频实现流程图，首先是对输入数据利用并行全比较排序算法将数据进行从小到大的排序；将排序后数据的最大值-最小值得到一个差值(差值对应一定频率下光输出信号的最大纹波)；在比较器中，若差值小于等于设定的基准值，即说明光响应纹波在预先设定的允许纹波范围内，则PWM信号输出频率不变；若差值大于设定的基准值，则PWM信号频率增加500KHZ，若大于设定的PWM信号最高频率，则输出设定的PWM信号最高频率；若小于设定的PWM信号最高频率，PWM重新对数据进行排序作差比较处理，一直循环到差值小于设定的基准值，循环结束，输出PWM信号频率，实现电信号反馈调节光响应纹波大小。

以上步骤主要侧重于FPGA中信号处理过程，以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (7)

1.一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统，其特征在于：包括上位机(1)、FPGA(2)、功率驱动电路(3)、2×2MZI模块(4)、光电探测器(5)、ADC模块(6)、功率计(7)、可调直流源(8)、可调谐激光器(9)；所述上位机(1)与FPGA(2)相连接，所述FPGA(2)、功率驱动电路(3)、2×2MZI模块(4)依次电连接，所述2×2MZI模块(4)输出端连接光电探测器(5)、功率计(7)，所述光电探测器(5)输出端连接ADC模块(6)，所述ADC模块(6)输出端连接FPGA(2)，所述2×2MZI模块(4)输入端还连接可调谐激光器(9)，所述功率驱动电路(3)输入端连接可调直流源(8)；所述FPGA(2)包括串口收发环回模块、PWM控制模块、FIFO模块、调频模块；所述串口收发环回模块通过串口连接上位机(1)，所述串口收发环回模块输出端分别连接PWM控制模块、调频模块；所述FIFO模块输入端连接ADC模块(6)，所述FIFO模块输出端连接调频模块，所述调频模块输出端连接PWM控制模块，所述PWM控制模块的输出端连接功率驱动电路(3)。

2.如权利要求1所述的一种面向马赫-曾德尔干涉仪的脉冲宽度调制系统，其特征在于：所述调频模块包括排序模块和比较器，所述排序模块输入端连接FIFO模块，所述排序模块输出端连接比较器，所述比较器输出端连接PWM控制模块。

3.一种面向马赫-曾德尔干涉仪的脉冲宽度调制方法，其特征在于，包括：

上位机(1)发送数据通过串口进入FPGA(2)，FPGA(2)产生的具有一定占空比的PWM信号通过功率驱动电路(3)驱动2×2MZI模块(4)，将可调谐激光器(9)产生的红外可见光接入到2×2MZI模块(4)，2×2MZI模块(4)输出光信号经过光电探测器(5)、ADC模块(6)进入FPGA(2)的调频模块，FPGA(2)的调频模块处理后将数据发送给FPGA(2)的PWM控制模块，完成PWM频率的调整并实现了光输出纹波的减小，通过功率计(7)观察2×2MZI模块(4)光输出的变化；所述上位机(1)与FPGA(2)之间采用串口通信，上位机(1)发送的数据一路通过串口进入FPGA(2)的PWM控制模块，实现PWM信号占空比的调整；另一路通过串口进入FPGA(2)的调频模块，作为调频模块中的比较器中判断纹波大小的基准值。

4.如权利要求3所述的一种面向马赫-曾德尔干涉仪的脉冲宽度调制方法，其特征在于：所述2×2MZI模块(4)经过功率驱动电路(3)放大后的脉冲电压驱动，热光调制后的光信号输出通过光电探测器(5)、ADC模块(6)进行光信号到数字电信号的转换。

5.如权利要求3所述的一种面向马赫-曾德尔干涉仪的脉冲宽度调制方法，其特征在于：所述FPGA(2)接收到ADC模块(6)发送的数据后，经过FPGA(2)的FIFO模块先完成数据的缓存，再将数据发送到调频模块，调频模块的排序模块通过使用并行全比较排序算法将接收的数据完成排序，把数据中的最大值与最小值相减得到的差值发送到调频模块的比较器，比较器根据比较的结果将数据发送给FPGA(2)的PWM控制模块实现频率的调整进而改变光输出响应纹波。

6.如权利要求3所述的一种面向马赫-曾德尔干涉仪的脉冲宽度调制方法，其特征在于：所述上位机(1)发送的数据通过串口发送到FPGA(2)的串口收发环回模块后，一路进入FPGA(2)的PWM控制模块，实现PWM信号占空比的调整；另一路进入FPGA(2)的调频模块，作为比较器中判断纹波大小的基准值。

7.如权利要求3所述的一种面向马赫-曾德尔干涉仪的脉冲宽度调制方法，其特征在于：所述可调谐激光器(9)产生1550nm红外可见光接入到2×2MZI模块(4)。