JP3560470B2 - 光スイッチング素子及び光スイッチング素子集積回路 - Google Patents
光スイッチング素子及び光スイッチング素子集積回路 Download PDFInfo
- Publication number
- JP3560470B2 JP3560470B2 JP12060298A JP12060298A JP3560470B2 JP 3560470 B2 JP3560470 B2 JP 3560470B2 JP 12060298 A JP12060298 A JP 12060298A JP 12060298 A JP12060298 A JP 12060298A JP 3560470 B2 JP3560470 B2 JP 3560470B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- optical switching
- switching element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、超広帯域光ファイバ通信、超高速光信号計測などの分野で用いられる光デバイス技術に属し、高速な光信号処理を行う光スイッチング素子及び光スイッチング素子集積回路に関するものである。
【０００２】
【従来の技術】
光制御の光スイッチングは、１．３μｍ〜１．５μｍの長波長帯の光信号を用いた光ファイバ通信システムや光計測システムに用いられる技術である。大きく分けて、光による光媒質の屈折率変化を直接使ったもの、及び光信号を一旦電気信号に変換し、該電気信号と電圧または電流駆動の光変調器を組み合わせるものがある。本発明が関連する後者のタイプは、素子数が多くなるものの、小形で安定性に優れている。
【０００３】
光変調器として、ニオブ酸リチウム光変調器（ＬＮ変調器）や半導体電界吸収形光変調器（ＥＡ変調器）を用いた後者タイプの場合、光制御で光信号スイッチングを行うには、図６の従来例に示す様に、光制御信号を受光ダイオード５３を用いて電気信号に変換し、さらに、電気アンプ６２を用いて電気制御信号が変調器を駆動するのに十分な電力レベルとなる様に増幅する。この様な光スイッチング素子は従来技術では個別デバイスを組み合わせて構成している。図６で、５１は受光ダイオード５３のバイアス端子、５２−１は受光ダイオード５３のバイアス・インダクタ、５２−２は受光ダイオード５３のバイアス容量、５４、５６はバイアス用の抵抗、５５は直流分離容量デバイス、５７は接地端子、５８は光変調素子、５９は光変調素子５８のバイアス・インダクタ、６０は光変調素子５８のバイアス端子で、６１は各デバイスを接続する同軸ケーブル（５０オームケーブル）である。
【０００４】
【発明が解決しようとする課題】
しかし、このような従来の光スイッチング素子においては、次のような問題がある。まず、制御信号が高速となればなるほど電気アンプ６２の利得が低くなるため、電気アンプ６２を多段とすることの複雑さ、それに伴う消費電力の増大がある。また、同軸ケーブル６１で各デバイスをつないでいるため、反射による信号の劣化も生じる。帯域を犠牲にして電気アンプ６２の利得を上げることは可能であるが、光信号制御で高速性を確保するという、光スイッチング素子の本来の目的と矛盾することになる。
【０００５】
また、光ＮＯＲ論理デバイスを用いることは、従来技術を用いることを想定するかぎり、モジュール規模が大きく複雑になり、信号遅延も問題となるため、その提案並びに報告例は存在しない。
【０００６】
一方、受光素子と光変調素子を集積化した光制御用のスイッチング素子として、ＮＴＴで開発されたＥＡＲＳ（Ｅｘｃｉｔｏｎ Ａｂｓｏｒｐｔｉｏｎ Ｒｅｆｌｅｃｔｉｏｎ Ｓｗｉｔｃｈ）がある（Ｃ．Ａｍａｎｏ ｅｔ ａｌ．，ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ，Ｌｅｔｔ，３，ｐ．７３６，１９９１参照）。ＥＡＲＳでは、受光素子としてフォトトランジスタを用い、その出力で多重量子井戸光変調器を駆動する構成をとる。ここでフォトトランジスタが用いられるのは、電気信号の増幅が変調器の駆動に不可欠であることによる。フォトトランジスタのベース端子を解放とし、しかも単一のトランジスタで増幅機能を持たせているため、高速動作には適さず、むしろ小型化やアレー化に向いた光制御スイッチング素子と言える。
【０００７】
上記のように、光通信などに適用出来る高速な光制御の光スイッチング素子は、単なる光透過ゲートが個別デバイスを組み合わせて実現されているに過ぎず、従って光ＮＯＲ論理デバイスは存在しない。一方、集積化された光スイッチング素子は高速な動作に向いたものも、従来は存在しない。
【０００８】
本発明は上述の課題を解決するためになされたもので、装置構成の複雑さ、消費電力の増大、信号の劣化などの問題を解決し、光制御による高速な光ＮＯＲ論理機能等を有する光スイッチング素子及び光スイッチング素子集積回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するため、本発明においては、時分割されたオン状態又はオフ状態のいずれかの信号からなる複数の光入力信号を単数もしくは複数の光出力信号に変換する光スイッチング素子において、同一基板上に形成された単数又は複数の受光素子と、単数又は複数の光変調素子と、前記受光素子と前記光変調素子とを独立にバイアスする電気インターフェイス回路と、前記電気インターフェイス回路の入力側に前記受光素子の両端を接続する第一の電気配線と、前記インターフェイス回路の出力側に前記光変調素子の両端を接続する第二の電気配線とを設け、前記第一の電気配線の片端の長さと前記第二の電気配線の片端の長さとの和を、前記入力光信号のクロック周波数に相当する高周波電気信号の波長の１／１０以下とする。
【００１０】
また、前記光出力信号を前記複数の光入力信号の論理和の否定（ＮＯＲ）値とする。
【００１１】
また、前記受光素子に単一走行キャリア・フォトダイオードを用い、前記光変調素子が電気信号の入力により光を遮断する。
【００１２】
また、複数の請求項１、２または３記載の光スイッチング素子と、前記光スイッチング素子あるいは前記光スイッチング素子間に接続された複数の光導波路とを有し、光入力信号を論理処理する光論理機能を有する光スイッチング素子集積回路を構成する。
【００１３】
また、前記光論理機能が光信号分周機能を有し、２入力ポートを有する請求項２または３記載の光スイッチング素子を複数個用い、前記光スイッチング素子の一部の出力ポートに光分岐回路を接続し、前記光導波路により光信号配線を行う
【００１４】
。
【発明の実施の形態】
図１は、本発明の光スイッチング素子の基本的な構成を示すブロック図（光多入力ＮＯＲ論理デバイス）である。図に示すように、１−１，……１−ｎは時分割されたオン状態又はオフ状態のいずれかの信号からなる複数の光入力信号、２−１，……２−ｎは上記光入力信号を受ける受光素子、３は電気配線、５は光変調素子、４は電気受動回路として働く、受光素子２−１，……２−ｎと光変調素子５の中間にある電気インターフェイス回路、６は光変調素子５の制御を行う光バイアス（光制御信号）、７は単数もしくは複数の光出力信号を表す。
【００１５】
図２は、本発明に係る光スイッチング素子の第１の実施の形態を示す構成図である。図に示すように、１３−１と１３−２は受光素子としての受光ダイオード、１４は電気インターフェイス回路、１５は光変調素子である。１１は受光ダイオード１３−１、１３−２のバイアス端子、１２−１と１２−２は受光ダイオード１３−１、１３−２及び光変調素子１５のバイアス回路、１６は接地端子、１７は光変調素子１５のバイアス端子、１８は電気配線、１９は要素デバイスが集積化される基板である。２０−１、２０−２は光入力信号の流れ、２０−３は光バイアス（光制御信号）の流れ、２０−４は光出力信号の流れを表す。
【００１６】
本光スイッチング素子を動作させるには、まずバイアス端子１１に電圧を印加すると、受光ダイオード１３−１、１３−２が、電気インターフェイス回路１４により光変調素子１５とは直流的には分離され、直流バイアスされる。バイアス回路１２−１は、受光ダイオード１３−１、１３−２から見たバイアス側のインピーダンスを高くするために用いる。同様に、バイアス端子１７に電圧を印加すると、光変調素子１５が、電気インターフェイス回路１４により、受光ダイオード１３−１、１３−２とは直流的には分離され直流バイアスされる。バイアス回路１２−２は光変調素子１５からみたバイアス側のインピーダンスを高くするために用いる。
【００１７】
光スイッチング動作は、以下の様に行う。受光ダイオード１３−１、１３−２の少なくともいづれかに光入力信号２０−１、２０−２が入ると電流が誘起され、それにより電気インターフェイス回路１４の光変調素子１５側に電圧変化が発生する。この電気信号は光変調器素子１５に伝達され、結局、電圧または電流駆動により光変調素子１５の光透過率が変化し、光変調素子１５に入力された光バイアス２０−３により変調され光出力信号２０−４となる。光変調素子１５に印加される電気信号の極性を選択することにより、光制御信号ＯＮ時に光変調素子１５が吸収動作となる配置を取れば、光入力信号２０−１、２０−２の論理和の否定（ＮＯＲ）値となり、「光ＮＯＲ論理ゲートスイッチング」となる。ここでは、受光ダイオード２個と光変調素子が１個用いられているが、それぞれを複数個組み込み、より複雑な信号処理を行うことも可能である。また、電気インターフェイス回路１４の構成を変えることにより、光変調素子１５は電圧駆動形、もしくは、電流駆動形とすることが可能である。なお、光制御信号ＯＮ時に光変調素子１５が透過動作となる配置を取れば「光透過ゲートスイッチング」として機能させることも、原理的に可能となる。
【００１８】
上述のように、本発明の光スイッチング素子は、光変調素子１５駆動用の電気信号を得るために電気アンプを使用せず、代わりに、飽和出力の高い受光ダイオード１３−１、１３−２を用いる。従って、電気アンプを集積化しない構成ゆえに、集積化が容易となる。また、より簡単な素子構成で部品数も少なくなることから、小形でかつ低消費電力の光スイッチング素子を実現できる。素子動作の面では、集積化に伴い受光ダイオードと光変調素子を集中定数回路的に接続でき、また、配線インダクタンスなどの影響が少なくなることから、帯域の劣化を起こすことなく、すなわち、より高速な光スイッチングを実現できる。
【００１９】
更に、受光ダイオード１３−１、１３−２と光変調素子１５との間の電気配線の長さを、光入力信号２０−１、２０−２のクロック周波数に相当する高周波電気信号の波長の１／１０以下とし、信号周波数の波長よりも十分に短くすることにより、必ずしも５０Ω線路と５０Ω負荷で電気信号を光変調素子１５に送る必要がなくなり、光変調素子１５に接続された負荷抵抗を任意にかえることができ、その抵抗値を小さくしてＣＲ時定数を下げて高速化したり、反対に負荷抵抗値を大きくして、必要な光入力信号電力を下げることも可能となる。
【００２０】
図３は、本発明に係る光スイッチング素子集積回路の第１の実施の形態を示す構成図である。図３（Ａ）はセット・リセットフリップフロップ回路と、その基本ゲートとなる２入力光ＮＯＲゲートを説明するものである。図において、２１−１、２１−２は光入力信号、２２−１、２２−２は光バイアス（光制御信号）、２３−１、２３−２は光出力信号、２４は２入力光ＮＯＲゲート、２５は光導波路、２６−１と２６−２は光バイアス供給の導波路、２７は基板である。図３（Ｂ）に示した２入力光ＮＯＲゲートで、２８−１、２８−２は入力ポート、２９は光ＮＯＲ出力の出力ポートである。図２の光スイッチング素子における受光ダイオード１３−１、１３−２が入力ポートに相当する。
【００２１】
電子回路とのアナロジーから、この２入力光ＮＯＲゲート２４を基本単位として、図３（Ａ）に示した様な光配線を行うと、セット・リセットフリップフロップを構成できる。ここでは単純なセット・リセットフリップフロップの例をあげたが、他の様々な論理機能を持つ光集積回路も構成できる。さらに、図３（Ｂ）では、２入力光ＮＯＲゲートの場合を示したが、より多くの入力においても、電子回路の場合と同様な回路構成手法が成り立つ。
【００２２】
図４は本発明に係る光スイッチング素子の第２の実施の形態を示す構成図である。図４（Ａ）に示すように、３１は受光ダイオードのバイアス端子、３２−１はインダクタ、３２−２は容量、３３−１、３３−２は受光ダイオード、３４は抵抗、３５は直流分離容量、３６は抵抗、３７は接地端子、３８は導波路形の電圧駆動光変調素子、３９−１はインダクタ、３９−２は容量、４０は光変調素子のバイアス端子、４１は半導体基板である。３２−１と３２−２の組合せは、いわゆるバイアスＴであり、３９−１と３９−２は直流バイアス回路である。抵抗３４、直流分離容量３５、抵抗３６によりインターフェイス回路（電気受動回路）を構成し、直流分離容量３５により、受光ダイオード３３−１、３３−２と光変調素子３８は、独立に直流バイアスされる。また、容量３２−２により、受光ダイオード３３−１、３３−２のバイアス端子側は、交流的に接地される。半導体基板４１として、例えば、ＩｎＰを用いることにより、受光ダイオード３３−１、３３−２と光変調素子３８を、同時に、あるいは二度に分けてエピタキシャル成長することが可能であり、モノリシック集積化が可能となる。また、異種の基板に「ウエハ接着法」で張り付けて、集積化することもできる。図４（Ｂ）は、図４（Ａ）の等価回路を示すものである。
【００２３】
受光ダイオード３３−１、３３−２としては、例えば、最近提案された飽和出力が高い「単一走行キャリア・フォトダイオード」を用いることができる〔Ｔ．Ｉｓｈｉｂａｓｈｉ ｅｔ ａｌ．，Ｔｅｃｈ．Ｄｉｇ．Ｕｌｔｒａｆａｓｔ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ（ＯＳＡ Ｓｐｒｉｎｇ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ）．ｐ．１６６／ＵＷＡ２−１，１９９７参照〕。また、光変調素子３８としては、例えば、多重量子井戸のシュタルク効果に基づく「電界吸収変調素子」を用いることができる〔Ｋ．Ｗａｋｉｔａ ａｎｄ Ｉ．Ｋｏｔａｋａ，Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｏｐｔｉｃａｌ Ｔｅｃｈ．Ｌｅｔｔ．７，ｐ．１２０，１９９４参照〕。受光ダイオード３３−１、３３−２で発生した電流信号により、抵抗３４、３６の抵抗値で決まる電圧が、光変調素子３８の両端に加わる。この信号により光信号が変調され、光スイッチング素子として機能するものである。なお、受光ダイオード出力の極性を選択することにより、光透過ゲートとして用いることも可能であるのは、言うまでもない。
【００２４】
上述のように、受光ダイオード３３−１、３３−２として、飽和出力の高い「単一走行キャリア・フォトダイオード」を用いることにより、小型化、低消費電力化の効果がさらに促進される。
【００２５】
図５は、本発明に係る光スイッチング素子集積回路の第２の実施の形態を示す構成図である。図に示すように、光インバータゲート４２−１と２入力光ＮＯＲゲート４２−２を用いた「光信号分周器」で、２入力光ＮＯＲゲート４２−２は、図４における２個の並列の受光ダイオード３３−１、３３−２で、光インバータゲート４２−１は受光ダイオードを１個として置き換えれば構成することができる。図に示した構成は、電子回路における８ＮＯＲ形分周器と呼ばれるものに相当し、電子回路の電気信号を光信号強度に置き換えたものであるから、同様な機能を果たすことができる。ここでは光分岐回路を用いた光信号分周機能を有する例を示したが、光ＮＯＲゲートを基本として、様々な機能を持つ論理回路を構成することもできる。
【００２６】
上述の光スイッチング素子集積回路の第１および第２の実施の形態に示したように、光スイッチング素子を基本単位として、電子回路によらずに光論理回路を構成することができ、セット・リセットフリップフロップ回路や光信号分周機能を持った回路等、様々な光論理機能を持つ光集積回路が構成できる。従来、光論理回路はその複雑さやレーザ・ダイオードベースであることの使いにくさのため、ある程度以上の規模のものは、製作が困難であったが、本発明の技術によれば、より小形にかつ安定に、また、より大きな集積規模のものが実現できる。また、光論理回路には、インピーダンス整合の制約がないこと、光回路チップ間の電位差の制約がないこと、光信号の並列性の利用、などの電子回路にはない利点をもっており、大容量通信システムの高度化に寄与するものである。
【００２７】
【発明の効果】
以上説明したように、本発明に係る光スイッチング素子においては、光入力信号を受光ダイオードで電気信号に変換し、これを光変調素子に入力し、光バイアスや他の光信号のスイッチング動作を行うことができるので、光変調素子を駆動するために必要な電気信号を得るために電気アンプを使用せず、代わりに、飽和出力の高い受光ダイオードを用いる。従って、電気アンプを集積化しない構成ゆえに、集積化が容易となる。また、より簡単な素子構成で部品数も少なくなることから、小形でかつ低消費電力の光スイッチング素子を実現できる。また、集積化に伴い受光部と光変調部を集中定数回路的に接続でき、また、配線インダクタンスなどの影響が少なくなることから、帯域の劣化を起こすことなく、より高速な光スイッチングを実現できる。加えて、受光素子と光変調素子との間の電気長が信号周波数の波長よりも十分に短くしうるので、必ずしも５０Ω線路と５０Ω負荷で電気信号を光変調素子に送る必要がない。そのため、変調素子に接続された負荷抵抗を任意にかえることができ、その抵抗値を小さくしてＣＲ時定数を下げて高速化したり、反対に負荷抵抗値を大きくして、必要な光入力信号電力を下げることも可能となる。
【００２８】
また、本発明に係る光スイッチング素子集積回路においては、本発明の光スイッチング素子を基本としたものであり、電子回路によらずに光論理回路を構成することができ、光ＮＯＲゲートを基本単位として、様々な論理機能を持つ光集積回路を構成できる。従来、光論理回路はその複雑さやレーザ・ダイオードベースであることの使いにくさのため、ある程度以上の規模のものは、製作が困難であったが、本発明の技術によれば、より小形にかつ安定に、また、より大きな集積規模のものが実現できる。また、この光論理回路は、インピーダンス整合の制約がないこと、光回路チップ間の電位差の制約がないこと、光信号の並列性の利用、などの電子回路にはない利点をもっており、大容量通信システムの高度化に寄与するものである。
【図面の簡単な説明】
【図１】本発明の光スイッチング素子の基本的な構成を示すブロック図である。
【図２】本発明に係る光スイッチング素子の第１の実施の形態を示す構成図である。
【図３】本発明に係る光スイッチング素子集積回路の第１の実施の形態を示す構成図である。
【図４】本発明に係る光スイッチング素子の第２の実施の形態を示す構成図である。
【図５】本発明に係る光スイッチング素子集積回路の第２の実施の形態を示す構成図である。
【図６】従来技術による光スイッチング素子の構成図である。
【符号の説明】
１−１〜１−ｎ…光入力信号
２−１〜２−ｎ…受光素子
３…電気配線
４…電気インターフェイス回路（電気受動回路）
５…光変調素子
６…光バイアス（光制御信号）
７…光出力信号
１１…受光ダイオードのバイアス端子
１２−１…受光ダイオードのバイアス回路
１２−２…光変調素子のバイアス回路
１３−１、１３−２…受光ダイオード
１４…電気インターフェイス回路（電気受動回路）
１５…光変調素子
１６…接地端子
１７…光変調素子のバイアス端子
１８…電気配線
１９…基板
２０−１、２０−２…光入力信号
２０−３…光バイアス（光制御信号）
２０−４…光出力信号
２１−１、２１−２…光入力信号
２２−１、２２−２…光バイアス
２３−１、２３−２…光出力信号
２４…２入力光ＮＯＲゲート
２５…光導波路
２６−１、２６−２…光バイアス供給の導波路
２７…基板
２８−１、２８−２…入力ポート
２９…光ＮＯＲ出力の出力ポート
３１…受光ダイオードのバイアス端子
３２−１…受光素子のバイアス・インダクタ
３２−２…受光素子のバイアス容量
３３−１，３３−２…受光ダイオード
３４…抵抗
３５…直流分離容量
３６…抵抗
３７…接地端子
３８…光変調素子
３９−１…光変調素子のバイアス・インダクタ
３９−２…光変調素子のバイアス容量
４０…光変調素子のバイアス端子
４１…半導体基板
４２−１…光インバータゲート
４２−２…２入力光ＮＯＲゲート
４３…光入力端子
４４…光信号分周器
４５…光出力端子
４６…４５の反転出力の光出力端子
５１…受光ダイオードのバイアス端子
５２−１…受光ダイオードのバイアス・インダクタ
５２−２…受光ダイオードのバイアス容量
５３…受光ダイオード
５４…抵抗
５５…直流分離容量デバイス
５６…抵抗
５７…接地端子
５８…光変調素子
５９…光変調素子のバイアス・インダクタ
６０…光変調素子のバイアス端子
６１…同軸ケーブル（５０オームケーブル）
６２…電気アンプ
【発明の属する技術分野】
本発明は、超広帯域光ファイバ通信、超高速光信号計測などの分野で用いられる光デバイス技術に属し、高速な光信号処理を行う光スイッチング素子及び光スイッチング素子集積回路に関するものである。
【０００２】
【従来の技術】
光制御の光スイッチングは、１．３μｍ〜１．５μｍの長波長帯の光信号を用いた光ファイバ通信システムや光計測システムに用いられる技術である。大きく分けて、光による光媒質の屈折率変化を直接使ったもの、及び光信号を一旦電気信号に変換し、該電気信号と電圧または電流駆動の光変調器を組み合わせるものがある。本発明が関連する後者のタイプは、素子数が多くなるものの、小形で安定性に優れている。
【０００３】
光変調器として、ニオブ酸リチウム光変調器（ＬＮ変調器）や半導体電界吸収形光変調器（ＥＡ変調器）を用いた後者タイプの場合、光制御で光信号スイッチングを行うには、図６の従来例に示す様に、光制御信号を受光ダイオード５３を用いて電気信号に変換し、さらに、電気アンプ６２を用いて電気制御信号が変調器を駆動するのに十分な電力レベルとなる様に増幅する。この様な光スイッチング素子は従来技術では個別デバイスを組み合わせて構成している。図６で、５１は受光ダイオード５３のバイアス端子、５２−１は受光ダイオード５３のバイアス・インダクタ、５２−２は受光ダイオード５３のバイアス容量、５４、５６はバイアス用の抵抗、５５は直流分離容量デバイス、５７は接地端子、５８は光変調素子、５９は光変調素子５８のバイアス・インダクタ、６０は光変調素子５８のバイアス端子で、６１は各デバイスを接続する同軸ケーブル（５０オームケーブル）である。
【０００４】
【発明が解決しようとする課題】
しかし、このような従来の光スイッチング素子においては、次のような問題がある。まず、制御信号が高速となればなるほど電気アンプ６２の利得が低くなるため、電気アンプ６２を多段とすることの複雑さ、それに伴う消費電力の増大がある。また、同軸ケーブル６１で各デバイスをつないでいるため、反射による信号の劣化も生じる。帯域を犠牲にして電気アンプ６２の利得を上げることは可能であるが、光信号制御で高速性を確保するという、光スイッチング素子の本来の目的と矛盾することになる。
【０００５】
また、光ＮＯＲ論理デバイスを用いることは、従来技術を用いることを想定するかぎり、モジュール規模が大きく複雑になり、信号遅延も問題となるため、その提案並びに報告例は存在しない。
【０００６】
一方、受光素子と光変調素子を集積化した光制御用のスイッチング素子として、ＮＴＴで開発されたＥＡＲＳ（Ｅｘｃｉｔｏｎ Ａｂｓｏｒｐｔｉｏｎ Ｒｅｆｌｅｃｔｉｏｎ Ｓｗｉｔｃｈ）がある（Ｃ．Ａｍａｎｏ ｅｔ ａｌ．，ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ，Ｌｅｔｔ，３，ｐ．７３６，１９９１参照）。ＥＡＲＳでは、受光素子としてフォトトランジスタを用い、その出力で多重量子井戸光変調器を駆動する構成をとる。ここでフォトトランジスタが用いられるのは、電気信号の増幅が変調器の駆動に不可欠であることによる。フォトトランジスタのベース端子を解放とし、しかも単一のトランジスタで増幅機能を持たせているため、高速動作には適さず、むしろ小型化やアレー化に向いた光制御スイッチング素子と言える。
【０００７】
上記のように、光通信などに適用出来る高速な光制御の光スイッチング素子は、単なる光透過ゲートが個別デバイスを組み合わせて実現されているに過ぎず、従って光ＮＯＲ論理デバイスは存在しない。一方、集積化された光スイッチング素子は高速な動作に向いたものも、従来は存在しない。
【０００８】
本発明は上述の課題を解決するためになされたもので、装置構成の複雑さ、消費電力の増大、信号の劣化などの問題を解決し、光制御による高速な光ＮＯＲ論理機能等を有する光スイッチング素子及び光スイッチング素子集積回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するため、本発明においては、時分割されたオン状態又はオフ状態のいずれかの信号からなる複数の光入力信号を単数もしくは複数の光出力信号に変換する光スイッチング素子において、同一基板上に形成された単数又は複数の受光素子と、単数又は複数の光変調素子と、前記受光素子と前記光変調素子とを独立にバイアスする電気インターフェイス回路と、前記電気インターフェイス回路の入力側に前記受光素子の両端を接続する第一の電気配線と、前記インターフェイス回路の出力側に前記光変調素子の両端を接続する第二の電気配線とを設け、前記第一の電気配線の片端の長さと前記第二の電気配線の片端の長さとの和を、前記入力光信号のクロック周波数に相当する高周波電気信号の波長の１／１０以下とする。
【００１０】
また、前記光出力信号を前記複数の光入力信号の論理和の否定（ＮＯＲ）値とする。
【００１１】
また、前記受光素子に単一走行キャリア・フォトダイオードを用い、前記光変調素子が電気信号の入力により光を遮断する。
【００１２】
また、複数の請求項１、２または３記載の光スイッチング素子と、前記光スイッチング素子あるいは前記光スイッチング素子間に接続された複数の光導波路とを有し、光入力信号を論理処理する光論理機能を有する光スイッチング素子集積回路を構成する。
【００１３】
また、前記光論理機能が光信号分周機能を有し、２入力ポートを有する請求項２または３記載の光スイッチング素子を複数個用い、前記光スイッチング素子の一部の出力ポートに光分岐回路を接続し、前記光導波路により光信号配線を行う
【００１４】
。
【発明の実施の形態】
図１は、本発明の光スイッチング素子の基本的な構成を示すブロック図（光多入力ＮＯＲ論理デバイス）である。図に示すように、１−１，……１−ｎは時分割されたオン状態又はオフ状態のいずれかの信号からなる複数の光入力信号、２−１，……２−ｎは上記光入力信号を受ける受光素子、３は電気配線、５は光変調素子、４は電気受動回路として働く、受光素子２−１，……２−ｎと光変調素子５の中間にある電気インターフェイス回路、６は光変調素子５の制御を行う光バイアス（光制御信号）、７は単数もしくは複数の光出力信号を表す。
【００１５】
図２は、本発明に係る光スイッチング素子の第１の実施の形態を示す構成図である。図に示すように、１３−１と１３−２は受光素子としての受光ダイオード、１４は電気インターフェイス回路、１５は光変調素子である。１１は受光ダイオード１３−１、１３−２のバイアス端子、１２−１と１２−２は受光ダイオード１３−１、１３−２及び光変調素子１５のバイアス回路、１６は接地端子、１７は光変調素子１５のバイアス端子、１８は電気配線、１９は要素デバイスが集積化される基板である。２０−１、２０−２は光入力信号の流れ、２０−３は光バイアス（光制御信号）の流れ、２０−４は光出力信号の流れを表す。
【００１６】
本光スイッチング素子を動作させるには、まずバイアス端子１１に電圧を印加すると、受光ダイオード１３−１、１３−２が、電気インターフェイス回路１４により光変調素子１５とは直流的には分離され、直流バイアスされる。バイアス回路１２−１は、受光ダイオード１３−１、１３−２から見たバイアス側のインピーダンスを高くするために用いる。同様に、バイアス端子１７に電圧を印加すると、光変調素子１５が、電気インターフェイス回路１４により、受光ダイオード１３−１、１３−２とは直流的には分離され直流バイアスされる。バイアス回路１２−２は光変調素子１５からみたバイアス側のインピーダンスを高くするために用いる。
【００１７】
光スイッチング動作は、以下の様に行う。受光ダイオード１３−１、１３−２の少なくともいづれかに光入力信号２０−１、２０−２が入ると電流が誘起され、それにより電気インターフェイス回路１４の光変調素子１５側に電圧変化が発生する。この電気信号は光変調器素子１５に伝達され、結局、電圧または電流駆動により光変調素子１５の光透過率が変化し、光変調素子１５に入力された光バイアス２０−３により変調され光出力信号２０−４となる。光変調素子１５に印加される電気信号の極性を選択することにより、光制御信号ＯＮ時に光変調素子１５が吸収動作となる配置を取れば、光入力信号２０−１、２０−２の論理和の否定（ＮＯＲ）値となり、「光ＮＯＲ論理ゲートスイッチング」となる。ここでは、受光ダイオード２個と光変調素子が１個用いられているが、それぞれを複数個組み込み、より複雑な信号処理を行うことも可能である。また、電気インターフェイス回路１４の構成を変えることにより、光変調素子１５は電圧駆動形、もしくは、電流駆動形とすることが可能である。なお、光制御信号ＯＮ時に光変調素子１５が透過動作となる配置を取れば「光透過ゲートスイッチング」として機能させることも、原理的に可能となる。
【００１８】
上述のように、本発明の光スイッチング素子は、光変調素子１５駆動用の電気信号を得るために電気アンプを使用せず、代わりに、飽和出力の高い受光ダイオード１３−１、１３−２を用いる。従って、電気アンプを集積化しない構成ゆえに、集積化が容易となる。また、より簡単な素子構成で部品数も少なくなることから、小形でかつ低消費電力の光スイッチング素子を実現できる。素子動作の面では、集積化に伴い受光ダイオードと光変調素子を集中定数回路的に接続でき、また、配線インダクタンスなどの影響が少なくなることから、帯域の劣化を起こすことなく、すなわち、より高速な光スイッチングを実現できる。
【００１９】
更に、受光ダイオード１３−１、１３−２と光変調素子１５との間の電気配線の長さを、光入力信号２０−１、２０−２のクロック周波数に相当する高周波電気信号の波長の１／１０以下とし、信号周波数の波長よりも十分に短くすることにより、必ずしも５０Ω線路と５０Ω負荷で電気信号を光変調素子１５に送る必要がなくなり、光変調素子１５に接続された負荷抵抗を任意にかえることができ、その抵抗値を小さくしてＣＲ時定数を下げて高速化したり、反対に負荷抵抗値を大きくして、必要な光入力信号電力を下げることも可能となる。
【００２０】
図３は、本発明に係る光スイッチング素子集積回路の第１の実施の形態を示す構成図である。図３（Ａ）はセット・リセットフリップフロップ回路と、その基本ゲートとなる２入力光ＮＯＲゲートを説明するものである。図において、２１−１、２１−２は光入力信号、２２−１、２２−２は光バイアス（光制御信号）、２３−１、２３−２は光出力信号、２４は２入力光ＮＯＲゲート、２５は光導波路、２６−１と２６−２は光バイアス供給の導波路、２７は基板である。図３（Ｂ）に示した２入力光ＮＯＲゲートで、２８−１、２８−２は入力ポート、２９は光ＮＯＲ出力の出力ポートである。図２の光スイッチング素子における受光ダイオード１３−１、１３−２が入力ポートに相当する。
【００２１】
電子回路とのアナロジーから、この２入力光ＮＯＲゲート２４を基本単位として、図３（Ａ）に示した様な光配線を行うと、セット・リセットフリップフロップを構成できる。ここでは単純なセット・リセットフリップフロップの例をあげたが、他の様々な論理機能を持つ光集積回路も構成できる。さらに、図３（Ｂ）では、２入力光ＮＯＲゲートの場合を示したが、より多くの入力においても、電子回路の場合と同様な回路構成手法が成り立つ。
【００２２】
図４は本発明に係る光スイッチング素子の第２の実施の形態を示す構成図である。図４（Ａ）に示すように、３１は受光ダイオードのバイアス端子、３２−１はインダクタ、３２−２は容量、３３−１、３３−２は受光ダイオード、３４は抵抗、３５は直流分離容量、３６は抵抗、３７は接地端子、３８は導波路形の電圧駆動光変調素子、３９−１はインダクタ、３９−２は容量、４０は光変調素子のバイアス端子、４１は半導体基板である。３２−１と３２−２の組合せは、いわゆるバイアスＴであり、３９−１と３９−２は直流バイアス回路である。抵抗３４、直流分離容量３５、抵抗３６によりインターフェイス回路（電気受動回路）を構成し、直流分離容量３５により、受光ダイオード３３−１、３３−２と光変調素子３８は、独立に直流バイアスされる。また、容量３２−２により、受光ダイオード３３−１、３３−２のバイアス端子側は、交流的に接地される。半導体基板４１として、例えば、ＩｎＰを用いることにより、受光ダイオード３３−１、３３−２と光変調素子３８を、同時に、あるいは二度に分けてエピタキシャル成長することが可能であり、モノリシック集積化が可能となる。また、異種の基板に「ウエハ接着法」で張り付けて、集積化することもできる。図４（Ｂ）は、図４（Ａ）の等価回路を示すものである。
【００２３】
受光ダイオード３３−１、３３−２としては、例えば、最近提案された飽和出力が高い「単一走行キャリア・フォトダイオード」を用いることができる〔Ｔ．Ｉｓｈｉｂａｓｈｉ ｅｔ ａｌ．，Ｔｅｃｈ．Ｄｉｇ．Ｕｌｔｒａｆａｓｔ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ（ＯＳＡ Ｓｐｒｉｎｇ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ）．ｐ．１６６／ＵＷＡ２−１，１９９７参照〕。また、光変調素子３８としては、例えば、多重量子井戸のシュタルク効果に基づく「電界吸収変調素子」を用いることができる〔Ｋ．Ｗａｋｉｔａ ａｎｄ Ｉ．Ｋｏｔａｋａ，Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｏｐｔｉｃａｌ Ｔｅｃｈ．Ｌｅｔｔ．７，ｐ．１２０，１９９４参照〕。受光ダイオード３３−１、３３−２で発生した電流信号により、抵抗３４、３６の抵抗値で決まる電圧が、光変調素子３８の両端に加わる。この信号により光信号が変調され、光スイッチング素子として機能するものである。なお、受光ダイオード出力の極性を選択することにより、光透過ゲートとして用いることも可能であるのは、言うまでもない。
【００２４】
上述のように、受光ダイオード３３−１、３３−２として、飽和出力の高い「単一走行キャリア・フォトダイオード」を用いることにより、小型化、低消費電力化の効果がさらに促進される。
【００２５】
図５は、本発明に係る光スイッチング素子集積回路の第２の実施の形態を示す構成図である。図に示すように、光インバータゲート４２−１と２入力光ＮＯＲゲート４２−２を用いた「光信号分周器」で、２入力光ＮＯＲゲート４２−２は、図４における２個の並列の受光ダイオード３３−１、３３−２で、光インバータゲート４２−１は受光ダイオードを１個として置き換えれば構成することができる。図に示した構成は、電子回路における８ＮＯＲ形分周器と呼ばれるものに相当し、電子回路の電気信号を光信号強度に置き換えたものであるから、同様な機能を果たすことができる。ここでは光分岐回路を用いた光信号分周機能を有する例を示したが、光ＮＯＲゲートを基本として、様々な機能を持つ論理回路を構成することもできる。
【００２６】
上述の光スイッチング素子集積回路の第１および第２の実施の形態に示したように、光スイッチング素子を基本単位として、電子回路によらずに光論理回路を構成することができ、セット・リセットフリップフロップ回路や光信号分周機能を持った回路等、様々な光論理機能を持つ光集積回路が構成できる。従来、光論理回路はその複雑さやレーザ・ダイオードベースであることの使いにくさのため、ある程度以上の規模のものは、製作が困難であったが、本発明の技術によれば、より小形にかつ安定に、また、より大きな集積規模のものが実現できる。また、光論理回路には、インピーダンス整合の制約がないこと、光回路チップ間の電位差の制約がないこと、光信号の並列性の利用、などの電子回路にはない利点をもっており、大容量通信システムの高度化に寄与するものである。
【００２７】
【発明の効果】
以上説明したように、本発明に係る光スイッチング素子においては、光入力信号を受光ダイオードで電気信号に変換し、これを光変調素子に入力し、光バイアスや他の光信号のスイッチング動作を行うことができるので、光変調素子を駆動するために必要な電気信号を得るために電気アンプを使用せず、代わりに、飽和出力の高い受光ダイオードを用いる。従って、電気アンプを集積化しない構成ゆえに、集積化が容易となる。また、より簡単な素子構成で部品数も少なくなることから、小形でかつ低消費電力の光スイッチング素子を実現できる。また、集積化に伴い受光部と光変調部を集中定数回路的に接続でき、また、配線インダクタンスなどの影響が少なくなることから、帯域の劣化を起こすことなく、より高速な光スイッチングを実現できる。加えて、受光素子と光変調素子との間の電気長が信号周波数の波長よりも十分に短くしうるので、必ずしも５０Ω線路と５０Ω負荷で電気信号を光変調素子に送る必要がない。そのため、変調素子に接続された負荷抵抗を任意にかえることができ、その抵抗値を小さくしてＣＲ時定数を下げて高速化したり、反対に負荷抵抗値を大きくして、必要な光入力信号電力を下げることも可能となる。
【００２８】
また、本発明に係る光スイッチング素子集積回路においては、本発明の光スイッチング素子を基本としたものであり、電子回路によらずに光論理回路を構成することができ、光ＮＯＲゲートを基本単位として、様々な論理機能を持つ光集積回路を構成できる。従来、光論理回路はその複雑さやレーザ・ダイオードベースであることの使いにくさのため、ある程度以上の規模のものは、製作が困難であったが、本発明の技術によれば、より小形にかつ安定に、また、より大きな集積規模のものが実現できる。また、この光論理回路は、インピーダンス整合の制約がないこと、光回路チップ間の電位差の制約がないこと、光信号の並列性の利用、などの電子回路にはない利点をもっており、大容量通信システムの高度化に寄与するものである。
【図面の簡単な説明】
【図１】本発明の光スイッチング素子の基本的な構成を示すブロック図である。
【図２】本発明に係る光スイッチング素子の第１の実施の形態を示す構成図である。
【図３】本発明に係る光スイッチング素子集積回路の第１の実施の形態を示す構成図である。
【図４】本発明に係る光スイッチング素子の第２の実施の形態を示す構成図である。
【図５】本発明に係る光スイッチング素子集積回路の第２の実施の形態を示す構成図である。
【図６】従来技術による光スイッチング素子の構成図である。
【符号の説明】
１−１〜１−ｎ…光入力信号
２−１〜２−ｎ…受光素子
３…電気配線
４…電気インターフェイス回路（電気受動回路）
５…光変調素子
６…光バイアス（光制御信号）
７…光出力信号
１１…受光ダイオードのバイアス端子
１２−１…受光ダイオードのバイアス回路
１２−２…光変調素子のバイアス回路
１３−１、１３−２…受光ダイオード
１４…電気インターフェイス回路（電気受動回路）
１５…光変調素子
１６…接地端子
１７…光変調素子のバイアス端子
１８…電気配線
１９…基板
２０−１、２０−２…光入力信号
２０−３…光バイアス（光制御信号）
２０−４…光出力信号
２１−１、２１−２…光入力信号
２２−１、２２−２…光バイアス
２３−１、２３−２…光出力信号
２４…２入力光ＮＯＲゲート
２５…光導波路
２６−１、２６−２…光バイアス供給の導波路
２７…基板
２８−１、２８−２…入力ポート
２９…光ＮＯＲ出力の出力ポート
３１…受光ダイオードのバイアス端子
３２−１…受光素子のバイアス・インダクタ
３２−２…受光素子のバイアス容量
３３−１，３３−２…受光ダイオード
３４…抵抗
３５…直流分離容量
３６…抵抗
３７…接地端子
３８…光変調素子
３９−１…光変調素子のバイアス・インダクタ
３９−２…光変調素子のバイアス容量
４０…光変調素子のバイアス端子
４１…半導体基板
４２−１…光インバータゲート
４２−２…２入力光ＮＯＲゲート
４３…光入力端子
４４…光信号分周器
４５…光出力端子
４６…４５の反転出力の光出力端子
５１…受光ダイオードのバイアス端子
５２−１…受光ダイオードのバイアス・インダクタ
５２−２…受光ダイオードのバイアス容量
５３…受光ダイオード
５４…抵抗
５５…直流分離容量デバイス
５６…抵抗
５７…接地端子
５８…光変調素子
５９…光変調素子のバイアス・インダクタ
６０…光変調素子のバイアス端子
６１…同軸ケーブル（５０オームケーブル）
６２…電気アンプ
Claims (5)
- 時分割されたオン状態又はオフ状態のいずれかの信号からなる複数の光入力信号を単数もしくは複数の光出力信号に変換する光スイッチング素子において、
同一基板上に形成された単数又は複数の受光素子と、
単数又は複数の光変調素子と、
前記受光素子と前記光変調素子とを独立にバイアスする電気インターフェイス回路と、
前記電気インターフェイス回路の入力側に前記受光素子の両端を接続する第一の電気配線と、
前記インターフェイス回路の出力側に前記光変調素子の両端を接続する第二の電気配線とを有し、
前記第一の電気配線の片端の長さと前記第二の電気配線の片端の長さとの和が、前記入力光信号のクロック周波数に相当する高周波電気信号の波長の１／１０以下である
ことを特徴とする光スイッチング素子。 - 前記光出力信号が前記複数の光入力信号の論理和の否定（ＮＯＲ）値であることを特徴とする請求項１に記載の光スイッチング素子。
- 前記受光素子に単一走行キャリア・フォトダイオードを用い、前記光変調素子が電気信号の入力により光を遮断することを特徴とする請求項１または請求項２に記載の光スイッチング素子。
- 複数の請求項１、２または３記載の光スイッチング素子と、前記光スイッチング素子あるいは前記光スイッチング素子間に接続された複数の光導波路とを有し、光入力信号を論理処理する光論理機能を有することを特徴とする光スイッチング素子集積回路。
- 前記光論理機能が光信号分周機能を有し、２入力ポートを有する請求項２または３記載の光スイッチング素子を複数個用い、前記光スイッチング素子の一部の出力ポートに光分岐回路が接続され、前記光導波路により光信号配線が行われていることを特徴とする請求項４に記載の光スイッチング素子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12060298A JP3560470B2 (ja) | 1998-04-30 | 1998-04-30 | 光スイッチング素子及び光スイッチング素子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12060298A JP3560470B2 (ja) | 1998-04-30 | 1998-04-30 | 光スイッチング素子及び光スイッチング素子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11311760A JPH11311760A (ja) | 1999-11-09 |
| JP3560470B2 true JP3560470B2 (ja) | 2004-09-02 |
Family
ID=14790326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12060298A Expired - Fee Related JP3560470B2 (ja) | 1998-04-30 | 1998-04-30 | 光スイッチング素子及び光スイッチング素子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560470B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014038910A (ja) * | 2012-08-13 | 2014-02-27 | Toshiba Corp | 光電気集積パッケージモジュール |
-
1998
- 1998-04-30 JP JP12060298A patent/JP3560470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11311760A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Monolithic silicon integration of scaled photonic switch fabrics, CMOS logic, and device driver circuits | |
| US7546004B2 (en) | Photonic interconnect system | |
| US6680791B2 (en) | Semiconductor device for rapid optical switch by modulated absorption | |
| Qi et al. | Co-design and demonstration of a 25-Gb/s silicon-photonic Mach–Zehnder modulator with a CMOS-based high-swing driver | |
| JPH09181682A (ja) | 光変調器の駆動回路及び光送信機 | |
| US5515195A (en) | Optical bus using controllable optical devices | |
| de Cea et al. | Photonic readout of superconducting nanowire single photon counting detectors | |
| US5039189A (en) | Optical signal distribution network and method of converting independent optical/electrical signals | |
| CN114616513A (zh) | 光模块 | |
| Mishra et al. | Overview of optical interconnect technology | |
| Shekhar | Silicon photonics: A brief tutorial | |
| WO2020249984A1 (en) | Integrated plasmonic modulator | |
| Giuglea et al. | Comparison of segmented and traveling-wave electro-optical transmitters based on silicon photonics Mach-Zehnder modulators | |
| CN109491175A (zh) | 一种基于模式复用的可重构导向逻辑器件 | |
| Li et al. | Ultralow-power silicon photonic interconnect for high-performance computing systems | |
| Michard et al. | A sub-pJ/bit, low-ER Mach–Zehnder-based transmitter for chip-to-chip optical interconnects | |
| JP3560470B2 (ja) | 光スイッチング素子及び光スイッチング素子集積回路 | |
| Dupuis et al. | A nonblocking 4× 4 Mach-Zehnder switch with integrated gain and nanosecond-scale reconfiguration time | |
| CN109240019B (zh) | 一种二进制全光比较器 | |
| WO2023060412A1 (zh) | 一种面向高速光通信的6.4Tbps硅基光引擎收发芯片组件 | |
| WO2003016988A1 (en) | Optical modulator with an index tuuned multimode splitter | |
| JPH07226557A (ja) | 電子回路およびこれを用いた半導体装置 | |
| Nishimura et al. | Components and interconnection technologies for photonic-assisted routers toward green networks | |
| Dickinson et al. | An integrated free space optical bus | |
| CN110333638A (zh) | 光子模数转换的级联调制器芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |