KR101202582B1 - 위상 전류를 분배하는 다상 스위칭 레귤레이터 - Google Patents

위상 전류를 분배하는 다상 스위칭 레귤레이터 Download PDF

Info

Publication number
KR101202582B1
KR101202582B1 KR1020100129950A KR20100129950A KR101202582B1 KR 101202582 B1 KR101202582 B1 KR 101202582B1 KR 1020100129950 A KR1020100129950 A KR 1020100129950A KR 20100129950 A KR20100129950 A KR 20100129950A KR 101202582 B1 KR101202582 B1 KR 101202582B1
Authority
KR
South Korea
Prior art keywords
phase
current
phase current
ripple
networks
Prior art date
Application number
KR1020100129950A
Other languages
English (en)
Other versions
KR20110108238A (ko
Inventor
피. 로어 스티븐
에이. 필브릭 리스 에스
Original Assignee
인터실 아메리카스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터실 아메리카스 엘엘씨 filed Critical 인터실 아메리카스 엘엘씨
Publication of KR20110108238A publication Critical patent/KR20110108238A/ko
Application granted granted Critical
Publication of KR101202582B1 publication Critical patent/KR101202582B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전류 모드 다상 스위칭 레귤레이터를 위한 위상 전류 분배 네트워크. 다상 스위칭 레귤레이터는 츨력 전압으로 입력 전압을 변환하기 위해 펄스 제어 신호들에 의해 제어되는 스위칭 위상 네트워크들의 위상 전류들을 발생하기 위한 스위칭 네트워크들을 포함한다. 레귤레이터는 전류 제어 값들 및 최소한 하나의 트리거 값에 기반하여 펄스 제어 신호들을 발생한다. 위상 전류 분배 네트워크는 변환 네트워크들과 위상 전류 결합 네트워크를 포함한다. 각 변환 네트워크는 직접적으로 또는 간접적으로 실제 전류를 측정하는 것에 의해 또는 위상 전류값을 발생하는 것에 의해 상응하는 위상 전류에 기반하여 위상 전류값을 제공한다. 위상 전류 결합 네트워크는 위상 전류값들에 기반하여 평균 위상 전류값을 발생하고, 스위칭 네트워크들을 제어하기 위해 사용되는 전류 제어 값들을 제공하기 위해 각 위상 전류값에서 평균 위상 전류값을 감한다.

Description

위상 전류를 분배하는 다상 스위칭 레귤레이터{MULTIPLE PHASE SWITCHING REGULATOR WITH PHASE CURRENT SHARING}
본 발명은 2010년 3월 26일에 출원된 미국 가출원 번호 제 61/317,761호의 우선권의 이익을 주장하고, 그 내용은 여러 의도와 목적으로서 전체적으로 참조를 위하여 여기에 포함된다.
본 발명은 전류 모드 다상 스위칭 레귤레이터용의 위상 전류 분배 네트워크, 및 전류 모드 다상 스위칭 레귤레이터, 및 전류 모드 다상 스위칭 레귤레이터의 위상들 중에 전류를 분배하는 방법에 관한 것이다.
본 발명은 전류 모드 다상 스위칭 레귤레이터용의 위상 전류 분배 네트워크, 및 전류 모드 다상 스위칭 레귤레이터, 및 전류 모드 다상 스위칭 레귤레이터의 위상들 중에 전류를 분배하는 방법을 제공함을 발명의 목적으로 한다.
본 발명에 따르면, 복수의 전류 제어 값들과 최소한 하나의 트리거 값에 기반하여 복수의 펄스 제어 신호를 발생하며, 각각, 입력 전압을 출력 전압으로 변환하기 위한 복수의 펄스 제어 신호들 중 상응하는 하나에 의해 제어되는 복수의 스위칭 위상 네트워크들의 각각의 인덕턴스를 통한 복수의 위상 전류들 중 상응하는 하나를 발생하기 위한 복수의 스위칭 네트워크들을 포함하는 전류 모드 다상 스위칭 레귤레이터용의 위상 전류 분배 네트워크가 제공되는 데, 상기 위상 전류 분배 네트워크는, 복수의 위상 전류들 중 상응하는 하나에 기반하여 복수의 위상 전류값들 중 상응하는 하나를 제공하도록 각각 구성된 복수의 변환 네트워크들; 및 복수의 위상 전류값들에 기반하여 평균 위상 전류값을 발생하고, 그리고 복수의 스위칭 네트워크들을 제어하기 위해 사용된 복수의 전류 제어 값들을 제공하기 위한 상기 복수의 위상 전류값들의 각각에서 상기 평균 위상 전류값을 감하는 위상 전류 결합 네트워크를 포함한다.
본 발명의 이익, 특성, 및 장점들은 이하의 설명, 그리고 첨부된 도면에 관련해서 더 잘 이해될 것이고, 여기에서:
도 1은 합성 리플 조정을 사용하는 종래의 복수의 위상(또는 다상) 스위칭 레귤레이터의 개략적인 다이어그램이다.
도 2는 두 개의 위상 사이에 위상 전류 분배를 갖는 합성 리플 조정을 사용하는 일 실시예를 따르는 다상 스위칭 레귤레이터의 개략적인 다이어그램이다.
도 3은 과도 이벤트 동안, 개별적으로, 도 1 및 도 2의 다상 스위칭 레귤레이터의 모두에 대한 출력 인덕터의 인덕터 전류를 도시하는 타이밍 다이어그램이다.
도 4는 정상 상태 동작 동안, 개별적으로, 도 1 및 도 2의 다상 스위칭 레귤레이터의 모두에 대한 출력 인덕터의 인덕터 전류를 도시하는 타이밍 다이어그램이다.
도 5는 임의 번호 "N"의 위상들 사이에 위상 전류 분배를 갖는 합성 리플 조정을 사용한 일 실시예를 따르는 다상 스위치 레귤레이터의 간략화된 블록 다이어그램이며;
도 6은 도 5의 다상 스위칭 레귤레이터의 임의 전류 분배 모듈을 실행하기 위해 사용될 수 있는, 예시적인 전류 분배 모델의 개략화된 다이어그램이고; 그리고
도 7은 임의 번호 "N"의 위상들 사이에 위상 전류 분배를 갖는 또 다른 실시예를 따르는 다상 스위칭 레귤레이터의 간략화된 개략적인 블록 다이어그램이다.
다음의 설명은 기술 분야의 당업자가 소정 응용과 그 요구사항들의 문맥 내에서 제공되는 바와 같이 본 발명을 만들고 사용하도록 제시된다. 그러나 바람직한 실시예에 대한 다양한 수정은 기술분야의 당업자에게 명백할 것이고, 그리고 여기에서 정의된 일반적인 원칙들은 다른 실시예들에 적용될 수 있다. 그러므로, 본 발명은 여기에서 도시되고 설명된 소정 실시예들에 한정되도록 의도되지 않으나, 그러나 그것은 여기에서 드러난 원칙과 새로운 특성을 따르는 가장 넓은 범위에 일치한다.
도 1은 합성 리플 조정을 사용하는 종래의 복수의 위상(또는 다상) 스위칭 레귤레이터(100)의 개략적인 다이어그램이다. 임의 적합한 수의 위상들이 포함될 수 있다고 이해될 수 있는 경우, 스위칭 레귤레이터(100)는 2개의 위상 네트워크를 포함하여 도시된다. 출력 노드(101)는 제 1 레지스터 R1을 통해 에러 증폭기(103)의 반전 출력으로 피드백되는 출력 전압 VOUT를 발생한다. 전압 VDAC는 보상 노드(105)에서 보상 전압 VCOMP를 발생하는 출력을 갖는, 에러 증폭기(103)의 비반전 입력에 제 2 레지스터 R1을 통해 제공된다. VDAC는 VOUT의 목표 전압 수준을 나타내는 전압 수준을 가진다. 제 1 및 제 2 레지스터 R1은 동일한 저항을 가진다. 제 1 레지스터 R2는 에러 증폭기(103)의 반전 입력과 출력 사이에 결합된다. 기준 전압 VREF는 에러 증폭기(103)의 비반전 입력에 결합된 그 다른 단을 갖는 제 2 레지스터 R2의 일단에 제공된다. 제 1 및 제 2 레지스터 R2는 동일한 저항을 가진다. 제 1 전류 소스(107)는 양의 윈도우 전압 VW+를 발생하는 양의 윈도우 노드(109)에서 제 1 윈도우 레지스터 RW의 일단에 윈도우 전류 IW를 제공한다. 제 1 윈도우 레지스터 RW의 다른 단은 음의 윈도우 전압 VW-를 발생하는 음의 윈도우 노드(111)에 결합되는 다른 단을 갖는 제 2 윈도우 레지스터 RW의 한 단에 더 결합되는 노드(105)에 결합된다. 전류 싱크(113)는 노드(111)에서 윈도우 전류 IW를 싱크(sink)한다. 제 1 및 제 2 윈도우 레지스터 RW 각각은 윈도우 전압 VW+와 VW-가 균형 윈도우 전압 구성에서 동일한 양에 의해 보상 노드(105)로부터 오프셋되도록 동일한 저항을 가진다.
보상 노드(105)는 비교기(115, 117) 한 쌍 각각의 비반전 입력에 결합된다. 비교기(115)의 비반전 입력은 리플 전압 VR2를 수신하고, 그리고 비교기(117)의 비반전 입력은 또 다른 리플 전압 VR1을 수신한다. 비교기(115)의 출력은 에지 검출 모듈(119)의 입력에 결합되고, 그리고 비교기(117)의 출력은 또 다른 에지 검출 모듈(121)의 입력에 결합된다. 에지 검출 모듈(119)의 출력은 셋리셋 플립플롭(SRFF)(123)의 집합(S) 입력에 제공되고, 그리고 에지 검출 모듈(121)의 출력은 또 다른 SRFF(125)의 집합(S) 입력에 제공된다. SRFF(123)는 제 1 펄스 폭 변조(PWM) 신호 PWM1을 제공하는 Q 출력을 가지고, 그리고 SRFF(125)는 제 2 PWM 신호 PWM2를 제공하는 Q 출력을 가진다. PWM1은 제 1 스위치 드라이버 모듈(127)의 입력에 제공되고, 그리고 PWM2는 제 2 스위치 드라이버 모듈(129)의 입력에 제공된다. 제 1 스위치 드라이버 모듈(127)은 전자 스위치 Q1과 Q2를 포함하는 제 1 스위치 네트워크를 제어하고, 그리고 제 2 스위치 드라이버 모듈(129)은 전자 스위치 Q3과 Q4를 포함하는 제 2 스위치 네트워크를 제어한다. 일 실시예에서, 다른 N형 또는 P형 장치들 또는 그와 유사한 것과 같은, 스위칭 장치들의 대안적 유형들이 심사숙고될 수 있음에도, 전자 스위치들 Q1-Q4는 각각 N채널 전계효과 트랜지스터(FET) 장치들이다(예. 금속 산화막 반도체 FET 또는 MOSFET). 드라이버 모듈(127, 129)은 스위치 유형에 따라 구성된다. 일 실시예에서, Q1과 Q3의 드레인은 입력 전압 VIN에 결합되고, Q2와 Q4의 소스는 그라운드(GND)와 같은 기준 노드에 결합되며, Q1의 소스와 Q2의 드레인은 제 1 위상 네트워크의 제 1 위상 노드(131)에 결합되고, Q3의 소스와 Q4의 드레인은 제 2 위상 네트워크의 제 2 위상 노드(133)에 결합된다. Q1과 Q2의 게이트는 제 1 스위치 드라이버 모듈(127)에 결합되고, Q3와 Q4의 게이트는 제 2 스위치 드라이버 모듈(129)에 결합된다. 제 1 인덕터 L1은 제 1 위상 노드(131)와 출력 노드(101) 사이에 결합되고, 제 2 인덕터 L2는 제 2 위상 노드(133)와 출력 노드(101) 사이에 결합된다. 필터 커패시터C는 출력 노드(101)와 GND 사이에 결합된다.
VREF는 제 1 리플 레지스터 RR의 일단과 제 2 리플 레지스터 RR의 일단에 제공된다. 제 1 및 제 2 리플 레지스터 RR은 동일한 저항을 가진다. 제 1 리플 레지스터 RR의 다른 단은 제 1 리플 전압 VR1을 발생하는 제 1 리플 노드(135)에 결합되고, 그리고 제 2 리플 레지스터 RR의 다른 단은 제 2 리플 전압 VR2를 발생하는 제 2 리플 노드(137)에 결합된다. 제 1 리플 커패시터 CR은 제1 리플 노드(135)와 GND 사이에 결합되고, 제 2 리플 커패시터 CR은 제 2 리플 노드(137)와 GND 사이에 결합된다. 제 1 및 제 2 리플 커패시터 CR은 대략적으로 동일한 커패시턴스를 가진다. 제 1 전류 소스(139)는 제 1 리플 노드(135)에 결합된 제 2 스위치 터미널을 갖는 제 1 스위치 SW1의 제 1 스위치 터미널에 전류 gm1ㆍVIN을 제공한다(여기에서 심볼 점 "ㆍ"은 곱셈을 나타낸다). 용어 "gm1"은 입력 전압 VIN에 비례하는 전류를 발생하기 위해 입력 전압 VIN과 곱하여진 트랜스컨덕턴스 이득이다. 제 2 전류 소스(141)는 제 2 리플 노드(137)에 결합된 제 2 스위치 터미널을 갖는, 제 2 스위치 SW2의 제 1 스위치 터미널에 동일한 전류 gm1ㆍVIN을 제공한다. PWM1은 스위치 SW1을 제어하고, PWM2는 SW2를 제어한다. 각 경우에, 상응하는 PWM 신호가 높을 때 각 스위치는 폐쇄되고, 그리고 PWM 신호가 낮을 때 그것은 개방된다. 제 1 전류 싱크(143)는 GND에 제 1 리플 노드(135)로부터 전류 gm1ㆍVIN을 싱크하고, 그리고 제 2 전류 싱크(145)는 GND에 제 2 리플 노드(137)로부터 동일한 전류 gm1ㆍVIN을 싱크한다. 트랜스컨덕턴스 이득 gm1은 출력 전압 VOUT에 비례하는 전류를 발생하기 위해 출력 전압 VOUT와 곱해진다. 제 1 리플 노드(135)는 양의 윈도우 전압 VW+를 수신하는 반전 입력을 갖는, 제 1 비교기(147)의 비반전 입력에 결합된다. 제 1 비교기(147)의 출력은 SRFF(123)의 리셋(R)에 제 1 리셋 신호 R1을 제공한다. 제 2 리플 노드(137)는 양의 윈도우 전압 VW+를 수신하는 반전 입력을 갖는, 제 2 비교기(149)의 비반전 입력에 결합된다. 제 2 비교기(149)의 출력은 SRFF(125)의 리셋(R)에 제 2 리셋 신호 R2를 제공한다.
스위칭 레귤레이터(100)의 작동에서, PWM1 신호와 PWM2 신호 각각은 개별적으로, 제 1 및 제 2 위상의 스위칭 작동을 제어하기 위해 높게 그리고 낮게 토글한다. SRFF(123)가 PWM1이 높다고 단정할 때, VIN이 제 1 위상 노드(131)에 효과적으로 결합되기 위해서 스위치 드라이버 회로(127)는 스위치 Q1을 켜고 스위치 Q2를 끈다. PWM1이 낮아질 때, 스위치 드라이버 모듈(127)은 VIN이 효과적으로 GND에 결합되기 위해서 스위치 Q1을 끄고 스위치 Q2를 켠다. PWM1이 복수의 스위칭 사이클에 대해 높게 그리고 낮게 토글함에 따라, 스위치 드라이버 모듈(127)과 스위치 Q1과 Q2는 제 1 위상 네트워크에 대한 제 1 출력 인덕터 L1을 통해 출력 전압 VOUT로 입력 전압 VIN을 변환하기 위해 VIN과 GND 사이의 위상 노드(131)에 결합되어 토글한다. SRFF(125), 스위치 드라이버 모듈(129), 스위치 Q3 및 Q4 그리고 출력 인덕터 L2는 제 2 위상 네트워크에 대해 유사한 방법으로 작동한다. 2 개의 위상 네트워크는 부하를 구동하기 위한 출력 노드(101)에 전류 부하를 균등하게 분배하려는 시도에서의 활성화(activation)에서 교호한다(미도시). VOUT이 VIN보다 큰 경우에 부스트 레귤레이터 또한 심사숙고되어지지만, 입력 전압 VIN이 출력 전압보다 큰 경우에, 스위칭 레귤레이터(100)는 벅 레귤레이터로서 작동한다.
전류 싱크(143, 145) 각각은 개별적으로, 제 1 및 제 2 리플 커패시터 CR로부터 전하를 드로잉하며, 개별적으로, 리플 노드(135, 137)로부터 정전류 gm1ㆍVOUT를 드로잉한다. VR1이 VREF보다 클 때, 부가 전류는 제 1 리플 레지스터 RR을 통해 노드(135)로부터 흐르고, VR1이 VREF 이하로 강하할 때, 부가 충전 전류는 제 1 리플 레지스터 RR을 통해 VREF로부터 흐른다. PWM1이 높을 때, 제 1 위상 네트워크는 출력 노드(101)로 전류를 구동한다. 또한, PWM1이 높을 때, 제 1 리플 커패시터 CR을 충전하기 위해 전류 소스(139)로부터의 전류 gm1ㆍVIN이 노드(135)로 흐르기 위해서, 스위치 SW1은 폐쇄된다. 스위치 SW1이 폐쇄되는 동안, VR1은 그것이 VW+의 수준에 이를 때까지 상대적으로 빠르게 상승한다. VR1이 VW+ 위로 상승할 때, 비교기(147)는 PWM1을 낮게 끌어 당기는, SRFF를 리셋하기 위해 R1을 높게 끌어당긴다. PWM1이 낮아질 때, 리플 전압 VR1이 상대적으로 일정한 비율로 램프 다운을 시작하도록 스위치 SW1은 개방된다. 전압 VR1이 VCOMP 수준으로 강하할 때, 비교기(117)는 SRFF(125)의 집합 입력에 높은 펄스 또는 양의 펄스를 단정하도록 트리거하는, 에지 검출 회로(121)에 그 출력이 높다고 단정한다. 그 설정된 입력 상의 펄스에 대한 응답에서, SRFF(125)는 높게 PWM2를 끌어당긴다. PWM2가 높을 때, 제 2 위상 네트워크는 출력 노드(101)로 전류를 구동한다. 또한, PWM2가 높을 때, 전류 소스(141)로부터의 전류 gm1ㆍVIN이 제 2 리플 커패시터 CR을 충전하기 위해 노드(137)로 흐르기 위해 스위치 SW2는 폐쇄된다. 제 2 위상은 제 1 위상과 동일한 방법으로 작동하고, 그래서 SW2가 폐쇄되는 동안 VR2는 상승한다. SW2가 VW+ 수준을 초과할 때, 비교기(149)는 PWM2를 다시 낮게 끌어당기는 SRFF(125)를 리셋하기 위해 R2를 높게 끌어당긴다. 리플 전압 VR2는 그것이 VCOMP 아래로 강하할 때까지 상대적으로 일정한 비율로 램프 다운하고, 그때 비교기(115)는 PWM1을 다시 높게 재단정하기 위해 에지 검출 모듈(119)이 SRFF(123)의 집합 입력을 펄스하도록 야기하면서 그 출력을 높게 단정한다. 제 1 및 제 2 위상 네트워크가 출력 노드(101)로 전류를 구동하기 위해 택일적으로 활성화하기 위해 작동은 이러한 방법을 반복한다.
스위칭 레귤레이터(100)는 출력을 구동하면서 단지 두 개의 위상 네트워크와 함께 택일적으로 도시된다. 앞서 설명된 바와 같이, 부가 위상 네트워크가 포함될 수 있다. 부가 위상 네트워크에 대해, 각 위상 네트워크는 라운드 로빈 패션에서 제 1 위상 네트워크의 활성화를 일으키는, 다음의 최종 위상 회로까지 활성화를 일으킨다. 따라서, 최종 위상 네트워크가 위상 네트워크들 사이의 균형 구성을 위한 라운드 로빈 패션에서 제 1 위성 네트워크의 활성화를 일으키는 경우에, 제 1 위상 네트워크는 다음 또는 최종 위상 네트워크 등의 활성화를 일으키는, 제 2 위상 네트워크의 활성화를 일으킨다.
스위칭 레귤레이터(100)는 루프 보상기반 구성과 비교할 때 현저하게 커진 속도를 초래하면서 루프 보상이 감소되거나 또는 소거되는 경우에 균형 구성을 가진다. 그러나 증가된 속도는 위상 네트워크 사이의 자연 위상 전류 분배의 상응하는 감소 또는 축소를 초래한다. 이것은 증가된 과도 스피드와 감소된 변조기 출력 임피던스를 획득하기 위한 리플 레지스터 RR의 저항에서의 감소에 의해 야기된다. 특히, RR의 저항은 합성 전류 파형을 인덕터 전류로부터 분기(diverge)하도록 야기하는, 변조기의 출력 임프던스를 감소시키고 과도 응답을 증가시키기 위해 감소된다. 아래에서 더 설명되는 바와 같이, " 합성 전류 파형"은 상응하는 출력 인덕터를 통해서 리플 전류를 반복하도록 시도하고, 그리고 상응하는 PWM 신호의 스위칭을 제어하도록 사용되는 상응하는 리플 커패시터에 대해 발생된 리플 전압이다. 특히 과도 이벤트 동안, 합성적으로 발생된 전류의 이 분기는 위상 네트워크 사이의 출력 전류에서의 현저한 차이를 야기한다. 따라서, 리플 저항 RR의 감소는 교류(AC) 정보가 인덕터 전류에 대해 그 비례의 일부를 상실도록 야기한다. 그 불일치는 현저한 부하 변경과 같은, 과도 조건 동안 특히 명백하다. 따라서, 스위칭 레귤레이터(100)는 정상 합성 리플 레귤레이터와 비교할 때 본래의 고주파수 전류 균형을 상실한다. 전류 분배의 불균형은 하나 또는 그 이상의 위상 네트워크가 복수의 위상들 사이의 전류 분배의 목적과 혜택을 효과적으로 좌절시키는, 나머지 위상 네트워크보다 부하 전류에 더 현저하게 기여한다는 것을 의미한다.
다양한 방법은 복수의 위상 회로들 사이의 고주파수 전류 균형을 되찾도록 시도되어 왔다. 일 접근은 매우 높은 대역폭 전류 균형 루프를 제공하는 것이다. 이 접근에 관한 문제는 매우 높은 대역폭 전류 균형 루프가 안정화되는 것이 매우 어렵다는 것이다. 또 다른 접근은 전류 균형화를 위한 시도에서 위상 파이어링(firing)을 위한 오픈 루프 알고리즘을 사용하는 것이다. 알고리즘이 획득하기 어렵고 충분하게 유연해질 수 없기 때문에 이 접근이 갖는 일 문제는 잠재적 수렴 문제이다. 그러한 알고리즘은 개개의 사례에 따라 위상 전류 및/또는 다른 시스템 파라미터들에 기반한 튜닝을 요구할 수 있다.
합성 리플 조정은 다른 수단에 의한 직접 측정 또는 간접 측정에 의해서 보다는 출력 인덕터(예, L1 또는 L2)를 통해 리플 전류를 나타내는 리플 전압을 합성적으로 발생시키는 것에 관한 방법이다. 따라서, 출력 인덕터에 대해 전압에 비례하는 전류를 갖는 "리플" 커패시터(예, CR)를 구동하는 것은 소망된 파형 형상을 제공한다. 예를 들어, 출력 인덕터 L1의 일단에 인가된 위상 노드(131)의 전압은 Q1이 켜져 있고 Q2가 꺼져 있을 때(PWM1이 높을 때) 일반적으로 입력 전압 VIN이고, 그리고 그것은 Q2가 켜져 있고 Q1이 꺼져 있을 때 제로(GND)이다. 전류 소스(139)는 PWM1이 스위치 SW1을 폐쇄하며 높을 때 커패시터 CR에 인가된, VIN 비례 전류 gm1ㆍVIN을 발생시킨다. PWM1이 스위치 SW1을 개방하며 낮을 때, 이 전류는 커패시터 CR로부터 제거되고, 따라서 그것은 0 볼트(V)로 시뮬레이팅된다. L1의 다른 단에서의 출력 노드(101)의 전압은 VOUT이다. 전류 싱크(143)는 커패시터 CR에 계속적으로 인가되는 VOUT 비례 전류 gm1ㆍVOUT를 발생시킨다. 이러한 방법으로, 리플 커패시터 CR은 출력 인덕터 L1에 대해 인가된 전압에 비례하는 집합적 전류와 함께 구동되고, 그래서 리플 전압 VR1은 소망된 리플 파형 형상을 발생한다. 따라서, 리플 전압 VR1은 출력 인덕터 L1을 통해 파형 리플 전류를 효과적으로 반복하고, 그리고 VR1은 제 1 위상을 제어하는 PWM1 신호의 토글링을 제어하기 위해 사용된다. 리플 전압 VR2는 제 2 위상에 대한 PWM2 신호의 토글링을 제어하기 위해 유사한 방법으로 발생된다. 만일 제공된다면, 부가 위상 네트워크는 합성 리플 조정에 대해 유사한 방법으로 제어된다.
도 2는 두 위상들 사이의 위상 전류 분배를 하는 합성 리플 조정을 사용하는 일 실시예를 따르는 다상 스위칭 레귤레이터(200)의 개략적인 다이어그램이다. 유사한 장치 또는 구성요소가 동일한 참조 번호라고 가정하는 경우에, 스위칭 레귤레이터(200)는 다상 스위칭 레귤레이터와 일부 유사한 특성을 가진다. 여기에서 더 설명되는 바와 같이 스위칭 레귤레이터(200)가 위상 네트워크들 사이의 개선된 전류 분배를 포함하는 경우를 제외하고, 스위칭 레귤레이터(200)의 작동은 스위칭 레귤레이터(100)의 것과 유사하다. 임의 적합한 수의 위상 네트워크(즉, 두 개 이상)가 포함될 수 있다는 것이 이해되는 경우에 스위칭 레귤레이터(200) 또한 두 개의 위상 네트워크와 함께 도시된다. 제 1 위상 네트워크의 제 1 리플 레지스터 RR은 VRFF를 수신하는 비반전 입력, 제 1 위상 리플 전압 VR1을 수신하는 반전 입력 및 제 1 리플 노드(135)에 결합된 출력을 갖는 트랜스컨덕턴스 증폭기(201)로 대체된다. 이 기술 분야의 당업자들에 의해 이해되는 바와 같이, 트랜스컨덕턴스 증폭기는 출력 전류로 입력 전압을 변환한다. 트랜스컨덕턴스 증폭기(201)는 그것이 출력 전류 I1을 제공하기 위해 gm2에 의해 입력 전압 VREF와 VR1 사이의 차이를 증폭하는 경우에, gm2의 트랜스컨덕턴스 이득을 가진다. 출력 전류 I1은 제 1 리플 노드(135)에 인가된다. 이러한 방법으로, 전류 I1은 식 I1 = gm2(VREF - VR1)에 따라서 발생되고, 그리고 전류 I1은 제 1 리플 노드(135)에 인가된다. 트랜스컨덕턴스 증폭기(201)의 출력 임피던스는 반드시 일정하다. 일 실시예에서, 이득 gm2는 대체된 리플 레지스터 RR의 값과 일치하도록 튜닝된다. 이러한 방법으로, 트랜스컨덕턴스 증폭기(201)는 제 1 위상 네트워크에 대한 전압들 VREF와 VR1 사이의 제 1 리플 레지스터의 기능을 효과적으로 시뮬레이팅한다.
동일한 트랜스컨덕턴스 이득 gm2를 갖는 또 다른 트랜스컨덕턴스 증폭기(203)는 제 2 리플 노드(137)에 결합된 그것의 출력을 갖는 경우를 제외하고, 트랜스컨덕턴스 증폭기(201)와 동일한 방법으로 제공되고 구성된다. 특히, 트랜스컨덕턴스 증폭기(203)는 VREF를 수신하는 비반전 입력, 제 1 위상 리플 전압 VR1을 수신하는 반전 입력 및 제 2 리플 노드(137)에 결합된 출력을 가진다. 이러한 방법으로, 트랜스컨덕턴스 증폭기(203)의 출력은 제 1 및 제 2 위상 네트워크 사이의 전류 분배 목적을 위해 제 2 리플 노드(137)에 인가되는 동일한 전류 I1을 발생한다. 유사한 방법으로, 또 다른 트랜스컨덕턴스 증폭기(205)는 VREF를 수신하는 비반전 입력, 제 2 위상 리플 전압 VR2를 수신하는 반전 입력, 및 제 2 리플 노드(137)에 결합된 출력을 갖도록 제공된다. 그것이 제 2 리플 노드(137)에 인가된 출력 전류 I2를 제공하기 위해 gm2에 의해 입력 전압들 VREF와 VR2 사이의 차이를 증폭하는 경우에, 그 트랜스컨덕턴스 증폭기(205)는 또한 동일한 트랜스컨덕턴스 이득 gm2를 가진다. 이러한 방법으로, 전류 I2는 식 I2=gm2(VREF-VR2)에 따라서 발생되고, 그리고 전류 I2는 제 2 리플 노드(137)에 인가된다. 이전과 같이, 일 실시예에서, 이득 gm2는 대체된 리플 레지스터 PR의 값을 일치시키기 위해 튜닝되고, 그래서 트랜스컨덕턴스 증폭기(205)는 제 2 위상 네트워크에 대해 전압 VREF와 VR2 사이에 결합된 제 2 리플 레지스터 RR의 기능을 효과적으로 시뮬레이팅한다. 또한, 여전히 동일한 트랜스컨덕턴스 이득 gm2를 갖는 또 다른 트랜스컨덕턴스 증폭기(207)가 제 1 리플 노드(135)에 결합된 그것의 출력을 갖는 경우를 제외하고, 트랜스컨덕턴스 증폭기(205)와 동일한 방법으로 제공되고 구성된다. 특히, 트랜스컨덕턴스 증폭기(207)는 VREF를 수신하는 비반전 입력, 제 2 위상 리플 전압 VR2를 수신하는 반전 입력, 및 제 1 리플 노드(135)에 결합된 출력을 가진다. 이러한 방법으로, 트랜스컨덕턴스 증폭기(207)의 출력은 제 1 및 제 2 위상 네트워크 사이의 전류 분배 목적을 위한 제 1 리플 노드(135)에 인가된 동일한 전류 I2를 발생한다.
도 3은 과도 이벤트 동안, 다상 스위치 레귤레이터(100, 200)의 둘 모두에 대해, 개별적으로, 인덕터 L1 및 L2의 인덕터 전류 IL1 및 IL2를 도시하는 타이밍 다이어그램이다. (301)에 도시된 상단부 한 쌍의 곡선은 시간 t1에서의 과도 이벤트 이전 및 이후에 다상 스위칭 레귤레이터(100)에 대해 인덕터 전류 IL1 및 IL2를 도시한다. (303)에서 도시된 바와 같이 시간 t1 이전에 인덕터 전류 IL1 및 IL2는 매우 가깝게 서로를 트랙킹한다. 그러나 시간 t1에서 과도 이벤트 이후에, 인덕터 전류 IL1 및 IL2는 (305)에서 도시된 바와 같이 서로에게서 현저하게 분기한다. 이러한 방법으로, 스위칭 레귤레이터(100)의 제 1 위상 네트워크는 과도 이벤트에 대한 응답에 있어서 현저하게 더 많은 전류를 제공한다. 반대로, (307)에서 도시된 하단부 한 쌍의 곡선들은 시간 t1에서의 과도 이벤트 이전 및 이후에 다상 스위칭 레귤레이터(200)에 대한 인덕터 전류 IL1 및 IL2를 도시한다. (309)에서 도시된 바와 같이 시간 t1 이전에 인덕터 전류 IL1 및 IL2는 서로를 매우 가깝게 트랙킹한다. 시간 t1에서의 과도 이벤트 이후에, 인덕터 전류 IL1 및 IL2는 (309)에서 도시된 바와 같이 여전히 매우 가깝게 서로를 트랙킹한다. 이러한 방법으로, 스위칭 레귤레이터(200)의 위상 네트워크들 둘 모두는 정상 상태 작동 동안 및 과도 이벤트에 대한 응답에서 전류 부하를 분배한다.
도 4는 정상 상태 동안, 개별적으로, 다상 스위칭 레귤레이터(100) 및 다상 스위칭 레귤레이터(200)에 대해, 개별적으로, 인덕터 L1 및 L2의 인덕터 전류 IL1 및 IL2를 도시하는 타이밍 다이어그램이다. (401)에서 도시된 상단부 한 쌍의 곡선들은 다상 스위칭 레귤레이터(100)에 대해 인덕터 전류 IL1 및 IL2를 도시하고, 그리고 (403)에서 도시된 하단부 한 쌍의 곡선들은 다상 스위칭 레귤레이터(200)에 대한 인덕터 전류 IL1 및 IL2를 도시한다. 전류 분배는 정상 상태 조건 동안 레귤레이터(100) 및 레귤레이터(200) 둘 모두에 대해 분배된다. 전류 분배가 스위칭 레귤레이터(100) 및 스위칭 레귤레이터(200) 둘 모두에 대해 균형되고 대칭되게 나타남에도, 전류 분배는 도 3에서 도시된 바와 같이 특히 과도 이벤트 이후의 시간에 대한 스위칭 레귤레이터(200)에 대한 시간에 대해 현저하게 더 균형되고 대칭된다.
도 5는 위상들 중 임의 번호 "N" 사이에 위상 전류 분배를 갖는 합성 리플 조정을 사용하는 일 실시예를 따르는 다상 스위칭 레귤레이터(500)의 간략화된 블록 다이어그램이다. N은 1보다 큰 임의 양의 정수이다. 다상 스위칭 레귤레이터(500)는 VOUT, VREF 및 VDAC 전압을 수신하고, 그리고 다상 스위칭 레귤레이터(200)의 에러 증폭기(103)에 대해 설명된 바와 같이 유사한 방법으로 VCOMP 전압을 제공하는 공통 에러 증폭기 모듈(501)을 포함한다. 사실상, 에러 증폭기(103)에 대해 도시되는 바와 같이 유사한 회로는 사용될 수 있다. 그러나 N>2에 대해서, 다른 트리거 전압 VTRIG는 VCOMP 및 위상 제어 네트워크(510)에 의한 N에 기반하여 결정된다. 윈도우 전압 범위는 VCOMP가 VW+ 및 VW- 사이의 중심에 놓여질 경우에 이력 윈도우 전압인, ΔVW = VW+― VW- 로 표현된다. 일반적인 경우에 있어서, ΔVW = 2(VW+ - VCOMP)인 경우, VTRIG는 VTRIG = VCOMP + ΔVW(N - 2)/N 로 결정된다. N=2일 때 VTRIG = VCOMP 로 언급된다. VTRIG는 제 1 위상 네트워크(502), 제 2 위상 네트워크(504), 그리고 계속해서 제 N 또는 최종 위상 네트워크(506)까지로 도시된, N 위상 네트워크들에 분배된다. 위상 네트워크(502-506)는 출력 전압 VOUT를 발생하고, 그리고 다상 스위칭 레귤레이터(200)와 유사한 방법으로 노드(511) 및 그라운드 사이의 출력 커패시터 C를 갖는 공통 출력 노드(511)에 결합된다.
제 1 위상 네트워크(502)는 전류 분배 1 모듈(503), 윈도우 비교기 1 모듈(505), 위상 비교기 1(507), 그리고 드라이버 1 모듈(509)을 포함한다. 전류 분배 1 모듈(503)은 VREF 및 리플 전압들 VR1, VR2,..., VRN(VR1-VRN)을 수신하고, 그리고 제 1 리플 전압 VR1을 발생하는 노드에 결합된 출력을 가진다. 전류 분배 1 모듈(503)은 N 증폭기들을 포함하는 경우를 제외하고, 다상 스위칭 레귤레이터(200)의 트랜스컨덕턴스 증폭기(201, 207)와 유사한 방법으로 실행될 수 있다. 윈도우 비교기 1 모듈(505)은 VR1을 발생하는 노드에 결합되고, 그리고 제 1 펄스폭 변조(PWM) 신호 PWM1 및 윈도우 전압 VW+를 수신하며, 그리고 위상 비교기 1 모듈(507)에 대해 제 1 리셋 신호 R1을 제공한다. 윈도우 비교기 1 모듈(505)은 전류 소스(139), 전류 싱크(143), 스위치 SW1, 및 리플 커패시터 CR 및 비교기(147)를 포함하는 다상 스위칭 레귤레이터(200)에 대해 도시된 바와 같이 유사한 방법으로 실행될 수 있다. 위상 비교기 1 모듈(507)은 최종 또는 제 N 위상(506), VTRIG 및 R1의 리플 전압 VRN을 수신하고, 그리고 윈도우 비교기 1 모듈(505) 및 드라이버 1 모듈(509)에 제공된 제 1 위상 네트워크(502)에 대한 PWM1 신호를 발생한다. 위상 비교기 1 모듈(507)은 비교기(115), 에지 검출 회로(119), 및 SRFF(123)를 포함하는 다상 스위칭 레귤레이터(200)에 대해 도시된 바와 유사한 방법으로 실행될 수 있다. 드라이버 1 모듈(509)은 PWM1을 수신하고, 그리고 다상 작동을 따르는 출력 노드(511) 상에 VOUT를 구동한다. 드라이버 1 모듈(509)은 스위치 드라이버 회로(127), 스위치들 Q1, Q2 및 인덕터 L1을 포함하는 다상 스위칭 레귤레이터(200)에 대해 도시된 바와 유사한 방법으로 실행될 수 있다.
제 2 위상 네트워크(504)는 전류 분배 2 모듈(513), 윈도우 비교기 2 모듈(515), 위상 비교기 2 모듈(517), 및 드라이버 2 모듈(519)을 포함한다. 전류 분배 2 모듈(513)은 제 2 위상에 대한 제 2 리플 전압 VR2를 발생하는 노드에 결합된 경우를 제외하고, 전류 분배 1 모듈(503)과 유사하다. 윈도우 비교기 2 모듈(515)은 PWM2를 수신하고, 그리고 R2를 제공하는 VR2에 결합된 경우를 제외하고, 윈도우 비교기 1 모듈(505)과 유사하다. 위상 비교기 2 모듈(517)은 R2 및 제 1 위상 네트워크(502)로부터의 리플 전압 VR1을 수신하고, 그리고 PWM2를 제공하는 경우를 제외하고 위상 비교기 1 모듈(507)과 유사하다. 드라이버 2 모듈(519)은 VOUT 전압을 구동하기 위해 PWM2에 응답하는 경우를 제외하고 드라이버 1 모듈(509)과 유사하다. 각 위상 네트워크는 전류 분배 N 모듈(523), 윈도우 비교기 N 모듈(525), 위상 비교기 N 모듈(527), 및 드라이버 N 모듈(529)을 포함하는 최종 네트워크(506)까지 유사하게 구성된다. 앞서 설명된 바와 같이, 각 위상 네트워크는 라운드 로빈 패션에서 제 1 위성 네트워크의 활성화를 일으키는, 다음 최종 위성 네트워크까지 활성화를 일으킨다. 따라서, 제 1 위상 네트워크(502)로부터의 VR1은 제 2 위상 네트워크(504), 그리고 계속해서 최종 위상 네트워크(506)를 활성화시키기 위해서 제공되는 제 2에서 최종 위상 네트워크까지의 VRN-1까지를 활성화시키기 위해 제공된다. 또한, 최종 위상 네트워크(506)로부터의 VRN은 라운드 로빈 패션에서 제 1 위상 네트워크(502)를 활성화시키기 위해 제공된다.
도 6은 다상 스위칭 레귤레이터(500)의 임의 전류 분배 모듈(503, 513,...,523)을 실행하기 위해 사용될 수 있는, 예시적인 전류 분배 모듈(600)의 개략적인 다이어그램이다. VREF는 N 트랜스컨덕턴스 증폭기(601, 603,..., 605)(601-605)의 시리즈의 각각의 비반전 입력에 제공된다. 트랜스컨덕턴스 증폭기(601-605)의 출력은 "X"가 1부터 N까지의 임의 위상 번호를 나타내는 경우에, 일반적으로 VRX로 도시된, 상응하는 리플 전압 VR1-VRN 중 하나를 발생하는 공통 리플 노드(602)에서 함께 결합된다. 제 1 트랜스컨덕턴스 증폭기(601)는 제 1 위상 리플 전압 VR1을 수신하는 반전 입력을 가지고, 제 2 트랜스컨덕턴스 증폭기(603)는 제 2 위상 리플 전압 VR2를 수신하는 반전 입력을 가지고, 그리고 계속해서 최종 위상 리플 전압 VRN을 수신하는 반전 입력을 가지는, 최종 트랜스컨덕턴스 증폭기(605)까지 그러하다. 제 1 트랜스컨덕턴스 증폭기(601)의 출력은 이득 gm2, 또는 I1=gm2*(VREF - VR1)과 곱해진 VREF 및 VR1 사이의 전압 차이를 기반으로 노드(602) 상의 VRX의 전압을 수정하기 위한 전류 I1을 발생하고, 제 2 트랜스컨덕턴스 증폭기(603)의 출력은 이득 gm2, 또는 I2=gm2*(VREF - VR2)와 곱해진 VREF와 VR2 사이의 전압 차이를 기반으로 VRX의 전압을 수정하기 위한 전류 I2를 발생하고, 그리고 계속해서 이득 gm2, 또는 IN=gm2*(VREF-VRN)과 곱해진 VREF 및 VRN 사이의 전압 차이를 기반으로 VRX의 전압을 수정하기 위해 전류 IN을 발생하는, 최종 트랜스컨덕턴스 증폭기(603)의 출력까지 그러하다. 이러한 동일한 회로는 각 위상에 대한 전류 분배 모듈로서 반복된다.
트랜스컨덕턴스 증폭기(601, 603,..., 605)(601-605)의 각각의 이득 gm2는 소정 실행을 따르는 임의 적합한 값으로 조정될 수 있다. 일 실시예에서, 이득 gm2는 모든 위상의 위상 전류를 평균하도록 구성되고, 여기에서 평균 전류값은 효과적으로 각 위상 네트워크의 리플 전압에서 빼어진다. 도 2에서 도시되는 바와 같이, 예를 들어, VR1과 같은 각 리플 전압은 상응하는 펄스 제어 신호(예, PWM1)가 활성일 때(스위치 SW1을 폐쇄), 리플 커패시터 CR, 출력 전압 VOUT 및 입력 전압 VIN의 값에 기반하여 우선 발생된다. 리플 전압 VR1은 출력 인덕터를 통해 평균 위상 전류를 집합적으로 나타내는, I1-IN 전류에 기반하여 조정된다. 각 위상 네트워크의 리플 전압 VRX는 위상 전류에 기반하여 동일한 방법으로 조정되거나 또는 수정되고, 리플 전압 VR1-VRN은 수정되거나 또는 조정된 리플 전압들이다. 각 리플 전압은 상응하는 위상 네트워크의 하나의 스위칭을 제어하기 위해 사용된 전류 제어 값이다.
대안적인 실시예에서, 다른 위상에서 제공된 중복(duplicate) 트랜스컨덕턴스 증폭기 회로는 전류 거울 회로 또는 그와 유사한 것으로 대체될 수 있다. 일 실시예에서, 각 위상의 회로 분배 모듈은 VREF를 위상 VRX의 리플 전압과 비교하고, 그리고 상응하는 리플 노드에 전류 조정 출력 IX를 제공하는 단일 트랜스컨덕턴스 증폭기를 포함한다. 또한, 하나 또는 그 이상의 전류 거울들 또는 그와 유사한 것은 다상 스위칭 레귤레이터의 다른 위상마다 리플 노드로의 거울 IX에 대한 각 위상의 전류 분배 모듈 내에 제공된다. 예를 들어, 도 2에 대한 참조와 함께, 트랜스컨덕턴스 증폭기(203)는 전류 I1을 수신하기 위한 트랜스컨덕턴스 증폭기(201)의 출력에 결합된 입력과 제 2 리플 노드(137)에 대한 전류 I1을 미러링하기 위한 제 2 리플 노드(137)에 결합된 출력을 갖는 전류 거울 회로(미도시)로 대체될 수 있다. 마찬가지로, 트랜스컨덕턴스 증폭기(207)는 전류 I2를 수신하기 위한 트랜스컨덕턴스 증폭기(205)의 출력에 결합된 입력 및 제 1 리플 노드(135)에 대한 전류 I2를 미러링하기 위한 제 1 리플 노드(135)에 결합된 출력을 갖는 전류 거울 회로(미도시)로 대체될 수 있다. 이러한 방법으로, 각 위상 회로는 다른 리플 노드마다 전류를 미러링하기 위한 다상 구성에서 각 부가 위상 회로에 대해 하나의 트랜스컨덕턴스 증폭기 및 전류 거울을 포함한다.
요약해서, 합성 리플 레귤레이터 실시예에 있어서, 매 위상 회로의 각 리플 전압 노드 및 기준 전압 사이에 결합된 리플 레지스터는 반드시 시뮬레이팅하도록 튜닝된 트랜스컨덕턴스 증폭기로 대체되거나 또는 동일한 전류와 일치하거나 그렇지 않으면 리플 레지스터를 통해 발생된다. 그때 이 전류는 다른 위상 회로마다 리플 노드에 미러링되고 인가된다. 전류 미러링은 부가 중복 트랜스컨덕턴스 증폭기 또는 전류 거울 회로 또는 그와 유사한 것을 사용하여 실행된다. 이러한 방법으로, 각 위상 회로는 그 리플 노드에 결합된 동일한 전류 분배 회로를 가진다.
도 7은 위상들의 임의 번호 "N" 사이의 위상 전류 분배를 갖는 또 다른 실시예를 따르는 다상 스위칭 레귤레이터(700)의 간략화된 개략적인 블록 다이어그램이고, 다시 말해 N이 1보다 큰 임의 양의 정수인 경우에 그러하다. 다상 스위칭 레귤레이터(700)는 VOUT, VREF 및 VDAC 전압을 수신하고, 그리고 앞서 설명된 바와 유사한 방법으로 VCOMP 전압을 제공하는 공통 에러 증폭기 모듈(501)을 포함할 수 있다. VCOMP는 두 개의 위상들에 대한 트리거 전압 지점으로 사용될 수 있다. 그러나 N>2인 경우에, 다른 트리거 전압 VTRIG은 앞서 설명한 바와 유사한 방법으로 VCOMP과 위상 제어 네트워크(510)에 의한 N에 기반하여 결정된다. VTRIG는 제 1 위상 네트워크(702), 제 2 위상 네트워크(704), 그리고 계속해서 최종 또는 제 N 위상 네트워크(706)까지로 도시된 N 위상 네트워크들의 각각에 분배된다. 위상 네트워크(702-706)는 출력 전압 VOUT를 발생하는 공통 출력 노드(708)에 결합된다. 출력 커패시터 C는 앞서 설명된 바와 유사한 방법으로 VOUT를 필터링하기 위한 노드(708) 및 그라운드에 결합된다. 위상 네트워크(702-706)는 다상 스위칭 레귤레이터(200)와 유사한 방법으로 작동하기 위해 구성될 수 있고, 그리고 더 설명되지 않는다. 일 실시예에서, 개별적으로, 출력 인덕터 L1, L2,...,LN을 통한 위상 전류 IL1, IL2,...,ILN은 개별적으로, 상응하는 전류 센스 전압들 VIL1, VIL2,...,VILN을 제공하는, 도시된 바와 같은, 전류 센서(701, 702,...,705)를 사용하여 측정된다. 따라서, VIL1은 위상 전류 IL1에 비례하는 전압 값이고, VIL2는 위상 전류 IL2에 비례하는 전압값이고, 그리고 계속해서 위상 전류 ILN에 비례하는 전압값인, VILN까지 그러하다. 전류 센서(701, 702,...,705)는 시리즈로 결합된 레지스터들 또는 그와 유사한 것, 또는 출력 인덕터에 결합된 필터 회로, 또는 위상 네트워크 전류를 측정하기 위한 임의의 다른 적합한 방법과 같이, 기술분야의 당업자들에 의해 이해되는 바와 같은 임의의 적합한 방법으로 실행될 수 있다.
다상 스위칭 레귤레이터(700)는 N 위상 네트워크들 가운데 전류를 분배하기 위한 위상 전류 분배 네트워크(707)를 포함한다. 위상 전류 분배 네트워크(707)는 제 1 위상 네트워크(702)에 대한 위상 1 전류값 모듈(709), 제 2 위상 네트워크(704)에 대한 위상 2 전류값 모듈(711), 및 제 N 위상 네트워크(706)에 대한 위상 N 전류값 모듈(713)까지를 포함하는, 각 위상 네트워크에 대한 위상 전류값 모듈을 포함한다. 위상 전류값 모듈들(709, 711,...,713)의 각각은 발생하거나 또는 그렇지 않으면 위상 전류를 결정하는 소정 방법에 따라서 각각의 위상 네트워크에 대한 상응하는 위상 전류값을 전달한다. 일 실시예에서, 위상 전류값 모듈(709, 711,...,713)은 "실제" 전류값 VIL1-VILN을 전류 센서들에 의해 직접적으로 또는 간접적으로 수신하고 전달하기 위한, 개별적으로, 전류 센서들(701, 702,..., 705)에 결합된다. 대안적인 실시예에서, 위상 전류값 모듈(709, 711,...,713)은 다상 스위칭 레귤레이터(200)에 대해 앞서 설명된 유사한 방법으로 합성 전류 파형을 발생하고 제공하는 바와 같이, 상응하는 합성 전류값들을 발생한다. 임의 경우에서, 위상 전류값 모듈들(709, 711,...,713)로부터의 다상 전류값들은 VSUM으로 도시된, 위상 전류 합계 값을 제공하기 위해 위상 전류값들을 함께 더하는, 콤바이너(715)(예, 가산기)의 각각의 입력에 제공된다. 콤바이너(715)로부터의 VSUM 출력은 위상들의 수, 또는 N으로 VSUM을 나누고, 그리고 저역 통과 필터(LPF) 또는 그와 유사한 것과 같은, 필터(719)에 상응하는 평균 위상 전류값을 제공하는, 디바이더 모듈(717)의 입력에 제공된다. 필터(719)는 개별적으로, 위상 네트워크들(702, 704,..., 706)에 대한 콤바이너들(721, 723,...,725)의 시리즈의 각각의 반전 입력에 평균 위상 전류값 VAVG를 제공한다. 위상 전류값 모듈들(709, 711,...,713)로부터의 각 위상 전류값은 개별적으로, VR1-VRN 값들을 출력하는, 콤바이너들(721, 723,...,725) 중 상응하는 하나의 비반전 입력에 제공된다. VR1-VRN 값들은 앞서 설명된 유사한 방법으로 위상 네트워크들의 각각에 대한 상응하는 비교기들의 비반전 입력들에 제공된다.
본 발명이 그것의 소정의 바람직한 버전들에 대한 참조와 함께 상당히 상세하게 설명되었음에도, 다른 버전들과 변형들이 가능하고 그것들은 심사숙고된다. 일 예에서, 소정 실시예들은 이력 전류 모드 레귤레이터들에 대해 설명되었음에도, 본 발명은 레귤레이터를 제어하는 임의 유형의 전류 모드에 적용된다. 기술 분야의 당업자들은 다음의 청구항들에 의해 정의된 바와 같은 본 발명의 정신과 범위를 벗어남 없이 그들이 본 발명에 대한 동일한 목적을 제공하기 위한 다른 구조들을 설계하거나 또는 수정하는 것을 기반으로 드러난 개념과 특정 실시예들을 쉽게 사용할 수 있다는 점을 인정해야만 한다.
119, 121: 에지 검출
501: 에러 증폭기
503, 513, 523: 전류 분배
505, 515, 525: 윈도우 비교기
507, 517, 527: 위상 비교기
509, 519, 529: 드라이버
510: 위상 제어
709: 위상 1 전류값
711: 위상 2 전류값
713: 위상 N 전류값
719: 필터

Claims (16)

  1. 복수의 전류 제어 값들과 최소한 하나의 트리거 값에 기반하여 복수의 펄스 제어 신호를 발생하며, 각각, 입력 전압을 출력 전압으로 변환하기 위한 복수의 펄스 제어 신호들 중 상응하는 하나에 의해 제어되는 복수의 스위칭 위상 네트워크들의 각각의 인덕턴스를 통해 복수의 위상 전류들 중 상응하는 하나를 발생하기 위한 복수의 스위칭 네트워크들을 포함하는 위상 전류 분배 네트워크로서:
    복수의 위상 전류 중 상응하는 하나에 기반하여 복수의 위상 전류값들 중 상응하는 하나를 제공하도록 각각 형성된 복수의 변환 네트워크들; 및
    복수의 위상 전류값들에 기반하여 평균 위상 전류값을 발생하고, 그리고 상기 복수의 스위칭 네트워크들을 제어하기 위해 사용된 복수의 전류 제어 값들을 제공하기 위한 복수의 위상 전류값들 각각에서 평균 위상 전류값을 감하는 위상 전류 결합 네트워크를 포함하는 것을 특징으로 하는 전류 모드 다상 스위칭 레귤레이터용 위상 전류 분배 네트워크.
  2. 제 1항에 있어서,
    상기 복수의 변환 네트워크들 각각은 복수의 비례 값들 중 상응하는 하나에 의해 복수의 리플 노드들 중 상응하는 하나에 대해 리플 전압을 수정하는 합성 리플 네트워크를 포함하고, 복수의 비례 값들의 각각은 복수의 스위칭 위상 네트워크들 중 상응하는 하나의 인덕턴스를 통해 위상 전류에 비례하는 것을 특징으로 하는 위상 전류 분배 네트워크.
  3. 제 2항에 있어서,
    상기 합성 리플 네트워크는:
    기준 노드와 복수의 리플 노드들 중 상응하는 하나 사이에 결합된 리플 커패시터;
    상응하는 리플 노드로부터의 출력 전압에 비례하여 전류를 싱크하는 전류 싱크; 및
    복수의 펄스 제어 신호들 중 상응하는 하나가 활성일 때 상응하는 리플 노드에 대한 입력 전압에 비례하여 전류를 공급하는 전류 소스를 포함하는 것을 특징으로 하는 위상 전류 분배 네트워크.
  4. 제 2항에 있어서,
    상기 위상 전류 결합 네트워크는, 복수의 트랜스컨덕턴스 네트워크들을 포함하고, 상기 복수의 트랜스컨덕턴스 네트워크들의 각각은 복수의 트랜스컨덕턴스 증폭기들을 포함하며, 상기 복수의 트랜스컨덕턴스 증폭기들은 복수의 리플 노드들 중 상응하는 하나에 복수의 비례 위상 전류들 중 하나를 제공하며, 복수의 비례 위상 전류들의 각각은 기준 전압 및 복수의 리플 노드들 중 상응하는 하나의 리플 전압 사이의 차이에 비례하는 것을 특징으로 하는 위상 전류 분배 네트워크.
  5. 제 4항에 있어서,
    상기 복수의 트랜스컨덕턴스 증폭기들이 집합적으로 상기 평균 위상 전류값을 발생하도록 상기 복수의 트랜스컨덕턴스 증폭기들의 각각은 상기 복수의 스위칭 위상 네트워크들의 수에 기반한 이득을 가지는 것을 특징으로 하는 위상 전류 분배 네트워크.
  6. 제 1항에 있어서,
    상기 복수의 변환 네트워크들은 복수의 스위칭 위상 네트워크들 중 상응하는 하나의 인덕턴스에 각각 결합하는 복수의 전류 센서들을 포함하는 것을 특징으로 하는 위상 전류 분배 네트워크.
  7. 제 1항에 있어서,
    상기 위상 전류 결합 네트워크는:
    위상 전류 합계 값을 제공하기 위해 상기 복수의 위상 전류값들을 함께 더하기 위한 제 1 가산기;
    상기 평균 위상 전류값을 결정하기 위해 다상 스위칭 레귤레이터의 위상들의 수로 상기 위상 전류 합계 값을 나누는 N 모듈에 의한 디바이더; 및
    상기 복수의 위상 전류값들 중 상응하는 하나에서 상기 평균 위상 전류값을 빼기 위한 복수의 제 2 가산기 각각을 포함하는 것을 특징으로 하는 위상 전류 분배 네트워크.
  8. 제 7항에 있어서,
    상기 위상 전류 결합 네트워크는 상기 평균 위상 전류값을 필터링하는 저역 통과 필터를 더 포함하는 것을 특징으로 하는 위상 전류 분배 네트워크.
  9. 입력 전압을 출력 전압으로 변환하기 위한 복수의 위상 네트워크들로서, 복수의 펄스 제어 신호들 중 상응하는 하나에 의해 제어되는 인덕터를 통해 복수의 위상 전류들 중 상응하는 하나를 발생하도록 작동하는 스위칭 네트워크, 및 최소한 하나의 트리거 값 및 복수의 분배된 위상 전류값들 중 상응하는 하나에 기반하여 복수의 펄스 제어 신호들 중 상응하는 하나를 제공하는 제어 네트워크를 포함하는 복수의 위상 네트워크들;
    상기 출력 전압의 에러에 기반하여 에러 값을 제공하는 에러 네트워크;
    상기 에러 값에 기반하여 최소한 하나의 트리거 값을 제공하는 제어 네트워크; 및
    상기 복수의 위상 전류들 중 상응하는 하나에 기반하여 복수의 위상 전류값들 중 상응하는 하나를 제공하도록 각각 구성되는 복수의 변환 네트워크들, 및 복수의 위상 전류값들을 기반으로 하여 평균 위상 전류값을 발생하고, 그리고 상기 복수의 분배된 위상 전류값들을 결정하기 위해 상기 복수의 위상 전류값들의 각각에서 상기 평균 위상 전류값을 빼는 위상 전류 결합 네트워크를 구비하는 위상전류 분배 네트워크를 포함하는 것을 특징으로 하는 전류 모드 다상 스위칭 레귤레이터.
  10. 제 9항에 있어서,
    상기 복수의 변환 네트워크들의 각각은 복수의 비례 값들 중 상응하는 하나에 의해 복수의 리플 노드들 중 상응하는 하나에서 리플 전압을 조정하는 합성 리플 네트워크를 포함하고, 상기 복수의 비례 값들은 상기 복수의 위상 네트워크들 중 상응하는 하나의 인덕터를 통한 위상 전류에 비례하는 것을 특징으로 하는 전류 모드 다상 스위칭 레귤레이터.
  11. 제 10항에 있어서,
    상기 합성 리플 네트워크는:
    기준 노드 및 상기 복수의 리플 노드들 중 상응하는 하나 사이에 결합된 리플 커패시터;
    상응하는 리플 노드로부터의 출력 전압에 비례하여 전류를 싱크하는 전류 싱크; 및
    상기 복수의 펄스 제어 신호들 중 상응하는 하나가 활성일 때 상응하는 리플 노드에 대해 입력 전압에 비례하여 전류를 공급하는 전류 소스를 포함하는 것을 특징으로 하는 전류 모드 다상 스위칭 레귤레이터.
  12. 제 10항에 있어서,
    상기 위상 전류 결합 네트워크는 복수의 트랜스컨덕턴스 네트워크들을 포함하고, 상기 복수의 트랜스컨덕턴스 네트워크들의 각각은 복수의 트랜스컨덕턴스 증폭기들를 포함하며, 상기 복수의 트랜스컨덕턴스 증폭기들의 각각은 상기 복수의 리플 노드들 중 상응하는 하나에 대해 복수의 비례 위상 전류들 중 하나를 제공하며, 상기 복수의 비례 위상 전류들의 각각은 기준 전압과 상기 복수의 리플 노드들 중 상응하는 하나의 리플 전압 사이의 차이에 비례하는 것을 특징으로 하는 전류 모두 다상 스위칭 레귤레이터.
  13. 입력 전압을 출력 전압으로 변환하기 위한 복수의 펄스 제어 신호들 중 상응하는 하나에 의해 제어되는 복수의 스위칭 위상 네트워크들의 각각의 인덕턴스를 통한 복수의 위상 전류들 중 상응하는 하나를 구동하기 위한 복수의 스위칭 네트워크들 각각을 포함하며, 복수의 전류 제어 값들 및 최소한 하나의 트리거 값에 기반하여 복수의 펄스 제어 신호들을 발생하는 전류 모드 다상 스위칭 레귤레이터의 위상들 중에 전류를 분배하는 방법으로서:
    복수의 위상 전류들 중 상응하는 하나에 기반하여 복수의 위상 전류값들 각각을 제공하는 단계;
    복수의 위상 전류값들에 기반하여 평균 위상 전류값을 발생하는 단계; 및
    상기 복수의 스위칭 네트워크들을 제어하기 위해 사용되는 복수의 전류 제어 값들을 제공하기 위해 복수의 위상 전류값들의 각각에서 상기 평균 위상 전류값을 빼는 단계를 포함하는 것을 특징으로 하는 전류 모드 다상 스위칭 레귤레이터의 위상 사이의 전류 분배 방법.
  14. 제 13항에 있어서,
    상기 복수의 위상 전류값들을 제공하는 단계는, 입력 전압, 출력 전압, 및 상기 복수의 펄스 제어 신호들을 기반으로 하는 복수의 리플 노드들 상의 복수의 리플 전압들을 발생하는 단계를 포함하고; 그리고
    상기 평균 위상 전류값을 발생하는 단계 및 상기 복수의 위상 전류값들 각각에서의 상기 평균 위상 전류값을 빼는 단계는:
    기준 전압 및 상기 복수의 리플 전압들 중 상응하는 하나 사이의 차이 변환단계에 기반하여 복수의 비례 전류 신호들 각각을 발생시키는 단계; 및
    상기 복수의 리플 노드들 각각에 복수의 비례 전류 신호들을 더하는 단계를 포함하는 것을 특징으로 하는 전류 모드 다상 스위칭 레귤레이터의 위상들 사이의 전류 분배 방법.
  15. 제 13항에 있어서,
    상기 복수의 위상 전류값들을 제공하는 단계는 각각의 위상의 각각의 인덕터를 통한 위상 전류를 측정하는 단계 및 복수의 전압들 중 상응하는 하나를 변환하는 단계를 포함하며; 그리고
    상기 평균 위상 전류값을 발생하는 단계는 전압 합계를 제공하기 위해 상기 복수의 전압들을 함께 더하는 단계 및 평균 전압을 제공하기 위해 상기 위상들의 수로 상기 전압 합계를 나누는 단계를 포함하는 것을 특징으로 하는 전류 분배 방법.
  16. 제 15항에 있어서,
    상기 평균 전압을 필터링하는 저역 통과 필터를 더 포함하는 것을 특징으로 하는 전류 분배 방법.
KR1020100129950A 2010-03-26 2010-12-17 위상 전류를 분배하는 다상 스위칭 레귤레이터 KR101202582B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US31776110P 2010-03-26 2010-03-26
US61/317,761 2010-03-26
US12/878,529 2010-09-09
US12/878,529 US8405368B2 (en) 2010-03-26 2010-09-09 Multiple phase switching regulator with phase current sharing

Publications (2)

Publication Number Publication Date
KR20110108238A KR20110108238A (ko) 2011-10-05
KR101202582B1 true KR101202582B1 (ko) 2012-11-19

Family

ID=44655639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129950A KR101202582B1 (ko) 2010-03-26 2010-12-17 위상 전류를 분배하는 다상 스위칭 레귤레이터

Country Status (5)

Country Link
US (2) US8405368B2 (ko)
JP (1) JP5389064B2 (ko)
KR (1) KR101202582B1 (ko)
CN (2) CN102201735B (ko)
TW (1) TWI449290B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405368B2 (en) * 2010-03-26 2013-03-26 Intersil Americas Inc. Multiple phase switching regulator with phase current sharing
TWI411213B (zh) * 2011-02-24 2013-10-01 Richtek Technology Corp 漣波調節器的控制電路及方法
CN103947092B (zh) * 2011-10-26 2017-02-08 美高森美公司 用于降压dc/dc转换器的滞后控制
US9317047B2 (en) * 2012-08-31 2016-04-19 Stmicroelectronics S.R.L. Adaptive reactivation of phases deactivated by phase-shedding in multi-phase voltage regulators
CN104143914B (zh) * 2013-05-08 2018-06-05 英特赛尔美国有限公司 多相电流调整期间的电流斜变
US9244473B2 (en) 2013-05-08 2016-01-26 Intersil Americas LLC Current ramping during multiphase current regulation
US9190907B2 (en) * 2013-08-29 2015-11-17 Intersil Americas LLC System and method of equivalent series inductance cancellation
US9712059B2 (en) * 2013-09-30 2017-07-18 Texas Instruments Incorporated Directly amplified ripple tracking control scheme for multiphase DC-DC converter
CN103677028B (zh) * 2013-12-19 2015-05-27 华为技术有限公司 数字均流方法和电源模块
US9621146B2 (en) 2013-12-19 2017-04-11 Huawei Technologies Co., Ltd. Digital current equalization method and power supply module
EP3799285A1 (en) 2014-08-14 2021-03-31 Apple Inc. An apparatus and method for current sharing in a multi-phase switching regulator
CN105656306B (zh) * 2014-11-09 2018-11-20 联芯科技有限公司 一种模块化均流的三环控制系统及其控制方法
CN104485816B (zh) 2014-12-15 2017-05-24 矽力杰半导体技术(杭州)有限公司 一种交错并联式开关电源及其控制方法
US9600063B2 (en) 2015-03-18 2017-03-21 Intersil Americas LLC Enhanced peak current-mode pulse-width-modulated (PWM) switching regulators
TWI578704B (zh) * 2015-03-20 2017-04-11 力智電子股份有限公司 時間信號產生電路及時間信號產生方法
US9793819B2 (en) * 2015-12-04 2017-10-17 Ge Energy Power Conversion Technology Ltd Methods and apparatus of controllers for power converter with parallel power channels having independent DC buses
WO2018074169A1 (ja) * 2016-10-20 2018-04-26 株式会社村田製作所 電源システム
US9929653B1 (en) * 2017-06-19 2018-03-27 Dialog Semiconductor (Uk) Limited Multi-level buck converter with multiple control loops and flying capacitor regulation
US10243449B1 (en) * 2018-03-14 2019-03-26 Alpha And Omega Semiconductor (Cayman) Limited Multifunction three quarter bridge
KR102611984B1 (ko) 2018-10-10 2023-12-08 삼성전자주식회사 인터리빙 회로를 포함하는 다상 스위칭 레귤레이터 및 이의 스위칭 레귤레이팅 방법
CN109586565B (zh) * 2018-11-28 2021-06-15 成都芯源系统有限公司 Cot控制的多相直流变换器及控制电路和均流方法
CN112114611B (zh) * 2019-06-21 2022-04-12 圣邦微电子（北京）股份有限公司 一种提高电压模式控制环路瞬态响应速度的电路
US11682974B2 (en) 2021-09-22 2023-06-20 Alpha And Omega Semiconductor International Lp Multi-phase switching regulator with variable gain phase current balancing using slope-compensated emulated phase current signals

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920309A (en) * 1989-03-24 1990-04-24 National Semiconductor Corporation Error amplifier for use with parallel operated autonomous current or voltage regulators using transconductance type power amplifiers
JPH0923641A (ja) * 1995-07-05 1997-01-21 Stanley Electric Co Ltd スイッチング電源の駆動方式
US6278263B1 (en) * 1999-09-01 2001-08-21 Intersil Corporation Multi-phase converter with balanced currents
US6262566B1 (en) * 2000-06-15 2001-07-17 Intel Corporation DC-to-DC controller having a multi-phase synchronous buck regulator
US6674274B2 (en) * 2001-02-08 2004-01-06 Linear Technology Corporation Multiple phase switching regulators with stage shedding
US6791306B2 (en) * 2002-01-29 2004-09-14 Intersil Americas Inc. Synthetic ripple regulator
US6806689B2 (en) * 2002-03-22 2004-10-19 International Rectifier Corporation Multi-phase buck converter
US6897636B2 (en) * 2002-03-29 2005-05-24 Intersil Americas Inc. Method and circuit for scaling and balancing input and output currents in a multi-phase DC-DC converter using different input voltages
US6922044B2 (en) * 2002-09-06 2005-07-26 Intersil Americas Inc. Synchronization of multiphase synthetic ripple voltage regulator
US7019502B2 (en) * 2002-09-06 2006-03-28 Intersil America's Inc. Synchronization of multiphase synthetic ripple voltage regulator
JP3738015B2 (ja) * 2003-03-31 2006-01-25 Ｔｄｋ株式会社 電源装置及びその制御装置
US6850045B2 (en) * 2003-04-29 2005-02-01 Texas Instruments Incorporated Multi-phase and multi-module power system with a current share bus
US7466116B2 (en) * 2004-04-12 2008-12-16 Renesas Technology America, Inc. Current sensing circuit for a multi-phase DC-DC converter
CN101075740A (zh) * 2006-05-16 2007-11-21 精拓科技股份有限公司 负载电流平衡的多相脉宽调制装置及其脉冲延迟单元
US7339361B2 (en) * 2006-06-26 2008-03-04 Intersil Americas Inc. Multi-phase DC-DC converter using auxiliary resistor network to feed back multiple single-ended sensed currents to supervisory controller for balanced current-sharing among plural channels
US7732941B2 (en) * 2007-03-29 2010-06-08 Intersil Americas Inc. Multi-module current sharing scheme
US8330438B2 (en) * 2007-08-30 2012-12-11 International Rectifier Corporation Method and apparatus for equalizing phase currents in multiphase switching power converters
US7903433B2 (en) * 2007-12-26 2011-03-08 Texas Instruments Incorporated Current balancing for multi-phase converters
JP2009207242A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp 電源装置
US8239597B2 (en) * 2008-07-18 2012-08-07 Intersil Americas Inc. Device-to-device communication bus for distributed power management
US8405368B2 (en) * 2010-03-26 2013-03-26 Intersil Americas Inc. Multiple phase switching regulator with phase current sharing

Also Published As

Publication number Publication date
US8629662B2 (en) 2014-01-14
US20110234193A1 (en) 2011-09-29
CN104124873A (zh) 2014-10-29
CN102201735A (zh) 2011-09-28
TWI449290B (zh) 2014-08-11
CN102201735B (zh) 2014-11-26
CN104124873B (zh) 2018-04-06
US8405368B2 (en) 2013-03-26
US20130154585A1 (en) 2013-06-20
JP5389064B2 (ja) 2014-01-15
JP2011211890A (ja) 2011-10-20
KR20110108238A (ko) 2011-10-05
TW201134049A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
KR101202582B1 (ko) 위상 전류를 분배하는 다상 스위칭 레귤레이터
US8896284B2 (en) DC-DC converter using internal ripple with the DCM function
CN109586565B (zh) Cot控制的多相直流变换器及控制电路和均流方法
US8487593B2 (en) System and method for detection and compensation of aggressive output filters for switched mode power supplies
TWI622260B (zh) 具有斜坡補償的升降壓變換器及其控制器和控制方法
US7164258B2 (en) Circuits and methods for providing multiple phase switching regulators which employ the input capacitor voltage signal for current sensing
US20150340952A1 (en) Circuits and methods to linearize conversion gain in a dc-dc converter
US8525497B2 (en) Using offset cancellation circuit to mitigate beat-frequency oscillation of phase currents in a multiphase interleaved voltage regulator
WO2011135012A2 (en) Direct current voltage conversion circuit
US20130063106A1 (en) Dc-dc converter control circuit and dc-dc converter including same
KR20010033237A (ko) 스위칭 조정기에서 사용하기 위한 데이터의 이산-시간샘플링
CN105991030B (zh) 加强的峰值电流模式脉波宽度调变切换调节器
US10700607B2 (en) Control method and control circuit of a multi-phase converter
US8970192B2 (en) Buck converter with comparator output signal modification circuit
CN104852568B (zh) 基于Cuk的电流源
US10454373B2 (en) Multiphase buck converter with current balancing
JP3738015B2 (ja) 電源装置及びその制御装置
US11870347B2 (en) Spread spectrum modulation of rising and falling edge delays for current mode switching converters
TW201914181A (zh) 電源轉換裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6