JP2614873B2 - 光ｐｌｌ回路 - Google Patents
光ｐｌｌ回路Info
- Publication number
- JP2614873B2 JP2614873B2 JP62285968A JP28596887A JP2614873B2 JP 2614873 B2 JP2614873 B2 JP 2614873B2 JP 62285968 A JP62285968 A JP 62285968A JP 28596887 A JP28596887 A JP 28596887A JP 2614873 B2 JP2614873 B2 JP 2614873B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- light pulse
- optical
- clock
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超高速の光中継器や光端局装置、あるいはそ
の他の光信号処理回路において必要とされる同期用の光
クロックパルスを抽出、発生させる光PLL回路に関す
る。
の他の光信号処理回路において必要とされる同期用の光
クロックパルスを抽出、発生させる光PLL回路に関す
る。
ディジタル光ファイバ伝送において従来用いられてい
るPLL回路の基本的な構成を第２図に示す。第２図にお
いて、201は信号光入力部、202は受光素子、203は狭帯
域フィルタ、204は位相比較器、205は低減フィルタ、20
6は電圧制御発振器（VCO）、207は出力端子である。即
ち、本PLL回路はすべて電気回路により構成され、信号
光パルス列のクロック周波数と等しい繰返し周波数のク
ロックを得る場合、信号光入力部201より受信した信号
光パルスを受光素子202により電気信号に変換し、狭帯
域フィルタ203、位相比較回路204、低減フィルタ205、
電圧制御発振器206を経て、出力端子207に電気信号のク
ロックを得る。従って、光クロックを必要とする場合に
は、出力端子207に発光素子を接続して、電気クロック
を光クロックに変換して使用することゝなる。あるい
は、出力端子207から出力される電気クロックをそのま
ゝ用いて信号を電気的に処理し、それを光信号に変換す
る必要がある場合には、同様に発光素子により電気信号
を光信号に変換することゝなる。
るPLL回路の基本的な構成を第２図に示す。第２図にお
いて、201は信号光入力部、202は受光素子、203は狭帯
域フィルタ、204は位相比較器、205は低減フィルタ、20
6は電圧制御発振器（VCO）、207は出力端子である。即
ち、本PLL回路はすべて電気回路により構成され、信号
光パルス列のクロック周波数と等しい繰返し周波数のク
ロックを得る場合、信号光入力部201より受信した信号
光パルスを受光素子202により電気信号に変換し、狭帯
域フィルタ203、位相比較回路204、低減フィルタ205、
電圧制御発振器206を経て、出力端子207に電気信号のク
ロックを得る。従って、光クロックを必要とする場合に
は、出力端子207に発光素子を接続して、電気クロック
を光クロックに変換して使用することゝなる。あるい
は、出力端子207から出力される電気クロックをそのま
ゝ用いて信号を電気的に処理し、それを光信号に変換す
る必要がある場合には、同様に発光素子により電気信号
を光信号に変換することゝなる。
従来のPPL回路は、ほぼすべて電気回路により構成さ
れているため、光中継器や光信号処理回路等において
は、その動作速度は、このPPL回路中の電気回路の動作
速度により制限され、現状では高々10Gb/s程度が上限で
ある。例えば、第２図の従来のPPL回路中の電気回路部
分で特に制限要因となるのは狭帯域フィルタ203及び位
相比較回路204であり、現状ではその動作速度の上限は1
0GHz程度である。したがって、PPL回路中の電気回路の
速度制限を受けない超高速度の光PLL回路が求められて
いた。一方、特開昭62−63923号公報には、基本的に第
２図の各部をすべて光学要素で実現した光PPL回路が記
載されているが、光信号は電気信号に比べて信号処理が
簡単でないため、実現手段が限られ、多様な光PPL回路
が得られない問題がある。
れているため、光中継器や光信号処理回路等において
は、その動作速度は、このPPL回路中の電気回路の動作
速度により制限され、現状では高々10Gb/s程度が上限で
ある。例えば、第２図の従来のPPL回路中の電気回路部
分で特に制限要因となるのは狭帯域フィルタ203及び位
相比較回路204であり、現状ではその動作速度の上限は1
0GHz程度である。したがって、PPL回路中の電気回路の
速度制限を受けない超高速度の光PLL回路が求められて
いた。一方、特開昭62−63923号公報には、基本的に第
２図の各部をすべて光学要素で実現した光PPL回路が記
載されているが、光信号は電気信号に比べて信号処理が
簡単でないため、実現手段が限られ、多様な光PPL回路
が得られない問題がある。
本発明は、上記に鑑みてなされたものであり、処理が
簡単な電気信号の利点を生かし、簡易かつ多様な構成で
数10Gb/s以上で高速動作して、直接光クロックを発生す
ることのできる光PLL回路を提供することを目的とす
る。
簡単な電気信号の利点を生かし、簡易かつ多様な構成で
数10Gb/s以上で高速動作して、直接光クロックを発生す
ることのできる光PLL回路を提供することを目的とす
る。
本発明の光PLL回路の基本構成は第１図に示す如くで
あり、信号光入力部101から受信した入力信号光パルス
列と出力光端子106の出力クロック光パルス列の一部を
入力するクロック光入力部102のクロック光パルス列と
の２系列の光パルスを入力とし、該信号光パルス列とク
ロック光パルス列の位相差に比例した強度を持つ信号
（強度相関信号という）に相当する低速の電気信号を出
力する相関信号発生部103と、該相関信号発生部103より
出力されたその電気信号の波形から信号光パルスとクロ
ック光パルスとの繰り返し周波数差に対応した電気信号
の制御信号を出力する制御回路104と、該制御信号によ
り強度相関信号が最大となるように繰返し周波数が変化
するクロック光パルス列を発生して、出力端子106に出
力するクロック光パルス発生部105からなることを特徴
とする。
あり、信号光入力部101から受信した入力信号光パルス
列と出力光端子106の出力クロック光パルス列の一部を
入力するクロック光入力部102のクロック光パルス列と
の２系列の光パルスを入力とし、該信号光パルス列とク
ロック光パルス列の位相差に比例した強度を持つ信号
（強度相関信号という）に相当する低速の電気信号を出
力する相関信号発生部103と、該相関信号発生部103より
出力されたその電気信号の波形から信号光パルスとクロ
ック光パルスとの繰り返し周波数差に対応した電気信号
の制御信号を出力する制御回路104と、該制御信号によ
り強度相関信号が最大となるように繰返し周波数が変化
するクロック光パルス列を発生して、出力端子106に出
力するクロック光パルス発生部105からなることを特徴
とする。
相関信発生部103では、外部より入力される被同期パ
ルスの信号光パルスと、クロック光パルス発生部105よ
り出力された一部のクロック光パルスの２系列の光パル
スを入力し、この２系列の光強度の相関信号に対応した
十分低速の電気信号を出力する。該相関信号発生部103
において相関信号を出力するのに使用されるものとして
は、２個の受光素子を縦列に接続したもの、第二次高調
波（SHG）光を発生するSHG結晶または光カー（Kerr）媒
質がある。制御回路104では、相関信号発生部103の出力
波形から信号光とクロック光の繰返し周波数差を算出
し、該周波数差に対応した制御信号を出力する。クロッ
ク光パルス発生部105では、制御回路104から出力された
制御信号によって信号光パルスのクロック周波数と等し
い繰返し周波数を有するようにクロック光パルスの繰返
し周波数を調節する。該クロック光パルス発生部105に
は、電圧制御発振器（VCO）により駆動され、ゲインス
イッチングにより光パルスを発生する半導体レーザ、ま
たは精密モータにより外部共振器長を変化できる可飽和
光吸収体を含む受動モード同期半導体レーザ等を用いる
ことができる。
ルスの信号光パルスと、クロック光パルス発生部105よ
り出力された一部のクロック光パルスの２系列の光パル
スを入力し、この２系列の光強度の相関信号に対応した
十分低速の電気信号を出力する。該相関信号発生部103
において相関信号を出力するのに使用されるものとして
は、２個の受光素子を縦列に接続したもの、第二次高調
波（SHG）光を発生するSHG結晶または光カー（Kerr）媒
質がある。制御回路104では、相関信号発生部103の出力
波形から信号光とクロック光の繰返し周波数差を算出
し、該周波数差に対応した制御信号を出力する。クロッ
ク光パルス発生部105では、制御回路104から出力された
制御信号によって信号光パルスのクロック周波数と等し
い繰返し周波数を有するようにクロック光パルスの繰返
し周波数を調節する。該クロック光パルス発生部105に
は、電圧制御発振器（VCO）により駆動され、ゲインス
イッチングにより光パルスを発生する半導体レーザ、ま
たは精密モータにより外部共振器長を変化できる可飽和
光吸収体を含む受動モード同期半導体レーザ等を用いる
ことができる。
従来のPLL回路とは、受光素子を用いて高速の光信号
を一旦電気信号に変換して狭帯域フィルタを通すことは
せず、相関信号発生部で直接、信号光パルスとクロック
光パルス列の位相差に比例した強度を持つ低速の電気信
号を出力することにより、高速の電気回路を必要としな
い構成とした点が異なり、このため受光発光素子、電気
回路等の動作速度の制限を受けない10Gb/s以上にも及ぶ
極めて高速の光PLL動作が容易な構成で可能になる。
を一旦電気信号に変換して狭帯域フィルタを通すことは
せず、相関信号発生部で直接、信号光パルスとクロック
光パルス列の位相差に比例した強度を持つ低速の電気信
号を出力することにより、高速の電気回路を必要としな
い構成とした点が異なり、このため受光発光素子、電気
回路等の動作速度の制限を受けない10Gb/s以上にも及ぶ
極めて高速の光PLL動作が容易な構成で可能になる。
以下、本発明の一実施例について図面により詳細に説
明する。
明する。
第３図は本発明の第１の実施例を示す図であり、301
は信号光入力部、302はクロック光入力部、303は相関信
号発生部、304は電源端子、305は負荷抵抗、306,307は
フォトダイオード、308は制御回路、309はクロック光パ
ルス発生部、310はVCO、311は増幅器、312はキャパシ
タ、313は直流バイアス電流源、314は半導体レーザ、31
5は遅延回路制御用モータ、316は可変光遅延回路、317
は出力光端子である。
は信号光入力部、302はクロック光入力部、303は相関信
号発生部、304は電源端子、305は負荷抵抗、306,307は
フォトダイオード、308は制御回路、309はクロック光パ
ルス発生部、310はVCO、311は増幅器、312はキャパシ
タ、313は直流バイアス電流源、314は半導体レーザ、31
5は遅延回路制御用モータ、316は可変光遅延回路、317
は出力光端子である。
本回路の動作を第４図に示すタイムチャートによって
説明する。第４図Ａは相関信号発生部303にクロック光
入力部302から入力するクロック光パルスのタイムチャ
ートであり、可変光遅延回路316によって可変遅延すな
わち可変の位相差が与えられ、この遅延量はタイムチャ
ート左端から右端に行くに従って増加し、１タイムスロ
ット程度の位相変化が生じせしめられる。B,D,Fは信号
光入力部301に入力する信号光パルスのタイムチャート
で、それぞれ繰返し周波数が、Ｂはクロック光パルス周
波数に等しい場合、Ｄはクロック光パルス周波数より大
きい場合、Ｆはクロック光パルス周波数より小さい場合
を表し、C,F,GはそれぞれＡとB,AとD,AとＦの相関出力
を表している。
説明する。第４図Ａは相関信号発生部303にクロック光
入力部302から入力するクロック光パルスのタイムチャ
ートであり、可変光遅延回路316によって可変遅延すな
わち可変の位相差が与えられ、この遅延量はタイムチャ
ート左端から右端に行くに従って増加し、１タイムスロ
ット程度の位相変化が生じせしめられる。B,D,Fは信号
光入力部301に入力する信号光パルスのタイムチャート
で、それぞれ繰返し周波数が、Ｂはクロック光パルス周
波数に等しい場合、Ｄはクロック光パルス周波数より大
きい場合、Ｆはクロック光パルス周波数より小さい場合
を表し、C,F,GはそれぞれＡとB,AとD,AとＦの相関出力
を表している。
クロック光入力部302の光パルスと信号光入力部301の
信号光パルスを相関信号発生部303に入力することによ
って、２つの入力パルスの時間的な重なりに比例した相
関出力信号が得られる。即ち、両者のクロック周波数が
等しい場合の相関出力波形は、Ｃのように２つの光パル
スに位相差がないときに出力最大となる。信号光パルス
の周波数がクロック光パルス周波数より大である場合に
は、Ｅのように相関出力を生じる位相差の範囲が狭くな
ると同時にパルス間隔が狭まることによって、相関出力
のピークは位相差の少ない側すなわちタイムチャートの
左側に移動する。反対に信号光パルスの周波数の方が小
であるときには、相関出力が生じる位相差の範囲が広く
なると同時にパルス間隔が広がることによって、ピーク
はタイムチャートの右側に移動する。この様子を示した
のが第５図である。501は可変光遅延回路316によって与
えられる遅延量（位相差）の時間波形を示したものであ
り、502は遅延量を横軸にとり、縦軸に相関出力をとっ
たグラフである。グラフ中、C,G,Eはそれぞれ第４図に
示した波形に対応している。位相ずれがない場合の相関
信号が極大値をとる遅延量をτ１とすると、信号光パル
スの周波数がクロック周波数より低い場合、相関信号が
極大値をとる遅延量はτ１より大きいτ２に移動し、反
対に信号光パルスの周波数の方が高い場合には、τ１よ
り小さいτ３に移動する。
信号光パルスを相関信号発生部303に入力することによ
って、２つの入力パルスの時間的な重なりに比例した相
関出力信号が得られる。即ち、両者のクロック周波数が
等しい場合の相関出力波形は、Ｃのように２つの光パル
スに位相差がないときに出力最大となる。信号光パルス
の周波数がクロック光パルス周波数より大である場合に
は、Ｅのように相関出力を生じる位相差の範囲が狭くな
ると同時にパルス間隔が狭まることによって、相関出力
のピークは位相差の少ない側すなわちタイムチャートの
左側に移動する。反対に信号光パルスの周波数の方が小
であるときには、相関出力が生じる位相差の範囲が広く
なると同時にパルス間隔が広がることによって、ピーク
はタイムチャートの右側に移動する。この様子を示した
のが第５図である。501は可変光遅延回路316によって与
えられる遅延量（位相差）の時間波形を示したものであ
り、502は遅延量を横軸にとり、縦軸に相関出力をとっ
たグラフである。グラフ中、C,G,Eはそれぞれ第４図に
示した波形に対応している。位相ずれがない場合の相関
信号が極大値をとる遅延量をτ１とすると、信号光パル
スの周波数がクロック周波数より低い場合、相関信号が
極大値をとる遅延量はτ１より大きいτ２に移動し、反
対に信号光パルスの周波数の方が高い場合には、τ１よ
り小さいτ３に移動する。
制御回路308は常時極大値をとる遅延量ｔを検出し、
その時間変化Δｔを入力として、 Ｖ＝ｇ・Δｔ を制御信号として出力する。但し、ｇは制御回路308の
利得である。
その時間変化Δｔを入力として、 Ｖ＝ｇ・Δｔ を制御信号として出力する。但し、ｇは制御回路308の
利得である。
制御回路308より出力された制御信号Ｖは、クロック
光パルス発生部309のVCO310に入力される。VCO310では
発振周波数ｆが制御信号Ｖに応じて次の様に変化する。
光パルス発生部309のVCO310に入力される。VCO310では
発振周波数ｆが制御信号Ｖに応じて次の様に変化する。
ｆ＝f0＋Ｖ・f1 但し、f1は単位制御電圧によって変化する周波数であ
る。VCO310の出力は必要に応じて増幅器311で増幅さ
れ、直流バイアス電流源313によって直流電流と重畳さ
れ、半導体レーザ314に印加される。半導体レーザ314
は、ゲインスイッチにより、繰返し周波数ｆ、幅数10ps
の光パルス列を発生させ、クロック光パルスを出力す
る。
る。VCO310の出力は必要に応じて増幅器311で増幅さ
れ、直流バイアス電流源313によって直流電流と重畳さ
れ、半導体レーザ314に印加される。半導体レーザ314
は、ゲインスイッチにより、繰返し周波数ｆ、幅数10ps
の光パルス列を発生させ、クロック光パルスを出力す
る。
第３図の構成では、高速の光信号を直接光パルスとの
相関信号に変換しているため、広帯域の電気回路を必要
とせず、数10GHz以上の高速での光PLL動作が期待でき
る。
相関信号に変換しているため、広帯域の電気回路を必要
とせず、数10GHz以上の高速での光PLL動作が期待でき
る。
第６図は本発明の第２の実施例を示す図であり、601
は信号光入力部、602はクロック光入力部、603は相関信
号発生部、604はレンズ、605はSHG結晶、606は受光素
子、607は制御回路、608はクロック光パルス発生部、60
9は電圧制御発振器（VCO）、610は増幅器、611はキャパ
シタ、612は直流バイアス電流源、613は半導体レーザ、
614は遅延回路制御用モータ、615は光遅延回路、616は
出力光端子である。
は信号光入力部、602はクロック光入力部、603は相関信
号発生部、604はレンズ、605はSHG結晶、606は受光素
子、607は制御回路、608はクロック光パルス発生部、60
9は電圧制御発振器（VCO）、610は増幅器、611はキャパ
シタ、612は直流バイアス電流源、613は半導体レーザ、
614は遅延回路制御用モータ、615は光遅延回路、616は
出力光端子である。
本実施例と第３図の実施例（実施例１）との違いは、
第６図では相関信号発生部603が第２高調波（SHG）発生
用光学結晶605によって構成されている点で、他の回路
は同一である。SHG結晶605を用いた相関信号発生部603
においては、信号光パルスとクロック光パルスを、光路
が重なるようにSHG結晶605に入射させ、信号光の光周波
数とクロック光の光周波数の和の光周波数を有する和周
波光を有効に発生させる。このとき、和周波光の強度は
信号光パルスの強度の相関に比例している。この和周波
光を受光素子606を用いて電気信号に変換すれば、実施
例１と同様のPLL回路を構成できる。
第６図では相関信号発生部603が第２高調波（SHG）発生
用光学結晶605によって構成されている点で、他の回路
は同一である。SHG結晶605を用いた相関信号発生部603
においては、信号光パルスとクロック光パルスを、光路
が重なるようにSHG結晶605に入射させ、信号光の光周波
数とクロック光の光周波数の和の光周波数を有する和周
波光を有効に発生させる。このとき、和周波光の強度は
信号光パルスの強度の相関に比例している。この和周波
光を受光素子606を用いて電気信号に変換すれば、実施
例１と同様のPLL回路を構成できる。
第７図は本発明の第３の実施例を示す例であり、701
は信号光入力部、702はクロック光入力部、703は相関信
号発生部、704は光カーシャッタ、705は偏波ビームスプ
リッタまたは検光子、706は受光素子、707は制御回路、
708はクロック光パルス発生部、709は電圧制御発振器、
710は増幅器、711はキャパシタ、715は光遅延回路、716
は出力光端子である。
は信号光入力部、702はクロック光入力部、703は相関信
号発生部、704は光カーシャッタ、705は偏波ビームスプ
リッタまたは検光子、706は受光素子、707は制御回路、
708はクロック光パルス発生部、709は電圧制御発振器、
710は増幅器、711はキャパシタ、715は光遅延回路、716
は出力光端子である。
本実施例においては、相関信号発生部703に光カー媒
質を含む光シャッタが用いられている。光カー媒質は、
媒質中光強度に比例して、媒質の屈折率を変化させる物
質であって、屈折率変化の偏波依存性（複屈折性）によ
り、入力光の偏波状態を変化させる。従って、カー媒質
の後段に偏波ビームスプリッタまたは検光子705を配置
することにより、入力光強度の変化に応じて出力光強度
を変化させることができる。信号光パルスと比較してク
ロック光パルスの強度が十分大きい場合、カー媒質の屈
折率変化は主にクロック光パルスによって誘起されるた
め、信号光パルスの透過光強度は、信号光パルス強度と
クロック光パルス強度の相関信号に対応している。この
透過光強度を受光素子706によって電気信号に変換し、
制御回路707に入力すればよい。それ以外の構成は実施
例１と同様である。
質を含む光シャッタが用いられている。光カー媒質は、
媒質中光強度に比例して、媒質の屈折率を変化させる物
質であって、屈折率変化の偏波依存性（複屈折性）によ
り、入力光の偏波状態を変化させる。従って、カー媒質
の後段に偏波ビームスプリッタまたは検光子705を配置
することにより、入力光強度の変化に応じて出力光強度
を変化させることができる。信号光パルスと比較してク
ロック光パルスの強度が十分大きい場合、カー媒質の屈
折率変化は主にクロック光パルスによって誘起されるた
め、信号光パルスの透過光強度は、信号光パルス強度と
クロック光パルス強度の相関信号に対応している。この
透過光強度を受光素子706によって電気信号に変換し、
制御回路707に入力すればよい。それ以外の構成は実施
例１と同様である。
第８図は本発明の第４の実施例を示したもので、801
は信号光入力部、802はクロック光入力部、803は相関信
号発生部、804は制御回路、805はクロック光パルス発生
部、806はモータ、807は外部ミラー、808は可飽和吸収
体、809は半導体レーザ（LD）、810は遅延回路制御用モ
ータ、811は光遅延回路、812は出力光端子である。
は信号光入力部、802はクロック光入力部、803は相関信
号発生部、804は制御回路、805はクロック光パルス発生
部、806はモータ、807は外部ミラー、808は可飽和吸収
体、809は半導体レーザ（LD）、810は遅延回路制御用モ
ータ、811は光遅延回路、812は出力光端子である。
本実施例においては、クロック光パルス発生部805に
電圧制御発振器（VCO）および半導体レーザ（LD）を用
いる代わりに、外部共振器付加LDの受動モード同期法を
用いている。受動モード同期法においては、外部ミラー
807および本ミラーに面した側の端面を無反射コートし
たLD809によって外部共振器が構成され、本共振器間に
入射光強度が増大するとき吸収係数の減少する吸収体で
ある可飽和吸収体808が挿入されている。このときLD809
には直流バイアス電流が印加され、光増幅媒質として作
用している。本可飽和吸収体808の作用によって、共振
器を通る光のうち強い光は吸収が少なく増幅され、弱い
光は吸収が大となるため、出力光はパルス状となり、パ
ルス間隔はLD809の端面と外部ミラーとの間を往復する
時間に等しくなる。従ってクロック光パルスの繰返し周
波数は外部共振器の共振器長Loのみによって次の様に決
定される。
電圧制御発振器（VCO）および半導体レーザ（LD）を用
いる代わりに、外部共振器付加LDの受動モード同期法を
用いている。受動モード同期法においては、外部ミラー
807および本ミラーに面した側の端面を無反射コートし
たLD809によって外部共振器が構成され、本共振器間に
入射光強度が増大するとき吸収係数の減少する吸収体で
ある可飽和吸収体808が挿入されている。このときLD809
には直流バイアス電流が印加され、光増幅媒質として作
用している。本可飽和吸収体808の作用によって、共振
器を通る光のうち強い光は吸収が少なく増幅され、弱い
光は吸収が大となるため、出力光はパルス状となり、パ
ルス間隔はLD809の端面と外部ミラーとの間を往復する
時間に等しくなる。従ってクロック光パルスの繰返し周
波数は外部共振器の共振器長Loのみによって次の様に決
定される。
ｆ＝c/2Lo （ｃは定数） 従って外部ミラーの後ろに精密可動モータ706を取り
つけ、Loを制御することによりクロック光周波数を制御
することができる。この場合、先に示した実施例のよう
なVCOは不要であり、より簡便な構成でより高速の光パ
ルスを発生させることが可能である。例えばＬ＝5mmと
すれば、繰返し周波数30GHzとなる。
つけ、Loを制御することによりクロック光周波数を制御
することができる。この場合、先に示した実施例のよう
なVCOは不要であり、より簡便な構成でより高速の光パ
ルスを発生させることが可能である。例えばＬ＝5mmと
すれば、繰返し周波数30GHzとなる。
第９図は本発明の第５の実施例を示したもので、901,
903は信号光入力部、902,904はクロック光入力部、905,
906はハーフミラー、907,908は相関信号発生部、909,91
0は低域フィルタ、911は差動増幅器、912はクロック光
パルス発生部、913は出力光端子である。
903は信号光入力部、902,904はクロック光入力部、905,
906はハーフミラー、907,908は相関信号発生部、909,91
0は低域フィルタ、911は差動増幅器、912はクロック光
パルス発生部、913は出力光端子である。
本実施例における相関信号発生部907,908およびクロ
ック光発生部912はともに先の各実施例１〜４に示した
構成のどれを選んでも構わない。
ック光発生部912はともに先の各実施例１〜４に示した
構成のどれを選んでも構わない。
第９図の動作を示すタイムチャートを第10図に示す。
図中、Ｈはクロック光パルス波形、Ｊは信号光入力部90
3に入力する信号光パルス波形、Ｋは相関信号発生部907
の出力波形、Ｌは低域フィルタ909の出力波形、Ｍは信
号光入力部901に入力する信号光パルス波形、Ｎは相関
信号発生部908の出力波形、Ｐは低域フィルタ910の出力
波形、Ｑは差動増幅器911の出力波形である。またＩの
領域はクロックと信号の位相変化が無い場合、IIの領域
は信号パルスの位相が遅れ始めた場合、IIIの領域は信
号パルスの位相が進み始めた場合を示している。
図中、Ｈはクロック光パルス波形、Ｊは信号光入力部90
3に入力する信号光パルス波形、Ｋは相関信号発生部907
の出力波形、Ｌは低域フィルタ909の出力波形、Ｍは信
号光入力部901に入力する信号光パルス波形、Ｎは相関
信号発生部908の出力波形、Ｐは低域フィルタ910の出力
波形、Ｑは差動増幅器911の出力波形である。またＩの
領域はクロックと信号の位相変化が無い場合、IIの領域
は信号パルスの位相が遅れ始めた場合、IIIの領域は信
号パルスの位相が進み始めた場合を示している。
第９図の実施例においては、光遅延回路の代わりに信
号光パルスとクロック光パルスをそれぞれハーフミラー
905,906で２系列に分岐し、それぞれの相関信号をとる
ことにより信号光パルスの位相ずれの進みと遅れを判定
するように構成されている。すなわち、相関信号発生部
907においては第10図Ｍのように信号光パルスよりクロ
ック光パルスを遅れて入射させ、反対に相関信号発生部
908においては第10図Ｊのように信号光パルスよりクロ
ック光パルスを進めて入射させている。そのため、信号
光パルスに位相進みが生じた場合には、第10図IIIの領
域に示すように他方の相関信号発生部908の出力が増加
し、一方の相関信号発生部907の出力が減少する。反対
に信号光パルスに位相遅れが生じた場合には、第10図II
の領域に示すように他方の相関信号発生部908の出力が
減少し、一方の相関信号発生部907の出力が増加する。
一方の相関信号発生部907の出力の平均S1と他方の相関
信号発生部908の出力の平均S2の差 Ｖ＝ｇ・（S1−S2） を制御信号にしてクロック光発生部912に入力すれば、
信号光パルスの繰返し周波数の変化に追随したクロック
光パルス列を発生させることが可能であり、それ以降の
動作は先の実施例と同様にすればよい。
号光パルスとクロック光パルスをそれぞれハーフミラー
905,906で２系列に分岐し、それぞれの相関信号をとる
ことにより信号光パルスの位相ずれの進みと遅れを判定
するように構成されている。すなわち、相関信号発生部
907においては第10図Ｍのように信号光パルスよりクロ
ック光パルスを遅れて入射させ、反対に相関信号発生部
908においては第10図Ｊのように信号光パルスよりクロ
ック光パルスを進めて入射させている。そのため、信号
光パルスに位相進みが生じた場合には、第10図IIIの領
域に示すように他方の相関信号発生部908の出力が増加
し、一方の相関信号発生部907の出力が減少する。反対
に信号光パルスに位相遅れが生じた場合には、第10図II
の領域に示すように他方の相関信号発生部908の出力が
減少し、一方の相関信号発生部907の出力が増加する。
一方の相関信号発生部907の出力の平均S1と他方の相関
信号発生部908の出力の平均S2の差 Ｖ＝ｇ・（S1−S2） を制御信号にしてクロック光発生部912に入力すれば、
信号光パルスの繰返し周波数の変化に追随したクロック
光パルス列を発生させることが可能であり、それ以降の
動作は先の実施例と同様にすればよい。
以上説明したように、本発明によれば、受光素子を用
いて高速の光信号を電気信号に変換して、狭帯域フィル
タ、位相比較回路等を通す必要がなく、直接、信号光パ
ルスとクロック光パルス列の位相差に比例した強度を持
つ低速の電化信号を得、この電気信号にもとづいて両パ
ルス列の周波数差に対応する制御信号を電気的に得るこ
とができる。したがって従来不可能であった受光素子や
電気回路（狭帯域フィルタ、位相比較回路など）の動作
速度を上回る高速光信号のPLL動作をより簡便な構成で
可能となる。また、本発明の光PLL回路は、処理が簡単
である電気信号の利点がそのまま生きているため、多様
な構成が可能である。この光PLL光回路は高速光サンプ
リング、高速光ゲート、高速光クロック発生等を代表例
とする光信号処理や全光型光中継器等、高速光伝送等へ
の応用ができる。
いて高速の光信号を電気信号に変換して、狭帯域フィル
タ、位相比較回路等を通す必要がなく、直接、信号光パ
ルスとクロック光パルス列の位相差に比例した強度を持
つ低速の電化信号を得、この電気信号にもとづいて両パ
ルス列の周波数差に対応する制御信号を電気的に得るこ
とができる。したがって従来不可能であった受光素子や
電気回路（狭帯域フィルタ、位相比較回路など）の動作
速度を上回る高速光信号のPLL動作をより簡便な構成で
可能となる。また、本発明の光PLL回路は、処理が簡単
である電気信号の利点がそのまま生きているため、多様
な構成が可能である。この光PLL光回路は高速光サンプ
リング、高速光ゲート、高速光クロック発生等を代表例
とする光信号処理や全光型光中継器等、高速光伝送等へ
の応用ができる。
【図面の簡単な説明】 第１図は本発明の基本構成を示す図、第２図は従来のPL
L回路を示す図、第３図は本発明の第１の実施例を示す
ブロック図、第４図及び第５図は第３図の実施例の動作
を説明するためのタイムチャート、第６図は本発明の第
２の実施例を示すブロック図、第７図は本発明の第３の
実施例を示すブロック図、第８図は本発明の第４の実施
例を示すブロック図、第９図は本発明の第５の実施例を
示すブロック図、第10図は第９図の実施例の動作を説明
するためのタイムチャートである。 101……信号光入力部、 102……クロック光入力部、 103……相関信号発生部、104……制御回路、 105……クロック光パルス発生部、 106……出力光端子。
L回路を示す図、第３図は本発明の第１の実施例を示す
ブロック図、第４図及び第５図は第３図の実施例の動作
を説明するためのタイムチャート、第６図は本発明の第
２の実施例を示すブロック図、第７図は本発明の第３の
実施例を示すブロック図、第８図は本発明の第４の実施
例を示すブロック図、第９図は本発明の第５の実施例を
示すブロック図、第10図は第９図の実施例の動作を説明
するためのタイムチャートである。 101……信号光入力部、 102……クロック光入力部、 103……相関信号発生部、104……制御回路、 105……クロック光パルス発生部、 106……出力光端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/26 10/28 (72)発明者 猿渡 正俊 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭62−63923（ＪＰ，Ａ)
Claims (6)
- 【請求項１】信号光パルスを受信し、該信号光パルスの
クロック周波数に等しい繰り返し周波数を有するクロッ
ク光パルスを発生せしめる光PLL回路であって、 受信した信号光パルスと出力されるクロック光パルスの
一部とを入力して、信号光パルスとクロック光パルス列
の位相差に比例した強度を持つ電気信号を出力する相関
信号発生部と、前記相関信号発生部より発生された前記
電気信号を入力とし、該電気信号の波形から前記信号光
パルスと前記クロック光パルスとの繰り返し周波数差を
算出し、該周波数差に応じた制御信号を送出する制御部
と、前記制御信号に基いて繰り返し周波数を可変とし、
信号光パルスの位相と合致する位相のクロック光パルス
を発生するクロック光パルス発生部とを有することを特
徴とする光PLL回路。 - 【請求項２】前記相関信号発生部は、それぞれ信号光パ
ルスとクロック光パルスの２系列の光を受光し、その出
力電気信号が前記２系列の光パルスの位相差に比例した
強度を持つ信号となるように、直列に接続された２個の
受光素子を含むことを特徴とする特許請求の範囲第１項
記載の光PLL回路。 - 【請求項３】前記相関信号発生部は、信号光パルスの光
周波数とクロック光パルスの光周波数の和周波の光を発
生するSHG結晶と、前記SHG結晶で発生する光を受光して
電気信号とする受光素子を含むことを特徴とする特許請
求の範囲第１項記載の光PLL回路。 - 【請求項４】前記相関信号発生部は、クロック光パルス
の強度、または信号光パルスの強度、または前記信号光
パルスとクロック光パルスの２系列の光パルスの和の強
度に応じて、屈折率が変化する光カー媒質と、受光素子
を含み、前記２系列の光パルス強度の相関信号に相当し
た電気信号を出力するように構成されていることを特徴
とする特許請求の範囲第１項記載の光PLL回路。 - 【請求項５】前記クロック光パルス発生部はゲインスイ
ッチ法により駆動され、短光パルスを発生する半導体レ
ーザと、該半導体レーザの駆動信号源であり、前記制御
部より出力された制御信号を入力とし、該制御信号に応
じて発振周波数が変化する電圧制御発振器とを含むこと
を特徴とする特許請求の範囲第１項記載の光PLL回路。 - 【請求項６】前記クロック光パルス発生部は、半導体レ
ーザ光増幅媒質と可飽和光吸収媒質をその中に含む光共
振器を含み、前記制御部より出力された制御信号に応じ
て、光共振器の共振長を制御してクロック周波数を可変
にできる機構をそなえていることを特徴とする特許請求
の範囲第１項記載の光PLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285968A JP2614873B2 (ja) | 1987-11-12 | 1987-11-12 | 光ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285968A JP2614873B2 (ja) | 1987-11-12 | 1987-11-12 | 光ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01126631A JPH01126631A (ja) | 1989-05-18 |
| JP2614873B2 true JP2614873B2 (ja) | 1997-05-28 |
Family
ID=17698298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285968A Expired - Lifetime JP2614873B2 (ja) | 1987-11-12 | 1987-11-12 | 光ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614873B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4162648B2 (ja) | 2004-10-12 | 2008-10-08 | 独立行政法人科学技術振興機構 | ロック検出装置及び光フェーズロックループシステム |
| JP5598696B2 (ja) * | 2009-04-09 | 2014-10-01 | 日本電気株式会社 | 光受信装置および光受信装置の信号光変換方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263923A (ja) * | 1985-05-14 | 1987-03-20 | Nec Corp | 光位相同期ル−プ |
-
1987
- 1987-11-12 JP JP62285968A patent/JP2614873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01126631A (ja) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2150728C (en) | Data encoded optical pulse generator | |
| US5367529A (en) | Apparatus and method for improved time synchronization of pulsed laser systems | |
| JP4478800B2 (ja) | クロック伝送装置 | |
| US7602825B1 (en) | Tunable passively mode-locked lasers with phase-lock feedback for low timing jitters | |
| US5898716A (en) | Structure of a passively mode-locked optical fiber laser | |
| EP0567693A1 (en) | Optical clock recovery | |
| US5828680A (en) | Hybrid type passively and actively mode-locked laser scheme | |
| CN1989665A (zh) | 具有稳定频率的辐射的生成 | |
| WO2005083502A1 (ja) | 光クロック抽出装置及び方法 | |
| US6701049B1 (en) | Optical clock recovery device using non-linear optical waveguides | |
| JP2614873B2 (ja) | 光ｐｌｌ回路 | |
| US6239893B1 (en) | Very high data rate soliton regenerator | |
| JP3089253B2 (ja) | ファブリペローフィルターを用いた再生モード同期レーザ | |
| US5940198A (en) | Optical unit for synchronizing clock signals | |
| JP3092757B2 (ja) | 光パルスレーザの分周同期信号発生装置 | |
| JP3434705B2 (ja) | 注入同期型レーザ発振器およびその発振器を用いた光通信システム | |
| JP3496818B2 (ja) | 光クロック抽出回路及び光通信システム | |
| JP3351212B2 (ja) | パルス光源 | |
| JP3055735B2 (ja) | 受動モード同期半導体レーザ装置 | |
| JPH1187828A (ja) | 繰り返し周波数の安定化された光パルス源 | |
| JP3381668B2 (ja) | 光クロック抽出回路 | |
| JPH11298073A (ja) | 光信号波形測定方法 | |
| JP3033650B2 (ja) | 光周波数シンセサイザ | |
| US3467915A (en) | Optical maser device of the internal modulation type for pulse signal transmission | |
| Kawanishi et al. | Ultrahigh-speed clock recovery circuit using a traveling-wave laser diode amplifier as a 50 GHz phase detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |