KR20080003903A - 전원 시스템 - Google Patents

전원 시스템 Download PDF

Info

Publication number
KR20080003903A
KR20080003903A KR1020077026877A KR20077026877A KR20080003903A KR 20080003903 A KR20080003903 A KR 20080003903A KR 1020077026877 A KR1020077026877 A KR 1020077026877A KR 20077026877 A KR20077026877 A KR 20077026877A KR 20080003903 A KR20080003903 A KR 20080003903A
Authority
KR
South Korea
Prior art keywords
current
amplifier
output
stage
input
Prior art date
Application number
KR1020077026877A
Other languages
English (en)
Inventor
피에테르 지 블랜켄
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20080003903A publication Critical patent/KR20080003903A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

전원 시스템은 선형 증폭기(LA)와 DC-DC 컨버터(CO)의 병렬 배열을 포함한다. 선형 증폭기(LA)의 출력은 제1전류(I1)를 부하(LO)에 공급하기 위해 부하(LO)에 직접 커플링된다. DC-DC 컨버터(CO)는 제2전류(I2)를 부하(LO)에 공급하기 위해 부하(LO)에 커플링된 컨버터 출력을 가진다. 선형 증폭기(LA)는 제1전류(I1)를 공급하기 위한 제1증폭기 스테이지(OS1), 및 제1전류(I1)에 비례하는 제3전류(I3)를 생성하기 위한 제2증폭기 스테이지(OS2)를 포함한다. 제1증폭기 스테이지(OS1) 및 제2증폭기 스테이지(OS2)는 정합 컴포넌트를 가진다. DC-DC 컨버터(CO)는, 제1전류(I1)의 DC-컴포넌트를 최소화하기 위해 제2전류(I2)를 제어하도록 제3전류(I3)에 의해 생성된 전압을 수신하기 위한 제어 입력을 갖는 제어기(CON)를 더 포함한다.

Description

전원 시스템{A POWER SUPPLY SYSTEM}
본 발명은 선형 증폭기와 DC-DC 컨버터의 병렬 배열을 포함하는 전원 시스템, 및 그러한 전원 시스템을 포함하는 장치에 관한 것이다.
US 5,905,407은 피드백 시스템을 갖는 조합된 선형 및 스위칭 기술을 이용한 고 효율 전력 증폭기를 개시한다. 선형 증폭기는 출력 전류를 감지 저항기를 통해 부하에 공급한다. 제어가능 스위치 및 2개의 LC-섹션을 포함하는 스위칭 증폭기는 DC-DC 컨버터로서 사용되고, 추가적인 출력 전류를 부하에 공급한다. 저항기는, 출력 전압이 부하에 걸쳐 존재하는 전원 시스템의 출력 노드와 선형 증폭기의 출력 사이에 배열된다. 선형 증폭기의 출력 전류는 이 저항기를 통해 흐른다. 저항기 양단의 전압은 선형 증폭기의 출력 전류의 최소 DC-컴포넌트를 획득하기 위해 DC-DC 컨버터를 제어하는데 사용된다. 바람직하게는, 이러한 최소 DC 컴포넌트는 제로이다.
선형 증폭기와 DC-DC 컨버터의 이러한 병렬 배열은 무선 송신기에 적용된다. 그 병렬 배열은 또한 전원 시스템으로서도 지칭된다. 무선 송신기는, 선형 증폭기에 기준 신호를 공급하여 그 기준 신호를 추적하는 시스템 출력 전압을 생성하는 전원 기준 생성기를 포함한다. 무선 송신기는 RF 신호를 증폭하는 무선 주파수 (RF 로도 지칭됨) 전력 증폭기를 더 포함한다. RF 증폭기는 출력 노드에 커플링되어, 시스템 출력 전압을 공급 전압으로서 수신한다. 기준 신호는 RF 증폭기의 입력 신호의 진폭 변조를 수반하도록 변조된다. 따라서, RF 증폭기의 공급 전압은 그 RF 증폭기의 효율을 개선시키기 위해 RF 전력 증폭기의 필요를 충족시키도록 제어된다.
비교적 느린 DC-DC 컨버터는 DC 및 저 주파수 전류를 부하에 비교적 고 전력 효율로 공급하고, 비교적 저 전력 효율 선형 증폭기는 오직 고 주파수 전류만을 부하에 공급한다.
선형 증폭기와 출력 노드 사이에 배열된 종래기술의 저항기는 전원 시스템의 효율을 감소시키는 단점을 가진다.
본 발명의 목적은 DC-DC 컨버터와 병렬로 배열된 선형 증폭기를 포함하는 전원 시스템의 효율을 개선시키는 것이다.
본 발명의 제1양태는 청구항 제1항에 청구된 바와 같은 전원 시스템을 제공한다. 본 발명의 제2양태는 청구항 제15항에 청구된 바와 같은 장치를 제공한다. 바람직한 실시형태들이 종속항에서 정의된다.
본 발명의 제1양태에 따른 전원 시스템은 선형 증폭기와 DC-DC 컨버터의 병렬 배열을 포함한다. 선형 증폭기는, 제1전류를 부하에 공급하기 위해 부하에 직접 커플링되는 출력을 가진다. 따라서, 이제는, 어떠한 저항기도 선형 증폭기의 출력과 부하 사이에 배열되지 않는다. 증폭기의 출력은 또한 증폭기 출력으로서 지칭된다. DC-DC 컨버터는, 제2전류를 부하에 공급하기 위해 부하에 커플링되는 출력을 가진다. DC-DC 컨버터의 출력은 또한 컨버터 출력으로서 지칭된다.
선형 증폭기는 제1전류를 공급하기 위한 제1증폭기 스테이지, 및 제1전류에 비례하는 제3전류를 공급하기 위한 제2증폭기 스테이지를 포함한다. 따라서, 제3전류는 제1전류와 동일하거나 제1전류의 스케일된 사본이다. 제1증폭기 스테이지 및 제2증폭기 스테이지는 정합된 제1 및 제3전류를 획득하기 위해 정합 컴포넌트 및 정합 회로 토폴로지를 가진다. DC-DC 컨버터는, 선형 증폭기에 의해 공급된 제1전류의 최소 DC-컴포넌트가 획득되고 선형 증폭기에 있어서의 손실이 최소가 되도록 제2전류를 공급하기 위한 DC-DC 컨버터를 제어하기 위해, 제3전류에 의해 생성된 전압을 수신하기 위한 제어 입력을 갖는 제어기를 더 포함한다.
청구된 전원 시스템은 선형 증폭기의 출력 전류의 사본을 생성하여 DC-DC 컨버터에 대한 제어 신호를 획득한다. 따라서, 선형 증폭기의 출력에 있어서의 저항기는 더 이상 요구되지 않고, 저항기에 있어서의 전력 손실은 없다.
종래기술의 토폴로지에 있어서, 낮은 값의 저항기가 선택되었다. 하지만, 낮은 값의 저항기는, 그 저항기 양단의 전압 강하를 감지하는 전자기기의 오프셋 및 잡음에 대한 감도를 증가시킨다. 또한, 저항기와 직렬인 기생 인덕턴스는 고 주파수에 대해 무시될 수 없다. 예를 들어, 0.01 옴인 실제 값의 저항기 및 10nH 직렬 인덕턴스에 있어서, DC-DC 컨버터가 활성인 주파수 범위를 제한하고 따라서 전원 시스템의 비효율성을 증가시키는 160kHz에서 제로가 생성된다.
종래기술의 전류 감지 저항기는 일단에서 부하에 접속된다. 따라서, 부하에 걸친 출력 전압은 전류 감지 전자기기에 대한 공통-모드 신호이다. 이러한 공통 모드 신호는, 차동 모드 제어 신호의 크기보다 훨씬 큰 크기를 가진다. 따라서, 달성되기 쉽지 않은 고 주파수에서도, 감지 전자기기는 높은 공통-모드 제거를 가질 필요가 있다. 또한, 감지 저항기는 피드백 루프 안정성을 열화시킨다.
부하에 걸친 출력 전압이 신속하게 변해야 하고 선형 증폭기에 있어서의 소실이 최소여야 하는 애플리케이션에 있어서, DC-DC 컨버터의 스위칭 주파수는 비교적 높게 선택되어야 함을 주목해야 한다. 그 때에만, 부하에 공급될 대부분의 전력이 DC-DC 컨버터에 의해 실제로 공급된다. 선형 증폭기는, DC-DC 컨버터가 부하에 의해 요구되는 전류를 공급할 수 있는 것보다 부하 양단의 전압이 더 신속하게 변해야 하는 시간의 짧은 주기동안에만 부하에 전류를 공급한다. 핸드헬드 이동 전화기와 같은 실제 애플리케이션에 있어서, DC-DC 컨버터의 스위칭 주파수는 약 10MHz에서 선택될 수도 있다.
청구항 제2항에 청구된 바와 같은 실시형태에 있어서, 전원 시스템은 제2증폭기 스테이지의 출력과 기준 전압 사이에 배열된 저항기를 더 포함한다. 제3전류는 이 저항기를 통해 흐른다. 제어 입력은 제3전류에 기인한 저항기 양단의 전압을 수신하는 차동 입력이다. 따라서, 제2증폭기 스테이지에 의해 공급된 제3전류는 DC-DC 컨버터를 제어하는데 사용되는 저항기에 걸친 제어 전압을 제공한다. 바람직하게는, DC-DC 컨버터의 제어는 종래기술과 동일한 방식으로 수행된다.
청구항 제3항에 청구된 바와 같은 실시형태에 있어서, 제2증폭기 스테이지는 180도 위상 시프트를 갖는 2개의 동일한 전류를 공급하기 위해 2개의 출력을 가진다. 전원 시스템은 제2증폭기 스테이지의 2개의 출력 사이에 배열된 저항기를 더 포함한다. 제3전류는 그 저항기를 통해 흐르고, 제어 입력은 그 저항기 양단의 전압을 수신하는 차동 입력이다. 실제로, 이제, 제2증폭기 스테이지는 제3전류를 저항기를 통해 순환시켜 DC-DC 컨버터에 대한 제어 전압을 획득한다.
청구항 제4항에 청구된 바와 같은 실시형태에 있어서, 제어기는 적어도 적분 액션을 포함한다. 또한, 제어기는 비례 액션 및/또는 미분 액션을 포함할 수도 있다. 비례 액션을 갖는 제어기는 P-제어기로서 통칭된다. 적분 액션을 갖는 제어기는 I-제어기로서 통칭되고, 미분 액션을 갖는 제어기는 D-제어기로서 통칭된다. 3개 모두의 액션을 갖는 제어기는 PID-제어기로서 지칭된다. 다른 조합이 또한 가능하다.
청구항 제5항에 청구된 바와 같은 실시형태에 있어서, 캐패시터가 제2증폭기 스테이지의 출력과 기준 전압 사이에 배열된다. 이제, 제3전류는 그 캐패시터를 통해 흐른다. 제어 입력은 DC-DC 컨버터를 제어하기 위해 캐패시터에 대한 전압을 이용하도록 캐패시터에 커플링된다. 이것은, 적분 액션이 이제 캐패시터에 의해 수행되기 때문에 제어기가 단순화될 수 있다는 이점을 가진다.
청구항 제6항에 청구된 바와 같은 실시형태에 있어서, 제2증폭기 스테이지는 180도 위상 시프트를 갖는 2개의 동일한 전류를 공급하기 위해 2개의 출력을 가진다. 전원 시스템은 제2증폭기 스테이지의 2개의 출력 사이에 배열된 캐패시터를 더 포함한다. 제3전류는 그 캐패시터를 통해 흐르고, 제어 입력은 그 캐패시터 양단의 전압을 수신하는 차동 입력이다. 실제로, 이제, 제2증폭기 스테이지는 제3전류를 캐패시터를 통해 순환시켜 DC-DC 컨버터에 대한 제어 전압을 획득한다.
청구항 제7항에 청구된 바와 같은 실시형태에 있어서, 캐패시터는 제2증폭기 스테이지의 입력과 반전 출력 사이에 밀러 캐패시턴스로서 배열된다. 제어 입력은 제2증폭기 스테이지의 출력에 커플링된다. 또한, 이것은, 적분 액션이 이제 캐패시터에 의해 수행되기 때문에 제어기가 단순화될 수 있다는 이점을 가진다.
청구항 제9항에 청구된 바와 같은 실시형태에 있어서, 선형 증폭기는, 기준 신호를 수신하기 위한 비-반전 입력 및 부하에 걸친 시스템 출력 전압에 비례하는 전압을 수신하기 위한 반전 입력을 갖는 차동 입력 스테이지를 포함하여, 바람직하게는 폐루프 이득이 1이거나 1보다 크다. 차동 입력 스테이지의 출력은 제1증폭기 스테이지의 입력 및 제2증폭기 스테이지의 입력 양자에 커플링된다. 이러한 네거티브 피드백 루프로 인해, 기준 신호는 시스템 출력 전압을 결정한다.
청구항 제10항에 청구된 바와 같은 실시형태에 있어서, 저역통과 필터는 컨버터 출력과 부하 사이 내에 배열된다. 이러한 저역통과 필터는 시스템 출력에 있어서 DC-DC 컨버터의 리플을 감소시킨다.
청구항 제13항에 청구된 바와 같은 실시형태에 있어서, 제1증폭기 스테이지는 반전 증폭기이다. 선형 증폭기는, 제1증폭기 스테이지의 입력과 출력 사이에 배열되는 밀러 캐패시터를 포함한다. 이러한 밀러 캐패시터는 (탭-인) 출력 전압을 피드백함으로써 획득되는 네거티브 피드백 루프의 안정성을 개선시킨다.
청구항 제14항에 청구된 바와 같은 실시형태에 있어서, 차동 입력 스테이지는 비-반전 차동 스테이지와 반전 증폭기의 직렬 배열을 포함한다. 비-반전 차동 스테이지는 기준 신호를 수신하기 위한 비-반전 입력, 및 부하에 걸친 시스템 출력 전압에 비례하는 전압을 수신하기 위한 반전 입력을 가진다. 비-반전 차동 스테이지의 출력은 반전 증폭기를 통하여 제1증폭기 스테이지의 입력에 커플링된다. 밀러 캐패시터는 비-반전 차동 스테이지의 출력과 제1증폭기 스테이지의 입력 사이에 배열된다. 또한, 이러한 밀러 캐패시터는 (탭-인) 출력 전압을 피드백함으로써 획득되는 네거티브 피드백 루프의 안정성을 개선시킨다.
본 발명의 이들 양태 및 다른 양태는 이하 기술되는 실시형태들로부터 명백하며, 그 실시형태들을 참조하여 설명될 것이다.
도 1은 선형 증폭기와 DC-DC 컨버터의 병렬 배열을 포함하는 종래기술의 전원 시스템의 블록도.
도 2는, 선형 증폭기가 부하에 전류를 공급하는 출력 및 부하에 공급된 전류에 비례하는 전류를 제어 전류로서 DC-DC 컨버터에 공급하는 추가의 출력을 갖는 본 발명에 따른 전원 시스템의 일 실시형태의 블록도.
도 3은 2개의 출력 전류를 생성하는 선형 증폭기의 일 실시형태의 회로도.
도 4는 2개의 출력 전류를 생성하는 선형 증폭기의 다른 실시형태의 회로도.
도 5는 본 발명에 따른 전원 시스템의 일 실시형태의 블록도.
도 6은 본 발명에 따른 전원 시스템의 다른 실시형태의 블록도.
도 7은 본 발명에 따른 전원 시스템의 또 다른 실시형태의 블록도.
도 8은 본 발명에 따른 전원 시스템의 또 다른 실시형태의 블록도.
도 9는 본 발명에 따른 전원 시스템을 포함하는 텔레콤 시스템의 블록도.
상이한 도면에 있어서 동일한 참조부호를 갖는 아이템들은 동일한 구조적 특징 및 동일한 기능을 갖거나 동일한 신호들임을 주목해야 한다. 그러한 아이템의 기능 및/또는 구조가 설명되었을 경우, 상세한 설명에 있어서 그 설명을 반복할 필요는 없다.
도 1은 선형 증폭기와 DC-DC 컨버터의 병렬 배열을 포함하는 종래기술의 전원 시스템의 블록도를 도시한 것이다. 예를 들어, 전력 증폭기의 출력 전력이 신속하게 변하는 이동 전화기와 같은 시스템에 있어서, 그 전력 증폭기의 공급 전압을 변조하는 것이 유리하다. 공급 전압이 신속하게 변하여 신속하게 변하는 출력 전력 변동을 근접하게 정합시키면, 개선된 효율 및 이에 따라 단일의 배터리 충전이 이동 전화기를 공급할 수 있는 더 긴 시간이 획득된다. US 5,905,407에 개시된 바와 같이, 선형 증폭기(LA)와 DC-DC 컨버터(CO)의 병렬 배열을 포함하는 전원 시스템으로 그렇게 신속하게 변하는 공급 전압을 생성하는 것은 공지되어 있다. 이러한 배열은, 선형 증폭기(LA)와 DC-DC 컨버터(CO)의 공급 입력이 동일한 공급 전압(VB)을 수신하도록 상호접속되고 또한 선형 증폭기(LA)와 DC-DC 컨버터(CO) 양자가 그 출력 전류를 동일한 부하(LO)에 공급하기 때문에, 병렬 배열로서 지칭된다.
선형 증폭기(LA)는 기준 전압(VR)을 수신하기 위한 비-반전 입력, 부하(LO)에 걸친 출력 전압(VO)을 수신하기 위한 반전 입력, 및 감지 저항기(RS)를 통해 부하에 접속되는 출력을 가진다. 기준 전압(VR)의 변동은 출력 전압(VO)에 의해 가능하면 근접하게 뒤따라야 한다. 선형 증폭기(LA)의 출력 전류(I1)는 감지 저항기(RS)를 통해 부하(LO)로 흐른다. 감지 저항기(RS)에 걸친 감지 전압(VS)은, 선형 증폭기(LA)에 의해 공급된 전류(I1)의 DC 컴포넌트가 최소가 되도록 DC-DC 컨버터의 출력 전류(I2)를 제어하기 위해 DC-DC 컨버터(CO)의 차동 입력에 의해 감지된다.
부하(LO)에 걸친 출력 전압(VO)은 전류(I1 및 I2)의 합에 의해 결정된다. 출력 전압(VO)을 선형 증폭기(LA)의 반전 입력으로 피드백함으로써 형성되는 네거티브 피드백 루프는, 선형 증폭기(LA)로 하여금, DC-DC 컨버터(CO)가 충분히 신속하게 반응할 수 없는 경우라도 출력 전압(VO)이 기준 전압(VR)을 근접하게 추적하도록 전류(I2)를 보완하는 전류(I1)를 공급하게 한다. 대안으로, 선형 증폭기(LA) 자체의 출력 전압이 그 반전 입력에 피드백될 수도 있다.
그러한 전원 시스템은, 부하(LO)에 의해 요구되는 전류의 DC 및 저주파수 부분이 비교적 전력-효율적이지만 비교적 느린 DC-DC 컨버터(CO)에 의해 공급된다는 이점을 가진다. 전류의 나머지 작은 고 주파수 부분은, 비교적 신속하지만 비교적 전력-비효율적인 선형 증폭기(LA)에 의해 보완된다.
도 2는, 선형 증폭기가 부하에 전류를 공급하는 출력 및 부하에 공급된 선형 증폭기의 출력 전류에 비례하는 전류를 제어 전류로서 DC-DC 컨버터에 공급하는 추 가의 출력을 갖는 본 발명에 따른 전원 시스템의 일 실시형태의 블록도를 도시한 것이다.
선형 증폭기(LA)는 차동 입력 스테이지(OS3) 및 2개의 증폭기 스테이지(OS1 및 OS2)를 포함한다. 차동 입력 스테이지(OS3)는 부하(LO)에 걸쳐 전개되는 출력 전압(VO)에 비례하는 전압(VO')을 수신하기 위한 반전 입력, 기준 전압(VR)을 수신하기 위한 비-반전 입력, 및 에러 신호(VE)를 공급하기 위한 출력을 가진다. 증폭기 스테이지(OS1)는 에러 신호(VE)를 수신하기 위한 입력, 및 전류(I1)를 부하(LO)에 직접 공급하기 위한 출력을 가진다. 따라서, 도 1에 도시된 감지 저항기는 더 이상 존재하지 않고, 증폭기 스테이지(OS1)의 출력은 부하(LO)에 직접 접속된다. 따라서, 감지 저항기의 단점이 회피된다. 종래기술에 있어서, 감지 저항기 대신, 전류 트랜스포머와 같은 또 다른 전류 감지 엘리먼트 또는 회로가 사용될 수도 있다. 하지만, 증폭기 스테이지(OS1)의 출력에 있어서의 이들 감지 엘리먼트의 삽입은 감지 저항기와 유사한 부정적 효과를 가진다.
증폭기 스테이지(OS2)가 DC-DC 컨버터(CO)에 대한 제어 신호를 생성하기 위해 부가되었다. 증폭기 스테이지(OS2)는, 증폭기 스테이지(OS1)의 트랜스컨덕턴스에 비례하는 트랜스컨덕턴스를 가지며, 에러 신호(VE)를 수신하기 위한 입력 및 전류(I3)를 공급하기 위한 출력을 가진다. 증폭기 스테이지(OS1 및 OS2)의 엘리먼트들은, 서로 동일하거나 비례하는 전류(I1 및 I3)를 획득하도록 정합된다.
DC-DC 컨버터(CO)는, 선형 증폭기(LA)에 의해 공급된 평균 전류(I1)가 실질적으로 제로이도록 DC-DC 컨버터(CO)의 출력 전류(I2)를 획득하기 위해 DC-DC 컨버 터(CO)의 스위치 또는 스위치들(도시 안함)에 제어 신호(DR)을 공급하고 입력 전압을 차동적으로 감지하기 위한 반전 입력 및 비-반전 입력을 갖는 제어기(CON)를 포함한다. DC-DC 컨버터(CO)의 출력 전류(I2)는 부하(LO)에 공급된다. DC-DC 컨버터는 임의의 타입의 DC-DC 컨버터일 수도 있다. 그와 같은 DC-DC 컨버터는 당업자에게 널리 공지되어 있고, 따라서, 더 상술하지 않는다.
전원 시스템은 저항기(R3)와 기준 전압 소스(ER)의 직렬 배열을 더 포함한다. 이러한 직렬 배열은 증폭기 스테이지(OS2)의 출력과 그라운드 사이에 배열된다. 저항기(R3)는 제어기(CON)의 반전 입력과 비-반전 입력 사이에 배열된다. 따라서, 전류(I3)는 저항기(R3) 양단의 전압(V3)을 획득하도록 저항기(R3)를 통해 흐른다. 이러한 전압(V3)은 제어기(CON)의 입력 전압이며, 따라서, 이는 DC-DC 컨버터(CO)의 스위치 또는 스위치들을 제어한다. 이와 같은 DC-DC 컨버터의 스위치 또는 스위치들의 제어는, 예를 들어, US 5,905,407, US 6,130,525, US 6,130,526, US 6,583,664, 및 US 6,661,210과 같은 종래기술로부터 널리 공지되어 있다. 따라서, DC-DC 컨버터(CO)는 히스테레틱(hysteretic) 제어형 컨버터일 수도 있거나 또는 고정 스위칭 주파수를 가질 수도 있지만, 다른 타입의 컨버터가 또한 사용될 수도 있다.
기준 전압 소스(ER)는 제어기(CON)의 차동 입력에서 공통 모드 신호를 최소화하고, 따라서, 공통 모드 제거에 관한 제어기(CON)에 대한 요건은 도 1에 도시된 종래기술의 구성에 관해 상당히 완화된다.
실제로, 저항기(R3)는 도 1에 도시된 감지 저항기(RS)의 스케일된 버전으로 간주될 수도 있고, 따라서, R3=m*RS이며, 여기서, m은, 바람직하게는 1보다 큰 스케일링 팩터이다. 다음으로, 예로써, 증폭기 스테이지(OS1 및 OS2)의 설계는 전류(I1)가 전류(I3)보다 큰 팩터 n이도록 된다고 가정한다. 만약 m=n이면, DC-DC 컨버터(CO)는 도 1에 도시된 종래기술의 구성 및 도 2에 도시된 본 발명에 따른 실시형태 양자에 있어서 동일한 차동 입력 신호를 수신한다. 만약 m>n이면, 전압(V3)은 전압(VS)보다 더 크며, 제어기(CON)의 차동 입력 스테이지의 잡음 및 오프셋에 대한 감도는 감소된다. 저항기(RS)와 직렬인 기생 인덕턴스의 영향은 R3>RS이기 때문에 상당히 감소된다. 또한, 저항기(R3)에 있어서의 전력 손실은 RS에서보다 훨씬 더 작다.
도 3은 2개의 출력 전류를 생성하는 선형 증폭기의 일 실시형태의 회로도를 도시한 것이다. 증폭기 스테이지(OS1)는 널리 공지된 공통 소스 구성으로 배열된 P-채널 FET(P1)와 N-채널 FET(N1)의 직렬 배열을 갖는 공통-소스 출력 스테이지를 포함하며, 여기서, 드레인이 상호접속되면서 소스는 공급 전압(VCC)을 수신하도록 배열된다. 증폭기 스테이지(OS2)는 널리 공지된 공통 소스 구성으로 또한 배열된 P-채널 FET(P2)와 N-채널 FET(N2)의 직렬 배열을 갖는 공통-소스 출력 스테이지를 포함하며, 여기서, 드레인이 상호접속되면서 소스는 공급 전압(VCC)을 수신하도록 커플링된다. 이들 공통 소스 출력 스테이지는 큰 (반전) 전압 이득과 큰 전류 이득도 제공할 수 있다. 공통 드레인 스테이지가 부가적인 전류 이득을 부가하기 위해 공통 소스 스테이지에 후속할 수도 있다.
FET(P1 및 P2)의 게이트는 상호접속되고, 입력 전압(SI1)을 수신하여 각각의 드레인 전류(IP1 및 IP2)를 획득한다. FET(N1 및 N2)의 게이트는 상호접속되고, 입력 전압(SI2)을 수신하여 각각의 드레인 전류(IN1 및 IN2)를 획득한다. 증폭기 스테이지(OS1)의 출력 전류(I1)는 전류(IP1 및 IN1) 사이의 차이다. 증폭기 스테이지(OS2)의 출력 전류(I3)는 전류(IP2 및 IN2) 사이의 차이다. 트랜지스터(P1 및 P2)와 트랜지스터(N1 및 N2)를 정합시킴으로써, 전류(I1 및 I3)는 동일하거나, 또는 트랜지스터의 디멘젼에 의존한 스케일된 사본이다. 예를 들어, 트랜지스터(P1 및 N1)가 각각의 트랜지스터(P2 및 N2)보다 n배 크면, 전류(I3)는 전류(I1)보다 n배 더 작다. 다른 전류에 비례하는 전류를 획득하기 위한 그러한 트랜지스터 및 회로 정합 기술은 그 자체로서 당업계에 널리 공지되어 있다.
도 4는 2개의 출력 전류를 생성하는 선형 증폭기의 다른 실시형태의 회로도를 도시한 것이다. 제1공통 드레인 출력 스테이지는 N채널 FET(N11)와 P채널 FET(P11)의 직렬 구성을 포함하며, 여기서, 소스는 상호접속되고 드레인은 공급 전압(VCC)를 수신하도록 배열된다. 제2공통 드레인 출력 스테이지는 N채널 FET(N21)와 P채널 FET(P21)의 직렬 구성을 포함하며, 여기서, 소스는 상호접속되고 드레인은 2개의 전류 미러(CM1 및 CM2)의 입력 브랜치를 통하여 공급 전압(VCC)을 수신하도록 배열된다. FET(N11 및 N21)의 게이트는 상호접속되고, 입력 전압(SI1)을 수신하여 각각의 드레인 전류(IN11 및 IN21)를 획득한다. FET(P11 및 P21)의 게이트는 상호접속되고, 입력 전압(SI2)을 수신하여 각각의 드레인 전류(IP11 및 IP21)를 획득한다. 제1공통 드레인 출력 스테이지의 출력 전류(ID1)는 전류(IN11 및 IP11) 사이의 차이다. 제2공통 드레인 출력 스테이지의 출력 전류는 전류(IN21 및 IP21) 사이의 차이다.
제1 및 제2공통 드레인 출력 스테이지의 소스는 상호접속되고, 따라서, 이들 2개의 출력 스테이지의 조합의 출력 전류(I1)는 제2공통 드레인 출력 스테이지의 출력 전류와 출력 전류(ID1)의 합이다. 이 출력 전류(I1)는 부하(LO)에 직접 공급된다. DC-DC 컨버터(CO)의 제어 입력에 공급되는 출력 전류(I3)는 전류(IN21)를 전류 미러(CM1)로 미러잉(mirror)하여 전류(IM1)를 획득하고, 전류(IP21)를 전류 미러(CM2)로 미러잉하여 전류(IM2)를 획득하며, 공통 노드에서 전류(IM1 및 IM2)를 감산함으로써 획득된다.
트랜지스터(P11 및 P21)과 트랜지스터(N11 및 N21)를 정합시킴으로써, 전류(I1 및 I3)는 동일하거나, 또는 트랜지스터의 디멘젼에 의존한 스케일된 사본이다. 예를 들어, 트랜지스터(P11 및 N11)가 각각의 트랜지스터(P21 및 N21)보다 n-1배 크고, 또한 전류 미러가 1의 미러잉 비를 가지면, 전류(I3)는 전류(I1)보다 n배 더 작다.
도 3 및 4에 도시된 회로에 있어서, MOS-FET은 포화상태에서 바이어스되고 얼리(Early) 효과는 무시될 수 있다고 가정한다. 대안으로, 비-동일 드레인-소스 전압의 효과를 회피하는 더 복잡한 구성은 그 자체로 널리 공지되어 있다. 더 큰 트랜지스터라는 것은, 유효 게이트 폭을 확장하기 위하여 더 큰 게이트 폭을 갖고/갖거나 수개의 트랜지스터의 병렬 배열을 포함하는 트랜지스터를 의미한다.
도 5는 본 발명에 따른 전원 시스템의 일 실시형태의 블록도를 도시한 것이다. 증폭기 스테이지(OS1)는 에러 전압(VE; 도 2 참조)을 수신하고 전류(I1)를 부 하(LO)에 직접 공급한다. 증폭기 스테이지(OS2)는 에러 전압(VE)을 수신하고, 전류(I1)에 비례하는 전류(I3)를 캐패시터(C3)에 공급하여 그 캐패시터 양단의 전압(V3)을 획득한다. DC-DC 컨버터(CO)의 제어 입력은, 적절한 전류(I2)를 부하(LO)에 공급하기 위해 DC-DC 컨버터(CO)를 제어하기 위한 전압(V3)을 수신한다.
DC-DC 컨버터(CO)는 스위칭 스테이지(도시 안함)를 제어하는 제어기(CON; 도 2 참조)를 포함한다. 일반적으로, 제어기(CON)는, 종종 적분기를 사용함으로써 획득되는 높은 저주파수 이득을 가진다. 도 2에 도시된 저항기(R3)와 그 저항기(R3)에 전류(I3)를 공급하는 출력 증폭기 스테이지(OS2)의 조합은 주파수-독립형 이득을 가진다. 일반적으로, 도 2의 제어기(CON)는 적분기를 요구한다. 도 2의 이러한 적분기는, 저항기(R3)가 도 5에 도시된 바와 같은 캐패시터(C3)로 대체되면 생략될 수 있다. 이제, 캐패시터(C3)는 전류(I3)를 제어기(CON)에 적합한 전압(V3)으로 변환하는 최상부에서의 적분 액션을 수행한다.
도 6은 본 발명에 따른 전원 시스템의 다른 실시형태의 블록도를 도시한 것이다. 도 6의 블록도는, 증폭기 스테이지(OS2)의 입력과 반전 출력 사이에 배열되는 밀러 캐패시터(C3')에 의해 캐패시터(C3)가 대체된다는 점에 있어서 도 5의 블록도와 상이하다. 이제, 증폭기 스테이지(OS2)의 출력, 및 이에 따른 DC-DC 컨버터(CO)의 제어 입력에 있어서의 전압(V3')은 에러 전압(VE)과, 캐패시터(C3')를 통해 흐르는 전류(I3)에 의해 야기되는 캐패시터(C3') 양단의 전압의 합이다. 또한, 캐패시터(C3')에 의해 수행되는 적분 액션으로 인해, 제어기(CON)는 적분 액션을 수행할 필요가 없다.
DC-DC 컨버터(CO)와 선형 증폭기(LA)의 부하 전류에 대한 기여의 크로스오버 주파수(fx)는 다음의 수학식, 즉,
fx=(gcon/(2π*C3'))*(I3/I1)
에 의해 정의되며, 여기서, gcon은 DC-DC 컨버터(CO)의 전류 변환에 대한 유효 전압이고, C3'는 밀러 캐패시턴스이며, I3/I1은 각각 증폭기 스테이지(OS2 및 OS1)의 레이아웃 디멘젼에 의해 실질적으로 결정되는 OS2 및 OS1의 출력 전류의 비이다. 크로스오버 주파수(fx)는 오직 수개의 파라미터에 의해 결정되며, 이는 크로스오버 주파수(fx)를 원하는 값으로 고정시키는 것을 크게 단순화시킴을 주목해야 한다.
도 7은 본 발명에 따른 전원 시스템의 또 다른 실시형태의 블록도를 도시한 것이다.
선형 증폭기(LA)는 차동 입력 스테이지(OS3) 및 2개의 증폭기 스테이지(OS1 및 OS2)를 포함한다. 차동 입력 스테이지(OS3)는 부하(LO)에 걸쳐 전개되는 출력 전압(VO)에 비례하는 전압을 수신하기 위한 반전 입력, 기준 전압(VR)을 수신하기 위한 비-반전 입력, 및 에러 신호(VE)를 공급하기 위한 출력을 가진다. 증폭기 스테이지(OS1)는 에러 신호(VE)를 수신하기 위한 입력, 및 전류(I1)를 부하(LO)에 직접 공급하기 위한 출력을 가진다. 따라서, 도 1에 도시된 감지 저항기는 더 이상 존재하지 않고, 증폭기 스테이지(OS1)의 출력은 부하(LO)에 직접 접속된다. 증폭기 스테이지(OS2)는 DC-DC 컨버터(CO)에 대한 제어 신호를 생성하도록 부가되었다. 증폭기 스테이지(OS2)는 에러 신호(VE)를 수신하기 위한 입력, 및 출력 전류(I1)에 비례하는 전류(I3)를 공급하기 위한 출력을 가진다. 증폭기 스테이지(OS1 및 OS2) 의 엘리먼트는, 동일하거나 스케일된 사본인 전류(I1 및 I3)를 획득하기 위해 정합된다. OS2의 입력과 반전 출력 사이의 밀러 캐패시터(C3')는 전류(I3)를 적분하여, 증폭기 스테이지(OS2)의 출력에서의 제어 전압(V3')을 획득한다.
DC-DC 컨버터(CO)는, 선형 증폭기에 의해 공급된 전류(I1)의 평균이 실질적으로 제로이도록 DC-DC 컨버터(CO)의 출력 전류(I2)를 획득하기 위해 DC-DC 컨버터(CO)의 스위치(SC 및 SY)에 제어 신호(DR1 및 DR2)를 공급하기 위한 출력 및 제어 전압(V3')을 감지하기 위한 입력을 갖는 제어기(CON)를 포함한다. 스위치(SC 및 SY)는 DC-입력 전압(VIN)을 수신하도록 직렬로 배열된다. 인덕터(L)는 2 스위치(SC 및 SY)의 접합부와 로드(LO) 사이에 커플링된다. 인덕터(L)를 통해 생성된 전류(I2)는, 전력이 공급되어야 하는 장치 또는 회로를 나타내는 부하-임피던스(OR)와 평활화 캐패시터(OC)의 병렬 배열을 포함하는 부하(LO)에 제공된다. 부하(LO) 양단의 전압(VO)은 또한 전원 시스템의 출력 전압으로서 지칭된다. 일반적으로, 스위치(SC)는 제어 스위치로서 지칭되고, 스위치(SY)는 동기 스위치로서 지칭된다. 인덕터(L)는 코일 또는 트랜스포머일 수도 있다. 도시된 DC-DC 벅 컨버터는 단지 예시이며, 본 발명은 또한 다른 DC-DC 컨버터와 조합하여 사용될 수 있음을 주목해야 한다.
밀러 캐패시터(CM)는 증폭기 스테이지(OS1)의 입력과 반전 출력 사이에 배열되어, 밀러 주파수 보상을 제공한다. 이러한 폴-스플릿팅(pole-splitting) 또는 그와 같은 밀러 주파수 보상은 널리 공지되어 있다. 만약 밀러 캐패시터(CM)가 존재하지 않으면, 2개의 직렬 배열된 증폭기(OS3 및 OS1)의 전달함수는 2개의 폴을 가진다. 2개의 폴로 인해, 출력 전압(VO)의 증폭기(OS3)의 입력으로의 네거티브 피드백은 발진을 야기할 수도 있다. 밀러 캐패시터(CM)의 부가는 오직 2개의 파라미터, 즉, 증폭기(OS3)의 트랜스컨덕턴스 및 밀러 캐패시터(CM)의 값에 의해 결정되는 1차 폴-오프 및 유니티 이득을 제공한다.
DC-DC 컨버터를 갖는 브랜치는 전류의 DC 및 저주파수 컴포넌트를 부하(LO)에 제공하고, 선형 증폭기(LA)는 전류의 고주파수 컴포넌트를 부하에 제공하기 때문에, 피드백의 안정성은 증폭기(OS3 및 OS1)를 포함하는 브랜치에 의해 주로 결정된다. 도시된 전원 시스템은, 피드-포워드 제어, 밀러 주파수 보상, 및 전체 네거티브 피드백이 구현되는 선형 증폭기(LA) 및 DC-DC 컨버터(CO)를 포함하는 하이브리드 회로이다. 피드-포워드 제어는 각각 선형 증폭기(LA) 및 DC-DC 컨버터(CO)에 의해 생성되는 전류(I1 및 I2)에 의해 획득된다. 전체 네거티브 피드백은 출력 전압(VO)에 비례하는 전압을 차동 입력 스테이지(OS3)에 있어서의 기준 전압(VR)으로부터 감산함으로써 획득된다. 도시된 토폴로지의 유니티 전압 이득 주파수는 다음의 수학식, 즉,
f1=gin/(2π*CM)
에 의해 근사화되며, 여기서, gin은 차동 입력 스테이지(OS3)의 유효 트랜스컨덕턴스이고, CM은 증폭기 스테이지(OS1)의 입력과 반전 출력 사이에 배열된 밀러 캐패시터이다. 이러한 근사화는, 증폭기 스테이지(OS1)의 트랜스컨덕턴스 이득(g1)이 부하(LO)의 컨덕턴스보다 훨씬 더 크면 유효하다.
대안으로, 밀러 캐패시터(C3')는 도 2에 도시된 저항기(R3) 및 기준 전압 소 스(ER)로 대체될 수도 있거나, 또는 증폭기 스테이지(OS2)는, 전압이 제어기(CON)에 의해 사용되는 저항기 양단의 전압을 생성하는 차동 출력을 가질 수도 있다 (도 8 참조). 하지만, 그 후, 일반적으로, 제어기(CON)는 적분 액션을 포함해야 한다.
저역통과 필터가 DC-DC 컨버터(CO)의 출력과 부하 사이에 배열되어, DC-DC 컨버터(CO)에 의해 생성된 리플을 감소시킬 수도 있다. 바람직하게는, 이 필터의 -3dB 대역폭은, 전술한 크로스오버 주파수(fx)보다 크고 DC-DC 컨버터(CO)의 스위칭 주파수보다 낮은 주파수에서 선택된다.
도 8은 본 발명에 따른 전원 시스템의 또 다른 실시형태의 블록도를 도시한 것이다. 이 실시형태는 도 7에 도시된 실시형태에 기초한다. 도 7에서, 증폭기(OS2 및 OS1) 양자는 도 3에 도시된 출력 스테이지를 바람직하게 포함하는 반전 증폭기이다. 도 8에서, 증폭기(OS2 및 OS1) 양자는 도 4에 도시된 출력 스테이지를 바람직하게 포함하는 비-반전 증폭기이다. 비-반전 증폭기(OS3)는 기준 전압(VR) 및 출력 전압(VO) 또는 탭-인(tapped-in) 출력 전압(VO)을 수신하기 위한 입력을 갖고 제2반전 증폭기(2)의 입력에 접속된 출력을 갖는 제1반전 증폭기(1)를 포함한다. 반전 증폭기(2)의 출력은 에러 전압(VE)을 공급한다. 이제, 밀러 캐패시터(CM)는 증폭기(2)의 입력과 출력 사이에 증폭기(OS3) 내에 내부적으로 배열된다.
도 7에 도시된 회로와의 다른 차이점은 밀러 캐패시터(C3')가 생략되었고 도 5의 적분 캐패시터(C3)가 부가되었다는 것이다.
도 9는 본 발명에 따른 전원 시스템을 포함하는 텔레콤 시스템의 블록도를 도시한 것이다. 예를 들어, 2.5G, 3G, 또는 4G 텔레콤 시스템에서 사용하기 위한 전력 효율적인 RF 전력 증폭기(RA)는 고속 및 전력 효율적인 공급 변조기를 요구한다. 이러한 공급 변조기 또는 전원 시스템은 신속하게 변하는 공급 전압(VO)을 RF 전력 증폭기(RA)에 공급한다. 이러한 공급 전압(VO)은 RF 전력 증폭기(RA)에 의해 공급될 출력 전력을 피팅(fit)한다. 공급 전압(VO) 및 이에 따라 전원 시스템에 의해 공급된 전류의 고속 및 정확한 제어는, 단일 배터리 충전이 그 시스템을 공급할 수 있는 시간을 최대화하기 위해 예를 들어 이동 전화기와 같은 핸드헬드 배터리 동작형 통신 디바이스에서 특히 중요하다. 공급 전압(VO)의 레벨은, 고 출력 전력이 요구되는 시간 주기 동안에만 하이(high)이다. 따라서, 더 낮은 출력 전력이 가능하자마자, 공급 전압(VO)의 레벨은 더 낮은 출력 전력을 최적으로 피팅하기 위해 신속하게 감소되어야 한다.
전원 시스템은 선형 증폭기(LA) 및 DC-DC 컨버터(CO)를 포함한다. 선형 증폭기(LA)는 차동 입력 스테이지(OS3) 및 증폭기 스테이지(OS1 및 OS2)를 포함한다. 차동 입력 스테이지(OS3)는 출력 전압(VO)에 비례하는 전압을 수신하기 위한 반전 입력, 기준 전압(VR)을 수신하기 위한 비-반전 입력, 및 에러 신호(VE)를 공급하기 위한 출력을 가진다. 증폭기 스테이지(OS1)는 에러 신호(VE)를 수신하기 위한 입력, 이제 RF 전력 증폭기(RA)를 포함하는 부하에 선형 증폭기(LA)의 출력 전류(I1)를 직접 공급하기 위한 출력을 가진다. 증폭기 스테이지(OS2)는 에러 전압(VE)을 수신하기 위한 입력, 차동 출력 쌍 사이에 배열된 저항기(R3)를 통해 전류(I3)를 획득하기 위한 차동 출력 쌍을 가진다. 전류(I3)는 저항기(R3) 양단의 전압(V3)을 야기한다. DC-DC 컨버터(CO)의 제어기(도시 안함)는, DC-DC 컨버터(CO)의 출력 전류(I2)를 획득하기 위해 DC-DC 컨버터의 스위치를 제어하기 위한 전압(V3)을 이용한다. 최적의 저역통과 필터(FI)는 출력 전류(I2)를 필터링하여, 부하에 공급되는 필터링된 전류(I2')를 획득한다. 필터(FI)는 DC-DC 컨버터(CO)의 리플을 감소시킨다.
또 다른 기준 전압(VR')은 RF 전력 증폭기(RA)에 공급된다. 일반적으로, 기준 전압(VR)은 진폭 정보만을 포함하지만, 기준 전압(VR')은 위상 정보를 포함하고 진폭 정보를 포함할 수도 있다. 따라서, 만약 RF 증폭기의 출력 전력이 신속하게 증가해야 하면, 제어 신호(VR)는 전원 시스템이 전류(I1 및 I2)를 증가하도록 명령한다. 비교적 느린 DC-DC 컨버터(CO)는 기준 신호(VR)의 신속한 스텝을 즉시 뒤따를 수 없다. 부하로의 요구된 전류와 DC-DC 컨버터(CO)에 공급된 전류(I2 또는 I2') 간의 차이는 선형 증폭기에 의해 전류(I1)로서 공급될 것이다. 일단 안정 상태에 도달되면, RF 전력 증폭기(RA)에 의해 요구되는 전류의 DC 및 저 주파수 부분은 DC-DC 컨버터(CO)에 의해 전달되고, 전류(I1)는 RF 전력 증폭기(RA)에 의해 요구된 전류의 고 주파수 부분을 가산하고 DC-DC 컨버터(CO)의 고유 리플(그 일부)을 감산한다.
전술한 실시형태들은 본 발명을 제한하기 보다는 예시하며, 당업자는 첨부된 특허청구범위의 범위로부터 일탈함없이 다수의 대안 실시형태를 설계할 수 있음을 주목해야 한다.
특허청구범위에 있어서, 괄호 사이에 위치된 임의의 참조부호는 특허청구범 위를 제한하는 것으로서 해석하지 않아야 한다. 동사 "포함한다"의 사용 및 그 활용은 특허청구범위에 기재된 것 이외의 구성요소 또는 단계의 존재를 배제하지 않는다. 구성요소에 선행하는 "일" 또는 "하나의"라는 용어는 복수의 그러한 구성요소들의 존재를 배제하지 않는다. 본 발명은 수개의 별개 구성요소들을 포함하는 하드웨어에 의해, 그리고 적절히 프로그램된 컴퓨터에 의해 구현될 수도 있다. 수개의 수단을 열거하는 장치 청구항에 있어서, 수개의 이들 수단은 하나의 하드웨어 및 하드웨어의 동일한 아이템에 의해 구현될 수도 있다. 어떠한 수단(measure)이 상호 상이한 종속항에 기재되어 있다는 단순한 사실은 이들 수단의 조합이 유리하도록 사용될 수 없음을 나타내지는 않는다.

Claims (16)

  1. 선형 증폭기(LA)와 DC-DC 컨버터(CO)의 병렬 배열을 포함하는 전원 시스템으로서,
    상기 선형 증폭기(LA)의 출력은 제1전류(I1)를 부하(LO)에 공급하기 위해 상기 부하(LO)에 직접 커플링되고,
    상기 DC-DC 컨버터(CO)는 제2전류(I2)를 상기 부하(LO)에 공급하기 위해 상기 부하(LO)에 커플링된 컨버터 출력을 가지며,
    상기 선형 증폭기(LA)는 상기 제1전류(I1)를 공급하기 위한 제1증폭기 스테이지(OS1), 및 상기 제1전류(I1)에 비례하는 제3전류(I3)를 생성하기 위한 제2증폭기 스테이지(OS2)를 포함하고, 상기 제1증폭기 스테이지(OS1) 및 상기 제2증폭기 스테이지(OS2)는 정합 컴포넌트를 가지며,
    상기 DC-DC 컨버터(CO)는 상기 제1전류(I1)의 DC-컴포넌트를 최소화하도록 상기 제2전류(I2)를 제어하는, 상기 제3전류(I3)에 의해 생성된 전압을 수신하는 제어 입력을 갖는 제어기(CON)를 더 포함하는
    전원 시스템.
  2. 제 1 항에 있어서,
    상기 제2증폭기 스테이지(OS2)는 상기 제3전류(I3)를 공급하고,
    상기 전원 시스템은 상기 제2증폭기 스테이지(OS2)의 출력과 기준 전압(ER) 사이에 배열되어 상기 제3전류(I3)를 수신하는 저항기(R3)를 더 포함하며,
    상기 제어 입력은 상기 저항기(R3) 양단의 전압(V3)을 수신하기 위한 차동 입력인
    전원 시스템.
  3. 제 1 항에 있어서,
    상기 제2증폭기 스테이지(OS2)는 180도 위상 시프트를 갖는 2개의 동일한 전류를 공급하기 위한 2개의 출력을 가지며,
    상기 전원 시스템은 저항기(R3)를 통해 상기 제3전류(I3)를 획득하도록 상기 제2증폭기 스테이지(OS2)의 2개의 출력 사이에 배열된 저항기(R3)를 더 포함하며,
    상기 제어 입력은 상기 저항기(R3) 양단의 전압(V3)을 수신하기 위한 차동 입력인
    전원 시스템.
  4. 제 1 항에 있어서,
    상기 제어기(CON)는 적어도 적분 액션(integration action)을 포함하는
    전원 시스템.
  5. 제 1 항에 있어서,
    상기 제2증폭기 스테이지(OS2)의 출력과 기준 전압 사이에 배열되어 상기 제 3전류(I3)를 수신하는 캐패시터(C3)를 더 포함하며,
    상기 제어 입력은, 상기 캐패시터(C3)에 대한 전압(V3)을 수신하기 위해 상기 캐패시터(C3)에 커플링되는
    전원 시스템.
  6. 제 1 항에 있어서,
    상기 제2증폭기 스테이지(OS2)는 180도 위상 시프트를 갖는 2개의 동일한 전류를 공급하기 위한 2개의 출력을 가지며,
    상기 전원 시스템은 캐패시터(C3)를 통해 상기 제3전류(I3)를 획득하기 위해 상기 제2증폭기 스테이지(OS2)의 2개의 출력 사이에 배열된 캐패시터(C3)를 더 포함하며,
    상기 제어 입력은 상기 캐패시터(C3) 양단의 전압(V3)을 수신하기 위한 차동 입력인
    전원 시스템.
  7. 제 1 항에 있어서,
    상기 제2증폭기 스테이지(OS2)의 입력과 반전 출력 사이에 밀러-캐패시턴스로서 배열된 캐패시터(C3')를 더 포함하며,
    상기 제어 입력은 상기 제2증폭기 스테이지(OS2)의 상기 출력에 커플링되는
    전원 시스템.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제어기(CON)는 오직 비례 기능 및/또는 미분 기능만을 포함하는
    전원 시스템.
  9. 제 1 항에 있어서,
    상기 선형 증폭기(LA)는, 기준 신호(VR)를 수신하기 위한 비-반전 입력 및 상기 부하(LO)에 걸친 시스템 출력 전압(VO)에 비례하는 전압을 수신하기 위한 반전 입력을 갖는 차동 입력 스테이지(OS3)를 포함하고,
    상기 차동 입력 스테이지(OS3)의 출력은 상기 제1증폭기 스테이지(OS1)의 입력과 상기 제2증폭기 스테이지(OS2)의 입력 양자에 커플링되며,
    상기 제1증폭기 스테이지(OS1)의 출력은 상기 제1전류(I1)를 공급하도록 커플링되는
    전원 시스템.
  10. 제 1 항에 있어서,
    상기 컨버터 출력과 상기 부하(LO) 사이에 저역통과 필터(FI)가 배열되는
    전원 시스템.
  11. 제 1 항에 있어서,
    상기 제1증폭기 스테이지(OS1) 및 상기 제2증폭기 스테이지(OS2)는, 정합 트랜지스터(P1, P2; N1, N2) 및 전류(IP1, IP2; IN1, IN2)를 각각 갖는 제1공통-소스 스테이지(P1, N1) 및 제2공통-소스 스테이지(P2, N2)를 포함하는
    전원 시스템.
  12. 제 1 항에 있어서,
    상기 제1증폭기 스테이지(OS1) 및 상기 제2증폭기 스테이지(OS2)는, 각각, 정합 트랜지스터(N11, N21; P11, P21) 및 전류(IN11, IN21; IP11, IP21)를 각각 갖는 제1공통-드레인 스테이지(N11, P11) 및 제2공통-드레인 스테이지(N21, P21)를 포함하는
    전원 시스템.
  13. 제 9 항에 있어서,
    상기 제1증폭기 스테이지(OS1)는 반전 증폭기이며,
    상기 선형 증폭기(LA)는 상기 제1증폭기 스테이지(OS1)의 입력과 출력 사이에 배열된 밀러 캐패시터(CM)를 더 포함하는
    전원 시스템.
  14. 제 9 항에 있어서,
    상기 차동 입력 스테이지(OS3)는,
    반전 증폭기(2)와,
    상기 기준 신호(VR)를 수신하기 위한 비-반전 입력 및 상기 부하(LO) 양단의 상기 시스템 출력 전압(VO)에 비례하는 전압을 수신하기 위한 반전 입력을 갖는 비-반전 차동 스테이지(1) - 출력은 상기 반전 증폭기(2)를 통해 상기 제1증폭기 스테이지(OS1)의 입력에 커플링됨 - 와,
    상기 비-반전 차동 스테이지(1)의 출력과 상기 제1증폭기 스테이지(OS1)의 입력 사이에 배열되는 밀러 캐패시턴스를 포함하는
    전원 시스템.
  15. 제 1 항에 기재된 전원 시스템을 포함하는 장치로서,
    상기 부하(LO)는 상기 장치의 회로를 포함하는
    장치.
  16. 제 15 항에 있어서,
    상기 장치는, 상기 부하(LO)가 RF 증폭기(RA)를 포함하는 텔레콤 시스템을 포함하는
    장치.
KR1020077026877A 2005-04-20 2006-04-12 전원 시스템 KR20080003903A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP05300299 2005-04-20
EP05300299.4 2005-04-20
EP05300699.5 2005-08-29
EP05300699 2005-08-29

Publications (1)

Publication Number Publication Date
KR20080003903A true KR20080003903A (ko) 2008-01-08

Family

ID=36691820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077026877A KR20080003903A (ko) 2005-04-20 2006-04-12 전원 시스템

Country Status (6)

Country Link
US (1) US8035362B2 (ko)
EP (1) EP1875603A1 (ko)
JP (1) JP2008537249A (ko)
KR (1) KR20080003903A (ko)
CN (1) CN101164227B (ko)
WO (1) WO2006111891A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2481755B (en) * 2006-08-08 2012-02-29 Asahi Kasei Emd Corp Envelope modulator
GB2440772B (en) * 2006-08-08 2011-11-30 Asahi Chemical Micro Syst Envelope modulator
US7454238B2 (en) * 2006-10-30 2008-11-18 Quantance, Inc. Power combining power supply system
GB2459894A (en) * 2008-05-09 2009-11-11 Nujira Ltd Switched supply stage with feedback
US8405456B2 (en) 2009-03-31 2013-03-26 Quantance, Inc. High speed power supply system
WO2011062039A1 (ja) 2009-11-17 2011-05-26 日本電気株式会社 増幅装置
US20140050335A1 (en) 2010-03-02 2014-02-20 Pirre-Emmanuel Calmel Very High Fidelity Audio Amplifier
US8890502B2 (en) 2012-02-17 2014-11-18 Quantance, Inc. Low-noise, high bandwidth quasi-resonant mode switching power supply
US8952753B2 (en) 2012-02-17 2015-02-10 Quantance, Inc. Dynamic power supply employing a linear driver and a switching regulator
US8994347B2 (en) 2012-06-04 2015-03-31 R2 Semiconductor, Inc. Assisting a load current of a switching voltage regulator
GB2510394A (en) * 2013-02-01 2014-08-06 Nujira Ltd Envelope tracking power supply with low power modes
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
JP6149452B2 (ja) * 2013-03-22 2017-06-21 富士通株式会社 電源装置および半導体集積回路装置
US9256236B2 (en) * 2013-07-26 2016-02-09 Analog Devices, Inc. Area-efficient frequency compensation
WO2016108250A1 (en) * 2015-01-01 2016-07-07 Ideal Cures Pvt. Ltd. Novel film coating composition
US9912306B1 (en) * 2016-08-12 2018-03-06 Mediatek Inc. Power supply circuit of wireless mobile device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1372856A (en) * 1971-12-21 1974-11-06 Matsushita Electric Ind Co Ltd Saw tooth generators
US3909701A (en) 1974-10-03 1975-09-30 United Aircraft Corp Linear energy conservative current source
JPS6052607B2 (ja) * 1979-05-10 1985-11-20 ヤマハ株式会社 増幅器
GB2120885B (en) * 1982-04-01 1985-08-07 Unisearch Ltd Raising amplifier efficiency
GB8508655D0 (en) 1985-04-03 1985-05-09 Gec Avionics Electric signal amplifiers
US4982307A (en) * 1989-12-04 1991-01-01 Ag Communication Systems Corporation Thermal protection circuit for an integrated circuit subscriber line interface
JPH09135127A (ja) * 1995-11-07 1997-05-20 Nec Corp 電力増幅器
KR100278096B1 (ko) 1997-07-10 2001-01-15 윤덕용 혼합형 레귤레이터
US5905407A (en) 1997-07-30 1999-05-18 Motorola, Inc. High efficiency power amplifier using combined linear and switching techniques with novel feedback system
DE19900558C2 (de) * 1999-01-09 2002-10-24 Micronas Gmbh Verstärker für einen Analog-Digital-Wandler
US6064187A (en) * 1999-02-12 2000-05-16 Analog Devices, Inc. Voltage regulator compensation circuit and method
US6130526A (en) 1999-04-02 2000-10-10 Semtech Corporation Voltage regulator with wide control bandwidth
US6590940B1 (en) * 1999-05-17 2003-07-08 Ericsson Inc. Power modulation systems and methods that separately amplify low and high frequency portions of an amplitude waveform
GB2357635B (en) * 1999-12-21 2003-09-10 Nokia Mobile Phones Ltd A circuit for interfacing a balanced radio frequency power amplifier with an unbalanced load
US6300826B1 (en) 2000-05-05 2001-10-09 Ericsson Telefon Ab L M Apparatus and method for efficiently amplifying wideband envelope signals
US6710646B1 (en) * 2000-05-05 2004-03-23 Telefonaktiebolaget Lm Ericsson Cuk style inverter with hysteretic control
FR2819064B1 (fr) * 2000-12-29 2003-04-04 St Microelectronics Sa Regulateur de tension a stabilite amelioree
WO2002102047A2 (en) * 2001-06-08 2002-12-19 Broadcom Corporation Integrated upstream amplifier for cable modems and cable set-top boxes
US6781452B2 (en) * 2001-08-29 2004-08-24 Tropian, Inc. Power supply processing for power amplifiers
US6661210B2 (en) 2002-01-23 2003-12-09 Telfonaktiebolaget L.M. Ericsson Apparatus and method for DC-to-DC power conversion
JP3943485B2 (ja) * 2002-11-26 2007-07-11 太陽誘電株式会社 電源装置
US6937095B2 (en) 2003-02-19 2005-08-30 Adtran, Inc. Efficient, switched linear signal driver
JP2005124339A (ja) * 2003-10-17 2005-05-12 Sanken Electric Co Ltd ノイズ低減装置及び電力変換装置
JP4832056B2 (ja) * 2004-11-18 2011-12-07 パナソニック株式会社 高効率高スルーレートのスイッチングレギュレータ／アンプ

Also Published As

Publication number Publication date
CN101164227B (zh) 2011-10-26
CN101164227A (zh) 2008-04-16
WO2006111891A1 (en) 2006-10-26
JP2008537249A (ja) 2008-09-11
US20080252380A1 (en) 2008-10-16
US8035362B2 (en) 2011-10-11
EP1875603A1 (en) 2008-01-09

Similar Documents

Publication Publication Date Title
KR20080003903A (ko) 전원 시스템
Peluso et al. A 900-mV low-power/spl Delta//spl Sigma/A/D converter with 77-dB dynamic range
US20160226448A1 (en) 2g support for 2g and 3g/4g envelope tracking modulator
JP3346579B2 (ja) 強化カスケード制御方法によるパルス変調電力増幅器
JP6199414B2 (ja) Ｅｔ変調器のための改善された電圧ブースト
CN104092360B (zh) 跨导调整电路、跨导型误差放大单元及开关型功率变换器
US20160006397A1 (en) Resonance suppression for envelope tracking modulator
JP2003533116A (ja) 広帯域包絡線信号を効率的に増幅する装置と方法
WO2010008586A4 (en) Low-noise high efficiency bias generation circuits and method
Vittoz Low-power low-voltage limitations and prospects in analog design
WO2005027297A2 (en) Hybrid switched mode/linear power amplifier power supply for use in polar transmitter
JP2006503459A (ja) 低インピーダンス増幅器を用いるチャイレックス・アーキテクチャ
JP2007181032A (ja) トランスコンダクタ、積分器及びフィルタ回路
Mahmoudidaryan et al. Wideband hybrid envelope tracking modulator with hysteretic-controlled three-level switching converter and slew-rate enhanced linear amplifier
Liu et al. A multi-loop-controlled AC-coupling supply modulator with a mode-switching CMOS PA in an EER system with envelope shaping
US20170324382A1 (en) Self-oscillating amplifier with high order loop filter
US20240088843A1 (en) Class-d amplifier with nested feedback loops
US11245368B2 (en) Class D amplifier
WO2010063616A1 (en) Operational transconductance amplifier having two amplification stages.
JP2003115726A (ja) 増幅器の改良
US20200228072A1 (en) Class d amplifier stereo to mono converter
KR102526738B1 (ko) 보상 회로를 포함하는 증폭 디바이스
US3501685A (en) Fm digital circuit for analog power control
Abdelfattah et al. 2Vrms 16Ω switching headphone driver with 82% peak efficiency, 102 dB SNDR and 1.1 mA/channel quiescent current
Zhang Analysis and design of an adaptive-supply class H audio power amplifier for mobile devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid