JP2003517211A - 電力用トランジスタモジュール、電力用増幅器、及びそれらの製造方法（１） - Google Patents

電力用トランジスタモジュール、電力用増幅器、及びそれらの製造方法（１）

Info

Publication number
JP2003517211A
JP2003517211A JP2001545367A JP2001545367A JP2003517211A JP 2003517211 A JP2003517211 A JP 2003517211A JP 2001545367 A JP2001545367 A JP 2001545367A JP 2001545367 A JP2001545367 A JP 2001545367A JP 2003517211 A JP2003517211 A JP 2003517211A
Authority
JP
Japan
Prior art keywords
power transistor
conductor pattern
connection
transistor module
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001545367A
Other languages
English (en)
Inventor
− アンデルス オロフソン、ラルス
アール、ベングト
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JP2003517211A publication Critical patent/JP2003517211A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 本発明は、無線周波用、特にＴＶ又はラジオのための無線基地局、又は地上送信機の増幅段階で用いるための電力用トランジスタモジュール（１０１、３０１、４０１、５０１）において、支持板（１０７、１１５、３０７、４０７）、その上に配列した電力用トランジスタチップ（１０９、６０９、７０９）、外部接続のためにモジュールから突出した外側電気接続部（１３１、１３３、５３３）、及び前記トランジスタチップと前記外側接続部との間に接続された内側電気接続部、を具え、然も、前記内側電気接続部の少なくとも一つが、可撓性薄板（１２０、５２０）上に配列された第一伝導体パターン（１２８、２２８、６２８、７２８）を有する、電力用トランジスタモジュールに関する。本発明は、更に前記モジュールを有する電力用増幅器、前記モジュールの製造方法、電力用増幅器の製造方法を包含し、この場合前記モジュールは、熱吸収体（１０３）の所に取付けられた回路板（１０５）に電気的に接続され、前記熱吸収体の所に取付けられ、最後に本発明の方法に従い製造された電力用増幅器に接続されている。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、無線周波用、特にテレビ又はラジオのための無線基地局又は地上送
信機の増幅段階で用いることを目的とした電力用トランジスタモジュール、前記
電力用トランジスタモジュールを有する電力用増幅器、及び前記電力用トランジ
スタモジュール及び電力用増幅器の製造方法に関する。
【０００２】 （背景技術） 高周波で増幅するための電力用トランジスタモジュールは、電力増幅、丈夫さ
、耐電圧、雑音、歪み、キャパシタンス、入力及び出力インピーダンス等に関し
、特定の供給電圧及び作動周波数で数多くの詳細な必要条件に対応しなければな
らない。出力電力についての要求は、数ワットから数百ワットまで変化し、後者
の場合モジュール中に平行して接続された幾つかの部品を用いている。電力用ト
ランジスタは、高い信号レベルで作動し、従って、大きな電流密度で作動する。
作動周波数は無線周波とマイクロ波周波数の中に入る。
【０００３】 電力用トランジスタモジュールは、無線送信機の電力用増幅器中の必須の部品
である。モジュールの性能は、出力電力、効率及び信頼性に関連して定まる因子
である。
【０００４】 図１には、既知のやり方に従い回路板又はプリント回路基板５の上の伝導体パ
ターン（図示されていない）に電気的に接続され、熱吸収体（ｈｅａｔ ｓｉｎ
ｋ）３に取付けられた電力用トランジスタモジュール１が模式的に断面で示され
ている。例えば、米国特許第５，９０１，０４２号及びその中の文献を参照され
たい。
【０００５】 モジュール１は、矩形の電気伝導性で熱伝導性の底板又はフランジ７を有し、
それは好ましくは金属材料からなり、その上表面にはトランジスタチップ９及び
典型的には第一キャパシタチップ１１及び第二キャパシタチップ１３が取付けら
れている。更にモジュール１は、フランジ７の上表面に取付けられた絶縁性、好
ましくはセラミックの枠配列体又は絶縁体１５を有し、その配列体が前記チップ
を取り囲み、覆い１７が枠１５に取付けられている。
【０００６】 トランジスタチップ９は、ＬＤＭＯＳ（横方向二重拡散型金属酸化物）チップ
であるのが典型的であり、平行に接続された多数のトランジスタセルを夫々有す
る、平行に接続されたブロックの列を有する。必要な出力電力が大きい程、必要
になるトランジスタセルは多くなる。図２には、７つのブロックを有するトラン
ジスタチップ９の模式的レイアウトが示されている。夫々のブロックで、全ての
ゲートが平行にゲート接続部又はパッドに接続されており、全てのドレインがド
レイン接続部又はパッドに接続されている。一番上のブロックで、ゲートパッド
は１９によって示されており、ドレインパッドは２１によって示されている。ソ
ースは、チップの後ろ側／底側に接続部を有し、それらはアースに、例えばフラ
ンジ７を経て接続されている。
【０００７】 大きな電力のトランジスタは、高い周波数で非常に低い入力及び出力インピー
ダンスを有する。これらを回路板５の上の周囲の回路に整合させるためには、そ
れらトランジスタを有する活性チップに近接したインピーダンス整合ネットワー
ク（ｉｍｐｅｄａｎｃｅ ｍａｔｃｈｉｎｇ ｎｅｔｗｏｒｋ）が必要である。
通常、これらの整合回路は、結合配線２３、２５、２７、２９、及びキャパシタ
チップ１１、１３を、電力用トランジスタモジュール１の内部に用いることによ
り実現されている。結合配線は、更に直線状突き合わせ接続接点３１、３３、好
ましくは合金４２からなる接点に接続されており、それら接点は周囲の回路に接
続するためモジュール１から突出している。図２では結合配線２５、２７は、チ
ップの一番上のブロックの所に示されている。他のブロックは、夫々それら自身
の結合配線（図示されていない）により確実に接続されている。このモジュール
を製造する時に微細な精度を達成することが困難なため、異なった重要な電気的
パラメーターに望ましくない変動を与える結果になっている。
【０００８】 モジュール１は、ネジ又はボルトにより熱吸収体３に固定してもよく、然る後
、突き合わせ接続接点３１、３３を、はんだ付け継ぎ目３５、３７により回路板
５の周囲の回路に手ではんだ付けする。フランジ７及び熱吸収体３は、モジュー
ル１を取付けるためのネジ又はボルト（図示されていない）を入れるための孔又
は凹所を有するのが典型的である。
【０００９】 整合用ネットワークは、回路板に外側インピーダンス整合を行わせる前に、イ
ンピーダンスに余分に寄与する。モジュール中にトランジスタチップを配置する
ことは、結合配線の長さ及び形に影響を与え、それによりインピーダンス整合に
影響を与えるため非常に重要である。結合配線の長さ及び形は規定するのが困難
である。
【００１０】 トランジスタチップの出力インピーダンスの低下は、トランジスタチップのキ
ャパシタンスが、比較的低い供給電圧と一緒になることにより引き起こされる。
周囲の回路への良好な整合を達成する可能性は、これらの事実により限定され、
電力用トランジスタモジュールと回路板との間の伝導体（特に結合配線）のイン
ダクタンスにより限定される。
【００１１】 従って、要求されるインピーダンス整合は、電力用トランジスタモジュール内
部及び回路板の外部の両方について達成されなければならない。トランジスタモ
ジュールの性質、回路板の形状、及び部品の配置についての変動は、それら部品
を有する電力用増幅器が機能的に最良の性能を有するように微調整（ｔｒｉｍ）
されるべきであることを意味する。しかし、微調整による精度の均等化は、増幅
器製造業者にとって望ましいものではない。しかし、微調整することなく製造す
ることは、最高の性能を滅多に与えず、トランジスタモジュールを廃棄する結果
になる。
【００１２】 更に、上記種類の高電力用トランジスタモジュールは、回路板上の他の表面は
んだ付け回路と一緒に表面はんだ付け（即ち、機械はんだ付け）することはでき
ず、後で熱吸収体にネジで取付ける、即ち、固定することもできない。なぜなら
、それらモジュールがネジを締める間に機械的に応力を受けるからである。この
場合に生ずる力は、突き合わせ接続接点を通ってはんだ付け継ぎ目に直接伝達さ
れ、その結果それらはんだ付け継ぎ目が損傷を受け、例えばそれらに亀裂を生ず
る。このことは、上で示したようにトランジスタを手ではんだ付けしなければな
らないことを意味し、それは時間がかかるコストの高いものになり、大きな品質
の変動を与える結果になる。
【００１３】 非常に堅固な直線的突き合わせ接続接点により、温度の変動により生ずる動き
は、モジュールと回路板との間のはんだ付け継ぎ目に直接影響を与える。これら
の応力を受けている間に、はんだは可塑化し、緩み、それが相合のずれを起こす
結果になる。これが何度も繰り返されると、確実にはんだ付け継ぎ目に亀裂が入
り始め、それが作動中の主な故障の原因になる。この場合の増幅器の寿命は希望
する３０年ではなく、５〜１０年になる。
【００１４】 現存するトランジスタ用カプセルは、金属フランジ及びセラミック絶縁体を有
するのが好ましい。フランジ及び絶縁体の両方共、純粋に機械的理由からある厚
さをもたなければならず、従って、トランジスタモジュールは、回路板（通常０
．８ｍｍ）よりも厚くなるであろう。従って、トランジスタモジュールのフラン
ジを下げることができるようにするため、熱吸収体中に凹所を掘らなければなら
ない。図１参照。このことは、製造費用を増大し、凹所の底に凹凸を与える危険
を含んでいる。そのような凹凸の取付け表面は、ネジで固定する間にカプセルを
曲げ、その結果チップに亀裂が入る危険を与える結果になる。更に冷却性が悪く
なる。
【００１５】 （発明の開示） 本発明の目的は、従来法に伴われる問題の少なくとも幾つかを無くした、無線
周波用、特に無線基地局での増幅器段階で用いることを目的とした電力用トラン
ジスタモジュールを与えることにある。
【００１６】 これに関し、本発明の特別な目的は、配線結合に伴われる大きなインダクタン
ス及び大きな抵抗及び大きなパラメーター変動の問題を少なくした電力用トラン
ジスタモジュールを与えることにある。
【００１７】 本発明の更に別な目的は、インピーダンス整合を向上させる可能性を与える電
力用トランジスタモジュールを与えることにある。
【００１８】 本発明の更に別な目的は、次の記載から明らかになるであろう。
【００１９】 本発明の第一の態様により、 − 支持板； − 前記支持板上に配列した電力用トランジスタチップで、複数の平行に接続
したトランジスタを夫々有する、平行に接続したブロックの配列を有する電力用
トランジスタチップ； − 前記トランジスタチップの外部接続のための外側電気接続部で、前記支持
板から突出した外側電気接続部；及び − 前記トランジスタチップと前記外側接続部との間に接続された内側電気接
続部； を具えた電力用トランジスタモジュールが与えられる。
【００２０】 平行に接続したトランジスタの少なくとも一つのブロックは、前記少なくとも
一つのブロック中のトランジスタのゲート又はドレインの少なくともいずれかの
ための複数の接続パッドを有し、前記内側電気接続部の少なくとも一つが、可撓
性薄板（ｆｏｉｌ）上に配列された第一伝導体パターンを有し、然も、前記第一
伝導体パターンが、前記複数の接続パッドと、前記外側接続部の一つとの間に接
続されている。
【００２１】 好ましくは、第一伝導性パターンは、インピーダンス整合ネットワークを、特
に電力用トランジスチップの直ぐ近辺に有する。このネットワークは、複数のキ
ャパシタンス及び（又は）インダクタンスを持っていてもよい。更に、それらキ
ャパシタンス及び（又は）インダクタンスの少なくとも幾つかは、製造中に起き
るパラメーター変動を減少させる目的でネットワークを微調整する（ｔｒｉｍｍ
ｉｎｇ）ための微調整可能な（ｔｒｉｍｍａｂｌｅ）、特にレーザー微調整可能
な分路を具えていてもよい。
【００２２】 可撓性薄板は、弾力性重合体、例えば、ポリイミドから製造するのが好ましく
、各伝導体パターンを、その薄板の少なくとも一つの表面上に、好ましくはプリ
ント又はエッチングにより形成する。
【００２３】 本発明の更に別な態様により、前述の種類の電力用トランジスタモジュールを
有する電力用増幅器が与えられる。
【００２４】 本発明の更に別な目的は、電力用トランジスタモジュールを製造する方法を与
えることにある。
【００２５】 本発明の更に一つの態様により、次の工程： （１） 支持板を与え； （２） 前記支持板上に電力用トランジスタチップを配列し、然も、前記電力
用トランジスタチップは、複数の平行に接続したトランジスタを夫々有する、平
行に接続したブロックの配列を有し、平行に接続したトランジスタの少なくとも
一つのブロックに、その少なくとも一つのブロック中のトランジスタのゲート又
はドレインの少なくともいずれかのための複数の接続パッドが配備されており； （３） 外部接続のための外側電気接続部で、前記支持板から突出するような
仕方で配列された外側電気接続部を取付け；そして （４） 前記トランジスタチップと前記外側接続部とを接続するように配列し
た内側電気接続部を取付け、然も、前記内側電気接続部の少なくとも一つが、可
撓性薄板上に配列した第一伝導体パターンとして与えられており、前記第一伝導
体パターンが、前記複数の接続パッドと、前記外側接続部の一つとの間に接続さ
れている、 諸工程を有する電力用トランジスタモジュールの製造方法が与えられる。
【００２６】 本発明の更に別な目的は、電力用増幅器及びそのような電力用増幅器を製造す
る方法を与えることにある。
【００２７】 本発明の更に別な態様により、電力用トランジスタモジュールを有する電力用
増幅器及び電力用増幅器の製造方法が夫々与えられ、それらの配備が夫々与えら
れる。
【００２８】 本発明の利点は、改良された性能を有する電力用トランジスタモジュール及び
電力用増幅器を与えることができることにある。
【００２９】 本発明に従い金属パターンを有する可撓性薄板を用いることにより、一つのト
ランジスタブロックについて唯一つの接続点に限定されるのではなく、例えば、
幾つかの点で接続を実現することができる。このことは向上したトランジスタ性
能を与える。なぜなら、アクセスコネクタの幅を減少させることができ、そのこ
とは寄生キャパシタンスを低下することを意味するからである。一番外側のセル
が活性であるため、電力分布は一層均一になる。
【００３０】 本発明の更に別の利点は、パラメーター変動が最小になった一層早く、一層安
価で、一層信頼性のある製造方法が達成されることにある。
【００３１】 本発明の更に別な特徴及び利点は、本発明の態様についての次の詳細な記述か
ら明らかになるであろう。
【００３２】 本発明を図面を参照して下に更に詳細に記述するが、それら図面は本発明を単
に例示するために示されており、従って、本発明を何等限定するものではない。
【００３３】 （好ましい態様） 次の説明において、限定する目的ではなく、描写するために、特定の用途、技
術、方法等のような特別な細部を本発明を完全に理解できるように記述する。し
かし、本発明は、これらの特別な細部から外れた他の態様でも実施できることは
当業者に明らかであろう。不必要な詳細な点により本発明の記載が不明確になら
ないように、他の例ではよく知られた方法、装置、又は回路の詳細な記述は省略
してある。
【００３４】 熱吸収体１０３の所に取付け、回路板１０５に電気的に接続した電力用トラン
ジスタモジュール１０１を模式的に断面で示す図３を参照して、本発明の第一の
態様を説明する。
【００３５】 本発明の電力用トランジスタモジュール１０１は、実質的に矩形の電気伝導性
で熱伝導性の底板又はフランジ１０７を有し、それは好ましくは金属材料、一層
好ましくは銅からなり、その上表面にはトランジスタチップ１０９及び典型的に
は第一キャパシタチップ１１１及び第二キャパシタチップ１１３が取付けてある
。更にモジュール１０１は、フランジ１０７の上表面にその縁に沿って取付けた
絶縁性壁配列体又は絶縁体１１５を有し、それが前記チップを取り巻き、覆い１
１７が絶縁体１１５に取付けてある。絶縁体１１５は、重合体材料からなり、非
常に薄く製造することができるのが好ましい。
【００３６】 チップはフランジ１０７にはんだ付けされているのが好ましく、特に金・錫は
んだ付けによって取付けてあり、絶縁体をフランジ１０７の所に接着してもよい
。
【００３７】 トランジスタチップ１０９は、典型的にはＬＤＭＯＳチップであり、平行に接
続した一列のブロックを有し、その各々は、例えば、図２の模式的レイアウトに
示されているように、平行に接続した多数のトランジスタセルを有する。トラン
ジスタチップは少なくとも１ワットの出力電力、好ましくは数ワットから数百ワ
ットまでの電力を送出する。トランジスタチップは無線周波領域で作動し、好ま
しくは数百メガヘルツから数ギガヘルツまでの範囲で作動するように考えられて
いる。
【００３８】 更に、本発明に従い、トランジスタチップ１０９と、回路板上に配列された電
気回路との間には電気的接続部、好ましくは低インダクタンスの接続部が存在す
る。その接続は可撓性で弾力性の薄板（ｆｏｉｌ）、所謂フレクスフォイル（ｆ
ｌｅｘｆｏｉｌ）１２０で、好ましくは重合体材料、例えばポリイミドからなる
薄板として実現され、その上に電気伝導性パターンが配列されている。トランジ
スタチップ１０９及びキャパシタチップ１１１、１１３の所にある電気的接続部
は、金隆起物１２２、１２４、１２６を用いて加熱圧縮結合により実現されてい
る。別法として、接続部は金・錫はんだ付けによって実現する。
【００３９】 別の態様に従い、チップを最初に熱吸収体に取付け、然る後、前記結合又はは
んだ付けにより前記チップにフレクスフォイルを取付けるが、別法として、先ず
フレクスフォイルにチップを取付け、然る後、熱吸収体にそれらチップを、例え
ば接着剤又ははんだ付けにより取付ける。チップとフレクスフォイルとの間の接
着中、自己配列効果が達成される。即ち、加熱された金隆起物の毛細管力が、そ
の薄板を正しい位置の方へ「引く」ように働く。
【００４０】 モジュール１０１では、可撓性薄板１２０が内部接続のために用いられている
が、薄板１２０はモジュール１０１から突出し、それが回路板１０５上に形成さ
れた回路への外側接続部１３１、１３３も形成するようになっている。これに関
し、モジュール１０１の外側接続部１３１、１３３は、はんだ付け継ぎ目１３５
、１３７により回路板１０５の周囲の回路へはんだ付けされており、同時に他の
機械はんだ付けが回路板で行われる。然る後、モジュール１０１を慣用的やり方
で熱吸収体１０３にネジ又はボルトにより固定する（図３には示されていない）
。
【００４１】 薄板１２０は、モジュール１０１の取付け中、一つには温度変動により部分的
に生ずる力を除去（移行させる）のに充分な可撓性を持ち、それによりはんだ付
け継ぎ目１３５、１３７の所の錫の可塑化及び緩みが回避される。従って、この
ことは、モジュール１０１を接続部１３１、１３３のはんだ付け後に熱吸収体１
０３に取付けてもよく、はんだ付け継ぎ目、従って、電力用トランジスタモジュ
ールの寿命がかなり長くなることを意味する。
【００４２】 可撓性薄板１２０は、絶縁体１１５と覆い１１７との間に接着により取付けて
もよい。これに関し、絶縁体又は覆いが薄板のための凹所（図示されていない）
を持っていてもよいが、薄板の厚さが接着剤の厚さよりも小さいならば、これは
必ずしも必要なことではない。覆いは、好ましくは重合体材料、特に少なくとも
３００℃の温度までの耐熱性を有する重合体からなる絶縁体として構成する。
【００４３】 フランジ１０７と熱吸収体１０３との間には、それらの間の熱的接触を向上さ
せるため、サーマルペースト（ｔｈｅｒｍａｌ ｐａｓｔｅ）１３８を存在させ
てもよい。
【００４４】 結合配線２３、２５、２７、２９及びコネクタ接点３１、３３の代わりに伝導
体パターンを有する可撓性薄板を用いることにより、数多くの更に有利な可能性
が達成され、それは下で明らかになるであろう。
【００４５】 次に図４に関し、薄板１２０の下側に配列した電気コネクタ１２８の部分的拡
大図が模式的に断面図で示されており、その電気コネクタは、例えば、金隆起物
１２４を用いた加熱圧縮結合により図３のトランジスタチップ１０９へ接続され
ている。
【００４６】 薄板１２０は、ポリイミドのような弾力性重合体からなる。電気コネクタ１２
８は、薄板１２０にプリント又はエッチングされた金属伝導体パターンであるの
が好ましい。別法として、薄板１２０は、それ自身が電気伝導性材料からなって
いることも可能である。
【００４７】 図５は、上で述べたことから分かるように、図３のトランジスタチップ１０９
の所の幾つかの電気接続部の部分的拡大図を模式的に示している。ここにはトラ
ンジスタチップ１０９のドレイン接続部に接続されているのが好ましい伝導体パ
ターン１２８（トランジスタセルの各ブロックについて一つの接続部）、及びト
ランジスタチップ１０９のゲート接続部へ接続されているのが好ましい伝導体パ
ターン１３０（トランジスタセルの各ブロックについて一つの接続部）が示され
ている。伝導体パターン１２８、１３０は、上述のフレクスフォイル（図５では
示されていない）上に配列されていることに注意されたい。しかし、図には金隆
起物１２４が示されており、その隆起物はトランジスタチップ１０９と伝導体パ
ターンとの間の電気的及び機械的接続を、高温及び高圧を与えることにより、又
ははんだ付けにより与えている。
【００４８】 広いコネクタ（結合配線に相当するものよりも遥かに広い）を与えることによ
り、それらは更にチップ１０９に対し近接して互いに接続することもできるが、
低い抵抗及び低いインダクタンスの接続が達成される。また、外側接続部（図３
の１３１及び１３３）は、広いコネクタからなるのが好ましい。
【００４９】 図６は、上から見たトランジスタチップ１０９への電気接続部及び本発明によ
るトランジスタチップ１０９の直ぐ近辺の電気インピーダンス整合回路を模式的
に示している。ドレイン接続のための伝導体パターン２２８及びゲート接続のた
めのパターン２３０が示されている。
【００５０】 可撓性薄板上の金属パターンは両面になっていてもよく、これによりインダク
タンス及びキャパシタンスのような集積部品を薄板上に直接実現することができ
る大きな可能性を与える。これらの集積部品は、電力用トランジスタモジュール
のためのインピーダンス整合（２３０での入力側と、２２８の出力側の両方で）
の一部分を構成し、このチップ１０９に近接した整合を達成することにより大き
な利点が得られる。
【００５１】 インダクタンスは平行インダクタンス、又は所謂同調スタブを有するのが有利
である。
【００５２】 更に、インダクタンス及びキャパシタンスはレーザー微調整してもよく（フレ
クスフォイル中の重合体が、発生する温度に耐えられる場合、或は別の場合とし
て、重合体を、選択された領域内でエッチング除去できる場合）、その結果、機
能的に部品を微調整し、それによりパラメーターの変動を除くか、或は少なくと
も減少させることができるようになる。逆フィードバック及び均衡実現のような
制御されたわずかな相移行を有する種々の型のフィードバックを実現することも
可能になるであろう。
【００５３】 図６には、キャパシタンス２５０、２５２、２５４、及びインダクタンス２５
６の両方を有する可撓性薄板上の伝導体パターンの例が示されている。更に、前
記微調整可能な分路の例も示されており、それらはキャパシタンス２５２のため
の分路２５８及びインダクタンス２５６のための分路２６０を有する。図６は、
単に例を示すに過ぎないことが認められるであろう。インピーダンス整合回路は
かなり一層複雑であり、任意の数の層（夫々伝導体層及び誘電体層）を有する層
状構造体の中に多数の集積部品を有する。
【００５４】 図７は、熱吸収体１０３の所に取付けられ、本発明の更に別な態様に従い回路
板１０５に電気的に接続された電力用トランジスタモジュール３０１を断面で模
式的に示している。
【００５５】 必要な完全なインピーダンス整合を直接薄板パターン上に実現することができ
、そのような場合、電力用トランジスタモジュールは、トランジスタチップ、可
撓性薄板１２０、及びフランジ３０７を持つようにする必要があるだけである。
そのようなフランジ３０７には、チップの取付けが簡単になるように、チップに
よく適合する凹所３４０が与えられているのが有利である。凹所３４０はチップ
１０９の横方向の配列のために横に配置され、実質的にチップ１０９の厚さと同
じか又は幾らか深い深さを有する。それに関して、絶縁体１０７を省略すること
もできる。そのような場合、伝導体パターンはチップ１０９の外側の薄板１２０
の上側にのみ配列されており、そのため薄板１２０自身が電気伝導性フランジ３
０７に対する絶縁を構成する。
【００５６】 図８は、本発明の更に別の態様に従い、電力用トランジスタモジュール４０１
の断面の詳細を示している。ここでは電気伝導性フランジ４０７に上方へ突出し
た縁４７０が与えられており、それは図３の絶縁体１１７に類似した外観を有す
るのが好ましい。この態様でも伝導体パターンはチップ１０９の外側の薄板１２
０の上側にのみ配列されているのが好ましく、従って、薄板１２０自身が電気伝
導性フランジ３０７に対する絶縁を構成する。しかし、電気絶縁性接着剤が伝導
体パターンとフランジとの間に適用されているか、又はフランジへの電気的接触
が望まれる場合には、伝導体パターンは下側上に存在していてもよいことが認め
られるであろう。
【００５７】 本発明に従い、電力用トランジスタモジュールは、従来法によるモジュールの
厚さよりもかなり薄い厚さを有するのが好ましい（図１と図３、７及び８を比較
）。モジュール（覆いを除く）は、回路板１０５の厚さ範囲内の厚さを有するの
が好ましい。これに関し、熱吸収体中の凹所は不必要になる。
【００５８】 図９及び１０は、本発明の更に別な態様に従い、熱吸収体１０３に取付けられ
、回路板１０５に電気的に接続された電力用トランジスタモジュール５０１及び
その部分的拡大図を、夫々断面で模式的に示している。
【００５９】 図３に示した態様と比較して唯一の差は、電力用トランジスタモジュール５０
１が、可撓性薄板５２０を有し、それがその薄板５２０を通るバイア孔５３６を
有し、回路板１０５のはんだ付け位置５３４の所に伝導体パターンを有すること
である。
【００６０】 これらのバイア孔５３６は、はんだ付けペーストから発生する溶媒ガスのため
の通気孔として働き、はんだ付け継ぎ目５３７が気孔を持たなくなるようにする
。バイア孔は、薄板５２０を通る一層良好な熱伝導性も与え、それにより、はん
だ付けビット（ｂｉｔ）による修復又は補強はんだ付けが実施し易くなる。
【００６１】 トランジスタチップ１０９は、典型的にはＬＤＭＯＳチップであり、（図２参
照）、一列のブロックからなり、そのブロックの各々は平行に接続された多数の
トランジスタセルを有する。必要な出力電力が高い程、平行に接続されなければ
ならないブロックは一層多くなり、このことはトランジスタが非常に幅広くなる
ので、望ましくない比率を与える結果になる。各ブロック中のトランジスタセル
の数を増大することは不可能であった。なぜなら、異なったトランジスタセル間
に均一な電流分布を達成することが困難であったからである。
【００６２】 本発明に従い金属パターンを有する可撓性薄板を用いることにより、トランジ
スタブロック一つ当たり唯一つの接続点に限定する必要はなく、例えば、幾つか
の点で接合部を実現することが可能である。このことはトランジスタ性能を向上
させることになる。なぜなら、アクセスコネクタの幅を減少させることができ、
そのことが寄生キャパシタンスを低下することを意味するからである。電力分布
は、一番外側のセルが活性になるので一層均一になる。
【００６３】 図１１ａ及び１１ｂは、本発明の更に別な態様に従うトランジスタブロック一
つ当たり三つの接続点を有するそのような例を例示している。図１１ａは、ブロ
ックのゲートのためのトランジスタブロック一つ当たり三つの接合パッド６１９
を有し、そのドレインのためのトランジスタブロック一つ当たり三つの接合パッ
ド６２１を有するトランジスタチップ６０９のレイアウトの一部分を上から見た
模式図で示している。図１１ｂは、薄板１２０の上に配列した伝導体パターン６
２８と、トランジスタチップ６０９との間の電気接続部６２４を断面で模式的に
示している。
【００６４】 可撓性薄板を用いることにより達成することができる更に別の改良は、一層多
くの接続点を用いることができるので、完成トランジスタチップを一層幅広くす
ることができることである。
【００６５】 例えば、図１２ａは、一つのブロック当たり五つの接続点又はパッド（７１９
はトランジスタのゲートのための接続パッドを示し、７２１はそのドレインのた
めの接続パッドを示している）を有するトランジスタチップ７０９のレイアウト
の一部分の、上から見た模式図を示している。図１２ｂは、一つのトランジスタ
ブロック当たり五つの電気接続部７２４（一番上のブロック中のドレインと、薄
板１２０上に配列された伝導体パターン７２８との間）を断面で示しており、そ
のトランジスタチップは、本発明の更に別な態様に従い電力用トランジスタモジ
ュール中に含まれている。本発明は、ブロック一つ当たり任意の数の接続点を有
する電力用トランジスタチップの接続を可能にすることに注意されたい。
【００６６】 更に、トランジスタセルのソースを、例えば、適当に配置した金隆起物により
トランジスタチップの上側（熱吸収体の下側ではなく）に接続し、それら隆起物
はフレクスフォイル上に配置した伝導体に接続する。これらの伝導体は、アース
面、例えば、フレクスフォイルの上に配置されたアース面を有するのが好ましい
が、別の所に配置することもできる。
【００６７】 更に、本発明は、単一モジュール系中又は多モジュール系中の回路板の所に配
列された複数のトランジスタチップ、例えば、カスケード型に接続されたチップ
を有する大きな複雑な回路を有する電力用増幅器又は電力用トランジスタモジュ
ールの製造に利用することができることが認められるであろう。夫々の場合にお
いて、複雑な多チップ系が達成され、この場合可撓性薄板を配線のために用いる
。
【００６８】 本発明の利点は次の通りである： ・ 電力用トランジスタモジュールは、回路板上の他の部品と一緒に機械はん
だ付け（表面はんだ付け）することができる。なぜなら、可撓性薄板が、後で熱
吸収体にネジ又はボルトでモジュールを固定する間、機械的応力に耐えることが
できるからである。
【００６９】 ・ 回路板へのコネクタ接点のような金属パターンを有する可撓性弾力性薄板
を用いることにより、はんだ付け継ぎ目の交互に反復する応力の問題が減少する
。
【００７０】 ・ モジュールの厚さを減少することができ、そのことは熱吸収体中の凹所を
不必要にする結果になる。
【００７１】 ・ 一連のインダクタンス（及び抵抗）を、従来法による結合配線を用いた場
合と比較して、かなり減少させることができる。
【００７２】 ・ 電力用トランジスタモジュール内部の複雑なインピーダンス整合を達成で
きる非常に良好な可能性が存在する。
【００７３】 ・ モジュール内部の整合ネットワークを設計し、実施し、それにより本発明
によるモジュールの製造中に起きるパラメーターの変動を減少させる目的で微調
整可能なインダクタンス及びキャパシタンスを構成することができる可能性が存
在する。
【００７４】 ・ トランジスタモジュール内部の個々のキャパシタンス又は取付けブロック
の必要性が減少する。
【００７５】 ・ 更に、一層良好な電流抵抗、金属移動の危険の減少、内部キャパシタンス
の低下、及び一層広いトランジスタチップにより、チップ製造の最適の可能性が
与えられる。
【００７６】 ・ 更に、トランジスタセルのソースを、トランジスタチップの上側に、例え
ば、可撓性薄板上に配置した接続部、特にアース面の形の接続部に接続した適当
に配置された金隆起物により接続することができる可能性が得られる。
【００７７】 ・ 更に、複数のトランジスタチップ、例えば、カスケード型結合チップを有
する大きな複雑な回路を具えた電力用増幅器又は電力用トランジスタモジュール
の設計及び製造が可能になる。
【００７８】 本発明は、上に記載し、図に示した態様に限定されるものではなく、特許請求
の範囲内で修正することができることは確かである。特に本発明は、材料、幾何
学的形態、大きさ、又は製造に関して限定されるものではない。
【図面の簡単な説明】
【図１】 従来法により、熱吸収体の所に取付けられ、回路板に電気的に接続された電力
用トランジスタモジュールを断面で模式的に示す図である。
【図２】 図１の電力用トランジスタモジュール中に含まれるトランジスタチップの模式
的レイアウトを示す図である。
【図３】 本発明の態様に従う、熱吸収体の所に取付けられ、回路板に電気的に接続され
た電力用トランジスタモジュールを断面で模式的に示す図である。
【図４】 図３の本発明の電力用トランジスタモジュールに含まれるトランジスタチップ
の所の電気接続部の部分的拡大図を断面で模式的に示す図である。
【図５】 図４のトランジスタチップの電気的接続部を上から見た部分的拡大図で模式的
に示す図である。
【図６】 本発明による電力用トランジスタモジュール中に含まれるトランジスタチップ
の所の電気接続部及び電気的整合回路を、上から模式的に示す図である。
【図７】 本発明の更に別な態様に従い、熱吸収体の所に取付けられ、回路板に電気的に
接続された電力用トランジスタモジュールを断面で模式的に示す図である。
【図８】 本発明の更に別な態様による電力用トランジスタモジュールの断面の詳細な図
である。
【図９】 本発明の更に別な態様に従い、熱吸収体の所に取付けられ、回路板に電気的に
接続された電力用トランジスタモジュールを断面で模式的に示す図である。
【図１０】 図９に示した断面の部分的拡大図である。
【図１１】 図１１において、図１１ａは、本発明の更に別な態様に従い、電力用トランジ
スタモジュール中に組み込むことを目的としたトランジスタチップのレイアウト
の一部分を上から見て模式的に示すであり、図１１ｂは前記トランジスタチップ
の所の電気接続部を断面で模式的に示す図である。
【図１２】 図１２において、図１２ａは、本発明の更に別な態様に従い、電力用トランジ
スタモジュール中に組み込むことを目的としたトランジスタチップのレイアウト
の一部分を上から見て模式的に示すであり、図１２ｂは前記トランジスタチップ
の所の電気接続部を断面で模式的に示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年６月２８日（２００１．６．２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5J091 AA01 AA41 CA00 CA03 CA75 FA16 HA10 HA29 HA33 KA29 KA61 KA65 KA66 KA68 QA04 SA14 5J500 AA01 AA41 AC00 AC03 AC75 AF16 AH10 AH29 AH33 AK29 AK61 AK65 AK66 AK68 AQ04 AS14

Claims (55)

    【特許請求の範囲】
  1. 【請求項１】 無線周波用、特にＴＶ又はラジオのための無線基地局、又は
    地上送信機の増幅段階で用いるための電力用トランジスタモジュール（１０１、
    ３０１、４０１、５０１）において、 − 支持板（１０７、１１５、３０７、４０７）； − 前記支持板上に配列した電力用トランジスタチップ（１０９、６０９、７
    ０９）で、複数の平行に接続したトランジスタを夫々有する、平行に接続したブ
    ロックの配列を有する電力用トランジスタチップ； − 前記トランジスタチップの外部接続のための外側電気接続部（１３１、１
    ３３、５３３）で、前記支持板から突出した外側電気接続部；及び − 前記トランジスタチップと前記外側接続部との間に接続された内側電気接
    続部； を具え、然も、 − 平行に接続したトランジスタの少なくとも一つのブロックが、前記少なく
    とも一つのブロック中の前記トランジスタのゲート又はドレインの少なくともい
    ずれかのための複数の接続パッド（６１９、９２１；７１９；７２１）を有し、
    そして − 前記内側電気接続部の少なくとも一つが、可撓性薄板（１２０、５２０）
    上に配列された第一伝導体パターン（１２８、２２８、６２８、７２８）で、前
    記複数の接続パッドと、前記外側接続部の一つとの間に接続されている第一伝導
    体パターンを有する； ことを特徴とする電力用トランジスタモジュール。
  2. 【請求項２】 第一伝導体パターンが、インピーダンス整合ネットワーク（
    ２２８）を、特に電力用トランジスタチップ（１０９）の直ぐ近辺に有する、請
    求項１に記載の電力用トランジスタモジュール。
  3. 【請求項３】 インピーダンス整合ネットワークが、キャパシタンス（２５
    ４）及び（又は）インダクタンス（２５６）を有する、請求項２に記載の電力用
    トランジスタモジュール。
  4. 【請求項４】 キャパシタンス及び（又は）インダクタンスの少なくとも幾
    つかが、パラメーターの変動を減少させる目的でインピーダンス整合ネットワー
    クを微調整するための微調整可能な、特にレーザー微調整可能な分路（２６０）
    を有する、請求項３に記載の電力用トランジスタモジュール。
  5. 【請求項５】 第一伝導体パターン（１２８、２２８、６２８、７２８）が
    、はんだ付け、特に金・錫はんだ付け、又は加熱圧縮結合により、特に金隆起物
    （１２４、６２４、７２４）を用いることにより、複数の接続パッドへ接続され
    ている、請求項１〜４のいずれか１項に記載の電力用トランジスタモジュール。
  6. 【請求項６】 第一伝導体パターン（１２８、２２８、６２８、７２８）が
    広い伝導体を有し、電力用トランジスタチップ（１０９、６２９、７２９）へ低
    インダクタンス及び低抵抗の接続を達成している、請求項１〜５のいずれか１項
    に記載の電力用トランジスタモジュール。
  7. 【請求項７】 電力用トランジスタチップ（１０９、６２９、７２９）が、
    ＬＤＭＯＳ（横方向二重拡散型金属酸化物）トランジスタチップである、請求項
    １〜６のいずれか１項に記載の電力用トランジスタモジュール。
  8. 【請求項８】 各ブロックが、ゲートのための少なくとも一つの接続パッド
    （１９）、及びドレインのための少なくとも一つの接続パッド（２１）を有し、
    前記ドレインのための接続パッド（２１）の各々が、第一伝導体パターン（１２
    ８、２２８、６２８、７２８）に接続されている、請求項１〜７のいずれか１項
    に記載の電力用トランジスタモジュール。
  9. 【請求項９】 ゲートのための接続パッド（１９）の各々が、可撓性薄板（
    １２０、５２０）上に配列された第二伝導体パターン（１３０、２３０）に接続
    されている、請求項８に記載の電力用トランジスタモジュール。
  10. 【請求項１０】 各ブロックがドレインのための複数の接続パッド（６２１
    、７２１）、及びゲートのための複数の接続パッド（６１９、７１９）を有し、
    然も、各ブロック中の前記ドレインのための複数の接続パッドが第一伝導体パタ
    ーン（１２８、２２８、６２８、７２８）に接続されており、各ブロック中の前
    記ゲートのための複数の接続パッドが、第二伝導体パターン（１３０、２３０）
    に接続されている、請求項９記載の電力用トランジスタモジュール。
  11. 【請求項１１】 支持板（３０７）が、電力用トランジスタチップを配列す
    るための配列構造、特に凹所（３４０）を有する、請求項１〜１０のいずれか１
    項に記載の電力用トランジスタモジュール。
  12. 【請求項１２】 支持板（１０７、１１５、３０７、４０７）の厚さ及び回
    路板（１０５）の厚さが、実質的に同じである、請求項１〜１１のいずれか１項
    に記載の電力用トランジスタモジュール。
  13. 【請求項１３】 可撓性薄板（１２０、５２０）が、弾力性重合体、例えば
    、ポリイミドからなり、各伝導体パターン（１２８、１３０、２２８、２３０、
    ６２８、７２８）が、前記薄板の少なくとも一つの表面上に、好ましくはプリン
    ト又はエッチングにより形成されている、請求項１〜１２のいずれか１項に記載
    の電力用トランジスタモジュール。
  14. 【請求項１４】 外側電気接続部が、可撓性薄板（１２０、５２０）上に配
    列された第三伝導体パターンを有する、請求項１〜１３のいずれか１項に記載の
    電力用トランジスタモジュール。
  15. 【請求項１５】 第三伝導体パターンを有する可撓性薄板（１２０、５２０
    ）が、熱吸収体（１０３）に取付けられた回路板（１０５）に機械はんだ付けさ
    れている、請求項１４に記載の電力用トランジスタモジュール。
  16. 【請求項１６】 第三伝導体パターンを有する可撓性薄板（５２０）が、機
    械はんだ付けのためのはんだ付け場所（５３４）で貫通孔（５３６）を有する、
    請求項１５に記載の電力用トランジスタモジュール。
  17. 【請求項１７】 モジュールがネジ又はボルトにより熱吸収体（１０３）に
    取付けられており、第三伝導体パターンを有する可撓性薄板（１２０、５２０）
    が、前記伝導体パターンを有する薄板と回路板との間のはんだ付け継ぎ目（１３
    ５、１３７、５３７）中の応力を実質的に除去し、その継ぎ目を柔軟にするのに
    充分な可撓性を有する、請求項１４〜１６のいずれか１項に記載の電力用トラン
    ジスタモジュール。
  18. 【請求項１８】 第三伝導体パターンを有する可撓性薄板（１２０、５２０
    ）が、支持板（１０７、１１５、３０７、４０７）に機械的に、特に接着により
    取付けられている、請求項１４〜１７のいずれか１項に記載の電力用トランジス
    タモジュール。
  19. 【請求項１９】 可撓性薄板（１２０）上に配列された第三伝導体パターン
    が、広い伝導体を有し、回路板へ低インダクタンス及び低抵抗の接続を達成して
    いる、請求項１４〜１８のいずれか１項に記載の電力用トランジスタモジュール
    。
  20. 【請求項２０】 ＴＶ又はラジオのための無線基地局又は地上送信機で特に
    用いられる電力増幅器において、請求項１〜１９のいずれか１項に記載の電力用
    トランジスタモジュール（１０１、３０１、４０１、５０１）を有することを特
    徴とする、電力増幅器。
  21. 【請求項２１】 無線周波用、特にＴＶ又はラジオのための無線基地局、又
    は地上送信機の増幅段階で用いるための電力用トランジスタモジュール（１０１
    、３０１、４０１、５０１）の製造方法において、 − 支持板（１０７、１１５、３０７、４０７）を与え； − 前記支持板上の電力用トランジスタチップ（１０９、６０９、７０９）で
    、複数の平行に接続したトランジスタを夫々有する、平行に接続したブロックの
    配列を有する電力用トランジスタチップを配列し； − 外部接続のための外側電気接続部（１３１、１３３、５３３）で、前記支
    持板から突出するような仕方で配列された外側電気接続部を取付け； − 前記トランジスタチップと前記外側接続部とを接続するように配列した内
    側電気接続部を取付ける； 工程を有し、 − 平行に接続したトランジスタの少なくとも一つのブロックで、前記少なく
    とも一つのブロック中の前記トランジスタのゲート又はドレインの少なくともい
    ずれかのための複数の接続パッド（６１９、９２１；７１９；７２１）を有する
    ブロックを与え、そして − 前記内側電気接続部の少なくとも一つを、可撓性薄板（１２０、５２０）
    上に配列された第一伝導体パターン（１２８、２２８、６２８、７２８）として
    与え、然も、前記第一伝導体パターンが、前記複数の接続パッドと、前記外側接
    続部の一つとの間に接続されている、 ことを特徴とする電力用トランジスタモジュール製造方法。
  22. 【請求項２２】 インピーダンス整合ネットワーク（２２８）を、特に電力
    用トランジスタチップ（１０９）の直ぐ近辺に有する、第一伝導体パターンを形
    成する、請求項２１に記載の方法。
  23. 【請求項２３】 インピーダンス整合ネットワークが、キャパシタンス（２
    ５４）及び（又は）インダクタンス（２５６）を用いて設計する、請求項２２に
    記載の方法。
  24. 【請求項２４】 パラメーターの変動を減少させる目的でインピーダンス整
    合ネットワークを微調整するための微調整可能な、特にレーザー微調整可能な分
    路（２６０）を有する、キャパシタンス及び（又は）インダクタンスの少なくと
    も幾つかを形成する、請求項２３に記載の方法。
  25. 【請求項２５】 第一伝導体パターン（１２８、２２８、６２８、７２８）
    を、はんだ付け、特に金・錫はんだ付け、又は加熱圧縮結合により、特に金隆起
    物（１２４、６２４、７２４）を用いることにより、複数の接続パッドへ接続す
    る、請求項２１〜２４のいずれか１項に記載の方法。
  26. 【請求項２６】 第一伝導体パターン（１２８、２２８、６２８、７２８）
    を、広い伝導体を用いて形成し、電力用トランジスタチップ（１０９、６２９、
    ７２９）へ低インダクタンス及び低抵抗の接続を達成する、請求項２１〜２５の
    いずれか１項に記載の方法。
  27. 【請求項２７】 電力用トランジスタチップ（１０９、６２９、７２９）を
    、ＬＤＭＯＳ（横方向二重拡散型金属酸化物）トランジスタチップからなるよう
    に選択する、請求項２１〜２６のいずれか１項に記載の方法。
  28. 【請求項２８】 各ブロックに、ゲートのための接続パッド（１９）、及び
    ドレインのための接続パッド（２１）を与え、前記ドレインのための接続パッド
    （２１）を、全て第一伝導体パターン（１２８、２２８、６２８、７２８）に接
    続する、請求項２１〜２７のいずれか１項に記載の方法。
  29. 【請求項２９】 ゲートのための接続パッド（１９）を、全て可撓性薄板（
    １２０、５２０）上に配列された第二伝導体パターン（１３０、２３０）に接続
    する、請求項２８に記載の方法。
  30. 【請求項３０】 各ブロックがドレインのための複数の接続パッド（６２１
    、７２１）、及びゲートのための複数の接続パッド（６１９、７１９）を有し、
    然も、各ブロック中の前記ドレインのための複数の接続パッドが第一伝導体パタ
    ーン（１２８、２２８、６２８、７２８）に接続されており、各ブロック中の前
    記ゲートのための複数の接続パッドが、第二伝導体パターン（１３０、２３０）
    に接続されている、請求項２９記載の方法。
  31. 【請求項３１】 電力用トランジスタチップを配列するための配列構造、特
    に凹所（３４０）を有する、支持板（３０７）を形成する、請求項２１〜３０の
    いずれか１項に記載の方法。
  32. 【請求項３２】 支持板（１０７、１１５、３０７、４０７）及び回路板（
    １０５）を、実質的に同じ厚さで形成する、請求項２１〜３１のいずれか１項に
    記載の方法。
  33. 【請求項３３】 可撓性薄板（１２０、５２０）を、弾力性重合体、例えば
    、ポリイミドから製造し、各伝導体パターン（１２８、１３０、２２８、２３０
    、６２８、７２８）を、前記薄板の少なくとも一つの表面上に、好ましくはプリ
    ント又はエッチングにより形成する、請求項２１〜３２のいずれか１項に記載の
    方法。
  34. 【請求項３４】 外側電気接続部の一つを、可撓性薄板（１２０、５２０）
    上の第三伝導体パターンとして形成する、請求項２１〜３３のいずれか１項に記
    載の方法。
  35. 【請求項３５】 貫通孔（５３６）があけられた、第三伝導体パターンを有
    する可撓性薄板（５２０）を形成する、請求項３４に記載の方法。
  36. 【請求項３６】 第三伝導体パターンを有する可撓性薄板（１２０、５２０
    ）を、支持板（１０７、１１５、３０７、４０７）に機械的に、特に接着により
    取付る、請求項３４又は３５に記載の方法。
  37. 【請求項３７】 広い伝導体を有する、可撓性薄板（１２０）上に配列され
    た第三伝導体パターンを形成し、低インダクタンス及び低抵抗の接続を達成する
    、請求項３４〜３６のいずれか１項に記載の方法。
  38. 【請求項３８】 無線周波用、特にＴＶ又はラジオのための無線基地局、又
    は地上送信機で用いることを目的とした電力用増幅器の製造方法において、 − 支持板（１０７、１１５、３０７、４０７）を有する電力用トランジスタ
    モジュール（１０１、３０１、４０１、５０１）；前記支持板上に配列した電力
    用トランジスタチップ（１０９、６０９、７０９）で、複数の平行に接続したト
    ランジスタを夫々有する、平行に接続したブロックの配列を有するトランジスタ
    チップ、及び前記トランジスタのゲート又はドレインの少なくともいずれかのた
    めの複数の接続パッド（６１９、６２１；７１９；７２１）；支持板から突出し
    た外側電気接続部（１３１、１３３）；及び前記トランジスタチップと前記外側
    接続部との間に接続された内側電気接続部で、前記内側電気接続部の一つが、前
    記複数の接続パッドと前記外側接続部の一つとの間に接続されており、前記内側
    電気接続部の一つ及び前記外側接続部の一つが、可撓性薄板上に配列された伝導
    体パターンからなる電気接続部；を与え、そして − 熱吸収体（１０３）の所に取付けた回路板（１０５）に前記伝導体パター
    ンを電気的に接続し、 − 然る後、前記電力用トランジスタモジュールを前記熱吸収体（１０３）に
    取付ける、 諸工程を特徴とする電力用増幅器製造方法。
  39. 【請求項３９】 インピーダンス整合ネットワーク（２２８）を、特に電力
    用トランジスタチップ（１０９）の直ぐ近辺に有する、伝導体パターンを形成す
    る、請求項３８に記載の方法。
  40. 【請求項４０】 伝導体パターンが上に配列された可撓性薄板（１２０、５
    ２０）を、回路板（１０５）に機械はんだ付けする、請求項３８又は３９に記載
    の方法。
  41. 【請求項４１】 貫通孔（５３６）を有する、伝導体パターンが上に配列さ
    れた可撓性薄板（５２０）を形成し、前記孔が、機械はんだ付け中、はんだ付け
    ペーストから発生する溶媒ガスの通気口として働き、そのため薄板と回路板との
    間のはんだ付け継ぎ目（５３７）が気孔を持たなくなる、請求項４０に記載の方
    法。
  42. 【請求項４２】 電力用トランジスタモジュール（１０１、３０１、４０１
    、５０１）を、ネジ又はボルトにより熱吸収体（１０３）へ取付け、伝導体パタ
    ーンを有する可撓性薄板（１２０、５２０）を、薄板と回路板との間のはんだ付
    け継ぎ目（１３５、１３７、５３７）中の歪みを実質的に除去し、その継ぎ目を
    柔軟にするのに充分な可撓性を持つように形成する、請求項４０又は４１に記載
    の方法。
  43. 【請求項４３】 ＴＶ又はラジオのための無線基地局、又は地上送信機で特
    に用いるための電力用増幅器において、 − 熱吸吸収体（１０３）； − 前記熱吸収体の所に取付けた回路板（１０５）；及び − 支持板（１０７、１１５、３０７、４０７）；前記支持板上に配列した電
    力用トランジスタチップ（１０９、６０９、７０９）で、複数の平行に接続した
    トランジスタを夫々有する、平行に接続したブロックの配列を有するトランジス
    タチップ；及び前記トランジスタのゲート又はドレインの少なくともいずれかの
    ための複数の接続パッド（６１９、６２１；７１９；７２１）；前記支持板から
    突出した外側電気接続部（１３１、１３３）；及び前記トランジスタチップと前
    記外側接続部との間に接続された内側電気接続部で、その内側電気接続部の一つ
    が、前記複数の接続パッドと前記外側接続部の一つとの間に接続されており、前
    記内側電気接続部の一つ及び前記外側接続部の一つが、可撓性薄板上に配列され
    た伝導体パターンにより構成されている電気接続部；を具えた電力用トランジス
    タモジュール（１０１、３０１、４０１、５０１）； を特徴とし、更に、 − 前記電力用トランジスタモジュールが、前記熱吸収体の所に取付けられて
    おり、 − 可撓性薄板上に配列された前記伝導体パターンが、前記回路板（１０５）
    に電気的に接続されている、 ことを特徴とする電力用増幅器。
  44. 【請求項４４】 − 外側電気接続部の各々が、可撓性薄板上に配列された
    各伝導体パターンにより構成され、そして − 前記可撓性薄板上に配列され、外側電気接続部を構成する伝導体パターン
    の各々が、回路板（１０５）に電気的に接続されている、 請求項４３に記載の電力用増幅器。
  45. 【請求項４５】 内側電気接続部の各々が、各インピーダンス整合ネットワ
    ーク（２２８、２３０）を有する、請求項４３又は４４に記載の電力用増幅器。
  46. 【請求項４６】 無線周波用、特にＴＶ又はラジオのための無線基地局又は
    地上送信機の増幅器段階で用いられる電力用トランジスタモジュール（１０１、
    ３０１、４０１、５０１）で、支持手段（１０７、１１５、３０７、４０７）、
    その上に配列された電力用トランジスタチップ（１０９、６０９、７０９）、外
    部接続のために前記モジュールから突出した外側電気接続部（１３１、１３３、
    ５３３）、及び前記トランジスタチップと前記外側接続部との間に接続された内
    側電気接続部を具えた電力用トランジスタモジュールにおいて、前記内側電気接
    続部の少なくとも一つが、可撓性薄板（１２０、５２０）上に配列された第一伝
    導体パターン（１２８、２２８、６２８、７２８）を有することを特徴とする、
    電力用トランジスタモジュール。
  47. 【請求項４７】 第一伝導体パターンが、インピーダンス整合ネットワーク
    （２２８）を、特に電力用トランジスタチップ（１０９）の直ぐ近辺に有する、
    請求項４６に記載の電力用トランジスタモジュール。
  48. 【請求項４８】 インピーダンス整合ネットワークが、キャパシタンス（２
    ５４）及び（又は）インダクタンス（２５６）を有する、請求項４７に記載の電
    力用トランジスタモジュール。
  49. 【請求項４９】 キャパシタンス及び（又は）インダクタンスの少なくとも
    幾つかが、パラメーターの変動を減少させる目的でインピーダンス整合ネットワ
    ークを微調整するための微調整可能な、特にレーザー微調整可能な分路（２６０
    ）を有する、請求項４８に記載の電力用トランジスタモジュール。
  50. 【請求項５０】 第一伝導体パターン（１２８、２２８、６２８、７２８）
    が、はんだ付け、特に金・錫はんだ付け、又は加熱圧縮結合により、特に金隆起
    物（１２４、６２４、７２４）を用いることにより、電力用トランジスタチップ
    （１０９、６０９、７０９）へ接続されている、請求項４６〜４９のいずれか１
    項に記載の電力用トランジスタモジュール。
  51. 【請求項５１】 無線周波用、特にＴＶ又はラジオのための無線基地局又は
    地上送信機の増幅器段階で用いられる電力用トランジスタモジュール（１０１、
    ３０１、４０１、５０１）で、支持手段（１０７、１１５、３０７、４０７）、
    その上に配列された電力用トランジスタチップ（１０９、６０９、７０９）、外
    部接続のために前記モジュールから突出した外側電気接続部（１３１、１３３、
    ５３３）、及び前記トランジスタチップと前記外側接続部との間に接続された内
    側電気接続部を具えた電力用トランジスタモジュールの製造方法において、前記
    内側電気接続部の少なくとも一つを、可撓性薄板（１２０、５２０）の上に第一
    伝導体パターン（１２８、２２８、６２８、７２８）として形成することを特徴
    とする、電力用トランジスタモジュール製造方法。
  52. 【請求項５２】 インピーダンス整合ネットワーク（２２８）を、特に電力
    用トランジスタチップ（１０９）の直ぐ近辺に有する、第一伝導体パターンを形
    成する、請求項５１に記載の方法。
  53. 【請求項５３】 インピーダンス整合ネットワークを、キャパシタンス（２
    ５４）及び（又は）インダクタンス（２５６）を用いて設計する、請求項５２に
    記載の方法。
  54. 【請求項５４】 パラメーターの変動を減少させる目的でインピーダンス整
    合ネットワークを微調整するための微調整可能な、特にレーザー微調整可能な分
    路（２６０）を有する、キャパシタンス及び（又は）インダクタンスの少なくと
    も幾つかを形成する、請求項５３に記載の方法。
  55. 【請求項５５】 第一伝導体パターン（１２８、２２８、６２８、７２８）
    を、はんだ付け、特に金・錫はんだ付け、又は加熱圧縮結合により、特に金隆起
    物（１２４、６２４、７２４）を用いることにより、電力用トランジスタチップ
    （１０９、６０９、７０９）へ接続する、請求項５１〜５４のいずれか１項に記
    載の方法。
JP2001545367A 1999-12-15 2000-12-12 電力用トランジスタモジュール、電力用増幅器、及びそれらの製造方法（１） Withdrawn JP2003517211A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9904594A SE517852C2 (sv) 1999-12-15 1999-12-15 Effekttransistormodul, effektförstärkare samt förfarande vid framställning därav
SE9904594-0 1999-12-15
PCT/SE2000/002499 WO2001045168A1 (en) 1999-12-15 2000-12-12 Power transistor module, power amplifier and method in the fabrication thereof

Publications (1)

Publication Number Publication Date
JP2003517211A true JP2003517211A (ja) 2003-05-20

Family

ID=20418138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001545367A Withdrawn JP2003517211A (ja) 1999-12-15 2000-12-12 電力用トランジスタモジュール、電力用増幅器、及びそれらの製造方法（１）

Country Status (8)

Country Link
US (1) US6501159B2 (ja)
EP (1) EP1238429A1 (ja)
JP (1) JP2003517211A (ja)
CN (1) CN1210797C (ja)
AU (1) AU2563001A (ja)
SE (1) SE517852C2 (ja)
TW (1) TW469690B (ja)
WO (1) WO2001045168A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082309A (ja) * 2009-10-06 2011-04-21 Mitsubishi Electric Corp 実装回路基板
JP2019169712A (ja) * 2017-08-02 2019-10-03 住友電工デバイス・イノベーション株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
US20080042221A1 (en) * 2006-08-15 2008-02-21 Liming Tsau High voltage transistor
US8138587B2 (en) 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
CN103390647A (zh) * 2012-05-10 2013-11-13 无锡华润上华半导体有限公司 一种功率mos器件结构
US10110178B2 (en) 2014-08-20 2018-10-23 Nxp Usa, Inc. Frequency selective isolation circuit and method for suppressing parametric oscillation
CN104432207A (zh) * 2014-12-01 2015-03-25 孙永锋 一种混合蛋的制作方法
EP3257336A4 (en) * 2014-12-10 2018-10-10 Texas Instruments Incorporated Power field-effect transistor (fet), pre-driver, controller, and sense resistor integration
US9659847B2 (en) * 2015-09-18 2017-05-23 Nxp Usa, Inc. Terminal structure for active power device
DE102016108500B4 (de) * 2016-05-09 2023-12-14 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Stützelement und eine Halbleitervorrichtung mit einem Stützelement
US10875781B2 (en) 2018-03-28 2020-12-29 Gene Lee Hunsucker Phosphorus pentafluoride reactions
JP2021175073A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042802A (en) * 1979-02-14 1980-09-24 Ferranti Ltd Encapsulation of semiconductor devices
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH0834312B2 (ja) * 1988-12-06 1996-03-29 富士電機株式会社 縦形電界効果トランジスタ
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JPH10294401A (ja) 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
DK174111B1 (da) * 1998-01-26 2002-06-24 Giga As Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082309A (ja) * 2009-10-06 2011-04-21 Mitsubishi Electric Corp 実装回路基板
JP2019169712A (ja) * 2017-08-02 2019-10-03 住友電工デバイス・イノベーション株式会社 半導体装置
JP2019176150A (ja) * 2017-08-02 2019-10-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP2019176151A (ja) * 2017-08-02 2019-10-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP2019176149A (ja) * 2017-08-02 2019-10-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP7081880B2 (ja) 2017-08-02 2022-06-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP7103561B2 (ja) 2017-08-02 2022-07-20 住友電工デバイス・イノベーション株式会社 半導体装置
JP7119277B2 (ja) 2017-08-02 2022-08-17 住友電工デバイス・イノベーション株式会社 半導体装置
JP7119276B2 (ja) 2017-08-02 2022-08-17 住友電工デバイス・イノベーション株式会社 半導体装置

Also Published As

Publication number Publication date
TW469690B (en) 2001-12-21
EP1238429A1 (en) 2002-09-11
US6501159B2 (en) 2002-12-31
WO2001045168A1 (en) 2001-06-21
CN1210797C (zh) 2005-07-13
SE9904594D0 (sv) 1999-12-15
CN1411608A (zh) 2003-04-16
US20010004115A1 (en) 2001-06-21
SE9904594L (sv) 2001-06-16
AU2563001A (en) 2001-06-25
SE517852C2 (sv) 2002-07-23

Similar Documents

Publication Publication Date Title
JP2003517212A (ja) 電力用トランジスタモジュール、電力用増幅器、及びそれらの製造方法（２）
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JP2003517211A (ja) 電力用トランジスタモジュール、電力用増幅器、及びそれらの製造方法（１）
US6980066B2 (en) High-frequency module
JP2008160161A (ja) 混成集積回路装置及びその製造方法並びに電子装置
JP2002520855A (ja) 半導体部品のためのカプセル
JPH06125208A (ja) マイクロ波集積回路およびその製造方法
US6608259B1 (en) Ground plane for a semiconductor chip
JP2000165007A (ja) プリント配線板、電子部品及び電子部品の実装方法
JP2002529920A (ja) グラウンド・プレーンを接続された電気部品および電気回路モジュール
EP0117434A1 (en) Hybrid microwave subsystem
WO2000075990A1 (en) High impedance matched rf power transistor
US8385858B2 (en) Power amplifier and signal transceiving system
JP2004356264A (ja) 受動部品内蔵基板及びそれを用いた高周波回路モジュール
JP2003218472A (ja) モジュールおよび表面実装モジュール
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
CN112004318B (zh) 一种封装结构及其制作方法
CN112753289B (zh) 电路板及其制造方法、电路板组件的制造方法
CN1244970A (zh) 集成电子结构
JPH07240601A (ja) 高周波回路基板の接続方法
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2000151222A (ja) 高周波モジュール
JPS5846565Y2 (ja) マイクロ波用半導体装置
JPH11177309A (ja) 集積回路装置
JP2002270761A (ja) 高周波モジュールにおけるｉｃチップの実装方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041125

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304