JPS5846565Y2 - マイクロ波用半導体装置 - Google Patents
マイクロ波用半導体装置Info
- Publication number
- JPS5846565Y2 JPS5846565Y2 JP1976172698U JP17269876U JPS5846565Y2 JP S5846565 Y2 JPS5846565 Y2 JP S5846565Y2 JP 1976172698 U JP1976172698 U JP 1976172698U JP 17269876 U JP17269876 U JP 17269876U JP S5846565 Y2 JPS5846565 Y2 JP S5846565Y2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- circuit
- semiconductor
- circuit elements
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Microwave Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はマイクロ波帯用の装置及びシステム等に多用さ
れる半導体増幅器の実装構造に係り、特に半導体増幅器
を構成するストリップ線路回路基板上への抵抗器、コン
テ゛ンサ等の回路素子の実装構造に関するものである。
れる半導体増幅器の実装構造に係り、特に半導体増幅器
を構成するストリップ線路回路基板上への抵抗器、コン
テ゛ンサ等の回路素子の実装構造に関するものである。
一般にマイクロ波帯用半導体増幅器の構成は、高周波に
対して低損失であるセラミック及びガラスクロステフロ
ン積層板等の誘電体基板上に、蒸着、エツチング等の技
術によって形成された導体層を有し、その導体層上に、
半導体素子、チップ抵抗器、チップコンテ゛ンサ等の種
々の回路素子を半田付その他の手段により電気的、機械
的に接続せしめたストリップ線路回路基板を適当な筐体
に収納して構成される。
対して低損失であるセラミック及びガラスクロステフロ
ン積層板等の誘電体基板上に、蒸着、エツチング等の技
術によって形成された導体層を有し、その導体層上に、
半導体素子、チップ抵抗器、チップコンテ゛ンサ等の種
々の回路素子を半田付その他の手段により電気的、機械
的に接続せしめたストリップ線路回路基板を適当な筐体
に収納して構成される。
第１図ａは、マイクロ波帯用トランジスタ増幅器の一回
路側であり、同図すは同図ａの実際に実現した従来の回
路素子実装方法による増幅器構成の一実施例を示す平面
図であり、１はセラミック等の誘電体基板、２はその誘
電体基板上に蒸着、エツチング等の技術により形成され
た導体層、３は半導体増幅器を動作させるために必要な
直流バイアス用チップ抵抗器、４は増幅器の動作に不要
な高周波成分を側路させるためのチップコンテ゛ンサ、
６は半導体素子５及び８や各回路同志間の電気的な接続
を直流的に隔離するための直流阻止用チップコンデンサ
４テ゛ンサ体素子５，８間や、各回路同志の所要高周波
に対するインピーダンス整合用チップコンデンサであり
、それぞれ導体層２上へ半田付等の手段により電気的に
接続される。
路側であり、同図すは同図ａの実際に実現した従来の回
路素子実装方法による増幅器構成の一実施例を示す平面
図であり、１はセラミック等の誘電体基板、２はその誘
電体基板上に蒸着、エツチング等の技術により形成され
た導体層、３は半導体増幅器を動作させるために必要な
直流バイアス用チップ抵抗器、４は増幅器の動作に不要
な高周波成分を側路させるためのチップコンテ゛ンサ、
６は半導体素子５及び８や各回路同志間の電気的な接続
を直流的に隔離するための直流阻止用チップコンデンサ
４テ゛ンサ体素子５，８間や、各回路同志の所要高周波
に対するインピーダンス整合用チップコンデンサであり
、それぞれ導体層２上へ半田付等の手段により電気的に
接続される。
そして７は半導体素子５，８の電極リード９やその他の
回路素子等を筐体１０等へ固着接地するために必要なネ
ジをそれぞれ示している。
回路素子等を筐体１０等へ固着接地するために必要なネ
ジをそれぞれ示している。
今、半導体増幅器を構成するのに必要な種々の回路素子
例へばチップ抵抗器３、チップコンデンサ４等を実際に
誘電体基板１上の導体層２上に接続する方法には、導体
層２上へあらかじめフラックスを塗付し小さな半田片を
置き、その上に回路素子３，４を乗せた後、誘電体基板
１に対して十分な熱容量を有する電熱板上へ誘電体基板
１を乗せて十分に加熱しながら半田付する方法や、熱容
量の大きい半田ゴテでチップ抵抗器３、チップコンデン
サ４等を導体層２上に一つ一つ半田付していく方法とが
ある。
例へばチップ抵抗器３、チップコンデンサ４等を実際に
誘電体基板１上の導体層２上に接続する方法には、導体
層２上へあらかじめフラックスを塗付し小さな半田片を
置き、その上に回路素子３，４を乗せた後、誘電体基板
１に対して十分な熱容量を有する電熱板上へ誘電体基板
１を乗せて十分に加熱しながら半田付する方法や、熱容
量の大きい半田ゴテでチップ抵抗器３、チップコンデン
サ４等を導体層２上に一つ一つ半田付していく方法とが
ある。
しかし、かかる従来方法には作業性の悪さに伴ない作業
工数の増大化という大きな欠点があり、更に次に示すよ
うな二、三の重大欠点がある。
工数の増大化という大きな欠点があり、更に次に示すよ
うな二、三の重大欠点がある。
今、回路素子３，４等を最適値に選別調整する場合や、
修理等のために良品と交換する場合には回路素子３，４
を導体層２から取り去らねばならないが、ストリップ線
路回路基板を形成する誘電体基板１が熱伝導率の良好な
材質の場合、一般の電子機器用ハンダゴテではその熱容
量が不足するため導体層２上から回路素子３，４の取り
はずしが極めて困難になり、さらには回路素子３，４の
破損を招くことがあり、加えて回路素子３，４を接続す
る導体層２を誘電体基板１の表面から剥離してしまうな
どの事故を生じたり、基板１の表面を汚してしまうなど
の欠点がある。
修理等のために良品と交換する場合には回路素子３，４
を導体層２から取り去らねばならないが、ストリップ線
路回路基板を形成する誘電体基板１が熱伝導率の良好な
材質の場合、一般の電子機器用ハンダゴテではその熱容
量が不足するため導体層２上から回路素子３，４の取り
はずしが極めて困難になり、さらには回路素子３，４の
破損を招くことがあり、加えて回路素子３，４を接続す
る導体層２を誘電体基板１の表面から剥離してしまうな
どの事故を生じたり、基板１の表面を汚してしまうなど
の欠点がある。
しかして、このような事故を防ぐため、電熱板上に誘電
体基板１を乗せて十分加熱しながら回路素子３，４を取
りはずし選別するのが一般的であるが、この方法は選別
調整の簡便性に欠け、製造工数が増大し、さらに選別調
整の回数が増加すると、ストリップ線路回路基板上に接
続されている選別調整あるいは交換を要しない他の回路
素子まで何回も熱衝撃を受けることになり、接続された
回路素子の信頼性の点からも非常に不利になるなどの欠
点がある。
体基板１を乗せて十分加熱しながら回路素子３，４を取
りはずし選別するのが一般的であるが、この方法は選別
調整の簡便性に欠け、製造工数が増大し、さらに選別調
整の回数が増加すると、ストリップ線路回路基板上に接
続されている選別調整あるいは交換を要しない他の回路
素子まで何回も熱衝撃を受けることになり、接続された
回路素子の信頼性の点からも非常に不利になるなどの欠
点がある。
本考案は、か・る従来の欠点を一掃した極めて製造容易
で保守性が良くかつ高い信頼性を有し、又コストダウン
が十分に期待可能なマイクロ波帯用半導体増幅器を提供
するものであり、以下図面を用いて本考案を詳細に説明
する。
で保守性が良くかつ高い信頼性を有し、又コストダウン
が十分に期待可能なマイクロ波帯用半導体増幅器を提供
するものであり、以下図面を用いて本考案を詳細に説明
する。
第２図は本考案による一実施例を示す平面図であり、第
１図と同一番号を付したものはそれぞれ対応させてあり
説明は省略する。
１図と同一番号を付したものはそれぞれ対応させてあり
説明は省略する。
第２図において６′は導体層２上にエツチング等の技術
で作成した非常に狭い間隙で構成した間隙コンテ゛ンサ
であり第１図の６に相当し、その詳細を第４図に示す。
で作成した非常に狭い間隙で構成した間隙コンテ゛ンサ
であり第１図の６に相当し、その詳細を第４図に示す。
１１は誘電体基板１上に導体層２と同時にエツチング技
術等により形成された接続用導体層でありこの導体層１
１に回路基板用のコネクタ１２を接続し、このコネクタ
１２の端子１３とプリント板１４とを電気的に接続して
誘電体基板１へ他からの電気的接続を容易に可能ならし
める。
術等により形成された接続用導体層でありこの導体層１
１に回路基板用のコネクタ１２を接続し、このコネクタ
１２の端子１３とプリント板１４とを電気的に接続して
誘電体基板１へ他からの電気的接続を容易に可能ならし
める。
１５は所要高周波動作にあずかる半導体素子５，８を除
いたチップ抵抗器、チップコンデンサ等の他の全ての回
路素子を、近年卓上電子計算機や各種電子機器等に大巾
に使用され出した多数の抵抗器、コンデンサ等の回路素
子を一つの小さなパッケージ内に納めた回路素子ブロッ
クを示し、この内部接続の一例を第１図ａの回路に対応
して第５図に示した。
いたチップ抵抗器、チップコンデンサ等の他の全ての回
路素子を、近年卓上電子計算機や各種電子機器等に大巾
に使用され出した多数の抵抗器、コンデンサ等の回路素
子を一つの小さなパッケージ内に納めた回路素子ブロッ
クを示し、この内部接続の一例を第１図ａの回路に対応
して第５図に示した。
この回路素子ブロック１５は交換容易性を保つため、誘
電体基板１以外の一般電子機器用プリント板１４上に設
けられたソケット１６に差し込まれる。
電体基板１以外の一般電子機器用プリント板１４上に設
けられたソケット１６に差し込まれる。
更に回路素子ブロック１５はこの中に組込まれた回路定
数の変更を簡単に外部から可能にするための外部調整用
端子１７を有し、例へば半導体素子５の直流バイアス値
を変更するためには端子１７へ補正用抵抗を半田付すれ
ば極めて容易に外部調整が可能になり、作業性、保守性
に非常に有利になる。
数の変更を簡単に外部から可能にするための外部調整用
端子１７を有し、例へば半導体素子５の直流バイアス値
を変更するためには端子１７へ補正用抵抗を半田付すれ
ば極めて容易に外部調整が可能になり、作業性、保守性
に非常に有利になる。
又、誘電体基板１上には所要高周波動作にあずかる半導
体素子の実装以外は他の回路素子を一切排除出来るため
、従来のストリップ線路回路に比較して部品点数が非常
に少なく極めて簡単なものとなり、保守及び製造工数の
大巾な削減が可能となる。
体素子の実装以外は他の回路素子を一切排除出来るため
、従来のストリップ線路回路に比較して部品点数が非常
に少なく極めて簡単なものとなり、保守及び製造工数の
大巾な削減が可能となる。
次に第３図は本考案による他の実施例を示す平面図であ
って、第２図で説明した誘電体基板１と全く同一のもの
の使用が可能で、基板１上に形成された接続用導体層１
１上へソケット１６を半田付その他の手段により接続し
ておき、ソケット１６に回路素子ブロック１５を差し込
むことにより極めて容易に増幅器を構成することが出来
る。
って、第２図で説明した誘電体基板１と全く同一のもの
の使用が可能で、基板１上に形成された接続用導体層１
１上へソケット１６を半田付その他の手段により接続し
ておき、ソケット１６に回路素子ブロック１５を差し込
むことにより極めて容易に増幅器を構成することが出来
る。
この方法によると、第２図のプリント板１４及びコネク
タ１２等が不要になり、増幅器を小型軽量に出来るなど
の大きな利点がある。
タ１２等が不要になり、増幅器を小型軽量に出来るなど
の大きな利点がある。
以上述べた如く、本考案は誘電体基板上に構成されたス
トリップ線路回路基板上への回路素子実装構造を、増幅
器の所要高周波動作にあずかる半導体素子を直接前記ス
トリップ線路回路基板上へ実装し、前記半導体素子を動
作させるために必要な他の全ての回路素子はパッケージ
内に収納された一つ又は複数個の回路素子ブロックを前
記誘電体基板上あるいは他の場所に実装する構造となっ
ているため、部品点数が大巾に削減され、又、製作保守
が極めて容易なマイクロ波帯用増幅器を提供するもので
あり、その実用的価値は極めて大である。
トリップ線路回路基板上への回路素子実装構造を、増幅
器の所要高周波動作にあずかる半導体素子を直接前記ス
トリップ線路回路基板上へ実装し、前記半導体素子を動
作させるために必要な他の全ての回路素子はパッケージ
内に収納された一つ又は複数個の回路素子ブロックを前
記誘電体基板上あるいは他の場所に実装する構造となっ
ているため、部品点数が大巾に削減され、又、製作保守
が極めて容易なマイクロ波帯用増幅器を提供するもので
あり、その実用的価値は極めて大である。
第１図ａはマイクロ波帯用増幅器の一回路側であり、同
図すは実際の構成法の従来例を示す平面図、第２図、第
３図は本考案による実施例を示す平面図であり、第４図
は第２図、第３図に示した間隙コンデンサ６′の拡大詳
細平面図、第５図は第２図。 第３図に示した回路素子ブロック１５の内部接続例を示
す図である。 １・・・・・・誘電体基板、２・・・・・・導体層、３
・・・・・・チップ抵抗器、４，６・・・・・・チップ
コンデンサ、５，８・・一半導体素子、６′・・・・・
・間隙コンテ゛ンサ、１２・・・・・・コネクタ、１４
・・・・・・プリント基板、１５・・・・・・回路素子
ブロック。
図すは実際の構成法の従来例を示す平面図、第２図、第
３図は本考案による実施例を示す平面図であり、第４図
は第２図、第３図に示した間隙コンデンサ６′の拡大詳
細平面図、第５図は第２図。 第３図に示した回路素子ブロック１５の内部接続例を示
す図である。 １・・・・・・誘電体基板、２・・・・・・導体層、３
・・・・・・チップ抵抗器、４，６・・・・・・チップ
コンデンサ、５，８・・一半導体素子、６′・・・・・
・間隙コンテ゛ンサ、１２・・・・・・コネクタ、１４
・・・・・・プリント基板、１５・・・・・・回路素子
ブロック。
Claims (1)
- スＩ・リップ線路用導体およびこのストリップ線路用導
体に固定接続された半導体素子を一生面に有する誘電体
基板と、前記半導体素子に直流バイアスを与えるために
必要な回路素子を含む回路素子ブロックとを有し、該回
路素子ブロックは前記誘電体基板とは分離可能な別の構
成体に取り付けられており、当該構成体はコネクタ手段
によって前記誘電体基板と結合されていることを特徴と
するマイクロ波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976172698U JPS5846565Y2 (ja) | 1976-12-22 | 1976-12-22 | マイクロ波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976172698U JPS5846565Y2 (ja) | 1976-12-22 | 1976-12-22 | マイクロ波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5389252U JPS5389252U (ja) | 1978-07-21 |
| JPS5846565Y2 true JPS5846565Y2 (ja) | 1983-10-24 |
Family
ID=28780184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976172698U Expired JPS5846565Y2 (ja) | 1976-12-22 | 1976-12-22 | マイクロ波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846565Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50115456A (ja) * | 1974-02-19 | 1975-09-10 | ||
| JPS516450A (ja) * | 1974-07-05 | 1976-01-20 | Hitachi Ltd | Kotaihatsushinzofukusochi |
-
1976
- 1976-12-22 JP JP1976172698U patent/JPS5846565Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50115456A (ja) * | 1974-02-19 | 1975-09-10 | ||
| JPS516450A (ja) * | 1974-07-05 | 1976-01-20 | Hitachi Ltd | Kotaihatsushinzofukusochi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5389252U (ja) | 1978-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617586A (en) | High-frequency circuit comprising an integrated capacitor | |
| GB1463925A (en) | Radio frequency power amplifier constructed as hybrid micro electronic unit | |
| CN115551239B (zh) | 一种厚薄膜电路基板接地方法及厚薄膜电路 | |
| KR100747130B1 (ko) | Ｂｇａ 패키지들에 대해 향상된 바이패스 디커플링을 갖는인쇄 회로 기판 조립체 | |
| AU625196B2 (en) | A method and circuit board for mounting a semiconductor component | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JPS59143406A (ja) | 混成マイクロ波サブシステム | |
| JPS5846565Y2 (ja) | マイクロ波用半導体装置 | |
| US5751555A (en) | Electronic component having reduced capacitance | |
| US5408207A (en) | Electronic device for high frequencies comprising a printed circuit and process for manufacturing such a circuit | |
| US6870260B2 (en) | Semiconductor module | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| US5504986A (en) | Method of manufacturing collinear terminated transmission line structure with thick film circuitry | |
| US6700177B2 (en) | Compact, surface-mounting-type, electronic-circuit unit | |
| JP2581460B2 (ja) | 調整ねじ付ストリップライン及びこのストリップラインの組立方法 | |
| JPS5937570B2 (ja) | 電子回路 | |
| US5847934A (en) | Hybrid integrated circuit | |
| US6239400B1 (en) | Method and device for connecting two millimeter elements | |
| JP3750834B2 (ja) | ストリップ線路 | |
| JPS6083401A (ja) | マイクロ波回路 | |
| JPH07326909A (ja) | マイクロ波整合回路 | |
| GB2040589A (en) | Printed circuit device | |
| JPH05102762A (ja) | 電子装置及び半導体装置 | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JPH1093318A (ja) | 車両ガラスアンテナ用回路モジュール及び車両用ガラスアンテナ |